DE102008025367B4 - Filter mit kapazitiver Vorwärtskopplung - Google Patents

Abstract

System, umfassend: ein Filter (502; 702) mit einer Vielzahl von Vorwärtskopplungszweigen (508-1, 508-2, 508-3, 508-4; 708-1, 708-2, 708-3, 708-4); und einen Quantisierer (504; 704) mit einem Summationsmechanismus, welcher dazu betreibbar ist, die Ausgänge der Vorwärtskopplungszweige (508-1, 508-2, 508-3, 508-4; 708-1, 708-2, 708-3, 708-4) zu kombinieren, wobei der Quantisierer (504; 704) einen Schalter (506; 706) aufweist, welcher in geschlossenem Zustand bewirkt, dass der Quantisierer (504; 704) in einer Abtastungsphase arbeitet, und in offenem Zustand bewirkt, dass der Quantisierer (504; 704) in einer Umwandlungsphase arbeitet.

Description

• Mobile Kommunikationsvorrichtungen wie z. B. Mobiltelefone beruhen auf der drahtlosen Übertragung von Signalen. Aufgrund der Natur von Mobilgeräten und der Telekommunikation im Allgemeinen werden vorwärtsverstärkende Filterstrukturen, auch als Vorwärtskopplungsfilter bezeichnet, zur zeitkontinuierlichen Filterung von Signalen verwendet. Es wäre vorteilhaft, über ein kapazitives Vorwärtskopplungsdesign zu verfügen, welches die Einfachheit des Vorwärtskopplungsdesigns nutzt, jedoch nicht die Nachteile von derzeitigen kapazitiven Vorwärtskopplungsvorrichtungen aufweist.
• Die US 7,049,990 B2 beschreibt eine Vorwärtskopplungskonfiguration eines Modulators, bei welcher ein Quantisierer mit integrierter Summationsfunktion vorgesehen ist.
• Die DE 601 13 442 T2 beschreibt einen inkrementalen Delta-Wandler, bei welchem eine Reset-Stufe, eine Abtastphase und mehrere Rückkopplungsphasen vorgesehen sind.
• Es ist eine Aufgabe der Erfindung, diesem Bedarf gerecht zu werden.
• Die vorliegende Erfindung bietet ein System gemäß Anspruch 1, eine Vorrichtung gemäß Anspruch 9 sowie ein Verfahren gemäß Anspruch 14. Die abhängigen Ansprüche definieren vorteilhafte Ausführungsformen der Erfindung.
• Gemäß einer Ausführungsform der Erfindung ist ein Abschnitt der Vorwärtskopplungsarchitektur für ein Filter integriert mit einem Quantisierer, welcher mit dem Filter verbunden ist. Das Filter kann beispielsweise ein zeitkontinuierliches Filter oder ein kondensatorgeschaltetes Filter sein und verfügt über Vorwärtskopplungszweige, welche verbunden sind mit passiven Vorrichtungen, wie z. B. kapazitiven Elementen, welche in den Quantisierer einbezogen oder integriert sind. Diese Integration der kapazitiven Vorwärtskopplungselemente ermöglicht, die Summation der Vorwärtskopplungszweige gleichzeitig mit der Abtastungsphase des Quantisierers durchzuführen. Das resultierende Signal aus der Abtastungsphase kann während der Umwandlungsphase des Quantisierers umgewandelt werden.
• Die hierin beschriebenen Techniken können auf viele Weisen implementiert werden. Ein beispielhaftes Umfeld und ein beispielhafter Zusammenhang sind nachfolgend unter Bezugnahme auf die beigefügten Figuren und die zugehörige Diskussion zu finden.
• Es folgt eine detaillierte Beschreibung unter Bezugnahme auf die beigefügten Figuren. In den Figuren wird durch die linke Ziffer bzw. die linken Ziffern einer Bezugszahl die Figur bezeichnet, in welcher die Bezugszahl zuerst erscheint. Die Verwendung derselben Bezugszahlen in verschiedenen Figuren bezeichnet ähnliche oder identische Gegenstände.
• 1 zeigt ein beispielhaftes Mobilkommunikationssystem.
• 2 zeigt ein schematisches Blockdiagramm des allgemeinen Aufbaus einer herkömmlichen vorwärtsverstärkenden Filterschaltung.
• 3 zeigt ein schematisches Schaltungsdiagramm eines Analog-Digital-Wandlers (ADC, „Analog to Digital Converter”), welcher Widerstände als Vorwärtskopplungskomponenten nutzt.
• 4 zeigt ein schematisches Schaltungsdiagramm eines ADC mit einem Vorwärtskopplungsfilter, welches Kondensatoren als Vorwärtskopplungskomponenten nutzt.
• 5 zeigt ein schematisches Schaltungsdiagramm eines erfindungsgemäßen ADC, bei welchem die kapazitiven Elemente des Vorwärtskopplungsfilters mit einem Ein-Bit-Quantisierer verbunden sind und der Quantisierer in einer Summations-/Abtastungsphase arbeitet.
• 6 zeigt den ADC von 5, welcher in einer Umwandlungsphase arbeitet.
• 7 zeigt ein schematisches Schaltungsdiagramm eines erfindungsgemäßen ADC, bei welchem die kapazitiven Elemente des Vorwärtskopplungsfilters mit einem Multibit-Quantisierer verbunden sind, und bei welchem der Quantisierer in einer Summations-/Abtastungsphase arbeitet.
• 8 zeigt den ADC von 6, welcher in einer Abtastungsphase arbeitet.
• 9 zeigt ein Flussdiagramm eines erfindungsgemäßen Prozesses zur Umwandlung eines analogen Signals in ein digitales Signal, wobei ein kapazitives Vorwärtskopplungsfilter genutzt wird, bei welchem die kapazitiven Elemente der Vorwärtskopplungszweige mit einem Quantisierer verbunden sind.
• Detaillierte Beschreibung
• 1 zeigt ein Mobilkommunikationssystem 100 mit wenigstens einem Mobiltelefon 102, welches mit einer Basisstation 104 kommuniziert, indem drahtlose Signale 106 gesendet und empfangen werden. Die drahtlosen Signale 106 können Funksignale sein und können digital oder analog sein. Das Mobiltelefon 102 kann eine Empfängerstruktur 108 zum Empfang eines analogen Funksignals aufweisen. Eine typische Empfängerstruktur verfügt über eine Antenne 110 und Antennenkomponenten 112. Die Antennenkomponenten 112 können einen Verstärker, einen Mischer, ein Filter und/oder einen Analog-Digital-Wandler (ADC: „Analog to Digital Converter”) beinhalten. Die Empfängerstruktur 108 ist verantwortlich für das Aussenden und Empfangen von analogen Signalen, wie z. B. analogen Funksignalen, und für die Umwandlung dieser Signale in digitale Signale, welche durch eine Verarbeitungselektronik 114, wie z. B. einen Mikroprozessor, verarbeitet werden können. Eine Batterie 116 liefert Energie für das Mobiltelefon 102. Eine Anzeige 118, eine Tastatur 120, ein Mikrophon 122 und ein Lautsprecher 124 sind vorgesehen, um es einem Benutzer zu ermöglichen, mit dem Mobiltelefon 102 zu interagieren.
• 2 zeigt den allgemeinen Aufbau einer herkömmlichen vorwärtsverstärkenden Filterschaltung 200. Das dargestellte Filter 200 ist ein Filter fünfter Ordnung und umfasst allgemein Integratoren a1 bis a5 und Koeffizienten c1 bis c5, d1 und d2. Die Integratoren a1 bis a5, d1 und d2 rufen Pole hervor. Die Koeffizienten c1 bis c5 rufen Nullstellen hervor. Die Koeffizienten c1 bis c5 sind durch Vorwärtsverstärkungszweige 202-1 bis 202-5 ausgebildet. Außerdem sind Rückkopplungspfade 204-1 und 204-2 mit Koeffizienten d1 bzw. d2 vorgesehen. Um die Koeffizienten zu erzeugen, können die Rückkopplungs- und Vorwärtskopplungspfade jeweils einen oder mehrere Widerstände, Kondensatoren und/oder Operationsverstärker 310 aufweisen. Ein Summationsknotenpunkt ist an dem Ausgang der vorwärtsverstärkenden Filterschaltung 200 vorgesehen, um die Koeffizienten c1 bis c5 zueinander zu addieren und ein Ausgangssignal V_out zu erzeugen.
• 3 zeigt ein Regelkreissystem 300 eines Sigma-Delta-Analog-Digital-Wandlers (SD-ADC), welches die mit Bezug auf 2 allgemein beschriebenen Filterkonzepte einbezieht. Das Regelkreissystem 300 verfügt über ein resistiv gekoppeltes Filter 302, einen Quantisierer 304 und einen oder mehrere Rückkopplungszweige 306. Das in 3 dargestellte Filter ist ein zeitkontinuierliches Filter, welches aus Operationsverstärkern OA1 bis OA6, Widerständen RK1 bis RK6, RD1 und RD2 und Kondensatoren C1 bis C2 besteht. Die Operationsverstärker, Widerstände und Kondensatoren können in verschiedenen Vorwärtskopplungs- und/oder Rückkopplungsanordnungen angeordnet sein.
• Der Quantisierer 304 im System 300 erfüllt zwei Funktionen. In einem ersten Schritt tastet der Quantisierer 304 die Ausgangsspannung V_out des Filters 302 ab und hält diese. In einem zweiten Schritt wird das analoge Signal in ein digitales Signal umgewandelt, indem V_out mit einer Referenzspannung verglichen wird. Wenn V_out kleiner ist als die Referenzspannung, kann das digitale Signal als ein niedriges Signal (z. B. ein digitales Signal „0” oder „–1”) bezeichnet werden. Wenn V_out größer ist als die Referenzspannung, kann das digitale Signal als ein hohes Signal (z. B. ein digitales Signal „1”) bezeichnet werden. Der Quantisierer 304 liefert auf diese Weise ein digitales Ausgangssignal D_out.
• Das digitale Ausgangssignal D_out wird einem Digital-Analog-Wandler (DAC) 308 zugeführt, um als ein Teil des Regelkreissystems 300 zurück zu dem Filter 302 geführt zu werden. Das Filter 302 ist typischerweise zusammen mit dem Quantisierer 304 und dem DAC 308 in dem Regelkreissystem 300 eingebettet. Dies bewirkt eine Phasenverschiebung in dem Filter 302 und eine entsprechende Verzögerung in dem Ausgangssignal V_out gegenüber dem Eingangssignal V_in. Wenn die Verzögerung hinreichend groß wird, kann das Regelkreissystem 300, welches das Filter 302, den DAC 308 und den Quantisierer 304 beinhaltet, unstabil werden. Vorwärtskopplungszweige mit Widerständen RK1 bis RK4 sind eingefügt, um das Filter 302 bzw. das Regelkreissystem 300 unter diesen Bedingungen zu stabilisieren. Ein zusätzlicher Summationsverstärker OA6 mit parallel geschaltetem Widerstand RK6 wird bei dem Filter 302 verwendet, um den Summationsknotenpunkt 310 an dem Ausgang der Filterschaltung zu erzeugen. Der zusätzliche Operationsverstärker OA6 erhöht die Gesamtleitungsaufnahme des Filters 302 und erhöht die Signalverarbeitungsverzögerung. Obwohl der Prozess beschrieben wurde anhand eines Abtastens und Haltens von V_out und einer Vergleichsstufe mit V_ref, ist er äquivalent zum Abtasten und Halten von V_ref und Vergleich, im Umwandlungsmodus, dieses Werts mit V_out.
• 4 zeigt einen alternativen ADC 400, welcher ein Vorwärtskopplungsfilter 402 aufweist, welches Kondensatoren nutzt, um den Bedarf für den in der in 3 dargestellten Konfiguration erforderlichen Operationsverstärker OA6 zu beseitigen. Das kapazitive Vorwärtskopplungsfilter 402 ist ähnlich zu dem resistiven Vorwärtskopplungsfilter 302, außer dass die Vorwärtskopplungskomponenten für das kapazitive Vorwärtskopplungsfilter 402 Kondensatoren sind. Das kapazitive Kopplungsfilter 402 erfordert weniger Komponenten als das resistive Vorwärtskopplungsfilter 302, was die Kosten, die Große und unter Umständen auch die Leistungsaufnahme der Schaltung reduziert.
• 5 zeigt ein System 500 mit einem Filter 502, welches eine mit einem Quantisierer 504 verbundene kapazitive Vorwärtskopplung aufweist. Das Filter 502 kann ein zeitkontinuierliches Filter oder ein kondensatorgeschaltetes Filter sein. Der Quantisierer 504 weist einen Schalter 506 auf, welcher, wenn er geschlossen ist, es dem Quantisierer 504 ermöglicht, in einer Abtastungsphase zu arbeiten. Das Filter 502 verfügt über Vorwärtskopplungszweige 508-1, 508-2, 508-3 und 508-4, welche jeweils ein Spannungssignal an kapazitive Elemente 510 mit Kapazitäten von I·C, J·C bzw. L·C liefern. Die kapazitiven Elemente 510 können aus einem einzelnen Kondensator oder mehreren miteinander verbundenen Kondensatoren bestehen und sind in den Quantisierer 504 einbezogen. Mit „I”, „J”, „K” und „L” sind Koeffizienten bezeichnet, welche vorab ausgewählt sind, um gewünschte Filtereigenschaften bereitzustellen. Diese Koeffizienten sind multipliziert mit einer Einheitskapazität, bezeichnet mit „C”. Die Koeffizienten können unter Verwendung von Hardware erzeugt werden, um sicherzustellen, dass jeder Wert in Übereinstimmung mit seinem Koeffizienten gewichtet ist, wie es in der Technik üblich ist. Wenn z. B. der gewünschte Koeffizient „1” ist, ist das kapazitive Element dazu ausgestaltet, die Eigenschaft einer Einheitskapazität aufzuweisen; wenn der Koeffizient „4” ist, kann das kapazitive Element dazu ausgestaltet sein, die Eigenschaft von vier Einheitskapazitäten aufzuweisen usw. Dies stellt ein Gewichtungsschema für jede Kapazität bereit.
• Die gewichteten Kapazitäten erzeugen Ladungen, welche summiert werden, abgetastet werden und von dem Quantisierer 504 gehalten werden. Die Signale aus den Vorwärtskopplungszweigen 508-1, 508-2, 508-3 und 508-4 werden den kapazitiven Elementen 510 zugeführt. Die kapazitiven Elemente 510 sind miteinander verbunden, um ein Potenzial an einem Knotenpunkt 512 zu erzeugen. Ein Schließen des Schalters 506 macht den Knotenpunkt 512 niederohmig und lässt ihn wie eine Masse wirken. Obwohl ein Ende des Schalters 506 als mit dem Pfad des von dem Knotenpunkt 512 gelieferten summierten Signals verbunden dargestellt ist, wird angemerkt, dass dies lediglich schematisch zu verstehen ist. In der Praxis können das Ausgangssignal des Knotenpunkts 512 und das von dem Schalter 506 gelieferte Rückkopplungssignal dem Operationsverstärker 514 als separate Eingänge zugeführt werden.
• 6 zeigt den Quantisierer 504 in einem Umwandlungsmodus. Der Schalter 506 ist geöffnet und hochohmig. Das abgetastete Potenzial oder der abgetastete Strom verbleiben am Knotenpunkt 512. Eine Referenzspannung, entweder V_refp oder V_refn, wird dann jedem kapazitiven Element 510 zugeführt, um eine Spannung mit gewünschten Eigenschaften zu erzeugen. Die für die Umwandlungsphase zu verwendende Referenzspannung kann eingestellt werden, um den Umwandlungsprozess zu optimieren.
• Zum Beispiel sind die kapazitiven Elemente 510, welche in 5 als Kapazitäten von I·C und J·C aufweisend dargestellt sind, mit V_refp verbunden und dazu ausgestaltet, neue Kapazitäten zu erzeugen, welche in 6 als X·C und W·C dargestellt sind. Die kapazitiven Elemente 510, welche in 5 als K·C und L·C dargestellt sind, sind mit V_refn verbunden und sind dazu ausgestaltet, neue Kapazitäten V·C und U·C zu erzeugen. Die Kapazitäten für die Umwandlungsphase (X·C, W·C, V·C und U·C) können so ausgewählt werden, dass sie eine gewünschte Referenzspannung für die Umwandlungsphase („Vergleichsreferenzspannung”) liefern. Wenn die gewünschte Vergleichsreferenzspannung 1/2 V_ref ist, wird somit der summierte Wert von W·C und X·C so gesetzt, dass er gleich dem summierten Wert von V·C und U·C ist. Dies kann bewerkstelligt werden, indem die Hardware so konfiguriert wird, dass sie Koeffizienten bereitstellt, welche diese Beziehung erfüllen. Die Vergleichsreferenzspannung kann dann mit der abgetasteten Spannung verglichen werden.
• Wenn die abgetastete Spannung an dem kapazitiven Element anders ist als die Referenzspannung, springt die Spannung basierend auf der Differenz zwischen der Vergleichsreferenzspannung. und der abgetasteten Spannung auf einen höheren oder niedrigeren Wert. Der Verstärker 506 verstärkt den Wert relativ zu der Referenzspannung auf ein vergleichsweise großes Ausmaß (z. B. mal 1000 bis mal 1000000). Die hohe Spannung (d. h. Spannung oberhalb der Referenzspannung) wird auf den Maximalwert des Verstärkers 502 verstärkt. Die niedrige Spannung (d. h. Spannung unterhalb der Referenzspannung) wird auf den niedrigsten Wert des Verstärkers gesteuert, z. B. Masse. Somit besteht die Ausgabe des Verstärkers aus zwei Werten, welche auf zwei Zuständen des Verstärkers basieren: Sättigung und Masse.
• Während der Umwandlungsstufe erzeugt der Ausgang des Verstärkers 514 ein Signal bei Sättigung (d. h. nahe VDD) oder Masse. Dieses Signal wird in dem Signalspeicher bzw. Latch 516 als ein Bit gespeichert. Der Signalspeicher 516 kann eine Abtast- und Haltestufe enthalten, so dass das resultierende Bit bzw. die resultierenden Bits genutzt und weiterverarbeitet werden können. Der Signalspeicher 516 kann ein flankengesteuerter Signalspeicher, ein zustandsgesteuerter Signalspeicher, eine Kombination davon oder dergleichen sein.
• Die in 6 dargestellte Implementierung dient lediglich als ein Beispiel, bei welchem die Umwandlungsphase durchgeführt wird, indem V_refp den kapazitiven Elementen 510 zugeführt wird, welche in der Figur als Kapazitäten X·C und W·C aufweisend dargestellt sind, und V_refn den kapazitiven Elementen 510 zugeführt ist, welche in der Figur als Kapazitäten V·C und U·C aufweisend dargestellt sind. Jedoch können V_refn und V_refp alternativ in einer anderen Konfiguration mit den kapazitiven Elementen 510 verbunden sein, um die Kapazität auf eine gewünschte Weise zu beeinflussen. Zum Beispiel könnte V_refn an drei beliebige der kapazitiven Elemente 510 angelegt werden, und V_refp könnte an das verbleibende kapazitive Element angelegt werden. Die Konfiguration kann basierend auf dem gewünschten Design des Systems 500 bestimmt werden. Darüber hinaus könnten mehrere ADC-Systeme 500 parallel geschaltet werden, um mehrere Bits zu erzeugen.
• 7 und 8 zeigen ein Multibit- oder N-Bit-ADC-System 700, bei welchem ein Filter 702 dazu ausgestaltet ist, mehrere Bits zu erzeugen. Das ADC-System 700 verfügt über ein Filter 702, welches ein zeitkontinuierliches Filter oder ein kondensatorgeschaltetes Filter sein kann, mit einer kapazitiven Vorwärtskopplung, welche mit einem Multibit-Quantisierer 704 verbunden ist. Der Multibit-Quantisierer 704 beinhaltet beispielsweise 2^N Sätze von Vorrichtungen für die Abtast- und Haltestufe, 2^N Verstärker und 2^N Signalspeicher, welche in Kombination dazu betreibbar sind, mehrere Bits zu erzeugen. Jedes Bit kann erzeugt werden unter Verwendung von Komparatorgruppen 705-1, 705-2 usw. bis 705-N, wobei N eine ganze Zahl ist. Jede Komparatorgruppe kann eine oder mehrere Vorrichtungen 710 für die Abtast-/Haltestufe, einen Verstärker 714 zur Verstärkung der Differenz zwischen V_ref und V_inauf Sättigung oder Masse und einen Signalspeicher bzw. ein Latch 716, in welchem das verstärkte Signal (VDD oder Masse) gespeichert wird, aufweisen. Jeder Komparator verfügt über einen Schalter 706, welcher, wenn er geschlossen ist, ermöglicht, dass der Komparator (z. B. 705-1) wie oben mit Bezug auf 5 beschrieben als eine Abtast- und Haltestufe arbeitet.
• Bei Betrieb der Abtast- und Haltestufe sind die Schalter 706 geschlossen. Vorwärtskopplungszweige 708-1, 708-2, 708-3 und 708-4 liefern jeweils ein Spannungssignal an kapazitive Elemente 710 in jedem Komparator. Jeder Komparator kann mit demselben Satz von Kapazitäten (z. B. I·C, J·C, K·C und L·C) für die Abtastungsphase versehen sein. Da die Koeffizienten und die Vorwärtskopplungssignale für gegebene kapazitive Elemente in jeder Quantisierungsgruppe dieselben sind (I·C in der Komparatorgruppe 705-1 ist identisch zu I·C in der Komparatorgruppe 705-2 usw.), ist das Potenzial an dem Knotenpunkt 712 in jedem Komparator ungefähr das gleiche.
• 8 zeigt ein Beispiel einer Umwandlungsphase des Multibit-ADC-Systems 700. Einer oder mehrere der Schalter 706 sind geöffnet, was für jede Komparatorgruppe, welche einen Schalter 706 in einer geöffneten Position hat, ein Potenzial an dem Knotenpunkt 712 belässt. In der Abtastungsphase wird jede Gruppe (z. B. 705-1 bis 705-N) von Schaltern mit den Filterstufen mit denselben Koeffizienten I, J, K, L verbunden. In der Umwandlungsphase wird jeder Komparator mit einem unterschiedlichen Referenzwert versehen (z. B. einem niedrigen Wert von 1/4 V_ref, einem mittleren Wert von 1/2 V_ref und einem hohen Wert von 3/4 V_ref). Der Referenzwert kann entweder eine Spannungs- oder eine Stromreferenz sein. Diese Verhältnisse von 1/4, 1/2 und 3/4 V_ref werden erzeugt, indem die Kondensatorverhältnisse in der Umwandlungsphase gesteuert werden. Zum Beispiel werden bestimmte kapazitive Elemente 710 in der Komparatorgruppe 705-1 mit V_refn verbunden werden, um Kapazitäten F·C, R·C und Q·C bereitzustellen. Diese Konfiguration kann dazu ausgestaltet sein, eine Vergleichsreferenzspannung von beispielsweise 1/4 V_ref bereitzustellen. Kapazitive Elemente 710 in der Komparatorgruppe 705-2 können ähnlich zu der oben beschriebenen Konfiguration des Quantisierers 504 konfiguriert sein und können daher 1/2 V_ref bereitstellen. Bestimmte kapazitive Elemente 710 in der Komparatorgruppe 705-N können dazu ausgestaltet sein 3/4 V_ref bereitzustellen usw. Somit kann jede Komparatorgruppe dazu ausgestaltet sein, als ein Kapazitäts-/Spannungsteiler zu wirken.
• Durch Modifizieren der Kapazitätskonfigurationen und durch Erhöhen der Anzahl von Komparatorgruppen kann eine erhöhte Granularität erreicht werden. Die Vorwärtskopplungskoeffizienten müssen nicht notwendig ganze Zahlen sein; sie sind häufig rationale Zahlen. Um die Schaltung mit den geeigneten Koeffizienten zu versehen, kann die Anzahl von Einheitskondensatoren erhöht werden. Zum Beispiel können anstelle von vier Kondensatoren I·C, J·C, K·C, L·C, welche einsetzbar sind, um Koeffizienten von 1/4, 1/2, 3/4 usw. zu erreichen, vierzig Kondensatoren verwendet werden, um Koeffizienten von 10/40, 20/40, 30/40 usw. zu erreichen. Ein Erhöhen der Anzahl von Kondensatoren ergibt somit eine bessere Koeffizientengenauigkeit.
• Die Vergleichsreferenzspannungen für jeden Komparator werden mit den abgetasteten Spannungen an den Knotenpunkten 712 auf eine ähnliche Weise verglichen wie diejenige, welche oben mit Bezug auf den Ein-Bit-Quantisierer 504 beschrieben wurde. Die abgetastete Spannung wird entweder höher oder niedriger sein als die Vergleichsreferenzspannung. Der Verstärker 706 verstärkt den verglichenen Wert auf ein vergleichsweise großes Ausmaß, wodurch entweder ein hoher Wert oder ein niedriger Wert erzeugt wird. Dieser Wert wird dann in dem jeweils zu dem Verstärker 706 gehörenden Signalspeicher 716 gespeichert. Der Signalspeicher 716 kann ein flankengesteuerter Signalspeicher, ein zustandsgesteuerter Signalspeicher, ein Widerstand, eine D-Flip-Flop-Struktur, ein Master-Signalspeicher, ein Slave-Signalspeicher, eine beliebige Kombination davon und dergleichen sein. Ein Taktsignal kann jedem Signalspeicher 716 zugeführt sein, um die digitale Ausgabe D_out zu erzeugen. In 7 und 8 ist D_out als einzelne Leitung dargestellt. Der Ausgang kann jedoch als eine Anzahl von N Leitungen vorgesehen sein, wobei jede Leitung einem separaten Schalter 706 entspricht. Auf ähnliche Weise ist die Rückkopplungsschleife 722 als einzelne Leitung dargestellt, kann jedoch ein „Bus” sein, welcher aus N Leitungen besteht, wobei jede Leitung einem separaten Leiter 714 entspricht.
• 9 zeigt einen beispielhaften Prozess 900 zur Umwandlung eines analogen Signals in ein digitales Signal, wobei die oben beschriebenen kapazitiven Vorwärtskopplungstechniken genutzt werden. Die Besonderheiten von beispielhaften Verfahrensweisen sind nachfolgend beschrieben. Es versteht sich jedoch, dass abhängig von den Umständen bestimmte Vorgänge nicht in der beschriebenen Reihenfolge ausgeführt werden müssen und modifiziert und/oder vollständig ausgelassen werden können. Darüber hinaus können die beschriebenen Vorgänge implementiert sein durch einen Computer, einen Prozessor oder eine andere Rechenvorrichtung, basierend auf Instruktionen, welche auf einem oder mehreren computerlesbaren Medien gespeichert sind. Das computerlesbare Medium kann jegliches verfügbares Medium sein, auf welches eine Rechenvorrichtung zugreifen kann, um die darauf gespeicherten Instruktionen auszuführen.
• Bei Schritt 902 wird eine Eingangsspannung einem kapazitiven Vorwärtskopplungsfilter zugeführt. Die kapazitiven Elemente der Vorwärtskopplungszweige können in einen Quantisierer einbezogen sein.
• Bei Schritt 904 werden die Kapazitäten der Vorwärtskopplungszweige von dem Quantisierer summiert.
• Bei Schritt 906 werden die Kapazitäten der Vorwärtskopplungszweige von dem Quantisierer abgetastet. Die Summations- und Abtastungsvorgänge können gleichzeitig ausgeführt werden. Das Ergebnis der Summation und der Abtastung ist eine abgetastete Spannung.
• Bei Schritt 908 wird eine Bezugsspannung an die kapazitiven Elemente angelegt, um eine Vergleichsreferenzspannung zu erzeugen.
• Bei Schritt 910 wird die Vergleichsreferenzspannung mit der abgetasteten Spannung verglichen. Das Ergebnis des Vergleichsvorgangs ist ein Signal, welches höher oder niedriger ist als die Referenzspannung.
• Bei Schritt 912 wird das Ergebnis des Vergleichsvorgangs in ein digitales Signal umgewandelt. Die Vergleichs- und Umwandlungsvorgänge können unter Verwendung eines Operationsverstärkers ausgeführt werden.
• Bei Schritt 914 wird das digitale Signal an einen Signalspeicher bzw. ein Latch gesendet. Der Signalspeicher kann eine Abtast- und Haltestufe enthalten, so dass das resultierende Bit bzw. die resultierenden Bits vor Ausgabe durch den Signalspeicher gespeichert, genutzt und weiterverarbeitet werden können.
• Bei Schritt 916 wird ein Taktsignal an den Signalspeicher angelegt, um ein digitales Signal auszugeben, welches das analoge Eingangssignal bei Schritt 902 darstellt. Diese Ausgabe kann an weitere Elektronik übermittelt werden, wie z. B. einen Prozessor zur Weiterverarbeitung gemäß in der Technik bekannten Techniken.
• Dieser Prozess kann genutzt werden mit einem Einzelbit- oder einem Multibit-Quantisierer, wie z. B. oben mit Bezug auf 5–8 beschrieben.
• Obwohl die Erfindung im Vorangegangenen durch für strukturelle Merkmale und/oder Verfahrensschritte spezifische Terminologie beschrieben wurde, versteht es sich, dass der in den angefügten Ansprüchen definierte Gegenstand nicht notwendig auf die beschriebenen Merkmale oder Vorgänge beschränkt ist. Vielmehr sind die speziellen Merkmale und Vorgänge offenbart als bevorzugte Implementierungsarten der Ansprüche. Zum Beispiel wurden der Einfachheit halber alle schematischen Darstellungen unter Verwendung von massebezogenen („Single Ended”) Strukturen beschrieben. Es ist jedoch nicht beabsichtigt, differenzielle Strukturen auszuschließen, auf welche die oben beschriebenen Techniken ebenfalls anwendbar sind.

Claims (21)

1. System, umfassend: ein Filter (502; 702) mit einer Vielzahl von Vorwärtskopplungszweigen (508-1, 508-2, 508-3, 508-4; 708-1, 708-2, 708-3, 708-4); und einen Quantisierer (504; 704) mit einem Summationsmechanismus, welcher dazu betreibbar ist, die Ausgänge der Vorwärtskopplungszweige (508-1, 508-2, 508-3, 508-4; 708-1, 708-2, 708-3, 708-4) zu kombinieren, wobei der Quantisierer (504; 704) einen Schalter (506; 706) aufweist, welcher in geschlossenem Zustand bewirkt, dass der Quantisierer (504; 704) in einer Abtastungsphase arbeitet, und in offenem Zustand bewirkt, dass der Quantisierer (504; 704) in einer Umwandlungsphase arbeitet.
2. System nach Anspruch 1, darüber hinaus umfassend einen Digital-Analog-Wandler (514; 720), welcher dazu betreibbar ist, das Ausgangssignal des Quantisierers (504; 704) aufzunehmen und abhängig davon als Teil einer Rückkopplungsschleife ein Signal an das Filter (502; 702) zurückzuführen.
3. System nach Anspruch 1 oder 2, wobei die Vorwärtskopplungszweige (508-1, 508-2, 508-3, 508-4; 708-1, 708-2, 708-3, 708-4) mit einem oder mehreren kapazitiven Elementen (510; 710) verbunden sind, wobei die kapazitiven Elemente (510; 710) mit dem Summationsmechanismus verbunden sind.
4. System nach Anspruch 3, wobei die kapazitiven Elements (510; 710) in den Quantisierer (504; 704) integriert sind.
5. System nach Anspruch 4, wobei der Quantisierer (704) ein Multibit-Quantisierer ist.
6. System nach Anspruch 4 oder 5, wobei das Filter (502; 702) ein zeitkontinuierliches Filter oder ein kondensatorgeschaltetes Filter ist.
7. System nach einem der Ansprüche 4–6, wobei der Quantisierer (504; 704) dazu ausgestaltet ist, gemäß einer vorbestimmten Konfiguration ein positives oder negatives Referenzsignal an jedes der kapazitiven Elemente (510; 710) zu liefern.
8. System nach Anspruch 7, wobei das Referenzsignal eine Spannung ist.
9. Vorrichtung zum Einsatz bei Quantisierungsanwendungen, umfassend: einen Kondensator oder mehrere Kondensatoren (510; 710), welche dazu betreibbar sind, ein oder mehr Signale von einem oder mehreren Vorwärtskopplungszweigen (508-1, 508-2, 508-3, 508-4; 708-1, 708-2, 708-3, 708-4) eines Filters (502; 702) zu empfangen; einen Verstärker (514; 714), welcher dazu betreibbar ist, basierend auf den von dem einen oder mehreren Vorwärtskopplungszweigen (508-1, 508-2, 508-3, 508-4; 708-1, 708-2, 708-3, 708-4) empfangenen Signalen ein digitales Signal zu erzeugen; einen Schalter (506; 706), welcher parallel oder in einer Rückkopplungskonfiguration mit dem Verstärker (514; 714) verschaltet ist und dazu betreibbar ist, die Vorrichtung in eine Abtastungsphase oder eine Digitalumwandlungsphase zu versetzen; und einen Signalspeicher (516; 716), welcher dazu betreibbar ist, ein oder mehrere von dem Verstärker (514; 714) ausgegebene Signale zu speichern.
10. Vorrichtung nach Anspruch 9, darüber hinaus umfassend einen Knotenpunkt (512; 712) zwischen dem Kondensator oder den Kondensatoren (510; 710) und dem Verstärker (514; 714), wobei der Knotenpunkt (512; 712) zur Summation und Abtastung der Signale aus dem Kondensator oder den Kondensatoren (510; 710) ausgestaltet ist.
11. Vorrichtung nach Anspruch 9 oder 10, wobei der Signalspeicher (516; 716) dazu ausgestaltet ist, ein Taktsignal zu empfangen und abhängig davon ein in dem Signalspeicher (516; 716) gespeichertes Signal oder mehrere in dem Signalspeicher (516; 716) gespeicherte Signale auszugeben.
12. Vorrichtung nach einem der Ansprüche 9–11, wobei der Kondensator oder die Kondensatoren (710), der Verstärker (714), der Schalter (706) und der Signalspeicher (716) einen Komparator bilden, und wobei die Vorrichtung mehrere Komparatoren aufweist, welche zur Ausgabe mehrerer Bits miteinander verschaltet sind.
13. Vorrichtung nach Anspruch 12, wobei jeder Komparator dazu ausgestaltet ist, die von dem Vorwärtskopplungszweig oder den Vorwärtskopplungszweigen (508-1, 508-2, 508-3, 508-4; 708-1, 708-2, 708-3, 708-4) empfangenen Signale mit einer unterschiedlichen Referenzspannung zu vergleichen.
14. Verfahren, umfassend: Abtasten von Ausgangssignalen einer Filterstufe, welche mit Vorwärtskopplungszweigen (508-1, 508-2, 508-3, 508-4; 708-1, 708-2, 708-3, 708-4) eines Vorwärtskopplungsfilters (502; 702) verbunden sind, unter Verwendung eines Quantisierers, Abtasten von Kapazitäten; Vergleichen einer mit den Kapazitäten verbundenen Spannung mit einer Referenzspannung, um eine Vergleichsergebnisspannung zu erzeugen; Umwandeln der Vergleichsergebnisspannung in ein digitales Signal, und Umschalten des Quantisierers zwischen einer Abtastungsphase und einer Umwandlungsphase, wobei eine Summation und die Abtastung der Kapazitäten gleichzeitig ausgeführt werden.
15. Verfahren nach Anspruch 14, darüber hinaus umfassend ein Speichern des digitalen Signals in einem Signalspeicher (516; 716)
16. Verfahren nach Anspruch 15, darüber hinaus umfassend ein Bereitstellen eines Taktsignals.
17. Verfahren nach einem der Ansprüche 14–16, wobei die Ausgangssignale über in den Quantisierer einbezogene kapazitive Elemente (510; 710) gespeichert werden.
18. Verfahren nach einem der Ansprüche 14–17, wobei die Referenzspannung eine erste Referenzspannung ist, die Vergleichsergebnisspannung eine erste Vergleichsergebnisspannung ist und das Umwandeln der Vergleichsergebnisspannung in ein digitales Signal die erste Vergleichsergebnisspannung in ein erstes digitales Signal umwandelt, wobei das Verfahren darüber hinaus umfasst: Vergleichen der mit den Kapazitäten verbundenen Spannung mit einer zweiten Referenzspannung, um eine zweite Vergleichsergebnisspannung zu erzeugen, und Umwandeln der zweiten Vergleichsergebnisspannung in ein zweites digitales Signal.
19. Verfahren nach Anspruch 18, wobei die erste Referenzspannung erzeugt wird, indem eine positive Referenzspannung und eine negative Referenzspannung gemäß einer ersten Konfiguration an die Kapazitäten angelegt werden, und die zweite Referenzspannung erzeugt wird, indem eine positive Referenzspannung und eine negative Referenzspannung gemäß einer zweiten Konfiguration an die Kapazitäten angelegt werden.
20. Verfahren nach einem der Ansprüche 14–19, wobei, wenn die mit den Kapazitäten verbundene Spannung höher ist als die Referenzspannung, die Vergleichsergebnisspannung einen hohen Wert aufweist, und wenn die mit den Kapazitäten verbundene Spannung niedriger ist als die Referenzspannung, die Vergleichsergebnisspannung einen niedrigen Wert aufweist.
21. Verfahren nach einem der Ansprüche 14–20, wobei die Vergleichsergebnisspannung in ein digitales Signal umgewandelt wird, indem der hohe Vergleichsergebnisspannungswert auf ein maximales Verarbeitungsvermögen eines Verstärkers verstärkt wird, wobei das maximale Verarbeitungsvermögen des Verstärkers einen digitalen Wert von 1 darstellt, oder indem die niedrige Vergleichsergebnisspannung auf ein Massepotenzial verstärkt wird, wobei das Massepotenzial einen digitalen Wert von 0 darstellt.

Images