CN1126396A - 选择装置 - Google Patents

Abstract

一种选择装置，它包括：对相互具有误差的电流元的各自使用次数进行积分的积分器；根据该积分器的积分结果并对应输入信号选择次数少的控制对象的选择器。具有降低工作速度、减少误差，尤其能减少预定频率的误差的优点。

Description

选择装置

本发明涉及选择装置，尤其涉及D/A转换器中的例如选择电流源输出的选择装置及使用该选择装置的各种装置。

以往，在构成数字模拟(D/A)转换器时，为了获得与输入数字信号Din(Din为整数)相对应的电流输出，要选择Din个单元电流元(current cell)。由此，输出电流I₀为I₀＝I_cell×D_in而进行数字—模拟转换。

然而，一般电流元因散布等影响具有误差，假设电流元的各个误差为εi，则I₀所含误差可用下述(1)式表示。 $\underset{i=0}{\overset{\mathrm{Din}}{\mathrm{\Σ}}}{\mathrm{\ϵ}}_i------\left(1\right)$

于是，微分线性误差DNL为下式(2)之值，这样的误差直接反映工艺过程不一致，它决定了转换精度。

     DNL＝ε_i                    (2)

因此，用这种方式要进行高精度转换，就得采用昂贵的、高精度工艺过程或者通过微调等来进行调整，从而成本随之提高。

作为对此改善的方法有动态元件配合法〔1〕。

此方法是：设转换时间为T_s、位数为n^DA时，每T_s/2ⁿDA就切换所用电流元，在各个转换中使所有单元均等使用。这样，输出电荷Q_out可用下式(3)表示： $Q_{\mathrm{out}}=\underset{i=1}{\overset{2^{\mathrm{nDA}}}{\mathrm{\Σ}}}{I}_i\frac{T_s}{2^{\mathrm{nDA}}}\mathrm{Din}$ $=\frac{T_s}{2^{\mathrm{nDA}}}{\mathrm{DinI}}_o\underset{i=1}{\overset{2^{\mathrm{nDA}}}{\mathrm{\Σ}}}(1+{\mathrm{\ϵ}}_i)=I_{\mathrm{av}}{T}_s\mathrm{Din}-----\left(3\right)$ 式中，I_i为下式所示那样的第i个单元的输出电流。 $\frac{1}{2^{\mathrm{nDA}}}\underset{i=1}{\overset{2^{\mathrm{nDA}}}{\mathrm{\Σ}}}(1+{\mathrm{\ϵ}}_i)=1$ 而且， $I_{\mathrm{av}}=\frac{T_s}{2^{\mathrm{nDA}}}\underset{i=1}{\overset{2^{\mathrm{nDA}}}{\mathrm{\Σ}}}(1+{\mathrm{\ϵ}}_i)$

为常数。

因此，各电流元的误差只影响增益误差，即使在偏差的情况下，也能实现高转换精度。即通过使各单元的误差均时来改善精度。

但是，在动态元件配合法中，各单元的选择必须在转换时间1/2^nDA时进行，要求器件高速工作。

如上所述，以往方法存在这样的缺点，即性能会因器件例如电流元的偏差而大幅度降低。另外，在采用动态元件配合法中，必须进行高速转换，而要达到高速转换工作，比较困难。

本发明的目的在于提供一种能改善上述问题、把动作速度抑制得较低、减少误差尤其能减少所定频率误差的选择装置。

本发明提供一种选择装置，它包括：将相互具有误差的电流元的各自是否使用进行积分的积分器；根据上述积分结果，按照输入信号，选择使用次数少的控制对象的选择器。

本发明提供一种选择装置，其特征在于包括：具有表示相互具有误差的选择对象的各个选择情况的图表(テ-ブル)，并将该图表所示各选择对象的有无选择作一次以上积分的积分器；根据上述积分器的积分结果及输入信号，对上述选择对象进行选择的选择器。

本发明提供一种数字模拟转换器，其特征在于它包括：并联连接多个电流源、有选择地将上述电流源接至输出端的多个开关；具有表示上述电流源各选择情况的图表，并将该图表所示各电流源的有无选择作一次以上积分的积分器；根据上述积分器的积分结果及输入信号，有选择地使上述开关动作的选择器。

本发明提供一种数字模拟转换器，其特征在于它包括：并联连接多个电容器，选择上述电容器，对应上述所选电容器的电荷而产生输出的开关电路；具有表示上述电容器各选择情况的图表，并将该图表所示各电容器的有无选择作一次以上积分的积分器；为了按照上述积分器的积分结果以及输入信号选择上述电容器而驱动上述开关电路的选择器。

本发明提供一种数字模拟转换器，其特征在于它包括：有选择地将多个电压源接至加法器，并将相加结果接至输出端的开关电路；具有表示上述各电压源选择情况的图表，并将该图表所示各电压源的有无选择作一次以上积分的积分器；为了按照上述积分器的积分结果及输入信号选择上述电压源而驱动上述开关电路的选择器。

本发明提供一种选择装置，其特征在于它包括：由多个输入选择信号的延迟时间手段、分别接至上述多个延时手段的多个系数手段、将上述系数手段的输出进行反馈的反馈手段以及将上述系数手段的输出进行前馈的前馈手段所构成的滤波手段；根据上述滤波手段的输出，选择上述延时手段的选择器。

本发明提供一种选择装置，其特征在于将上述滤波手段的零点配置于DC以外的点。

本发明提供一种选择装置，其特征在于它包括：将互相具有误差的选择对象的各自有无使用作一次以上积分的积分器；在输入信号上叠加高频颤动信号，输出相加信号的加法器；根据上述积分器的积分结果及上述相加信号进行上述选择对象的选择的选择器。

本发明提供一种△-∑调制式数字模拟转换器，它由多比特内部D/A变换器构成，该变换器包括：具有一个以上的积分器、量化器和系数手段的反馈手段；将选择对象各自有无使用进行积分的积分器；根据上述积分器的输出结果及输入信号，进行上述选择对象的选择的选择器。

本发明提供一种△-∑调制式数字模拟变换器，它由多比特内部D/A变换器构成，该变换器包括：将具有一个以上的积分器、量化器和系数手段的反馈手段所构成的△-∑调制器作串联连接的串联式△-∑型调制器；连接于上述串联式△-∑调制器，并将选择对象各自有无使用进行积分的积分器；根据上述积分器的积分结果及输入信号，进行上述选择对象的选择的选择器。

本发明提供一种△-∑调制式模拟数字转换器，它由多比特内部D/A变换器构成，该变换器包括：具有一个以上的积分器、量化器和系数手段的反馈手段；将选择对象各自有无使用进行积分的积分器；根据上述积分结果进行上述选择对象的选择的选择器。

本发明提供一种△-∑调制式模拟数字转换器，它由多比特内部D/A变换器构成，该变换器包括：将具有一个以上的积分器、量化器及系数手段的反馈手段所构成的△-∑调制器作串联连接的串联式△-∑型调制器；连接于上述串联式△-∑调制器，并将选择对象各自有无使用进行积分的积分器；根据上述积分器的积分结果，进行上述选择对象的选择的选择器。

本发明提供一种调制器，其特征在于它包括：复制载波的多个复制器；选择上述复制器输出的开关电路；对作为选择对象的上述复制器各自有无使用作一次以上积分的积分器；为了按照上述积分器的积分结果及输入信号进行上述复制器的选择而驱动上述开关电路的选择器。

本发明提供一种电气音响转换装置，其特征在于它包括：多个扬声器；选择上述扬声器输出的开关电路；对作为选择对象的上述扬声器各自有无使用作一次以上积分的积分器；为了按照上述积分器的积分结果及输入信号进行上述扬声器的选择而驱动上述开关电路的选择器。

本发明能减少任意频率上的误差影响，可谋求大幅度地提高精高。又因不必要很高的器件精度，因而不需高精度器件，从而可降低成本。

以下，参照附图详细说明本发明。

图1是本发明第1实施例的选择装置的方框图。

图2是图1所示选择器的方框图。

图3是连接图1选择装置的电流元电路图；

图4是表示电容器阵列电路的图。

图5是第2实施例的选择装置的方框图；

图6表示选择信号的格式。

图7表示有关第2实施例误差的等效电路。

图8表示有关第2实施例误差的仿真结果。

图9是第3实施例的选择装置的方框图。

图10是第4实施例的选择装置的方框图。

图11是第5实施例的选择装置的方框图。

图12是第6实施例的选择装置的方框图。

图13是第7实施例的选择装置的方框图。

图14表示有关第7实施例误差的仿真结果。

图15是用本发明选择装置的发送器的方框图。

图16是第8实施例的选择装置的方框图。

图17是第9实施例的选择装置的方框图。

图18是第10实施例的选择装置的方框图。

图19是第11实施例的选择装置的方框图。

图20是第12实施例的选择装置的方框图。

图21是第13实施例的选择装置的方框图。

图22是第14实施例的选择装置的方框图。

图23是第15实施例的选择装置的方框图。

图24是第16实施例的选择装置的方框图。

图25是第17实施例的选择装置的方框图。

图中：13为选择器，14、14₁—14_n为积分器，21₁—21_n为开关，

      22₁—22_n为电流元，25为D/A转换器，28为高频颤动信

      号发生器，30为D/A转换器。

图1表示本发明第1实施例的选择装置的框图，图2表示图1选择装置的选择器。图1选择装置如图3所示，与电流元连接。

如图1所示，选择装置由接在输入端11和输出端12之间的选择器13和接至该选择器13的输出端的2级积分器，即第1积分器14₁及第2积分器14₂所构成。2级积分器14₁、14₂的输出端连接在选择器13的控制端上。选择器13根据输入按第1积分器14₁和第2积分器14₂的线性和为小的顺序输出所选选择信号。此选择信号是从可选择的对象中，只选择对应输入数的选择对象(即选择电流元)的信号，积分器14₁及14₂将上述选择信号进行积分。

也就是说，如图2所示，积分器14₁及14₂的输出端子分别接至选择器13的乘法器16及17上。这些乘法器将积分器14₁及14₂的积分输出与预定系数作乘法运算。乘法器16及17的输出经加法器18相加，加法输出通过比较器19对应输入而互相比较，检出大小关系。选择器20将在比较器19中获得的小值的相加输出选择出来，作为选择信号输出。

来自选择器13的选择器20的选择信号有选择地开闭图3所示电流元电路的开关21₁—21_n，并有选择地与电流元22₁—22_n结合。

这样，即使在各电流元有误差情况下，也能减少电流元整体输出的误差。而且，不必像以往动态元件配合法那样要在转换时间为1/2^nDA下进行各单元的选择，对器件不要求高速工作。

在本实施例中，用电流元作为选择对象，本发明一般来说对于叠加有误差的值而获得输出的装置都有效。例如，能运用于图4所示那样的电容器阵列。根据本实施例，以钟脉冲CK₁闭合开关SW1₁—SW1_n，电容器C1₁—C1_n被充电。以钟脉冲CK2闭合所选开关，例如闭合开关SW2₁，将所选电容器C1₁接至输出方，传送对应电容器C2的电荷，获得输出。此电容器C1₁—C1_n的选择中，若用本发明的选择装置构成D/A转换器，则电容器即使有误差，也能减少其影响。

下面，参见图5，以本发明的选择装置具体例子作为第2实施例进行说明。在该实施例中，用以Z^-1表示的延迟器件及加法器构成积分器14₁及14₂，积分器14₂的输出输入至选择器13。

其中，选择器13的输出即选择信号，由图6所示的多个信号构成，各信号可取0、1二个值。若信号为1，则选择对应的电流元，若为0，则不选择。而且，安排积分器14₁及14₂分别对该选择信号的各个信号进行积分。从而，也可以考虑让多个积分器并列连接。

在此，图3所示电流元的电流I_i可用下式(4)和(5)表示。

I_i＝I_av(1＋ε_i)                           (4) $I_{\mathrm{av}}=\frac{1}{n}\underset{i=1}{\overset{n}{\mathrm{\Σ}}}{I}_i------\left(5\right)$

并且，表示时刻K的选择信号的矢量可用下式(6)表示：

X(k)＝[x₁(k)x₂(k)…x_i(k)…x_n(k)]^T，        (6)

设定输入信号为U(k)，U(k)取0至n的整数值。

选择器13的动作是要实现以积分器14₁及14₂的输出I_n(k)的值为小的顺序输入，只对应输入的数，将选择信号设定为1。

X(k)表示选择的电流元，电流输出I_out可用下式(7)和(8)求得。

I_out(k)＝<C.X(k)>                       (7)

C＝[I_av(1＋ε₁)I_av(1＋ε₂)

        …I_av(1＋ε_i)…I_av(1＋ε_n)]     (8)

式中，<·，·>表示矢量的内积

其中，如上所述，X是表示电流元选择的矢量，如(7)式所示，实际输出的电流中包括误差I_outerr，该误差可用下式(9)和(10)表示。

I_outerr(k)＝<C_err·X(k)>                 (9)

C_err＝[I_avε₁ I_avε₂…I_avε_i…I_avε_n]    (10)

从而，X(k)也决定了输出所含误差。而且，由(4)式、(5)式得出下式(11)。 $\underset{i=1}{\overset{n}{\mathrm{\&Sigma;}}}{\mathrm{\&epsiv;}}_i=0--------\left(11\right)$

因此，说选择器13的工作是要达到以积分器14₁及14₂的输出I_n(k)之值为小的顺序，只将对应输入数选择信号设定为1，也可等同地说成是只用输入数要素来选择I_n(K)矢量和离逆向矢量最近的矢量X(k)。

用下式(12)表示此时的误差矢量。

Q(k)＝In(k)＋X(k)＝[q₁(k)q₂(k)…q_i(k)…q_n(k)]^T

                                            (12)

此情况下，若将转换写为Q(Z)，有关本实施例误差的等效电路就能用如图7所示那样来表示。

用下式(13)可求出该等效电流中自误差Q至X的传递函数 若α1＝1、α2＝1，则下式(14)成立。

X(z)＝(1-z^-1)²Q(z)                               (14)

由此可见，Q(Z)乘上噪声整形项(1—Z^-1)²，受到二阶的整形。图8表示该输出中误差信号的仿真结果，由此图可知，在低频区域中误差受到抑制。

实际的输出，可以将图3所示输出I₀作为电流输出，或者通过电流-电压变换获得电压输出。

如上所述，利用本实施例，能在DC附近大幅度地减少各电流元误差的影响，即使器件存在散布的场合，也能构成高精度的D/A转换器。又因不需要高精度的工艺处理，所以能谋求成本的降低。

以下，参见图9说明第3实施例。此实施例中用一个积分器14以简化构成。因噪声整形(ノイズシェ—ピング)特性为一阶较平坦，故对于附加抽样(over sampling)比取得不太大时很有效。而且，还能缓和后置滤波器的特性。

此外，用α2能设定以整形抑制噪声的频率。例如：设α2＝－1，就能设定为1/2抽样频率。

图10表示第4实施例，根据该实施例，连接有三个积分器14₁、14₂及14₃，因此实现了三阶的整形特性。通过设定高阶的整形特性，能进一步减少DC附近的噪声，可高精度转换。

有关此时误差的传递特性，可用下式(15)表示。X(z)＝ $\frac{{(1-z^{-1})}^3}{(a_3-1)z^{-3}+(-a_2-2a_3+3)z^{-2}+(a_1+a_2+a_3-3)z^{-1}+1}Q\left(z\right)$ (15)

在此，一般在三阶以上的△-∑调制器中，因上述传递函数的极置于原点时工作不稳定，必须将极置于单位圆内侧的稳定点上。

同样，还能实现更高阶的整形特性。图11示出了n阶情况下的第5实施例。据此实施例，可设置n阶积分器14_l—14_n。这样，通过提高阶数，能进一步提高精度。

接着，参见图12说明用n阶情况下的其它构成法时的第6实施例。

此实施例中，数字滤波器15接在选择信号输出端12和选择器13的控制端之间。该数字滤波器15由以下电路构成：输入选择信号的多个延迟电路DL₁—DL_n、分别连接上述多个延迟电路并连至选择器13的多个系数电路α1—αn以及分别连接延迟电路DL_l—DL_n并且接至选择信号输出端12的多个系数电路β1—βn。

通过这样的结构，能把噪声传递特性的零点和极配置于任意点。从而，不仅能减少DC附近的误差，还能减少高频中的误差。例如：四阶情况下，设定2个零点于原点，设定2个零点于fs/m，并且设图中虚线所示部分的由F_in至F_out的传递函数为F(z)＝〔Z(z)〕/〔P(z)〕时，可以下式(16)所示决定β_i。 $P\left(z\right)={(1-z^{-1})}^2(1-2\cos \left(\frac{\mathrm{\&pi;}}{m}\right)z^{-1}+z^{-2})-----\left(16\right)$

此时，以α_i进行极的设定。利用这种方式，还能直接转换如超外差式中的中频信号那样的带通信号。

图13示出了在二阶情况下将零点置于f_s/4使精度提高的实施例。在该实施例中，数字滤波器15的系数设定成：α1＝0、α2＝－1、α3＝0、β1＝0、β2＝2。此外，此时误差的频率特性的仿真结果示于图14。由此仿真结果可知：通过噪声整形能减少f_s/4附近的误差成份。

图15示出了采用本发明的发送器的实施例。依据该实施例，输入数字信号经采用本发明的D/A转换器25，转换成模拟信号，又通过滤波器26使不需要的信号衰减，转换频率后，经放大器27进行放大获得输出。

这里，输入数字信号采用经必要调制的IF信号。因此，就不需要高精度的模拟调制器。通过用本发明的选择装置的D/A转换器25，能实现高精度的数字—模拟转换，能获得高精度的IF信号。从而，能容易地构成高精度发送器。

在IF频率较低的情况下，通过以数字调制直接改变载频信号，也可省去变频器。

下面，参见图16说明将高频颤动信号用于本发明的第7实施例。

上述实施例中存在这样的缺点，即把DC信号提供至输入信号时，电流元的选择变成周期性的，噪声成分集中于特定频率处。

在本实施例中，用加法器29在输入信号上加上高频颤动信号发生器28的高频颤动信号，因此，即使DC输入时也给输入带来变化，减少噪声成分的集中。加上去的高频颤动信号通过D/A转换器30，经输出一侧的加法器31进行减法运算而去除。另外，在将输出信号接至低通滤波器、获得最终输出的情况下，也能通过将高频颤动信号频率设定为比低通滤波器截止频率更高的频率，而去除它。

接着，参见图17说明将本发明用于△-∑调制式D/A转换器的内部D/A转换器时的第8实施例。

根据该实施例，具有积分器31₁和31₂、量化器32、系数器33₁和33₂以及延迟电路34的反馈电路连接于D/A转换器35上。该D/A转换器35上设有本发明的选择装置。

作为△-∑调制式D/A转换器的内部D/A变换器，多数场合采用理论上不产生相对误差的1位转换器。这种情况下若采用本发明的选择装置的D/A转换器，则不用说相对误差，还能减少绝对误差。如上所述，一般产生的基准电压、电流中含有误差。此误差以真值为中心分布，当其平均为0时，也能减少其绝对精度的误差。

还有，把多比特型转换器用于△-∑调制式D/A转换器的内部A/D及D/A变换器时，能使A/D及D/A的数据长度每加长1比特，就改善6dB的S/N(信噪比)。但是，内部D/A转换器产生的噪音就这样直接出现在输出中。多位型转换器用于以往的内部D/A转换器时，存在这样的缺点，即由于内部D/A转换器的转换精度一般低于作为目标的转换精度，整体的转换精度就由该内部D/A转换器的精度所决定，不能实现高转换精度。另外，为了实现高转换精度，就必须进行微调等，随之成本也就提高。

若将采用本发明的选择装置的D/A转换器用于△-∑调制式D/A转换器的内部D/A转换器时，则能在DC附近大幅度减少对构成电流元等内部D/A转换器的器件的精度影响。因此，用本发明时，即使采用降低器件精度的工艺过程等，也能谋求整体转换精度的提高。

还有，一般来说，三阶以上的△-∑调制器不稳定，但将多位型转换器用于内部A/D及D/A转换器时，能使其稳定工作。若能提高△-∑调制器的阶数，就能降低附加抽样率，也就不必使用高速器件。此外，在相同的附加抽样率下使其工作时，还能实现更高精度的变换。

这里，若将带通型转换器用于上述△-∑调制器及本发明的选择装置中，还能实现带通式的、即，使任意频率上的转换精度提高的D/A转换器。作为其一例，在图18所示的带通式△-∑调制器的内部D/A转换器中，采用图13所示的带通式选择装置的D/A转换器。而图18所示的实施例是将零点置于f_s/4，使f_s/4处精度提高。

图18的实施例中，来自延迟电路34₁和34₂的节点的延迟信号，经反相电路37反相后，输入至量化电路32，被量化。

图17所示的实施例中，选择装置的输入，即内部D/A转换器35的输入成为△-∑调制器的输出。因此，即使输入信号上加上DC时，选择装置的输入也变成接受△-∑调制的信号。此外，若使△-∑调制器的D/A转换器为多位型，则能降低调制器本身的噪声成分的集中。因此，将DC信号直接输入至本发明的选择装置时，虽存在特定频率上噪音成分集中的缺点，但本实施例中，能减轻其影响。

下面，参见图19说明将本发明用于串级式△-∑调制D/A转换器的内部D/A转换器时的第9实施例。

串级式△-∑调制器是通过串接包含积分器14的△-∑调制器而实现高阶的调制器，即使在构成三阶以上的调制器中也能达到稳定，亦称MASH型。

MASH的缺点是即使各个△-∑调制器的输出为1位时，最终输出也为多位，这就需要多位的D/A转换器。调制器整体性能受该多位D/A转换器性能的限制，以往该D/A转换器是采用PWM等来实现。而用PWM时，必须用D/A转换时间几分之一时间的脉冲，这就必需要有非常高的钟频。因此，要实现高转换精度，就需要高速器件，而且电力损耗也很大。

若采用本发明的选择装置的D/A转换器作为上述MASH型D/A转换器的内部转换器，则就不需要高速时钟脉冲就能实现高精度的转换。而且，还能降低钟频，减少电力损耗。

本实施例中所表示的情况是串接的各个△-∑调制器的积分器为一个，即为一阶调制器，但也可以做成连接有n个积分器的n阶型的调制器。

以下，参见图20说明将本发明用于△-∑调制式A/D转换器的内部D/A转换器时的第10实施例。

在△-∑D/A转换器的内部A/D及D/A转换器中采用多位型情况下，将A/D及D/A转换器的数据长度每加长1位，就能使S/N(信噪比)改善6dB。但是，内部D/A转换器产生的噪声直接在输出中出现。以往，将多位型的用于内部D/A转换器时，存在这样的缺点，即内部D/A转换器的转换精度一般比作为目标的转换精度低，因此，整体转换精度由该内部D/A转换器的精度所决定，不能实现高转换精度。还有，要实现高转换精度，就必须进行微调等，随之成本会提高。

若在△-∑调制式D/A转换器的内部D/A转换器中，采用使用本发明的选择装置的D/A转换器，则能在DC附近大幅度减轻对构成电流元等的内部D/A转换器的器件的精度影响。因此，在采用本发明的情况下，即使使用的器件工艺过程精度较差的话，也能谋求整体转换精度的提高。

一般来说，三阶以上的△-∑调制器工作会不稳定，在内部A/D及D/A转换器中，使用多位型的转换器时，能使工作稳定。若能提高△-∑调制器的阶数，就能降低附加抽样率，也就不必使用高速器件。而且，让以相同的附加抽样率工作时，还能实现高精度转换。

图20所示的内部D/A转换器36的输出，分别连接于积分器31₁、31₂的输入。在△-∑调制器中，因为D/A转换器36的误差影响，是初级为最大，因此，若将采用本发明的选择装置的D/A转换器即使只用于初级的D/A转换，也能获得很大效果。

以上，就DC处具有零点的△-∑调制器进行了说明，但若将带通式的用在上述△-∑调制器及本发明的选择装置中，则能实现带通型的D/A转换器，即能实现使任意频率处的转换精度提高的D/A转换器。

作为其一例，图21示出了将零点置于f_s/4，使f_s/4处精度提高的实施例。在图21所示的带通型△-∑调制器的内部D/A中，采用了使用图13所示的带通式选择装置的D/A转换器36。

图20所示实施例中，选择装置的输入，即内部D/A转换器的输入为△-∑调制器的输出。因此，即使将DC提供输入信号，选择装置的输入也会成为受到△-∑调制的信号。再者，若将△-∑调制器的D/A转换器作成多位型，则能减轻调制器本身噪声成分的集中。因此，虽然将DC信号直接输入至本发明的选择装置时，存在特定频率处噪声成分集中的缺点，但在本实施例情况下，能减轻其影响。

下面，参见图22说明将本发明用于串级型△-∑调制A/D转换器的内部D/A转换器的第11实施例。

串级式△-∑调制器是通过将△-∑调制器串接而实现的高阶调制器，即使当构成三阶以上的调制器时，也能稳定地工作，亦称MASH型。

MASH的缺点是：为了数字化式地消除各△-∑调制器中混入的量化噪声，各△-∑调制器的传递特性与理论值之差成为对消误差(キャンセルエラ—)而直接表现出来，因此，对器件精度方面的要求很严。

对此，若在各级中使用多位的内部A/D及D/A转换器，就能使量化噪声自身减少，能减轻上述消除器的影响。

因此，若采用使用本发明选择装置的D/A转换器，则能在DC附近大幅度地减轻对于构成电流元等的内部D/A转换器的器件的精度影响，从而，能实现高精度转换器。

在此，上述对消误差的影响，在第2级以后能通过噪声整形减小，所以此影响比初级小。因此，即使只在初级中使用本发明的内部D/A转换器情况下，也能获得很好效果。

再参见图23说明第12实施例。

作为减少初级中对消误差的方法，有将初级的△-∑调制器做成二阶以上的方法。例如二阶的情况下，初级中的传递特性与理论值之差给予对消误差的影响，受到1次噪声整形。从而，能减轻对器件精度的影响。

若再在其中采用使用本发明的选择装置的D/A转换器，则能在DC附近大幅度地减少对于构成电流元等的内部D/A转换器的器件的精度影响，所以能构成更高精度转换器。

图24示出了将本发明用于调幅器的第13实施例。

在该实施例中，将载波发生器OSC的输出端接至并联连接的晶体管TR₁—TR_n的各基极端，从接于集电极端子的电阻R上获得输出电压。在电阻R与晶体管TR₁—TR_n的集电极之间插入开关SW₁—SW_n，通过根据开关信号输入进行控制，使载波振幅可变，获得调幅输出。在该开关控制中，通过使用本发明的选择装置，能缓和由各晶体管和开关等不完善性所引起的误差影响，从而能实现高精度调制器。

还有，在载波中使用方波时，晶体管作为开关而工作，因此，仅用开关就能构成调制器，能使晶体管非线性引起的影响抑制在最小限度，能构成更高精度调制器。

再参见图25说明将本发明用于扬声器系统的第14实施例。

配置多个扬声器SP，将各扬声器SP分别替换第8实施例所示的D/A转换器而进行连接，使第8实施例的输入信号转换成声音信号。根据D/A转换器的输入信号，用本发明的选择装置选择扬声器SP，并用0、1或者－1信号去驱动它。由此，仅用开关就能驱动扬声器。从而，能减少以往用模拟放大器驱动时，因放大器性能而引进的劣化。

如上所述，利用本发明能减小模拟器件精度对转换精度的影响，不用提高工作速度就能实现高精度转换。又，因对器件精度要求不高，不需要昂贵的工艺处理和微调等，从而能降低成本、实现小型化，而且因工作速度降低而谋求低电耗。

Claims (5)

1.一种选择装置，其特征在于包括：将相互具有误差的选择对象的各自使用次数作一次以上积分的积分器；根据上述积分器的积分结果，按照输入信号，对上述选择对象进行选择的选择器。

2.一种选择装置，其特征在于包括：具有表示相互具有误差的选择对象的各选择情况的图表、并将该图表所示的各选择对象的选择次数作一次以上积分的积分器；根据上述积分器的积分结果及输入信号，对上述选择对象进行选择的选择器。

3.一种选择装置，其特征在于包括：由多个输入选择信号的延时手段、分别连接所述多个延时手段的多个系数手段、将所述系数手段的输出进行反馈的反馈手段、将所述系数手段的输出进行前馈的前馈手段构成的滤波手段；根据所述滤波手段的输出，对选择对象进行选择的选择器。

4.根据权利要求3所述的选择装置，其特征在于，将上述滤波手段的零点配置于DC以外的点。

5.一种选择装置，其特征在于包括：

将相互具有误差的选择对象的各自使用次数作一次以上积分的积分器；在输入信号上叠加高频颤动信号，输出相加信号的加法器；根据上述积分器的积分结果及上述相加信号，进行上述选择对象的选择的选择器。

Images