DE69812902T2

DE69812902T2 - Gerät und Verfahren zur Digital-Analog-Wandlung

Info

Publication number: DE69812902T2
Application number: DE1998612902
Authority: DE
Inventors: Yachin Afek; Vladimir Koifman
Original assignee: Motorola Inc
Current assignee: NXP USA Inc
Priority date: 1998-05-22
Filing date: 1998-05-22
Publication date: 2003-11-06
Anticipated expiration: 2018-05-23
Also published as: EP0959566B1; DE69812902D1; EP0959566A1

Description

Gebiet der Erfindung

Die Erfindung bezieht sich auf eine Vorrichtung und ein Verfahren zur Digital-Analog-Umwandlung.

Hintergrund der Erfindung

Digital-Analog-Konverter (DAC) enthalten einen Satz von Strom- oder Spannungsquellen (d. h. analoge Elemente) Aufgrund von Herstellungsbegrenzungen unterscheiden sich diese Elemente bezüglich ihres analogen Ausganges. Trotz der Unterschiede besteht ein Bedarf, eine sehr genaue Vorrichtung und ein sehr genaues Verfahren zur Mehrfachbit- Digital-Analog-Umwandlung bereitzustellen, die ein hohes Signal-Rausch-Verhältnis haben (d. h. SNR).
Norsworthy, Schreier und Temes (Norsworthy, Schreier, Temes, "Delta-Sigma Data Converters", IEEE Press, Seiten 262-264) beschreiben einen dynamischen Anpassungsmechanismus, der eine Rauschform höherer Ordnung hat (siehe Fig. 1). Der DAC 9 umfasst den Vektorquantisierer 14, M Rauschformgebungselemente (d. h. H(z)) 40, den ersten Satz von M Addierern (d. h. erste Addierer) 44, den zweiten Satz von M Addierern (d. h. zweite Addierer) 18 und die Minimierungslogik 26. Der DAC 9 ist mit dem analogen Array 8 verbunden, das M Eingänge 7, einen Ausgang 5 und M analoge Elemente 6 hat.
Der Vektorquantisierer 14 hat den M-Bit-Eingang 12, den PxM-Bit-Eingang 23 und den M-Bit-Ausgang 30. P ist die Anzahl der Ausgangsbits eines jeden der M Rauschformgebungselemente 40. Der erste Satz von Addierern 44 hat den M-Bit-Eingang 45, den FxM-Bit-Eingang 32 und den PxM-Bit- Ausgang 48. Die Rauschformgebungselemente 40 haben den PxM- Bit-Eingang 42 und den PxM-Bit-Ausgang 35. Die Minimierungslogik 26 hat den PxM-Bit-Eingang 34 und den PxM-Bit- Ausgang 24. Die zweiten Addierer 18 haben zwei PxM-Bit- Eingänge 20, 28 und den PxM-Bit-Ausgang 21.
Der Ausgang 30 des Vektorquantisierers 14 ist mit dem Eingang 45 der ersten Addierer 44 verbunden. Der Eingang 32 der ersten Addierer 44 ist mit dem Ausgang 21 der zweiten Addierer 18 verbunden. Der Ausgang 48 der ersten Addierer 44 ist mit dem Eingang 42 der Rauschformgebungselemente 40 verbunden. Der Ausgang 35 der Rauschformgebungselemente 40 ist mit dem Eingang 34 der Minimierungslogik 26 und dem Eingang 28 der zweiten Addierer 18 verbunden. Der Ausgang 24 der Minimierungslogik 26 ist mit dem Eingang 20 der zweiten Addierer 18 verbunden. Der Ausgang 21 der zweiten Addierer 18 ist mit dem Eingang 23 des Vektorquantisierers 14 und dem Eingang 32 der ersten Addierer 44 verbünden.
Der Eingang 12 des Vektorquantisierers 14 empfängt den digitalen Eingangsvektor V(n) 10. Der Vektor V(n) 10 ist ein digitaler M-Bit-Vektor, der ganzzahlige Werte im Bereich von 0 bis M hat. Der digitale M-Bit-Vektor V(n) 10 und der PxM-Bit-Vektor SY(n) 22, der durch den zweiten Satz von Addierern 18 hergestellt wird, werden jeweils den Eingängen 12 und 23 des Vektorquantisierers 14 zur Verfügung gestellt. Der Vektorquantisierer 14 stellt den M-Bit- Auswahlvektor SV(n) 46 zur Verfügung, der J von M Rauschformgebungselement en 40 auswählt, die die höchsten SY(n)- Werte 22 haben.
Der Auswahlvektor SV(n) 46 wird an den Eingang 7 des analogen Arrays 8 und den Eingang 45 der ersten Addierer 44 gesendet, der Vektor SY(n) 22 wird an den Eingang 23 des Vektorquantisierers 14 und an den Eingang 32 der ersten Addierer 44 gesendet. Der SV(n) 46 und der SY(n) 22 werden in den ersten Addierern 44 kombiniert, um den MxN-Bit- Differenzvektor SE(n) 43 herzustellen, der an den Eingang 42 der Rauschformgebungselemente 40 gesendet wird. Die M Rauschformgebungselemente 40 können Formgebungen erster oder höherer Ordnung umfassen. Der Ausgang 35 der Rauschformgebungselemente 40 ist mit dem Eingang 34 der Minimierungslogik 26 und dem Eingang 28 der zweiten Addierer 18 verbunden. Die Minimierungslogik 26 findet den kleinsten Wert SU(n) 25 der M Ausgänge der Rauschformgebungselemente 40, und die zweiten Addierer 18 subtrahieren SU(n) 25 von allen M Ausgängen der Rauschformgebungselemente H(z) 40, um SY(n) 22 zur Verfügung zu stellen. Diese Reduktion wird vorgenommen, um die Stabilität des Anpassungsmechanismus aufrechtzuerhalten. Die Subtraktion führt zum Einspeisen des PxM-Bit-Vektors SY(n) 22 in den Vektorquantisierer 14 und in die ersten Addierer 44.
Der M-Bit-Auswahlvektor SV(n) 46, der durch den Vektorquantisierer 14 hergestellt wird, aktiviert die jeweiligen J von M analogen Elementen 6 des analogen Arrays 8 entsprechend der größten SY(n)-Werte 22, um das gewünschte analoge Ausgangssignal 4 auf dem analogen Arrayausgang 5 bereitzustellen. Das analoge Ausgangssignal 4 ist die Kombination der Ausgänge der J aktivierten analogen Elemente 6 in dem analogen Array 8.
Obwohl diese und andere Ausführungsformen nach dem Stand der Technik nützlich sind, leiden sie unter zahlreichen Beschränkungen oder Nachteilen, wie z. B. einem niedrigeren SNR als erforderlich und einer übermäßigen Schaltungskomplexität, die sich nachteilig auf Leistung und Kosten auswirkt. Zum Beispiel ist die Minimierungslogik 26 ziemlich komplex, weil sie für jeden Taktzyklus den kleinsten P-Bit-Vektor von M Vektoren bei der Überabtastrate finden muss. Es besteht daher ein fortgesetzter Bedarf für eine verbesserte Vorrichtung und ein verbessertes Verfahren zur Digital-Analog-Umwandlung.

Zusammenfassung der Erfindung

Das der Erfindung zugrunde liegende Problem wird grundlegend durch. Anwenden der Merkmale, die in den unabhängigen Ansprüchen dargelegt werden, gelöst. Bevorzugte Ausführungsformen werden in den abhängigen Ansprüchen genannt.
Ein Vorteil der vorliegenden Erfindung besteht darin, dass sie eine kosteneffiziente, sehr genaue Vorrichtung zur Digital-Analog-Umwandlung und ein dazugehöriges Verfahren mit einem hohen SNR und ohne eine komplexe Minimierungsschaltung zur Verfügung stellt.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist ein vereinfachtes schematisches Diagramm eines DAC gemäß dem Stand der Technik; und
Fig. 2 ist ein vereinfachtes schematisches Diagramm eines DAC, der gemäß der vorliegenden Erfindung konfiguriert ist;
Fig. 3 ist ein schematisches Diagramm eines DAC, der gemäß der vorliegenden Erfindung konfiguriert ist und zusätzliche Details zeigt; und
Fig. 4 ist ein Flussdiagramm eines Verfahrens zur Digital-Analog-Umwandlung gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung.

Beschreibung einer bevorzugten Ausführungsform

Fig. 2 ist ein vereinfachtes schematisches Diagramm des DAC 49 gemäß der vorliegenden Erfindung. Der DAC 49 umfasst: den zum Vektorquantisierer 14 von Fig. 1 analogen Vektorquantisierer 52, die zu den Rauschformgebungselementen 40 von Fig. 1 analogen Rauschformgebungselemente H(z) 78, die Auswahllogik 64 und das analoge Array 88 mit den analogen Elementen 90, die zu dem analogen Array 8 und den Elementen 6 von Fig. 1 funktional äquivalent sind. Das analoge Array 88 hat den M-Bit-Eingang 82 und einen Ausgang 51, auf dem das analoge Ausgangssignal 41 erscheint.
Der Vektorquantisierer 52 hat den PxM-Bit-Eingang 58, den M-Bit-Eingang 54 und den M-Bit-Ausgang 66. Die Auswahllogik 64 hat zwei M-Bit-Eingänge 72, 62, einen NxM-Bit- Ausgang 70 und weitere Eingänge 76 zum Empfangen der Konstanten R und Q. N ist die Anzahl von Bits der Konstanten R oder Q. Vorzugsweise gilt, N = M. Vorzugsweise gilt, R = K, Q = 0, und praktischerweise wird, wie in Fig. 2 gezeigt, nur ein Eingang 76 für die Konstante K zur Verfügung gestellt. Die Rauschformgebungselemente 78 haben den NxM-Bit- Eingang 74 und den PxM-Bit-Ausgang 60. Der Ausgang 66 des Vektorquantisierers 52 ist mit dem Eingang 72 der Auswahllogik 62 und dem M-Bit-Eingang 82 des analogen Arrays 88 verbunden. Der Ausgang 70 der Auswahllogik 64 ist mit dem NxM-Bit-Eingang 74 der Rauschformgebungselemente 78 verbunden. Der PxM-Bit-Ausgang 60 der Rauschformgebungselemente 78 ist mit dem PxM-Bit-Eingang 78 des Vektorquantisierers 52 verbunden.
Wenn der erste Eingangsvektor 50, V(n) = V(1), in den DAC 49 eintritt, wird er dem Eingang 54 des Vektorquantisierers 52 und dem Eingang 62 der Auswahllogik 64 zur Verfügung gestellt. Der Eingangsvektor V(1) 50 nimmt Werte von 0 bis M an. Der Wert von V(1) ist eine ganze Zahl, die als L(1) bezeichnet wird. Der Vektorquantisierer 52 empfängt den Eingangsvektor V(1) 50 am Eingang 54 und den Vektor SY'(1) 56 am Eingang 58. Der Vektor SY'(1) umfasst die MxP- Bit-Ausgangssignale des M Rauschformgebungselementes 78. Der Vektorquantisierer 52 wählt die L(1) Rauschformgebungselemente aus, die für den Eingangsvektor V(1) den höchsten Ausgangssignalwert zur Verfügung stellen.
Der Vektorquantisierer 52 wählt die L(n) Rauschformgebungselemente aus, die die höchsten Ausgangssignale zur Verfügung stellen. Die jeweiligen L(n) Rauschformgebungselemente werden durch den M-Bit-Auswahlvektor SV(n)' 80 dargestellt. Der Auswahlvektor SV(n) 80 wird dem analogen Array 88 durch den Vektorquantisierer 52 zur Verfügung gestellt, was dazu führt, dass die jeweiligen L(n) analogen Elemente 90 aktiviert werden. Das analoge Ausgangssignal 41 wird dem Ausgang 51 des analogen Arrays 88 zugeführt.
Dem Fachmann auf dem Gebiet ist klar, dass, wenn H(z) eine Bandbreite hat, die von Z1 + dZ bis Z1 - dZ reicht (z. B., Z1 = 0 für Bandbreiten um DC), der Vektorquantisierer 52 dann, wenn H(Z1/2) > 0 ist, die L(n) Rauschformgebungselemente auswählt, die das höchste Ausgangssignal zur Verfügung stellen. Und dann, wenn H(Z1/2) < 0 ist, wählt der Vektorquantisierer 52 die L(n) Rauschformgebungselemente aus, die das niedrigste Ausgangssignal zur Verfügung stellen.
Die Auswahllogik 64 empfängt den Vektor SV'(n) vom Ausgang 66 des Vektorquantisierers 52 und speichert ihn. Beim nächsten Zyklus (d. h. wenn ein neuer Eingangsvektor V(n + 1)' auftritt) verursacht der gespeicherte SV'(n), dass das Eingangssignal an die zuvor ausgewählten L(n - 1) Rauschformgebungselemente gleich V(n) - R ist und das Eingangssignal an die M - L(n - 1) anderen Rauschformgebungselemente gleich V(n) - Q ist. Praktischerweise ist das Eingangssignal an die L(n - 1) zuvor ausgewählten Rauschformgebungselemente gleich V(n) - K. Das Eingangssignal an die M - L(n - 1) anderen Rauschformgebungselemente ist gleich V(n).
Der Wert der Konstante K wird ausgewählt, um sicherzustellen, dass der DAC 49 stabil ist. Wünschenswerterweise hat K den Wert M ≤ K und vorzugsweise M = K. Die M Rauschformgebungselemente 78 können eine Rauschformgebung mindestens erster Ordnung haben.
Fig. 3 ist ein schematisches Diagramm des DAC 98, analog zu DAC 49 von Fig. 2, zeigt jedoch mehr Details. Wie in Fig. 2, umfasst der DAC 98 den Vektorquantisierer 52', analog zum Vektorquantisierer 52, und die M Rauschformgebungselemente 78 und das analoge Array 88 mit den analogen Elementen 90. Der DAC 98 umfasst die Auswahllogik 64 (innerhalb des gestrichelten Rahmens), die die M Multiplexer 114, die M Latches 117 und die M Addierer 120 umfasst. Der Vektorquantisierer 52' hat den M-Bit-Eingang 54' zum Empfangen des digitalen Eingangsvektors V(n) 10 und den PxM-Bit-Eingang 58' zum Empfangen des Ausgangs SY(n)' 70 der Rauschformgebungselemente 78. Der Vektorquantisierer 52' hat den M-Bit-Ausgang 66 zum Bereitstellen des Signals SV(n)' 80 an das analoge Array 88, um eine ausgewählte Teilmenge analoger Elemente 90 auf dieselbe Weise, wie zuvor in Verbindung mit Fig. 2 beschrieben, zu aktivieren.
Der M-Bit-Ausgang 66 des Vektorquantisierers 52' ist mit den M Eingängen 115 von M einzelnen Latches 117 (gemeinsam 117') analog zum Eingang 72 der Auswahllogik 64 verbunden. Die Ausgänge 119 der M einzelnen Latches 117 sind mit den Eingängen 116 der einzelnen Multiplexer (z. B. MUX's) 114 (gemeinsam 114') verbunden. Jeder der M Multiplexer 114 hat zwei Dateneingänge 128, 130, einen Steuereingang 116 und einen N-Bit-Ausgang 124. Jeder Ausgang 124 eines jeden MUX 114 ist mit dem Eingang 122 der einzelnen Addierer 120 (gemeinsam 120') verbunden. Jeder der M Addierer 120 hat zwei Eingänge 122, 112, und einen Ausgang 104. Die Eingänge 112 sind gemeinsam zum Eingang 62 der Auswahllogik 64 analog. Jedes der M Rauschformgebungselemente (gemeinsam 78) hat einen N-Bit-Eingang 74 und einen P-Bit- Ausgang 60. Die Rauschformgebungselemente haben praktischerweise eine Formgebung erster oder höherer Ordnung und vorzugsweise eine Formgebung zweiter Ordnung.
Jeder der M MUX's 114 hat die Dateneingänge 128, 130, die mit Quellen von Konstanten verbunden sind, die jeweils als "R" und "Q" bezeichnet werden. Die Werte von R und Q können für jeden MUX 114 dieselben oder verschieden sein. Einer der Konstanten R oder Q kann eine Bezugsspannung oder ein logisches Pegel, z. B. logisch 10' oder logisch '1' sein. Beide Anordnungen sind nützlich. Vorzugsweise können "R" und "Q" jede soviel wie M Bits haben. In der bevorzugten Ausführungsform ist "R" gleich K und "Q" gleich "0".
Die M Ausgänge 124 der M MUX's 114 sind mit den M Eingängen 122 der M. Addierer 112 verbunden. Die M Ausgänge 104 der M Addierer 112 sind mit den M Eingängen 74 der M Rauschformgebungselemente 78 verbunden. Die M Ausgänge 60 der M Rauschformgebungselemente 78 sind mit den Eingängen 58' des Vektorquantisierers 52' verbunden.
Der Vektorquantisierer 52' wählt die L(n) Rauschformgebungselemente aus, die den höchsten Ausgangssignalwert zur Verfügung stellen und sendet das M-Bit-Ausgangssignal SV'(n) 80 durch den M-Bit-Ausgang 66, der an den M-Bit- Eingängen 82 des analogen Arrays 88 empfangen wird. Dieses Signal SV'(n) 80 stellt die L(n) Rauschformgebungselemente dar, die ausgewählt wurden, und die M - L(n) Rauschformgebungselemente, die nicht ausgewählt wurden. Dieses Signal aktiviert eine Teilmenge G(n) der zur Verfügung stehenden analogen Elemente 90.
Die M Latches 117 empfangen den Vektor SV'(n) vom Ausgang 66 des Vektorquantisierers 52. Bei dem nächsten Zyklus (d. h. wenn ein neuer Eingangsvektor V(n + 1) auftritt) wird SV'(n) an die Steuereingänge 116 der M Multiplexer 114 gesendet. Der Wert des Eingangssignals, das an die Eingänge 116 der L(n) Multiplexer, die mit den L(n) zuvor ausgewählten Rauschformgebungselementen verbunden sind, gesendet wird, ist "1", was in einem Ausgangssignalwert "R" resultiert, der auf dem Ausgang 124 der L(n) Multiplexer erscheint.
Der Wert des Eingangssignals, das an die Eingänge 116 der M - L(n) Multiplexer gesendet wird, die mit den M - L(n) Rauschformgebungselementen verbunden sind, die zuvor nicht ausgewählt wurden, ist "Q", was in einem Ausgangssignalwert "Q" resultiert, der in dem Ausgang 124 der M - L(n) Multiplexer erscheint, und z. B. einen Wert von logisch 0 hat, wenn Q = 0.
Die M Addierer 120 subtrahieren die Ausgangssignale der M MUX's 124 von dem Eingangsvektor V(n + 1) 10 und geben das Ergebnis an die M Rauschformgebungselemente 124 aus. Das Eingangssignal an die L(n) zuvor ausgewählten Rauschformgebungselemente ist gleich V(n + 1) - R. Das Eingangssignal an die M - L(n) anderen Rauschformgebungselemente ist gleich V(n - 1) - Q. Praktischerweise ist das Ausgangssignal an die L(n) zuvor ausgewählten Rauschformgebungselemente gleich V(n - 1) - K. Das Eingangssignal an die M - L(n) anderen Rauschformgebungselemente ist gleich V(n + 1).
Der Wert der Konstante K wird ausgewählt, um den DAC stabil zu machen. Der Wert von K ist praktischerweise P ≤ R und vorzugsweise P = R. Wie oben angemerkt, ist Q vorzugsweise gleich logisch Null.
Beispielsweise gilt, M = 8, P = 12, R = K = 8, Q = 0 und H(Z1) > 0. Der vorherige Wert von SV'(n) 80 (d. h. SV'(n - 1)) war (00101100)&sub2;, wodurch angezeigt wird, dass das dritte, vierte und sechste analoge Element 90 in dem vorherigen Zyklus aktiviert wurden (das tiefergestellte Zeichen "2" zeigt an, dass dies eine binäre Darstellung ist). SV'(n - 1) wird bei 8 Latches 117 gespeichert. In dem aktuellen Zyklus hat der Eingangsvektor V(n) 80 einen Wert (00001111)&sub2;, wodurch angezeigt wird, dass vier analoge Elemente 90 aktiviert werden sollen. Der Latch 117 gibt einen Wert (d. h. SV'(n - 1)) aus, der gleich (00101100)&sub2; ist, so dass der Steuereingang 116 des dritten, vierten und sechsten Multiplexers 114 ein Eingangssignal von '1' empfängt, was diese drei Multiplexer veranlasst, die mit der Konstante 8 verbundenen Eingänge 130 auszuwählen. Die Eingänge 122 des dritten, vierten und sechsten Addierers 120 empfangen ein Eingangssignal, das einen Wert hat, der der Eingangskonstante 8 entspricht. Diese drei Addierer 120 geben das Signal V(n)' - 8 = 4 - 8 = -4 aus. Somit hat das Eingangssignal an das dritte, vierte und sechste Rauschformgebungselement 78 einen Wert von -4. Der Steuereingang 116 des ersten, zweiten, fünften, siebten und achten Multiplexers 114 empfängt ein Eingangssignal von '0', was diese fünf Multiplexer veranlasst, die Eingänge 128 auszuwählen, die mit einer Konstante mit dem Wert 0 verbunden sind. Der erste, zweite und fünfte, siebte und achte Addierereingang 122 empfangen ein Eingangssignal mit dem Wert 0. Diese 5 Addierer 120 geben das Signal V(n)' - 0 = 4 - 0 = 4 aus. Somit hat das Eingangssignal an das erste, zweite, fünfte, siebte und achte Rauschformgebungselement 78 einen Wert von 4.
Die Eingangssignale an die acht Rauschformgebungselemente 78 werden durch 12-Bit-Rauschformgebungselemente 78 verarbeitet, was in acht Ausgangswerten resultiert. Weil der Wert des Eingangsvektors V(n) 70 vier ist, wählt der Vektorquantisierer 52' die vier Rauschformgebungselemente 78 aus, die die höchsten Ausgangswerte haben. Wenn z. B. die Ausgänge des ersten, dritten, fünften und siebenten Rauschformgebungselementes die höchsten Werte haben, dann ist der Vektor SV'(n) = (01010101)&sub2;, was bewirkt, dass das erste, dritte, fünfte und siebte analoge Element in dem Array 90 aktiviert werden.
Fig. 4 ist ein Flussdiagramm des Verfahrens 200 zur Digital-Analog-Umwandlung gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung. Im Schritt 210 empfängt das System seinen ersten Eingang, d. h. einen digitalen M-Bit-Vektor V(n). Der Wert von V(n), d. h. die Anzahl von logisch "1"-Bits von M Bits, wird als L(n) bezeichnet und kann von 0 bis M variieren.
Im Schritt 220 prüft der DAC 49, 78 ob V(n) das erste Eingangssignal ist, und wenn es so ist, dann wird V(n) in die M Rauschformgebungselemente im Schritt 230 eingegeben. Andernfalls wird während des Schrittes 240 ein Eingangssignal mit dem Wert V(n) - R in die L(n - 1) von M Rauschformgebungselementen, die zuvor ausgewählt wurden, eingegeben und ein Eingangssignal mit dem Wert V(n) - Q wird in die restlichen M - L(n - 1) Rauschformgebungselemente, die zuvor nicht ausgewählt wurden, eingegeben. R ist vorzugsweise gleich K und Q ist vorzugsweise gleich 0. Der Inhalt des vorherigen Auswahlvektors SV(n - 1) zeigt an, welche L(n - 1) Rauschformgebungselemente zuvor ausgewählt wurden. Während des Schrittes 260 werden die Ausgänge der M Rauschformgebungselemente in den Vektorquantisierer 52, 52' eingegeben, der die L(n) Rauschformgebungselemente auswählt, die das höchste Ausgangssignal haben, und der einen Auswahlvektor SV(n) herstellt, der anzeigt, welche Rauschformgebungselemente ausgewählt werden.
Dem Fachmann auf dem Gebiet ist klar, dass, wenn H(z) eine Bandbreite hat, die von Z1 + dZ bis Z1 - dZ reicht, (wo z. B. Z1 = 0 für Bandbreiten um DC), der Vektorquantisierer 52, 52' dann, wenn H(Z1/2) > 0, die L(n) Rauschformgebungselemente auswählt, die das höchste Ausgangssignal zur Verfügung stellen und der Vektorquantisierer 52, 52' dann, wenn H(Z1/2) < 0, die L(n) Rauschformgebungselemente auswählt, die das niedrigste Ausgangssignal zur Verfügung stellen.
Wenn beispielsweise H(Z1) > 0 und V(n) = (0100001001)&sub2;, dann sollen drei Rauschformgebungselemente ausgewählt werden. Wenn die Ausgangssignale des zweiten, dritten, vierten Rauschformgebungselementes das höchste Ausgangssignal haben, dann ist der Auswahlvektor gleich (0000001110)&sub2;. Wenn zum Beispiel V(n) = (1010011001)&sub2;, dann werden fünf Rauschformgebungselemente ausgewählt. Wenn die Ausgangssignale des zehnten, achten, siebten, vierten und ersten Rauschformgebungselementes den höchsten Wert haben, dann ist der Auswahlvektor gleich (1011001001)&sub2;.
Während des Schrittes 270 wird der Auswahlvektor SV(n) an das analoge Array 88 gesendet, das M analoge Elemente 90 hat, um L(n) analoge Elemente gemäß dem Wert des Auswahlvektors SV(n) zu aktivieren. Im Schritt 280 wird der analoge Ausgang, der proportional zu der Summe der analogen Signale der L(n) aktivierten analogen Elemente ist, zur Verfügung gestellt. Im Schritt 290 wird der Auswahlvektor SV(n) zum Verwenden in Verbindung mit dem nächsten Eingangsvektor V(n + 1) gespeichert.
Dem Fachmann auf dem Gebiet ist klar, dass der Ausdruck "Multiplexer" eine allgemeine Beschreibung einer logischen Schaltung ist, die zwei Eingangswerte hat, wie z. B. "Q" und "R", von denen einer entsprechend dem Wert eines Steuereingangs, an den Ausgang des Multiplexers übertragen wird. Solch eine logische Schaltung kann auf unterschiedliche Art und Weise implementiert werden, wie z. B. durch ein logisches Und-Gate, das zwei Eingänge hat, wobei ein Eingang mit der Konstante "R" und der andere Eingang mit dem Ausgang des Vektorquantisierers verbunden ist. Der Ausdruck "Multiplexer" soll ein beliebiges Schaltungsmittel zum Erreichen der Auswahl zwischen solchen Eingängen umfassen.
Dem Fachmann auf dem Gebiet ist auch klar, dass der Ausdruck "Latch" eine allgemeine Beschreibung einer logischen Schaltung ist, deren Ausgangssignal zeitverzögert gleich einem vorherigen Eingangssignal ist. Latches können durch Verwenden verschiedener Arten von Flip-Flop- Schaltungen (z. B. D, JK, SR, MR JK, MS SR) und auch durch andere logische Elemente implementiert werden, wie z. B., ohne hier irgendeine Einschränkung vorzunehmen, durch ein RAM oder ein Schieberegister, oder durch Kombinationen dieser Vorrichtungen. Der hier verwendete Ausdruck "Latch" soll diese und andere Variationen, die den Fachmann auf dem Gebiet naheliegend sind, umfassen.
Angesichts der vorliegenden Beschreibung der bevorzugten Ausführungsformen der offenbarten Erfindung ist dem Fachmann auf dem Gebiet klar, dass weitere Modifikationen, Zusätze, Änderungen und Streichungen hinsichtlich dieser Ausführungsformen vorgenommen werden können, ohne dadurch, wie in den folgenden Ansprüchen dargelegt, vom Sinn und Schutzbereich der Erfindung abzuweichen.

Claims

1. Digital-Analog-Konverter (DAC)(49) zum Umwandeln eines digitalen Mehrfachbiteingangsignals in ein analoges Ausgangssignal, der umfasst:

M Rauschformgebungselemente (78);

einen Vektorquantisierer (52), der mit den M Rauschformgebungselementen verbunden ist, wobei der Vektorquantisierer einen digitalen Eingangsvektor V(n) (50) liest, der einen Wert von L(n) hat, und L(n) aus M Rauschformgebungselementausgangssignalen auswählt, die die höchsten absoluten Werte haben, und der einen Auswahlvektor SV(n) ausgibt, der das Ergebnis der Auswahl enthält;

ein analoges Array (88), das M analoge Elemente (90) hat und mit dem Vektorquantisierer zum Empfangen des Auswahlvektors SV(n) verbunden ist, wobei der Auswahlvektor SV(n) L(n) von den M analogen Elementen auswählt, was ein analoges Ausgangssignal (41) ergibt; und

eine Auswahllogik (64), die mit dem Vektorquantisierer und den M Rauschformgebungselementen verbunden ist, wobei die Auswahllogik den Auswahlvektor SV(n) liest, wobei, wenn ein neuer Eingangsvektor V(n + 1) auftritt, die Auswahllogik ein erstes Ausgangssignal an die L(n) zuvor ausgewählten Rauschformgebungselemente sendet und ein zweites Ausgangssignal an die M - L(n) restlichen Rauschformgebungselemente sendet.

2. DAC gemäß Anspruch 1, bei dem die Auswahllogik weiterhin zwei Konstanten Q und R liest, wobei der Wert des ersten Ausgangs der Auswahllogik gleich V(n) - R ist und der Wert des zweiten Ausgangssignals der Auswahllogik gleich V(n) - Q ist.

3. DAC gemäß Anspruch 2, bei dem gilt R ≤ K, Q = 0.

4. DAC gemäß Anspruch 2, bei dem gilt R = K, Q = 0.

5. DAC gemäß Anspruch 1, bei dem das analoge Ausgangssignal des DAC proportional zu M ist.

6. DAC gemäß Anspruch 1, bei dem die Auswahllogik (64) folgendes umfasst:

M Verriegelungen beziehungsweise Latches (117), die mit dem Vektorquantisierer (52') verbunden sind, wobei die Latches den Auswahlvektor SV(n - 1) speichern;

M Multiplexer (114), die mit den Latches verbunden sind, zum Auswählen eines von zwei Ausgangswerten entsprechend dem Wert des Auswahlvektors SV(n - 1); und

M Addierer (120), die mit den M Multiplexern und den M Rauschformgebungselementen (78) verbunden sind, wobei die M Addierer das Ausgangssignal der M Multiplexer von dem Eingangsvektor V(n) subtrahieren und das Ergebnis an die M Rauschformgebungselemente senden.

7. DAC gemäß Anspruch 6, bei dem der Wert des ersten Ausgangssignals der Auswahllogik gleich V(n) - R ist und der Wert der Ausgangssignale der Auswahllogik gleich V(n) - Q ist.

8. DAC gemäß Anspruch 7, bei dem gilt R 1 ≤ Q = 0.

9. DAC gemäß Anspruch 7, bei dem gilt R = K, Q = 0.

10. DAC gemäß Anspruch 6, bei dem das analoge Ausgangssignal des DAC proportional zu M ist.

11. Verfahren zur Digital-Analog-Umwandlung durch Verwenden von M Rauschformgebungselementen, das die folgenden Schritte umfasst:

Empfangen (210) eines Eingangssignals V(n), das den Wert L(n) hat, wobei L(n) von 0 bis M variieren kann;

Prüfen (220), ob das Eingangssignal V(n) das erste Eingangssignal ist, und wenn dies der Fall ist, Eingeben von V(n) in die M Rauschformgebungselemente, und wenn V(n) nicht das erste Eingangssignal ist;

Lesen (241) der Konstanten R und Q und Lesen eines Auswahlvektors SV(n - 1) entsprechend eines vorherigen Eingangssignals V(n - 1);

Eingeben (243) von V(n) - R in die Eingänge von L(n - 1) der M Rauschformgebungselemente, wobei L(n - 1) die Rauschformgebungselemente sind, die während der Verarbeitung des vorherigen Eingangssignals V(n - 1) ausgewählt wurden, und Eingeben (244) von V(n) - Q in die Eingänge der restlichen M - L(n - 1) Rauschformgebungselemente, die zuvor während der Verarbeitung des Eingangssignals V(n - 1) nicht ausgewählt wurden;

Empfangen (260) der Ausgänge von M Rauschformgebungselementen und Auswählen der L(n) Rauschformgebungselemente, die die höchste Ausgangsgröße haben, und Herstellen eines Auswahlvektors SV(n), der anzeigt, welche L(n)-Werte der M Rauschformgebungselemente ausgewählt wurden;

Senden (270) des Auswahlvektors an ein analoges Array, das M analoge Elemente hat, um so L(n) der M analogen Elemente zu aktivieren, wobei jedes der L(n) aktivierten analogen Elemente den L(n) ausgewählten Rauschformgebungselementen entspricht.

Ausgeben (280) eines analogen Ausgangssignals, das proportional zu der Summe der analogen Signale der aktivierten L(n) analogen Elemente ist; und

Speichern (290) des Auswahlvektors SV(n).

12. Verfahren gemäß Anspruch 11, bei dem gilt R ≤ K, Q = 0.

13. Verfahren gemäß Anspruch 11, bei dem gilt R = K, Q = 0.

14. Verfahren gemäß Anspruch 11, bei dem das analoge Ausgangssignal des DAC proportional zu M ist.