DE3100154A1 - "offset digital zitter generator" - Google Patents
"offset digital zitter generator"Info
- Publication number
- DE3100154A1 DE3100154A1 DE19813100154 DE3100154A DE3100154A1 DE 3100154 A1 DE3100154 A1 DE 3100154A1 DE 19813100154 DE19813100154 DE 19813100154 DE 3100154 A DE3100154 A DE 3100154A DE 3100154 A1 DE3100154 A1 DE 3100154A1
- Authority
- DE
- Germany
- Prior art keywords
- output
- analog
- lsb
- quantizer
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/70—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using stochastic pulse trains, i.e. randomly occurring pulses the average pulse rates of which represent numbers
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
OFFSET DIGITAL ZITTER GENERATOR
Die vorliegende Erfindung bezieht sich auf das Gebiet der Analog-Digital-Wandler,
insbesondere auf ein Verfahren und eine Vorrichtung zur Verbesserung der Genauigkeit und der Auflösung
eines Digitalisierers.
Beim Wandeln analoger in digitale Signale schleichen sich oft bestimmte Fehler in das digitale Ausgangssignal ein. Typische
Fehlerquellen sind die bekannten Offsetfehler, Skalenfaktor- und
Linearitätsfehler sowie Nichtmonotonie. Eine weitere Fehlerquelle ist das Quantisierungsverfahren selbst. Dieser Fehler ist als
Quantisierungs- oder Unsicherheitsfehler bekannt und entsteht beim Aufprägen eines stetigen Signals auf ein Quantisierungsgerät.
Das stetige Signal wird durch Aufteilung in diskrete Bereiche quantisiert. Alle Analogwerte innerhalb eines gegebenen Bereiches
werden durch den selben Digitalcode dargestellt, der einem nominellen analogen Eingangswert in der Mitte des Bereiches
entspricht.
Ein Abschneidepunkt, im folgenden mit η bezeichnet, ist definiert
als die analoge Eingangsspannung, bei der ein digitaler Ausgangscode von η gleich wahrscheinlich einem von n+1 ist.
Daher ist dem Analog-Digital-Umwandlungsverfahren ein Fehler von +/- 1/2 des LSB (LSB: least significant bit = am wenigsten
signifikantes bit) eigen. Bisher wurde zur Verringerung dieser Fehlerspannung die Zahl der bits im Ausgangscode vergrößert. Es
ist Aufgabe der vorliegenden Erfindung, die Fehlermöglichkeiten abzusenken ohne die bit-Zahl zu vergrößern. Damit wird eine
Technik verfügbar gemacht, die die Genauigkeit und die Auflösung des Quantisierers verbessert.
130047/0427
Gemäß der vorliegenden Erfindung erzeugt ein Zittergenerator
eine Folge von Zitterzuständen. Diese Folge von Zitterzuständen wird in analoge Spannungen umgewandelt, die mit einem analogen
Eingangssignal summiert werden, bevor sie in digitale Form durch einen Quantisierer umgewandelt werden. Die Zitterzustände enthalten
zwei einzigartige Merkmale. Das Erste ist ein bit-Umkehrschema, in dem die selbe Folge von Zitterzuständen zur fortschreitenden
Maximierung der Auflösung des Quantisierers verwendet wird. Das zweite Merkmal ist das Einschließen einer Zitterkomponente,
die gleich dem analogen Äquivalent einer ganzzahligen Anzahl von LSBs ist, um die Genauigkeit des Quantisierens zu
erhöhen.
Die Erfindung ergibt sich im Einzelnen, mit weiteren Merkmalen und Vorteilen in ihrem Aufbau und ihrer Betriebsweise durch die
nachfolgende Beschreibung mit der dazugehörigen Zeichnung. Dabei soll die besondere AusfUhrungsform nicht die Erfindung einschränken,
sondern sie so erläutern, daß andere Fachleute sie, ihr Prinzip und ihre Anwendung für einen bestimmten Zweck verstehen
und sie so auf verschiedene Weisen abändern können.
Die einzige Zeichnung zeigt ein Blockdiagramm einer Schaltungsanordnung
zum Verbessern der Genauigkeit und der Auflösung eines Digitalisierers gemäß der vorliegenden Erfindung. Das zu digitalisierende
Analogsignal geht über die Eingangsleitung 100 in das System ein und wird an einen Summierverstärker 50 gekoppelt. Es
wird daneben an einen Taktgenerator 10 angelegt, der ein Taktsignal am Ende jeder Wiederholungsperiode des Eingangssignals erzeugt.
Der Ausgang des Taktgenerators 10 ist mit dem Takt-(CK-)-Eingang eines Zählers 30 verbunden.
Der Zähler 30 empfängt weiterhin auf einer Eingangsleitung 20 einen Rücksetzimpuls, der zum Schaffen einer Startbedingung an
den Rücksetzeingang von Zähler 30 angelegt ist. Der Rücksetzimpuls kann durch ein Ereignis außerhalb des Digitalisiersystems
erzeugt werden, beispielsweise eine Folge beim Einschalten. Der Zähler 30 kann ein konventioneller Zähler mit Binärausgang sein.
130047/0427
*"~ '" '"' :3l00154
Ein 5-bit Zähler ist nur zur Erläuterung gezeigt. In der dargestellten
Zeichnung bezeichnen der Q„-Ausgang das niedrigst- und der Q.-Ausgang das höchstwertige bit (LSB bzw. MSB) des Zählerausgangsworts.
Die Ausgänge des Zählers 30 liegen direkt an den Dateneingängen eines Digital-Analog-Wandlers (DAC) 40, der ein
beliebiger kommerziell erhältlicher DAC sein kann, dessen Zahl von Eingangsbits natürlich der Zahl der bits im Ausgangswort des
Zählers 30 entsprechen sollte. Demzufolge ist hier ein 5-bit Digital-Analog-Wandler dargestellt. Der Ausgang des Wandlers 40
ist an einen Eingang einer Summiervorrichtung 50 angelegt, deren anderer Eingang das ursprüngliche analoge Eingangssignal empfängt.
Der Summierer kann einen Operationsverstärker, ein Widerstandsnetzwerk oder dergleichen umfassen.
Der Ausgang des Summierverstärkers 50 ist an den Eingang eines Wellenform-Digitalisierers 60 gelegt, dieser kann jeden konventionellen
Wellenformdigitalisierer umfäsen, der beispielsweise
einen Quantisierer, einen Taktgenerator und zum Speichern nachfolgender
Proben des quantisierten Signals geeignete Speicher enthält. Zur Erläuterung ist ein 8-bit Quantisierer im Wellenformdigitalisierer
60 verwendet. Dieser Quantisierer zeigt den voranstehend beschriebenen Fehler von +/- 1/2 LSB. Der beispielhaft
gezeigte Quantisierer weist eine Eingangsspannung für Vollaussteuerung
von 10 Volt auf. In einem solchen Quantisierer beträgt die äquivalente Eingangsspannung zum LSB des digitalen
Ausgangsworts 39,1 mV.
Die Ausgangsleitungen von Zähler 30 sind so an die Eingänge des Digital-Analog-Wandlers 40 angeschlossen, daß der DAC 40 Ausgangsspannungen
gemäß folgender Tabelle erzeugt:
130047/0427
Zähler | Ausgangsspannung des | O | - 1/2 LSB |
zustand: | Wandlers 40 / mV: | ,5 | - 1/4 LSB |
OOOOO | ,8 | - 3/4 LSB | |
00001 | 19 | ,3 | - 1/8 LSB |
00010 | 9 | ,9 | - 5/8 LSB |
00011 | 29 | ,4 | - 3/8 LSB |
00100 | 4 | ,7 | - 7/8 LSB |
00101 | 24 | ,6 | - 2 LSB |
00110 | 14 | ,2 | - 2-1/2 LSB |
00111 | 33 | ,7 | - 2-1/4 LSB |
01000 | 78 | ,0 | - 2-3/4 LSB |
01001 | 97 | ,5 | - 2-1/8 LSB |
01010. | 88 | ,1 | - 2-5/8 LSB |
01011 | 107 | ,6 | - 2 3/8 LSB |
01100 | 83 | ,9 | - 2-7/8 LSB |
01101 | 102 | ,8 | - 1 LSB |
OHIO | 92 | ,1 | - 1-1/2 LSB |
01111 | 111 | ,6 | - 1-1/4 LSB |
10000 | 39 | ,9 | - 1-3/4 LSB |
10001 | 58 | ,4 | - 1-1/8 LSB |
10010 | 48 | ,0 | - 1-5/8 LSB |
10011 | 68 | ,5 | - 1-3/8 LSB |
10100 | 44 | ,8 | - 1-7/8 LSB |
10101 | 63 | ,7 | - 3 LSB |
10110 | 53 | ,3 | - 3-1/2 LSB |
10111 | 72 | ,8 | - 3-1/4 LSB |
11000 | 117 | ,1 | - 3-3/4 LSB |
11001 | 136 | ,6 | - 3-1/8 LSB |
11010 | 127 | ,2 | - 3-5/8 LSB |
11011 | 146 | ,7 | - 3-3/8 LSB |
11100 | 122, | ,0 | - 3-7/8 LSB |
11101 | 141 , | ,0 | |
11110 | 132. | ||
Hill | 15O1 |
130047/0427
Nach Empfang eines Rücksetzimpulses befindet sich der Zähler 30 in seinem Anfangszustand (OOOOO). Am Ende jeder Wiederholungsperiode
des stetigen analogen Engangssignals wird vom Taktgenerator 10 ein Taktimpuls erzeugt. Dieser Taktimpuls wird an einen
Takteingang des Binärzählers 30 gegeben, der die 32 Zählerzustände erzeugt, die in voranstehender Tabelle aufgeführt sind. Jede
Wiederholung des Eingangssignals erzeugt ein individuelles diskretes Ausgangssignal des Wandlers 40. Aus der voranstehenden
Tabelle wird deutlich, daß das Ausgangssignal des Digital-Analog-Wandlers
40 zyklisch 32 Zitterzustände durchläuft, von denen jeder fortschreitend zu dem Eingangssignal vor der 8-bit Quantisierung
im Wellenformdigitalisierer 60 addiert wird.
Die Betriebsweise gemäß der vorliegenden Erfindung kann am besten mit der Zeichnung im Zusammenhang mit der folgenden Beschreibung
verstanden werden. Durch eine nicht dargestellte externe Vorrichtung wird der Zähler zurückgesetzt und sein Ausgangszustand
ist der Anfangs-(Initialisierungs-)Zustand 00000. Die anfängliche Wiederholung des Analogsignals wird zu dem Ausgangssignal
des Digital-Analog-Wandlers summiert, das zu diesem Zeitpunkt Null ist, und durch den Wellenform-Digitalisierer 60
digitalisiert. Dieses Verfahren würde natürlich ein digitales Ausgangssignal abhängig von der Auflösung und Genauigkeit des
8-bit Quantisierers des Wellenform-Digitalisierers 60 erzeugen.
Auf diese Weise wird ein Feld [A] von anfänglichen analogen Eingangswerten in ein Feld [dJ von anfänglichen digitalen Aus-
gang;;worten überführt: £aj —^ (Pol * Gegen Ende der ersten
Wiederholung des analogen Eingangssignals wird durch den Taktgenerator 10 ein Taktimpuls erzeugt und an den Binärzähler 30
angelegt. Das Ausgangssignal von Zähler 30 wird um Eins auf 00001 erhöht. Wie in der voranstehenden Tabelle beschrieben
setzt der Digital-Analog-Wandler 40 dieses Zählerausgangssignal um in das analoge Äquivalent von 1/2 LSB des Systemquantisierers.
Dieser Analogwert wird im Summierer 50 mit dem analogen Eingangssignal zur Erzeugung des Feldes [A + 1/2 LSB] summiert.
1 30047/0427
"'" 31Q015-A
Dieses Feld wird digitalisiert und so das digitale TeId P1
erzeugt. Die Felder [~D0Jund I'd. J können zur Erzeugung eines neuen Feldes fbQ .1 addiert werden.
erzeugt. Die Felder [~D0Jund I'd. J können zur Erzeugung eines neuen Feldes fbQ .1 addiert werden.
Das Ergebnis des voranstehenden Verfahrens ist eine effektive Verdoppelung der Auflösung des 8-bit Quantisierers. Durch geeignete
mathematische Verfahren kann man zeigen, daß das neue Feld Γυη il gleich dem Feld digitaler Ausgangswerte ist, das durch
einen 9-bit Quantisierer erzeugt wird, der auf das analoge Feld + 1/4 LSbJ wirkt. Der Quantisierer hat nun 512 (29) statt 256
(2 ) effektive Quantisierungspegel, seine Auflösung ist daher verdoppelt. Wird diese Sequenz zwei weitere Male durchgeführt,
so ist das Ausgangssignal des Quantisierers gleich der 10-bit Quantisierung des analogen Eingangssignals £a + 3/8 LSB^. Daher
ist nach einer gegebenen Zahl von 2 Wiederholungen die Anzahl Q effektiver Quantisierungspegel gleich:
Q - 2(M+R) (1)
wobei M = Anzahl der bit des Quantisierers
und R = Exponent der Zweierpotenz gleich der Anzahl der Wiederholungen
Wird beispielsweise in einer bevorzugten Ausführungsform der
vorliegenden Erfindung die voranstehende Sequenz acht mal wiederholt, so ergibt sich:
Wiederholungen = 2
8 = 2R
R = 3
8 = 2R
R = 3
Daher ist die Zahl der effektiven Quantisierungspegel
,(M+R)
Q . 21
Q = 2'
,(8+3)
Q - 211
Demzufolge weist der ursprüngliche 8-bit Quantisierer nun die
Demzufolge weist der ursprüngliche 8-bit Quantisierer nun die
130047/0427 -
effektive Auflösung eines 11-bit Quantisierers auf. Ebenfalls
ist der Quantisierungsfehler von ursprünglich 1/2 LSB bei einem 8-bit Quantisierer auf
1/2 (1 - 1/2) LSB (2)
verringert worden.
Die vorliegende Erfindung kompensiert ebenfalls Fehler in der
Liij'e jedes der Abschneidepunkte im Quantisierer. Beispielsweise
kann der erste Abschneidepunkt nicht bei genau +1/2 LSB liegen, die Differenzen der Abschneidepunkte können nicht alle gleich
sein oder sich nicht gleichförmig ändern. Die vorlegende Erfindung
versetzt die voranstehend beschriebene Zittersequenz um ganzzahlige Vielfache eines LSB. Dies wird aus der Tabelle
deutlich, in der nach den ersten acht Wiederholungen die nächsten acht Wiederholungen um zwei LSB versetzt sind, die folgenden
acht um ein LSB und die letzten acht um drei LSB versetzt sind. So werden in der bevorzugten Ausführungsform der Figur 1
die Lagefehler von vier benachbarten Abschneidepunkten zusammen in der Kombination der vom Quantisierer erzeugten 32 digitalen
Felder gewichtet. Unter der Annahme einer statistischen Verteilung der Fehler der Abschneidepunkte wird der quadratische Mittelwert
(rms) des Fehlers um einen Faktor verringert, der der Quadratwurzel der Anzahl der Abschneidepunkte entspricht, die
von dem versetzten Signal überstrichen werden. Im voranstehend beschriebenen Beispiel werden die Fehler daher um einen Faktor 2
verringert.
Die voranstehende Beschreibung wurde nicht durch eine große Menge von Einzelheiten und spezieller Information über solche
Dinge wie Schaltung, Zeitablauf und ähnliches belastet, da derartiges zum Können des Fachmanns gehört. Es wird daher für Fachleute
offenbar sein, daß vielfältige Änderungen der voranstehend beschriebenen bevorzugten Ausführungsform vorgenommen werden können,
ohne den Bereich der vorliegenden Erfindung in ihrem weiteren Aspekt zu verlasen. Die Patentansprüche sollen alle Änderungen
innerhalb des Erfindungsgedankens einschließen.
130047/0427
Claims (11)
1. Verfahren zum Umwandeln analoger in digitale Signale, dadurch gekennzeichnet, daß eine Reihe
diskreter Analogwerte erzeugt wird, die während jeder Wiederholung
eines zu digitalisierenden Signals konstant bleibt, so daß bei kleiner bit-Zahl ein Zitterzustand entsteht,
der vor der eigentlichen Wandlung in digitale Signale dem Analogsignal zusummiert wird.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß die Reihe diskreter Analogwerte eine Sequenz von Zitterzuständen erzeugt.
3. Verfahren nach Ansprüchen 1 und 2,
dadurch gekennzeichnet, daß die diskreten Analogwerte um einen bestimmten Betrag versetzt
werden.
4. Vorrichtung zur Durchführung des Verfahrens gemäß einem oder mehreren der Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß das zu verarbeitende Analogsignal einerseits an einem Taktgeber
(10) zur Impulserzeugung mit einer der Rate des analogen Eingangssignals entsprechenden Wiederholrate und an einem
Summierer (50) anliegt, wobei dem Taktgeber (10) ein Wandler (40) zur Umwandlung eines digitalen Signals in einen
analogen Zitterwert über eine n-bit-Zählvorrichtung (30)
130047/0A27 - 2 -
nachgeschaltet ist, an die Steuereingänge des Digital-Analog-Wandlers
(40) gekoppelt sind und daß der Summierer (50) zur Vereinigung des analogen Eingangssignals mit dem analogen
Zitterwert mit seinem Ausgang mit dem Eingang eines m-bit-Quantisierers (60) gekoppelt ist.
5. Analog-Digital-Wandler nach Anspruch 4,
dadurch gekennzeichnet, daß mit dem m-bit-Quantisierer (60) ein analoges Eingangssignal in ein
digitales Ausgangssignal umwandelbar ist.
6. Analog-Digital-Wandlersystem nach Anspruch 1 oder nach Anspruch
1 und 2,
dadurch gekennzeichnet, daß der m-bit-Quantisierer (60) seinen Takt ebenfalls vom Taktgeber
(10) erhält.
7. Generator nach Anspruch 4 oder 5,
dadurch gekennzeichnet, daß der n-bit-Zähler (30) einen n-bit-Binärzähler enthält.
8. Generator nach Anspruch 7,
dadurch gekennzeichnet, daß die 2n Zustände des n-bit-Zählers (30) eine entsprechende Anzahl
der analogen Zitterwerte erzeugen, die für jede Wiederholung des analogen Eingangssignals konstant sind.
9. Generator nach Anspruch 7,
dadurch gekennzeichnet, daß nach 2
Wiederholungen des analogen Eingangssignals die Anzahl Q von effektiven Quantisierungspegeln des m-bit-Quantisierers (60) gleich 2(M+R) ist.
Wiederholungen des analogen Eingangssignals die Anzahl Q von effektiven Quantisierungspegeln des m-bit-Quantisierers (60) gleich 2(M+R) ist.
10. Generator nach Anspruch 7,
dadurch gekennzeichnet, daß der erste Ausgangszustand des n-bit-Binärzählers (30) die Erzeugung
- 3 130047/0427
~.t~ 310015A
einer Zitterspannung mit dem Wert Null durch die n-bit-Digital-Analog-Wandlervorrichtung
(40) bewirkt; daß der zweite Ausgangszustand eine Zitterspannung erzeugt, die 1/2 LSB
(LSB: niedrigstwertiges bit) des Ausgangssignals des Quantisierers (60) gleich ist; daß der dritte Ausgangszustand
eine Zitterspannung erzeugt, die gleich 1/4 LSB des Ausgangssignals des Quant i sie rers (60) ist; daß der vierte
Ausgangszustand eine Zitterspannung gleich 3/4 LSB des Ausgangssinais des Quantisierers (60) erzeugt; daß der fünfte
Ausgangszustand eine Zitterspannung gleich 1/8 LSB des Ausgangssignals des Quantisierers (60) erzeugt; daß der sechste
Ausgangszustand eine Zitterspannung gleich 5/8 LSB des Ausgangssignals des Quantisierers (60) erzeugt; daß der
siebte Ausgangszustand eine Zitterspannung gleich 3/8 LSB
des Ausgangssignals des Quantisierers (60) 'erzeugt; und daß der achte Ausgangszustand eine Zitterspannung gleich 7/8
LSB des Ausgangssignals des Quantisierers (60) erzeugt.
11. Generator nach Anspruch 10,
dadurch gekennzeichnet, daß der neunte bis sechzehnte Ausgangszustand des Binärzählers (30) die
Erzeugung einer Zitterspannung von zwei LSB größer als jeder der ersten eins bis acht Ausgangszustände durch die
n-bit-Digital-Analog-Wandlervorrichtung (40) bewirken; daß
die siebzehnten bis vierundzvanzigsten Ausgangszustände
eine Zitterspannung von einem LSB größer als jeder der ersten eins bis acht Ausgangszustände erzeugen; und daß die
fünfundzwanzigsten bis zweiunddreißigsten Ausgangszustände eine Zitterspannung von drei LSB größer als jeder der
ersten eins bis acht Ausgangszustände erzeugen.
130047/0427
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/110,566 US4447803A (en) | 1980-01-09 | 1980-01-09 | Offset digital dither generator |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3100154A1 true DE3100154A1 (de) | 1981-11-19 |
DE3100154C2 DE3100154C2 (de) | 1984-10-25 |
Family
ID=22333718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3100154A Expired DE3100154C2 (de) | 1980-01-09 | 1981-01-07 | Verfahren und Vorrichtung zur Analog-Digital-Umwandlung mittels Verschiebesignalen |
Country Status (6)
Country | Link |
---|---|
US (1) | US4447803A (de) |
JP (1) | JPS56104533A (de) |
CA (1) | CA1175148A (de) |
DE (1) | DE3100154C2 (de) |
GB (1) | GB2067373B (de) |
NL (1) | NL8007088A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3244672A1 (de) * | 1981-12-03 | 1983-06-09 | The Singer Co., 06904 Stamford, Conn. | Analog/digital-umsetzer |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4543599A (en) * | 1983-05-25 | 1985-09-24 | Rca Corporation | Analog-to-digital conversion apparatus including double dither signal sources |
GB2144285B (en) * | 1983-07-29 | 1986-09-24 | Raymond Allan Belcher | Analague-to-digital and digital-to-analogue conversion |
USRE34660E (en) * | 1983-07-29 | 1994-07-12 | Burr-Brown Corporation | Apparatus and methods for digital-to-analog conversion using modified LSB switching |
US4710747A (en) * | 1984-03-09 | 1987-12-01 | Fairchild Semiconductor Corporation | Method and apparatus for improving the accuracy and resolution of an analog-to-digital converter (ADC) |
US4731731A (en) * | 1985-02-21 | 1988-03-15 | Cochran Michael J | Dialysis machine having enhanced D/A resolution |
US4800364A (en) * | 1985-07-15 | 1989-01-24 | Mortara David W | Analog-to-digital converter utilizing vernier techniques |
US5148273A (en) * | 1985-09-23 | 1992-09-15 | Quanticon Inc. | Television systems transmitting dither-quantized signals |
US5652624A (en) * | 1985-09-23 | 1997-07-29 | Lippel; Bernard | Systems for dither-quantizing and reconstruction of digital television signals |
JPH07118649B2 (ja) * | 1986-01-08 | 1995-12-18 | ヤマハ株式会社 | デイザ回路 |
US4978911A (en) * | 1986-02-06 | 1990-12-18 | Oliver J. Nilsen (Australia) Limited | Electrical energy analyzer |
US5175807A (en) * | 1986-12-04 | 1992-12-29 | Quantel Limited | Video signal processing with added probabilistic dither |
JPH02301327A (ja) * | 1989-05-16 | 1990-12-13 | Pioneer Electron Corp | ディジタル・アナログ変換回路 |
US5179641A (en) * | 1989-06-23 | 1993-01-12 | Digital Equipment Corporation | Rendering shaded areas with boundary-localized pseudo-random noise |
US4999627A (en) * | 1989-09-25 | 1991-03-12 | At&T Bell Laboratories | Analog-to-digital converter using prescribed signal components to improve resolution |
IT1240168B (it) * | 1990-04-05 | 1993-11-27 | Marelli Autronica | Sistema di conversione analogico/digitale a risoluzione incrementata. |
US5351084A (en) * | 1992-07-02 | 1994-09-27 | Global Telecommunications Industries, Inc. | Compressed video bit rate reduction system |
US5835158A (en) * | 1992-08-04 | 1998-11-10 | J. Carl Cooper | Analog signal process with dither pattern |
US5940138A (en) * | 1992-08-04 | 1999-08-17 | J. Carl Cooper | Analog signal process with dither pattern |
KR100258919B1 (ko) * | 1993-10-30 | 2000-06-15 | 윤종용 | 디더링행렬을 구현하는 디더링회로 및 그 방법 |
EP0673149A1 (de) * | 1994-03-15 | 1995-09-20 | Bayer Corporation | Verfahren und Vorrichtung zur Korrektur der Nichtgleichheit des Dunkelsignals eines Bildsensors |
US5406949A (en) * | 1994-07-18 | 1995-04-18 | Siemens Medical System | Digital processing for steerable CW doppler |
US5629703A (en) * | 1995-08-09 | 1997-05-13 | Tektronix, Inc. | Method for reducing harmonic distortion in an analog-to-digital converter system |
DE102006038031A1 (de) * | 2006-05-26 | 2007-11-29 | Rohde & Schwarz Gmbh & Co. Kg | Messvorrichtung und Messverfahren zum Messen der Hüllkurvenleistung und des Leistungsmittelwerts |
DE102006046966A1 (de) | 2006-05-26 | 2007-11-29 | Rohde & Schwarz Gmbh & Co. Kg | Messvorrichtung und Messverfahren zum Messen der Leistung eines Hochfrequenzsignals |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1207642B (de) * | 1963-08-01 | 1965-12-23 | Bbc Brown Boveri & Cie | Analog-Digital-Umsetzer |
US3739082A (en) * | 1972-02-29 | 1973-06-12 | Us Army | Ordered dither system |
DE2455052A1 (de) * | 1973-11-23 | 1975-05-28 | Sony Corp | Signaluebertragungsanlage |
DE2521705A1 (de) * | 1974-05-17 | 1975-11-27 | Communications Satellite Corp | Analogdigitalkonverter |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3244808A (en) * | 1962-01-12 | 1966-04-05 | Massachusetts Inst Technology | Pulse code modulation with few amplitude steps |
US3484778A (en) * | 1962-06-20 | 1969-12-16 | United Aircraft Corp | Space-time sequence generator |
US3560957A (en) * | 1966-01-26 | 1971-02-02 | Hitachi Ltd | Signal conversion systems with storage and correction of quantization error |
GB1218015A (en) * | 1967-03-13 | 1971-01-06 | Nat Res Dev | Improvements in or relating to systems for transmitting television signals |
US3656152A (en) * | 1970-02-16 | 1972-04-11 | Hughes Aircraft Co | Improved a-d/d-a converter system |
US3701974A (en) * | 1971-05-20 | 1972-10-31 | Signetics Corp | Learning circuit |
DE2317851B2 (de) * | 1973-04-10 | 1975-04-24 | Grundig E.M.V. Elektro-Mechanische Versuchsanstalt Max Grundig, 8510 Fuerth | Digital-Analog-Wandler |
US3877022A (en) * | 1973-05-14 | 1975-04-08 | Weston Instruments Inc | Enhancing resolution in analog-to-digital conversion by adding statistically controlled noise to the analog input signal |
US3879724A (en) * | 1973-11-19 | 1975-04-22 | Vidar Corp | Integrating analog to digital converter |
US4187466A (en) * | 1978-01-16 | 1980-02-05 | Rolm Corporation | Signal injection technique |
US4283713A (en) * | 1979-01-15 | 1981-08-11 | Tektronix, Inc. | Waveform acquisition circuit |
-
1980
- 1980-01-09 US US06/110,566 patent/US4447803A/en not_active Expired - Lifetime
- 1980-12-29 CA CA000367645A patent/CA1175148A/en not_active Expired
- 1980-12-29 NL NL8007088A patent/NL8007088A/nl not_active Application Discontinuation
-
1981
- 1981-01-06 GB GB8100266A patent/GB2067373B/en not_active Expired
- 1981-01-07 DE DE3100154A patent/DE3100154C2/de not_active Expired
- 1981-01-08 JP JP160381A patent/JPS56104533A/ja active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1207642B (de) * | 1963-08-01 | 1965-12-23 | Bbc Brown Boveri & Cie | Analog-Digital-Umsetzer |
US3739082A (en) * | 1972-02-29 | 1973-06-12 | Us Army | Ordered dither system |
DE2455052A1 (de) * | 1973-11-23 | 1975-05-28 | Sony Corp | Signaluebertragungsanlage |
DE2521705A1 (de) * | 1974-05-17 | 1975-11-27 | Communications Satellite Corp | Analogdigitalkonverter |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3244672A1 (de) * | 1981-12-03 | 1983-06-09 | The Singer Co., 06904 Stamford, Conn. | Analog/digital-umsetzer |
Also Published As
Publication number | Publication date |
---|---|
CA1175148A (en) | 1984-09-25 |
JPS56104533A (en) | 1981-08-20 |
JPS613133B2 (de) | 1986-01-30 |
GB2067373B (en) | 1984-05-02 |
DE3100154C2 (de) | 1984-10-25 |
US4447803A (en) | 1984-05-08 |
NL8007088A (nl) | 1981-08-03 |
GB2067373A (en) | 1981-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3100154A1 (de) | "offset digital zitter generator" | |
DE2838849C2 (de) | ||
DE3003099C2 (de) | Digital-Analog-Wandler mit Kompensationsschaltung | |
DE69605134T2 (de) | Digital-analog-wandler mit referenzsignal | |
DE2061483A1 (de) | Automatische elektronische Prüf einrichtung und Verfahren zu deren An wendung | |
DE3202789A1 (de) | Digital/analog-wandlerkreis | |
DE2922550A1 (de) | Verfahren und geraet zur umsetzung von analog- in digitaldaten und umgekehrt | |
DE3129338A1 (de) | Signalwandler | |
DE68926719T2 (de) | Paralleler Analog-Digitalwandler | |
DE3933491C2 (de) | ||
DE69009515T2 (de) | Mehrstufen-"Flash"-Analog-Digital-Converter mit Spannungsbewertung. | |
DE3147578A1 (de) | Analog/digital-wandler-schaltungsanordnung | |
DE3751355T2 (de) | Hochauflösender schneller Analog/Digitalwandler. | |
DE69409547T2 (de) | Digital-analogwandler mit niedriger auflösung und hoher linearität ohne trim | |
DE2850059A1 (de) | Digital/analog-wandler | |
DE1912981A1 (de) | Codierer fuer Pulscodemodulation und differentielle Pulscodemodulation | |
EP0151769B1 (de) | Integrierbarer Analog/Digitalwandler | |
DE69228444T2 (de) | Analog-Digitalwandler | |
DE2900383A1 (de) | Interpolativer pcm-dekodierer | |
DE1290180B (de) | Einrichtung zum Umsetzen von Analogwerten in Zahlenwerte nach dem Vergleichsverfahren | |
DE69924013T2 (de) | Kapazitiver paralleler analog-digitalwandler | |
DE2116765B2 (de) | Schaltungsanordnung zur Umsetzung eines Analogsignals in ein simultanes Digitalsignal | |
DE2324692C2 (de) | Digital-Analog-Wandler | |
DE1142385B (de) | Anordnung zur nichtlinearen Codierung und Decodierung | |
DE1226629B (de) | Digital-Analog-Umsetzer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |