KR100258919B1 - 디더링행렬을 구현하는 디더링회로 및 그 방법 - Google Patents

Abstract

단순한 논리소자를 이용하여 디더링행렬중 특정 값이 픽셀어드레스가 지정하는 디더링행렬값을 구현하는 디더링회로 및 방법과 이를 이용한 디더링 칼라회로가 개시된다. 디더링회로는 디더링행렬의 특정위치의 픽셀어드레스를 나타내는 행과 열 위치를 표시하는 값에 대한 2진값의 각각의 비트들을 입력으로 하여 논리연산을 수행하는 다수의 논리게이트를 통하여 디더링행렬값을 발생한다.

Description

디더링행렬을 구현하는 디더링회로 및 그 방법

제1도는 본 발명에 따라 4×4디더링행렬을 구현한 디더링회로도.

제2도는 본 발명에 따른 8×8디더링행렬을 구현한 디더링회로도.

제3도는 디더링회로를 이용한 칼라연산회로를 도시한 블록도이다.

* 도면의 주요부분에 대한 부호의 설명

10 : 디더링회로 20 : 비교기

30 : 가산기 40 : 오버플로우 방지부

50 : 멀티플렉서

본 발명은 디더링회로 및 방법에 관한 것으로, 특히 그 구성을 단순한 논리소자를 이용하여 디더링행렬중 특정 값인 픽셀어드레스가 지정하는 디더링행렬값을 구현하는 디더링회로 및 방법과 이를 이용한 디더링칼라회로에 관한 것이다.

현재 CRT디스플레이, 플로터, 라인프린터 등의 많은 화상의 출력장치가 개발되고 있다. 그러나, 이러한 장치들은 표현가능한 계조수에 제한이 있다. 그래서 2치 또는 적은 계조수의 화상출력장치를 이용해서 가장 원화상처럼 보이도록 하기 위한 의사표현방법이 개발되어 있다.

화상을 이루는 각각의 화소를 0이나 1의 2치인 1비트로 표현하고 이것에 의하여 풍경 및 얼굴사진을 표현하기 위해서는 적어도 32부터 64단계의 계조 표현이 필요하게 되고 만약 표현되는 계조의 수가 작아지면 예를 들어 인간의 얼굴을 표현함예 있어서 얼굴주위, 특히 뺨부분에서는 보이지 않는 명확한 윤곽선이 생기게 되는 거짓 윤곽선(false contour line)이 발생하거나 표면에 밝거나 어두운 광도의 띠가 생기는 마하밴드(mach-band) 현상이 발생하여 원래의 도형에는 없는 명확한 윤곽선을 발생하기 때문에 현저하게 화질의 저하를 초래하는 문제점이 있었다.

그래서, 거짓 윤곽선을 두드러지지 않도록하기 위하여 해당 데이터에 잡음을 넣거나 또한 광도의 변화가 이루어지는 픽셀의 사이에서 발생하는 광도의 띠와 같은 부분을 부드럽게 처리해주기 위하여 잡음을 각 픽셀에 랜덤하게 넣는 방법이 있는데 이를 디더링(dithering)이라 한다.

특히, 컴퓨터 그래픽에서 디더링은 제한된 화소표시를 위한 비트수에 의해 일어나는 앞서 언급된 현상을 해결하는 기법이다. 예를 들어, R, G, B값을 각각 8비트로 표시할 경우, R, G, B값으로 나타낼 수 있는 전체 비트는 24비트이므로 표시되는 색상값은 2²⁴, 즉 1,600만 색으로 트루칼라표시가 가능하지만, R, G, B를 각각 4비트로 표시할 경우 나타낼 수 있는 색상값은 2¹²이므로 1/4096로 줄어들기 때문에 영상을 나타낼 경우 경계부분에 규칙적인 띠 모양이 나타나게 된다.

따라서, 이를 해결하기 위하여 디더링을 사용하는데 디더링행렬을 사용하여 해당 화소값의 소수점이하 부분이 디더링행렬의 특정 값보다 크면 화소값에 1을 증가시키고, 그렇지 않은 경우에는 화소값을 그래도 출력시킴으로써 마하밴드효과를 해결하였다.

그러나, 종래에는 디더링을 위하여 디더링행렬을 소프트웨어로 구현하여 화상처리에 있어서 처리속도가 떨어진다는 문제점이 있었다. 또한, 하드웨어로 구성하는 경우에도 상기의 내용을 롬등 메모리를 사용하여 구현하였기 때문에 비용이 높아진다는 문제점을 가지고 있었다.

따라서 본 발명의 목적은 디더링행렬중 특정 값인 픽셀어드레스가 지정하는 디더링행렬값을 논리게이트소자를 이용하여 구현한 디더링회로 및 게이트소자의 역할을 소프트웨어적으로 구현할 수 있는 방법을 제공하는 것이다.

본 발명의 다른 목적은 디더링회로를 이용하여 디더링된 칼라값을 구하는 회로를 제공하는 것이다.

상기와 같은 목적을 달성하기 위하여 본원은 NXN디더링행력을 구현하는 디더링회로에 있어서, 디더링행력의 특정위치의 픽셀어드레스를 나타내는 행과 열에서의 위치를 표시하는 값에 대한 2진값의 각각의 비트들을 입력으로 하여 논리연산을 수행하는 다수의 논리게이트를 포함하여 논리게이트들의 출력과 논리게이트에 입력되는 해당 열의 2진비트값들로 이루어지는 디더링행력의 픽셀값을 발생하는 것을 특징으로 한다.

상기와 같은 목적을 달성하기 위하여 본 발명은 NXN디더링행력의 특정위치의 픽셀어드레스를 지정하는 단계; 상기 어드레스 지정단계에서 이루어진 NXN디더링행렬의 행과 열에서의 위치값을 이진값으로 변화하는 단계; 상기 행과 열의 위치에 해당하는 이진값들의 각 비트위치에 대응하는 값들의 논리연산을 수행하는 단계; 상기 연산단계에서의 결과와 상기 열의 위치에 해당하는 이진값으로 이루어지는 비트값들을 결과값의 비트열로 변환하는 단계를 포함하는 것을 특징으로 한다.

상기와 같은 다른 목적을 달성하기 위한 본원의 디더링회로를 이용한 칼라값 연산회로는 디더링행렬을 이용하여 디더링된 칼라값을 계산하는 칼라값연산회로에 있어서, 디더링행렬의 특정 픽셀어드레스를 지정하는 행과 열의 위치값에 따라 해당 디더링행렬의 값을 발생하는 제1항에 따른 디더링회로; 디더링회로로부터 출려과 입력되는 칼라값의 동일한 수의 하위비트를 서로 비교하기 위한 비교수단; 칼라값의 나머지 상위비트에 소정값을 가산하기 위한 가산기; 및 비교기에서의 비교결과에 따라 가산기로부터 출력되는 값과 상기 가산되지 않은 값중 어느 하나를 출력시키는 선택수단을 포함하는 것을 특징으로 한다.

이하, 첨부도면을 참조하여 본원의 발명을 상세히 설명한다.

마하밴드현상을 해결하기 위한 디더링을 위하여 사용되는 디더링행력중 2×2디더링행렬은

로 표시되고

상기의 식을 이용하여 NXN단위행령을

로 나타낼 경우

NXN디더링행렬을 (1)식과 (2)식을 이용하면 일반적인 NXN디더링행렬의 식은

으로 표현할 수 있다.

위에서 얻어진 일반적인 디더링행렬을 표시하는 (3)식을 이용하면 4×4디더링행렬은 다음과 같이 표현할 수 있다.

이때의 4×4행렬을 이루는 행과 열의 원소번호를 각각 X와 Y로 표시하고 X행과 YDUF을 4의 나머지로 표현하면 1행1열에 해당하는 원소는 X[0], Y[0]으로 표시될 수 있다. 이때 X과 Y열에 대한 젯수의 역할을 하는 수는 디더링행렬의 전체행의 수 도는 열의 수를 사용한다.

이러한 규칙에 따라 디더링행렬을 본 발명에 따라 로직회로로 구성하면 제1도에 도시된 바와 같이 구성할 수 있다.

즉, 논리소자인 XOR게이트를 2개를 이용하여 구성하는데 각각의 XOR게이트에 입력되는 값들은 디더링행렬의 X행과 Y열의 값을 각각 2진수로 표시하여 각각의 동일 위치의 비트값을 입력으로 하였을 때 XOR연산의 결과와 Y열의 비트값을 별도의 출력으로 하여 이루어지는 값들로 이루어지는 값이 본 발명에서 구현하고자 하는 특정 픽셀어드레스에 위치하는 디더링행렬의 원소값이 된다.

이러한 구현과정을 예를 들어 살펴본다.

앞서의 4×4디더링행력의 1행 2열의 원소는 "8"인데 이 값이 본 발명에 따른 로직회로에서 구현되는 과정을 살펴본다.

X는 값이 1이므로 이를 01로 표현되어 X{0}=1, X[1]=0의 값을 가지고 Y는 값이 0이므로 이를 00로 표현되어 Y[0]=0, Y[1]=0의 값을 가지므로 이를 제1도에 입력하여 연산을 수행하면 그 결과는

D[0]=Y[1]=0

D[1]=Y[1]X[1]=0=0

D[2]=Y[0]=0

D[3]=Y[0]X[0]=0=1가 된다.

따라서 최종결과는 "1000" 즉 "8"가 된다. 이 값은 앞서 기술된 4×4디더링행렬에서의 1행 2열의 원소와 일치하는 값을 가진다.

다른 예로서 8×8디더링행렬을 구현하는 경우의 예를 제2도를 참조하여 설명한다. 8×8디더링행렬의 경우는 제(3)식을 이용하여 값을 구하면 다음과 같다.

8×8디더링행렬에서 3행 7렬의 원소의 값은 6이고 이를 XOR게이트를 3개를 사용하여 이루어지는 본 발명에 따른 로직회로를 사용하여 구해본다.

3행 7렬의 경우에는 X가 6이므로 이진수로 표시하면 "110"이고 y는 2이므로 "010"의 값을 가진다. 따라서, 출력되는 디더링행렬의 값은 다음과 같은 연산과정을 통하여 얻어진다.

D[0]=Y[2]=0

D[1]=Y[2]X[2]=01=1

D[2]=Y[1]=1

D[3]=Y[1]X[1]=11=0

D[4]=Y[0]=0

D[5]=Y[0]X[0]=0=0

따라서, 구하고자 하는 디더링행렬의 3행 7열의 값은 이진수로 "000110"이 되어 "6"의 값을 가진다. 이 값은 디더링행렬에서의 3행 7렬의 값과 일치한다.

이와 같이 본 발명은 종래의 디더링행렬을 소프트웨어적인 방법을 사용하여 구형하는 것보다 디더링행렬중 특정 값(픽셀 어드레스가 지정하는 디더링행렬의 값)을 XOR게이트등과 단순한 논리소자의 결합에 의하여 우수한 영상을 얻을 수 있는 효과가 있다.

또한, 본 발명에 따른 디더링행렬을 구하는 로직의 일 실시예로서 디더링된 칼라의 값을 구하는 회로를 제3도를 참조하여 살펴본다.

제3도에서 10은 디더링회로이고, 20은 데이터를 비교하기 위한 비교기, 30은 입력데이터에 1을 가산하는 가산기, 40은 어버플로우를 방지하기 위한 오버플로우방지부, 50은 멀티플렉서이다. 이러한 디더링이 고려된 칼라값을 구하는 회로의 동작을 살펴보면 다음과 같다.

8×8디더링행렬을 구현하는 디더링회로(10)로 해당 디더링행렬의 특정 행과 열을 지정하는 픽셀어드레스 데이터(X[0 : 2], Y[0 : 2])가 입력되면 앞서 기술된 연산과정을 거쳐 특정어드레스에 해당하는 디더링행렬의 값(D[0 : 5])이 출력된다. 이 값은 화소값의 최하위 6비트(C[5 : 0])값과 6비트비교기(20)에서 비교된다. 이때 비교결과에 따라 계산된 디더링행렬보다 크면 '1'을, 작거나 같으면 '0'을 발생시킨다.

그리고 R, G, B 각각의 10비트 칼라값의 최상위 4비트는 트루칼라로 이 값은 가산기(30)를 거쳐 1이 증가한 값과 바이패스된 값이 멀티플렉서(50)에 입력된다.

비교기예서 발생된 값이 '1'이 경우에는 트루값+1이, '0'인 경우에는 바이패스된 값이 최종 칼라값으로 선택되어 디더링이 이루어진다. 이때 가산기(30)의 출력단자에 접속된 4개의 OR게이트는 가산기에서 '1'을 더함으로써 발생할 수 있는 오버플로우를 방지하기 위한 것이다. 즉, 가산에 의하여 캐리가 발생하여 오버플로우가 되면 이를 각 비트에 OR연산을 수행하여 오버플로우를 방지시킨다(화소값의 각 비트가 모두 '1'인 경우에 1을 더하는 경우 출력이 '0'이 되는 것을 방지하고 '1'의 값을 유지할 수 있도록 하는 역할을 한다.)

이러한 디더링에 의하여 동일한 물체에 대한 24비트 트루칼라와 디더링한 12비트칼라의 이미지를 생성하여 비교한 결과 이미지의 질을 거의 비슷하게 얻을 수 있었다. 상기에서는 디더링행렬의 특정 픽셀어드레스의 값을 얻기 위하여 논리소자인 XOR게이트 소자를 이용하여 구현하였으나 이러한 논리를 소프트웨어적인 방법으로 구현하는 것도 충분히 가능하다.

이와 같은 본 발명은 디더링행렬을 종래의 방법에 따라 하드웨어로 구현시키기 위하여 롬등의 메모리를 사용하여 구성하는 것보다 적은수의 논리게이트소자, 또는 상기의 논리에 따라 소프트웨어적인 방법으로 구현함으로써 설계를 단순화하며 부품에 소요되는 비용을 낮출 수 있는 효과가 있다.

Claims (6)

1. NXN디더링행렬을 구현하는 디더링회로에 있어서, 상기 디더링 행렬의 특정위치의 픽셀어드레스를 나타내는 행과 열에서의 위치를 표시하는 값에 대한 2진값의 각각의 비트들을 입력으로 하여 서로 배타적 논리합을 수행하는 다수의 XOR게이트들을 구비하고, 상기 XOR게이트들의 출력과, 상기 XOR게이트에 입력되는 해당 열의 2진 비트값들로 이뤄지는 디더링행렬의 픽셀값을 발생하며, 상기 행과 열에서의 위치를 표시하는 값들은 N에 대한 나머지로 얻어지는 것을 특징으로 하는 디더링 회로.
2. 화상 출력 장치에 구비되며, 각각의 픽셀에 랜덤하게 잡음을 넣는 디더링 기능을 수행하기 위해 NXN디더링 행렬을 구현하는 디더링회로에서 수행되는 디더링 방법에 있어서, 상기 NXN디더링행렬의 특정 위치의 픽셀어드레스를 지정하는 단계; 상기 어드레스 지정단계에서 이루어진 NXN디더링행렬의 행과 열에서의 위치값을 이진값으로 변환하는 단계; 상기 행과 열의 위치에 해당하는 이진값들의 각 비트위치에 대응하는 값들의 논리연산을 수행하는 단계; 및 상기 연산단계에서의 결과와 상기 열의 위치에 해당하는 이진값으로 이루어지는 비트값들을 결과값의 비트열로 변환하는 단계를 포함하는 것을 특징으로 하는 디더링 방법.
3. 제2항에 있어서, 상기 비트열변환단계는 상기 연산결과와 상기 열의 위치에 해당하는 이진값으로 이루어지는 비트값들을 역순으로 변환하는 것을 특징으로 하는 디더링 방법.
4. 제2항에 있어서, 상기 논리연산수행단계는 배타적 논리합 연산을 수행하는 것을 특징으로 하는 디더링 방법.
5. 디더링행렬을 이용하여 디더링된 칼라값을 계산하는 칼라값 연산회로에 있어서, 상기 디더링행렬의 특정 픽셀 어드레스를 지정하는 행과 열의 위치값에 대한 2진값의 각각의 비트들을 입력으로 하여 서로 논리 연산을 수행하고, 상기 논리 연산된 결과와 해당 열의 2진 비트값들로 이루어지는 디더링행렬의 픽셀값을 발생하는 디더링회로; 상기 디더링회로로부터의 출력과, 입력되는 칼라값의 동일한 수의 하위 비트를 서로 비교하기 위한 비교수단; 상기 칼라값의 나머지 상위 비트에 소정값을 가산하기 위한 가산기: 상기 가산기에서 가산시 발생되는 캐리를 상기 가산기의 출력과 논리합 연산하여 오버플로우를 방지하기 위한 수단; 및 상기 비교 수단에서의 비교결과에 따라 상기 가산기로부터 출력되는 값과 상기 가산되지 않은 값중 어느 하나를 출력시키는 선택수단을 포함하는 것을 특징으로 하는 칼라값 연산회로.
6. 제5항에 있어서, 상기 오버플로우 방지수단은 상기 가산기로부터 가산 출력의 각각의 비트에 상기 가산기의 가산시에 발생하는 캐리를 논리합 연산하기 위한 논리합 게이트 소자들을 포함하는 것을 특징으로 하는 칼라값 연산회로.