JPH02153676A - 中間調処理回路 - Google Patents
中間調処理回路Info
- Publication number
- JPH02153676A JPH02153676A JP63307234A JP30723488A JPH02153676A JP H02153676 A JPH02153676 A JP H02153676A JP 63307234 A JP63307234 A JP 63307234A JP 30723488 A JP30723488 A JP 30723488A JP H02153676 A JPH02153676 A JP H02153676A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bits
- circuit
- bit data
- binarization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 14
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 14
- 239000011159 matrix material Substances 0.000 abstract description 17
- 238000000034 method Methods 0.000 abstract description 11
- 238000006243 chemical reaction Methods 0.000 abstract description 7
- 230000002194 synthesizing effect Effects 0.000 abstract description 5
- 230000002542 deteriorative effect Effects 0.000 abstract description 3
- 238000007906 compression Methods 0.000 abstract description 2
- 230000006835 compression Effects 0.000 abstract 1
- 238000009877 rendering Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 11
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概要〕
多階調イメージ・データの階調数圧縮処理において、
変換データの質の劣化や変換処理の遅さを解決するため
、 中間調処理回路を、多階調イメージ・データの下位ビッ
トを２値化する２値化手段と、前記２値化データと上位
ビットを合成するデータ合成手段とで構成したものであ
る。
、 中間調処理回路を、多階調イメージ・データの下位ビッ
トを２値化する２値化手段と、前記２値化データと上位
ビットを合成するデータ合成手段とで構成したものであ
る。
本発明は、画像処理システム、特に出力データの階調が
可変になっているイメージ・スキャナ装置や入力装置の
階調数と出力装置の階調数が異なるシステムに適用され
る中間調処理回路に関するものである。
可変になっているイメージ・スキャナ装置や入力装置の
階調数と出力装置の階調数が異なるシステムに適用され
る中間調処理回路に関するものである。
現在、イメージ・データとして多階調データを扱う装置
が増えてきているが、デイスプレィ装置の階調数が入力
装置の階調数より少ないことがよくあるため、入力装置
からのデータの階調数を減らす手段が必要であった。
が増えてきているが、デイスプレィ装置の階調数が入力
装置の階調数より少ないことがよくあるため、入力装置
からのデータの階調数を減らす手段が必要であった。
〔発明が解決しようとする課題］
従来、Ｎビットの多階調イメージ・データをＮ−Ｍビッ
トに変換する方法として、単純にデータのＭＳＢ（最上
位桁）からＮ−Ｍビット取り出す方式と、ソフトウェア
により中間調処理を行いＮ−、Ｍビットにする方式とが
あった。
トに変換する方法として、単純にデータのＭＳＢ（最上
位桁）からＮ−Ｍビット取り出す方式と、ソフトウェア
により中間調処理を行いＮ−、Ｍビットにする方式とが
あった。
前者の方式ではデータの質の劣化を招くと言う欠点があ
り、後者の方式ではデータ変換に時間が掛かってしまう
と言う欠点があった。
り、後者の方式ではデータ変換に時間が掛かってしまう
と言う欠点があった。
本発明は、この点に鑑みて創作されたものであって、中
間調処理回路において、データの質の劣化を招くことな
く、しかも高速にＮビットのピクセル・データをＮ−Ｍ
ビットのデータに変換することを目的としている。
間調処理回路において、データの質の劣化を招くことな
く、しかも高速にＮビットのピクセル・データをＮ−Ｍ
ビットのデータに変換することを目的としている。
〔課題を解決するための手段］
第１図は本発明の基本構成図である。同図において、ｌ
Ｏは２値化手段、２０はデータ合成手段をそれぞれ示し
ている。
Ｏは２値化手段、２０はデータ合成手段をそれぞれ示し
ている。
１ビクセルはＮビットで表現され、ピクセル・データ列
（入力データ列）が連続的に送られて来る。Ｎビット・
データの内のＭビ・ノドが２値化手段１０に入力される
。２値化手段１０は、デイザ法などを使用し、Ｍビット
・データを１ビット・データに変換する。データ合成手
段２０は、２値化手段１０から出力される１ビットのデ
ータと、Ｎビット・データの内の残りＮ−Ｍビット・デ
ータとを合成し、Ｎ−Ｍビット・データを作成する。
（入力データ列）が連続的に送られて来る。Ｎビット・
データの内のＭビ・ノドが２値化手段１０に入力される
。２値化手段１０は、デイザ法などを使用し、Ｍビット
・データを１ビット・データに変換する。データ合成手
段２０は、２値化手段１０から出力される１ビットのデ
ータと、Ｎビット・データの内の残りＮ−Ｍビット・デ
ータとを合成し、Ｎ−Ｍビット・データを作成する。
本発明によれば、ＮビットをＮ−Ｍビットに変換する場
合、従来のデイザ法等の中間調処理を行う２値化手段に
よって２値化し、その値と上位Ｎ−Ｍビットをデータ合
成手段によって合成するため、下位Ｍビットの階調も擬
似的に含めた階調表現が可能となる。
合、従来のデイザ法等の中間調処理を行う２値化手段に
よって２値化し、その値と上位Ｎ−Ｍビットをデータ合
成手段によって合成するため、下位Ｍビットの階調も擬
似的に含めた階調表現が可能となる。
第２図は本発明の１実施例のブロック図である。
同図において、１１はデイザ・マトリックス・レジスタ
、１２はセレクト回路、１３は比較器、２１は判定器、
２２はＡＮＤ回路、２３は加算器をそれぞれ示している
。なお、第１図と同一符号は同一物をそれぞれ示してい
る。
、１２はセレクト回路、１３は比較器、２１は判定器、
２２はＡＮＤ回路、２３は加算器をそれぞれ示している
。なお、第１図と同一符号は同一物をそれぞれ示してい
る。
図示の例では、Ｎ＝８．Ｍ＝４とされている。
８ビット表現の入力ピクセル・データの中の下位４ビッ
トが２値化回路ｌＯに人力され、上位４ビットがデータ
合成回路２０に入力される。
トが２値化回路ｌＯに人力され、上位４ビットがデータ
合成回路２０に入力される。
２値化回路１０は、デイザ・マトリクス・レジスタ１１
、セレクト回路１２および比較器１３を有している。Ｍ
＝４の場合、４×４のデイザ・マトリクスの１個の元デ
ータに対応して１個のデイザ・マトリクス・レジスタ１
１が存在し、各デイザ・マトリクス・レジスタはマトリ
クス中での位置に対応する元データを格納する。セレク
ト回路１２は、入力ピクセル・データによって表示され
るピクセルの表示画面上の位置に対応した元データを１
６個のデイザ・マトリクス・レジスタ１１の集合の中か
ら取り出す。当該ピクセルの表示画面上の位置を（ｘ、
ｙ）とし、Ｘを４で割ったときの余りをｉとし、ｙを４
で割ったときの余りをｋとすると、４×４のデイザ・マ
トリクスの中の１行に列（但し、最上行を０行、最左端
の列を０列とする）の元データがセレクト回路１２によ
って読み出される。比較器１３は、入力ピクセル・デー
タの下位４ビットとセレクト回路１２によって選択され
たデイザ・マトリクス・レジスタの内容を比較し、前者
が後者以上の場合には“１”その他の場合には０″を出
力する。
、セレクト回路１２および比較器１３を有している。Ｍ
＝４の場合、４×４のデイザ・マトリクスの１個の元デ
ータに対応して１個のデイザ・マトリクス・レジスタ１
１が存在し、各デイザ・マトリクス・レジスタはマトリ
クス中での位置に対応する元データを格納する。セレク
ト回路１２は、入力ピクセル・データによって表示され
るピクセルの表示画面上の位置に対応した元データを１
６個のデイザ・マトリクス・レジスタ１１の集合の中か
ら取り出す。当該ピクセルの表示画面上の位置を（ｘ、
ｙ）とし、Ｘを４で割ったときの余りをｉとし、ｙを４
で割ったときの余りをｋとすると、４×４のデイザ・マ
トリクスの中の１行に列（但し、最上行を０行、最左端
の列を０列とする）の元データがセレクト回路１２によ
って読み出される。比較器１３は、入力ピクセル・デー
タの下位４ビットとセレクト回路１２によって選択され
たデイザ・マトリクス・レジスタの内容を比較し、前者
が後者以上の場合には“１”その他の場合には０″を出
力する。
データ合成手段２０は、判定器２１、ＡＮＤ回路２２お
よび加算器２３を有している。判定器２１は、入力ピク
セル・データの上位４ビットが１１１１か否かを判定し
、１１１１の場合には１を出力し、その他の場合には０
を出力する。判定器２１の出力はＡＮＤ回路２２の否定
入力端子（下側入力端子）に入力される。ＡＮＤ回路２
２の肯定入力端子（上側入力端子）には、比較器１３の
出力が入力される。それ故、入力ピクセル・データの上
位４ビットが１１１１の場合にはＡＮＤ回路２２はＯを
出力し、入力ピクセル・データの上位４ビットが１１１
１でない場合にはＡＮＤ回路２２は比較器１３の出力を
そのまま通す。加算器２３にはＡＮＤ回路２２からの１
ビットのデータと入力ピクセル・データの上位４ビット
・データが入力され、加算器２３はこれらの入力データ
を加算する。加算器２３から出力される変換データは、
４ビットである。
よび加算器２３を有している。判定器２１は、入力ピク
セル・データの上位４ビットが１１１１か否かを判定し
、１１１１の場合には１を出力し、その他の場合には０
を出力する。判定器２１の出力はＡＮＤ回路２２の否定
入力端子（下側入力端子）に入力される。ＡＮＤ回路２
２の肯定入力端子（上側入力端子）には、比較器１３の
出力が入力される。それ故、入力ピクセル・データの上
位４ビットが１１１１の場合にはＡＮＤ回路２２はＯを
出力し、入力ピクセル・データの上位４ビットが１１１
１でない場合にはＡＮＤ回路２２は比較器１３の出力を
そのまま通す。加算器２３にはＡＮＤ回路２２からの１
ビットのデータと入力ピクセル・データの上位４ビット
・データが入力され、加算器２３はこれらの入力データ
を加算する。加算器２３から出力される変換データは、
４ビットである。
第３図は２値化回路を説明する図である。第３図の２値
化回路は第２図の２値化回路と同じである。デイザ・マ
トリクス・レジスタ１１は全体で１６個存在する。これ
ら１６個のデイザ・マトリクス・レジスタ１１は、第３
図（ｂ）に示すように、４×４のデイザ・マトリクスを
構成する。図示のデイザ・マトリクスの元データは１６
進表示である。
化回路は第２図の２値化回路と同じである。デイザ・マ
トリクス・レジスタ１１は全体で１６個存在する。これ
ら１６個のデイザ・マトリクス・レジスタ１１は、第３
図（ｂ）に示すように、４×４のデイザ・マトリクスを
構成する。図示のデイザ・マトリクスの元データは１６
進表示である。
入力ピクセル・データがＡＥ（１６進表記）と仮定した
場合、下位４ビットが２値化の対象となり、この場合に
はＥがデイザ・マトリックスのＯ行Ｏ列のＤと比較され
、Ｅの方がＤよりも大きいので、１が出力される。以下
、入力ピクセル・データ毎に元データを切り換えて同様
な動作を繰り返す。
場合、下位４ビットが２値化の対象となり、この場合に
はＥがデイザ・マトリックスのＯ行Ｏ列のＤと比較され
、Ｅの方がＤよりも大きいので、１が出力される。以下
、入力ピクセル・データ毎に元データを切り換えて同様
な動作を繰り返す。
第４図はデータ合成回路を説明する図である。
同図において、２１′は判定器、２２′はＡＮＤ回路、
２３′は減算器をそれぞれ示している。
２３′は減算器をそれぞれ示している。
第４図（ａ）のデータ合成回路は、第２図のデータ合成
回路と同じである。即ち、入力ピクセル・データの上位
４ビットの全ビットが１か否かを判定する判定器２１と
、２値化回路１０の出力データと判定器２１の出力デー
タが入力されるＡＮＤ回路２２と、入力ピクセルの上位
４ビットとＡＮＤ回路２２の出力データを加算する加算
器２３とを有する。
回路と同じである。即ち、入力ピクセル・データの上位
４ビットの全ビットが１か否かを判定する判定器２１と
、２値化回路１０の出力データと判定器２１の出力デー
タが入力されるＡＮＤ回路２２と、入力ピクセルの上位
４ビットとＡＮＤ回路２２の出力データを加算する加算
器２３とを有する。
入力ピクセル・データがＡＥであると仮定する。
入力ピクセル・データの上位４ビットがＡであるので、
判定器２１の出力は０となる。２値化回路１０の出力デ
ータが１であると仮定すると、ＡＮＤ回路２２から１が
出力され、ｌと上位４ビットのＡとが加算器２３により
加算され、変換データはＢとなる。
判定器２１の出力は０となる。２値化回路１０の出力デ
ータが１であると仮定すると、ＡＮＤ回路２２から１が
出力され、ｌと上位４ビットのＡとが加算器２３により
加算され、変換データはＢとなる。
第４図（ａ）の回路では、入力ピクセル・データの上位
４ビットが全て１の時に加算器２３に対する２値化デー
タの入力はＡＮＤ回路２２により０とされ、加算は行わ
れない。
４ビットが全て１の時に加算器２３に対する２値化デー
タの入力はＡＮＤ回路２２により０とされ、加算は行わ
れない。
第４図（ｂ）はデータ合成回路の他の構成例を示す図で
ある。判定器２１′は、入力ピクセル・データの上位４
ビット全て０の場合に１を出力し、その他の場合には０
を出力する。ＡＮＤ回路２２′の上側入力端子および下
側入力端子は、両方とも否定入力端子である。判定器２
１′の出力が１の場合にはＡＮＤ回路２２′はＯを出力
、し、判定器２ビの出力がＯの場合には２値化データを
反転したものがＡＮＤ回路２２′から出力される。ＡＮ
Ｄ回路２２′の出力と入力ピクセル・データの上位４ビ
ットは減算器２３′に入力され、減算器２３′は後者か
ら前者を減算する。
ある。判定器２１′は、入力ピクセル・データの上位４
ビット全て０の場合に１を出力し、その他の場合には０
を出力する。ＡＮＤ回路２２′の上側入力端子および下
側入力端子は、両方とも否定入力端子である。判定器２
１′の出力が１の場合にはＡＮＤ回路２２′はＯを出力
、し、判定器２ビの出力がＯの場合には２値化データを
反転したものがＡＮＤ回路２２′から出力される。ＡＮ
Ｄ回路２２′の出力と入力ピクセル・データの上位４ビ
ットは減算器２３′に入力され、減算器２３′は後者か
ら前者を減算する。
第５図は、８ビット構成のピクセル・データを上位４ビ
ットと下位４ビットに分割し、下位４ビットを４×４の
デイザ・マトリックスのデイザ処理により１ビットの２
値化データに変換して、上位４ビットに加算する場合の
変換例を示す図である。
ットと下位４ビットに分割し、下位４ビットを４×４の
デイザ・マトリックスのデイザ処理により１ビットの２
値化データに変換して、上位４ビットに加算する場合の
変換例を示す図である。
第５図に示すように、下位４ビットのデータを４×４の
デイザ・マトリックスでデイザ処理することにより、４
×４ピクセルで１６階調を表現するｌピクセル１ビット
のデータが作成される。
デイザ・マトリックスでデイザ処理することにより、４
×４ピクセルで１６階調を表現するｌピクセル１ビット
のデータが作成される。
そのデイザ処理された下位４ビット・データを上位４ビ
ット・データに加算することにより、４×４ピクセル単
位で見れば擬似的に２５６階調のデータとして表現され
る。単純に、下位４ビ・７トをカットして上位４ビット
を変換データとした場合は、１６階調にしかならない。
ット・データに加算することにより、４×４ピクセル単
位で見れば擬似的に２５６階調のデータとして表現され
る。単純に、下位４ビ・７トをカットして上位４ビット
を変換データとした場合は、１６階調にしかならない。
以上の説明から判るように、本発明によれば、階調数の
圧縮を行っても、下位ビ・ントの階調が擬似的に変換デ
ータに反映されるため、階調の再現性が良い。また、ハ
ードウェア構成による連続動作のため高速な処理が可能
となる。
圧縮を行っても、下位ビ・ントの階調が擬似的に変換デ
ータに反映されるため、階調の再現性が良い。また、ハ
ードウェア構成による連続動作のため高速な処理が可能
となる。
第１図は本発明の基本構成を示す図、第２図は本発明の
１実施例のブロック図、第３図は２値化回路を説明する
図、第４図はデータ合成回路を説明する図、第５図は本
発明の変換例を示す図である。 １０・・・２値化手段、１１・・・デイザ・マトリック
ス・レジスタ、１２・・・セレクト回路、１３・・・比
較器、２０・・・データ合成手段、２１・・・判定器、
２２・・・ＡＮＤ回路、２３・・・加算器、２１′・・
・判定器、２２′・・・ＡＮＤ回路、２３′・・・減算
器。 特許出願人 株式会社ピーエフニー代理人弁理士
京 谷 四 部 （λ） ２イ直化ロエｊの言葭ヨ月 第３囲 第４図 ヰ４芒日月の基」≦助 第１図 不発６月の１災苅り列 記２図
１実施例のブロック図、第３図は２値化回路を説明する
図、第４図はデータ合成回路を説明する図、第５図は本
発明の変換例を示す図である。 １０・・・２値化手段、１１・・・デイザ・マトリック
ス・レジスタ、１２・・・セレクト回路、１３・・・比
較器、２０・・・データ合成手段、２１・・・判定器、
２２・・・ＡＮＤ回路、２３・・・加算器、２１′・・
・判定器、２２′・・・ＡＮＤ回路、２３′・・・減算
器。 特許出願人 株式会社ピーエフニー代理人弁理士
京 谷 四 部 （λ） ２イ直化ロエｊの言葭ヨ月 第３囲 第４図 ヰ４芒日月の基」≦助 第１図 不発６月の１災苅り列 記２図
Claims (1)
- 【特許請求の範囲】 １ピクセルがＮビットにより構成される多階調イメージ
・データをＮ−Ｍビットのデータに変換する中間調処理
回路において、 Ｎビット・データの内の下位Ｍビットを２値化する２値
化手段（１０）と、 Ｎビット・データの内の上位Ｎ−Ｍビットと２値化手段
（１０）から出力される１ビットのデータとに基づいて
、Ｎ−Ｍビットのデータを合成するデータ合成手段（２
０）と を具備することを特徴とする中間調処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63307234A JPH02153676A (ja) | 1988-12-05 | 1988-12-05 | 中間調処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63307234A JPH02153676A (ja) | 1988-12-05 | 1988-12-05 | 中間調処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02153676A true JPH02153676A (ja) | 1990-06-13 |
Family
ID=17966650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63307234A Pending JPH02153676A (ja) | 1988-12-05 | 1988-12-05 | 中間調処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02153676A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07129763A (ja) * | 1993-10-30 | 1995-05-19 | Samsung Electron Co Ltd | ディザー行列の元素発生器及びこれを使用するディザリング装置 |
| US7486829B2 (en) | 2004-03-18 | 2009-02-03 | Ricoh Company, Ltd. | Apparatus and method for image processing, and computer product |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5896459A (ja) * | 1981-12-04 | 1983-06-08 | Matsushita Electric Ind Co Ltd | 画像輝度信号の量子化方法 |
-
1988
- 1988-12-05 JP JP63307234A patent/JPH02153676A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5896459A (ja) * | 1981-12-04 | 1983-06-08 | Matsushita Electric Ind Co Ltd | 画像輝度信号の量子化方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07129763A (ja) * | 1993-10-30 | 1995-05-19 | Samsung Electron Co Ltd | ディザー行列の元素発生器及びこれを使用するディザリング装置 |
| US7486829B2 (en) | 2004-03-18 | 2009-02-03 | Ricoh Company, Ltd. | Apparatus and method for image processing, and computer product |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5995669A (en) | Image processing method and apparatus | |
| US7808510B2 (en) | Image processing apparatus, image transmission apparatus, display, image processing method, and image transmission method | |
| KR100258919B1 (ko) | 디더링행렬을 구현하는 디더링회로 및 그 방법 | |
| JPH06233131A (ja) | ディジタル画像のガンマ補正 | |
| JP2000049619A (ja) | ２チャネルｈｖｑ圧縮方法 | |
| JP2647033B2 (ja) | ルックアップテーブル作成方法及びルックアップテーブル作成装置 | |
| KR100289590B1 (ko) | 아날로그/디지탈 변환기 | |
| JPH02153676A (ja) | 中間調処理回路 | |
| JPH0918723A (ja) | 階調数変換装置及びその方法 | |
| JPH0564000A (ja) | 画像データの圧縮と伸長方法 | |
| JPH06266324A (ja) | 画像処理方法及び装置 | |
| JPH0916756A (ja) | 色信号系変換装置 | |
| US6282323B1 (en) | Image processing method and apparatus | |
| JP3061230B2 (ja) | 画像処理装置 | |
| JP3048764B2 (ja) | 画像形成装置用中間調画像処理方法 | |
| JPH05260295A (ja) | データを変換するための方法と装置 | |
| JPH01265670A (ja) | カラー画像処理装置 | |
| JPH09311669A (ja) | 画像処理装置及びその画像処理方法 | |
| JPH08160911A (ja) | 多階調表示ｐｄｐ | |
| JPH0668250A (ja) | 画像処理装置 | |
| JPH10224620A (ja) | 画像処理方法および装置 | |
| JPH02170192A (ja) | 画像色圧縮装置 | |
| JPS6356065A (ja) | 中間調生成回路 | |
| KR19980075636A (ko) | 영상 신호의 압축 및 복원을 위한 역이산 코사인 변환 장치 | |
| JPH01226275A (ja) | 画像データ編集処理装置 |