KR950012202A - 디더링행렬을 구현하는 디더링회로 및 그 방법 - Google Patents

디더링행렬을 구현하는 디더링회로 및 그 방법 Download PDF

Info

Publication number
KR950012202A
KR950012202A KR1019930022955A KR930022955A KR950012202A KR 950012202 A KR950012202 A KR 950012202A KR 1019930022955 A KR1019930022955 A KR 1019930022955A KR 930022955 A KR930022955 A KR 930022955A KR 950012202 A KR950012202 A KR 950012202A
Authority
KR
South Korea
Prior art keywords
value
dithering
circuit
adder
column
Prior art date
Application number
KR1019930022955A
Other languages
English (en)
Other versions
KR100258919B1 (ko
Inventor
최병균
어길수
진대현
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930022955A priority Critical patent/KR100258919B1/ko
Priority to JP6139881A priority patent/JP2816646B2/ja
Priority to US08/271,631 priority patent/US5495346A/en
Publication of KR950012202A publication Critical patent/KR950012202A/ko
Application granted granted Critical
Publication of KR100258919B1 publication Critical patent/KR100258919B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/22—Arrangements for sorting or merging computer data on continuous record carriers, e.g. tape, drum, disc
    • G06F7/32—Merging, i.e. combining data contained in ordered sequence on at least two record carriers to produce a single carrier or set of carriers having all the original data in the ordered sequence merging methods in general
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40—Picture signal circuits
    • H04N1/405—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Image Processing (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Color Image Communication Systems (AREA)

Abstract

단순한 논리소자를 이용하여 디더링행렬중 특정 값인 픽셀어드레스가 지정하는 디더링행렬값을 구현하는 디더링회로 및 방법과 이를 이용한 디더링칼라회로가 개시된다. 디더링회로는 디더링행렬의 특정위치의 픽셀어드레스를 나타내는 행과 열 위치를 표시하는 값에 대한 2진값의 각각의 비트들을 입력으로 하여 논리연산을 수행하는 다수의 논리게이트를 통하여 디더링행렬값을 발생한다.

Description

디더링행렬을 구현하는 디더링회로 및 그 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따라 4×4 디더링행렬을 구현한 디더링회로도.
제2도는 본 발명에 따른 8×8 디더링행렬을 구현한 디더링회로도.
제3도는 디더링회로를 이용한 칼라연산회로를 도시한 블럭도이다.

Claims (9)

  1. NXN디더링행렬을 구현하는 디더링회로에 있어서, 상기 디더링행렬의 특정위치의 픽셀어드레스를 나타내는 행과 열에서의 위치를 표시하는 값에 대한 2진값의 각각의 비트들을 입력으로 하여 논리연산을 수행하는 다수의 논리게이트를 포함하여 상기 논리게이트들의 출력과 상기 논리게이트에 입력되는 해당 열의 2진비트값들로 이루어지는 디더링행렬의 픽셀값을발생하는 것을 특징으로 하는 디더링회로.
  2. 제1항에 있어서, 상기 논리게이트는 XOR게이트인 것을 특징으로 하는 디더링회로.
  3. 제1항에 있어서, 상기 행과 열에서의 위치를 표시하는 값들은 N에 대한 나머지로 얻어지는 것을 특징으로 하는 디더링회로.
  4. NXN디더링행렬의 특정위치의 픽셀어드레스를 지정하는 단계; 상기 어드레스 지정단계에서 이루어진 NXN디더링행렬의 행과 열에서의 위치값을 이진값으로 변환하는 단계; 상기 행과 열의 위치에 해당하는 이진값들의 각 비트위치에 대응하는 값들의 논리연산을 수행하는 단계; 상기 연산단계에서의 결과와 상기 열의 위치에 해당하는 이진값으로 이루어지는 비트값들을 결과값의 비트열로 변환하는 단계를 포함하는 것을 특징으로 하는 디더링방법.
  5. 제4항에 있어서, 상기 비트열변환단계는 상기 연산결과와 상기 열의 위치에 해당하는 이진값으로 이루어지는 비트값들을 역순으로 변환하는 것을 특징으로 하는 디더링방법.
  6. 제4항에 있어서, 상기 논리연산수행단계는 배타적논리합연산을 수행하는 것을 특징으로 하는 디더링방법.
  7. 디더링행렬을 이용하여 디더링된 칼라값을 계산하는 칼라값연산회로에 있어서, 상기 디더링행렬의 특정 픽셀어드레스를 지정하는 행과 열의 위치값에 따라 해당 디더링행렬의 값을 발생하는 제1항에 따른 디더링회로; 상기 디더링회로로부터 출력과 입력되는 칼라값의 동일한 수의 하위비트를 서로 비교하기 위한 비교수단; 상기 칼라값의 나머지 상위비트에 소정값을 가산하기 위한 가산기; 및 상기 비교기에서의 비교결과에 따라 상기 가산기로 부터 출력되는 값과 상기 가산되지 않은 값중 어느 하나를 출력시키는 선택수단을 포함하는 것을 특징으로 하는 칼라값연산회로.
  8. 제7항에 있어서, 상기 가산기와 상기 선택수단사이에 접속되어 상기 가산기에서 가산시 발생되는 캐리를 상기 가산기의 출력에 논리합연산을 행하여 오버플로우를 방지하기 위한 수단을 더 포함하는 것을 특징으로 하는 칼라값연산회로.
  9. 제8항에 있어서, 상기 오버플로우 방지수단은 상기 가산기로 부터 가산출력의 각의 비트에 상기 가산기의 가산시에 발생하는 캐리를 논리합연산하기 위한 논리합게이트소자들을 포함하는 것을 특징으로 하는 칼라값연산회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930022955A 1993-01-30 1993-10-30 디더링행렬을 구현하는 디더링회로 및 그 방법 KR100258919B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930022955A KR100258919B1 (ko) 1993-10-30 1993-10-30 디더링행렬을 구현하는 디더링회로 및 그 방법
JP6139881A JP2816646B2 (ja) 1993-10-30 1994-06-22 ディザー行列の元素発生器及びこれを使用するディザリング装置
US08/271,631 US5495346A (en) 1993-01-30 1994-07-07 Element generator for dither matrix and a dithering apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930022955A KR100258919B1 (ko) 1993-10-30 1993-10-30 디더링행렬을 구현하는 디더링회로 및 그 방법

Publications (2)

Publication Number Publication Date
KR950012202A true KR950012202A (ko) 1995-05-16
KR100258919B1 KR100258919B1 (ko) 2000-06-15

Family

ID=19367081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930022955A KR100258919B1 (ko) 1993-01-30 1993-10-30 디더링행렬을 구현하는 디더링회로 및 그 방법

Country Status (3)

Country Link
US (1) US5495346A (ko)
JP (1) JP2816646B2 (ko)
KR (1) KR100258919B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100391986B1 (ko) * 2001-03-28 2003-07-22 삼성전자주식회사 개선된 디더링 및 프레임 레이트 제어를 갖는 엘시디제어기 및 그것의 개선 방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690389B2 (en) 1995-04-25 2004-02-10 Compaq Computer Corporation Tone modifying dithering system
US5714975A (en) * 1995-05-31 1998-02-03 Canon Kabushiki Kaisha Apparatus and method for generating halftoning or dither values
US5689588A (en) * 1996-01-03 1997-11-18 Eastman Kodak Company Method and apparatus for increasing compressibility of multibit image data with the LSB value determined in the thresholding operation based on pixel position
US6795085B1 (en) * 1997-03-14 2004-09-21 Texas Instruments Incorporated Contouring reduction in SLM-based display
US6559857B2 (en) * 1997-06-25 2003-05-06 Sun Microsystems, Inc. Method and apparatus for pseudo-random noise generation based on variation of intensity and coloration
US6034664A (en) * 1997-06-25 2000-03-07 Sun Microsystems, Inc. Method and apparatus for pseudo-random noise generation based on variation of intensity and coloration
US6081252A (en) * 1997-07-11 2000-06-27 National Semiconductor Corporation Dispersion-based technique for performing spacial dithering for a digital display system
US6175355B1 (en) 1997-07-11 2001-01-16 National Semiconductor Corporation Dispersion-based technique for modulating pixels of a digital display panel
JP3394693B2 (ja) * 1997-08-29 2003-04-07 株式会社沖データ ディザリング装置
US6424431B1 (en) * 1998-04-17 2002-07-23 Compaq Computer Corporation Apparatus for generating one-dimensional dither values
EP0994457B1 (en) * 1998-10-12 2007-09-05 Victor Company Of Japan, Limited Apparatus and method of gray scale video signal processing for matrix display apparatus
US6903732B2 (en) * 2001-01-15 2005-06-07 Matsushita Electric Industrial Co., Ltd. Image display device
KR100857524B1 (ko) * 2002-07-15 2008-09-08 매그나칩 반도체 유한회사 디서링 장치
JP2004078059A (ja) * 2002-08-22 2004-03-11 Rohm Co Ltd 表示装置
US6921172B2 (en) * 2003-07-02 2005-07-26 Hewlett-Packard Development Company, L.P. System and method for increasing projector amplitude resolution and correcting luminance non-uniformity
US7333118B2 (en) * 2003-11-14 2008-02-19 Stmicroelectronics Sa Device and method for processing an image to be displayed with a reduced number of colors
EP1566957B1 (en) * 2004-02-18 2007-09-26 STMicroelectronics S.r.l. Method of processing a digital image by means of ordered dithering technique
US7869094B2 (en) * 2005-01-07 2011-01-11 Mitcham Global Investments Ltd. Selective dithering
US7098801B1 (en) 2005-06-28 2006-08-29 Seagate Technology Llc Using bitmasks to provide visual indication of operational activity
CN101667380B (zh) * 2008-09-04 2012-08-08 旭曜科技股份有限公司 共用同一递色演算表的方法及使用其的显示面板驱动方法
KR20170037774A (ko) * 2015-09-25 2017-04-05 삼성디스플레이 주식회사 데이터 구동 회로 및 이를 포함하는 표시 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3739082A (en) * 1972-02-29 1973-06-12 Us Army Ordered dither system
US3959583A (en) * 1975-01-21 1976-05-25 Bell Telephone Laboratories, Incorporated Animated dithered display systems
US3925609A (en) * 1975-01-21 1975-12-09 Bell Telephone Labor Inc Animated display systems with dither threshold hysteresis band
US3967052A (en) * 1975-07-17 1976-06-29 Bell Telephone Laboratories, Incorporated Image transmission method and apparatus
US3975584A (en) * 1975-09-22 1976-08-17 Bell Telephone Laboratories, Incorporated Dither threshold generators
US4447803A (en) * 1980-01-09 1984-05-08 Tektronix, Inc. Offset digital dither generator
US4730185A (en) * 1984-07-06 1988-03-08 Tektronix, Inc. Graphics display method and apparatus for color dithering
US4924301A (en) * 1988-11-08 1990-05-08 Seecolor Corporation Apparatus and methods for digital halftoning
JPH02153676A (ja) * 1988-12-05 1990-06-13 Pfu Ltd 中間調処理回路
JPH02301369A (ja) * 1989-05-16 1990-12-13 Fuji Xerox Co Ltd 画像データ処理方式
US4965668A (en) * 1989-11-09 1990-10-23 The Grass Valley Group, Inc. Adaptive rounder for video signals
JPH04220078A (ja) * 1990-12-20 1992-08-11 Canon Inc 画像処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100391986B1 (ko) * 2001-03-28 2003-07-22 삼성전자주식회사 개선된 디더링 및 프레임 레이트 제어를 갖는 엘시디제어기 및 그것의 개선 방법

Also Published As

Publication number Publication date
KR100258919B1 (ko) 2000-06-15
US5495346A (en) 1996-02-27
JPH07129763A (ja) 1995-05-19
JP2816646B2 (ja) 1998-10-27

Similar Documents

Publication Publication Date Title
KR950012202A (ko) 디더링행렬을 구현하는 디더링회로 및 그 방법
JP2973784B2 (ja) 多値画像９０度回転方法及び装置
JPS6189721A (ja) 組合せ論理発生回路
JPS63126762A (ja) ｎ×ｎビツトドツトマトリツクス９０゜回転回路
CA1103373A (en) Parallel decoding system and method for converting binary data to video form
US4037212A (en) Information processing system
Waltz et al. Application of SKIPSM to binary morphology
JPS6249630B2 (ko)
US4809343A (en) Maximum/minimum value conversion circuit for image processing
KR910020627A (ko) 액티브 매트릭스 형 액정표시장치
WO2003055076A3 (en) Analog-to-digital converter and method of generating an intermediate code for an analog-to-digital converter
JP2766133B2 (ja) パラレル・シリアル・データ変換回路
JPH09114639A (ja) マスクデータ生成回路及びビットフィールド操作回路
US4471461A (en) Variable function programmed system
Strong Basic Digital Electronics
US4476541A (en) Variable function programmed system
CN106877872B (zh) 一种电流舵数模转换器的控制装置及编码方法
JP3584047B2 (ja) 画像合成装置
JPS6024488B2 (ja) 電源装置
KR970059919A (ko) 나머지 계산방법 및 회로
JPH04257024A (ja) 開平器
JP4280172B2 (ja) バーグラフコード変換方法
SU1091156A1 (ru) Устройство дл сдвига
SU1097997A1 (ru) Устройство дл сравнени чисел
JPS5927932B2 (ja) キ−入力方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030227

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee