JP2002311882A - マトリクス型表示装置の映像信号処理回路及び方法 - Google Patents

マトリクス型表示装置の映像信号処理回路及び方法

Info

Publication number
JP2002311882A
JP2002311882A JP2001120728A JP2001120728A JP2002311882A JP 2002311882 A JP2002311882 A JP 2002311882A JP 2001120728 A JP2001120728 A JP 2001120728A JP 2001120728 A JP2001120728 A JP 2001120728A JP 2002311882 A JP2002311882 A JP 2002311882A
Authority
JP
Japan
Prior art keywords
video signal
gradation
dot data
zero
dots
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001120728A
Other languages
English (en)
Other versions
JP3625192B2 (ja
Inventor
Shigehiro Masuchi
重博 増地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP2001120728A priority Critical patent/JP3625192B2/ja
Publication of JP2002311882A publication Critical patent/JP2002311882A/ja
Application granted granted Critical
Publication of JP3625192B2 publication Critical patent/JP3625192B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 映像信号の階調として零または零近傍の値が
連続している場合であっても、黒の再現性を高めること
ができるマトリクス型表示装置の映像信号処理回路を提
供する。 【解決手段】 零近傍データ連続検出回路16は、映像
信号のドットデータの階調が、予め設定した零近傍の値
以下で、少なくとも2ドットの予め設定したドット数以
上連続したことを検出する。零近傍データ連続検出回路
16によって、予め設定したドット数以上、予め設定し
た零近傍の値以下で連続したことが検出されたら、その
零近傍の値以下で連続した範囲のドットそれぞれのドッ
トデータに加算するディザ係数を全て零とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、表示装置に用いら
れる誤差拡散処理方法に係り、特に、プラズマディスプ
レイパネル表示装置(PDP),フィールドエミッショ
ンディスプレイ装置(FED),デジタルライトプロセ
ッシングプロジェクタ(DLP),エレクトロルミネッ
センスディスプレイ(EL)等のように、デジタル的に
限られた中間階調を表現する表示装置において、デジタ
ル的に限られた中間階調を表現する際の階調特性を向上
させることができるマトリクス型表示装置の映像信号処
理回路及びその処理方法に関する。
【0002】
【従来の技術】映像信号を表示するマトリクス型表示装
置の内、例えば、1フィールドを複数のサブフィールド
に分割して階調表示するPDPや、PWM変調によって
階調表示するFED、さらにはDLP等の表示装置にお
いては、駆動方法によってはデジタル的に制限された階
調数でしか映像を表現することができない。また、ガン
マ特性がかけられた映像信号に対し、逆ガンマ補正処理
を施してリニアな階調に戻すことが必要である。
【0003】そこで、マトリクス型表示装置では、デジ
タル的に制限された階調数で映像を表示する際、逆ガン
マ補正処理を施してリニアな階調に戻す際に損なわれる
階調の直線性を滑らかにするために、一例としてディザ
法を用いて多階調化処理を行っている。
【0004】ディザ法による多階調化処理は、隣接する
複数個の画素(ドット)を1組としてディザマトリクス
を構成し、損なわれた階調分の中間階調をこのディザマ
トリクス内の個々のディザ係数で表現するのが一般的な
処理方法である。例えば、表示装置が6ビットの階調能
力しかなく、8ビットのドットデータの上位6ビットに
より階調表示する場合は、隣接する2×2ドットのディ
ザマトリクスを構成し、そのディザマトリクス内で不足
した2ビット分のノイズパターンを重畳することによっ
て、視覚的な積分効果を利用して8ビット相当の階調表
示を行う。
【0005】図7は、ディザ法を用いて多階調化処理を
行う映像信号処理回路と逆ガンマ補正回路とを備えたマ
トリクス型表示装置の全体構成の一例を示している。こ
こでは、マトリクス型表示装置の一例としてPDPとし
ている。図7において、映像信号は映像信号処理回路1
00に入力され、後に詳述するディザ法によって多階調
化が図られ、逆ガンマ補正回路200に入力される。逆
ガンマ補正回路200は、入力された映像信号に逆ガン
マ補正を施し、PDP300に入力する。なお、映像信
号は、R,G,B信号である。従って、実際には、映像
信号処理回路100と逆ガンマ補正回路200は、R,
G,B信号で3系統必要である。
【0006】ここで、PDP300のパネル上のドット
データとディザ係数との対応について説明する。図8に
おいて、301はPDP300のパネルを示しており、
302はR,G,Bよりなる画素を構成するドットを示
している。図8に示すように、パネル301は、N行×
M列の複数のドット302より構成されており、a,
b,c,dのディザ係数は、それぞれのドット302に
印加するドットデータに対応して加算される。ここで
は、簡略化のため、R,G,Bの1つの色のドットにて
パネル301を構成するよう図示しているが、実際に
は、R,G,Bの各ドットが行方向に順次並んでパネル
301を構成する。
【0007】本出願人は、ディザ法を用いて多階調化処
理を行う映像信号処理回路100について、映像信号の
階調を複数の領域に分け、この複数の領域毎に適切なデ
ィザ係数パターンを加算するようにしたマトリクス型表
示装置の映像信号処理回路を特願平10−315743
号(特開2000−148068)にて提案した。特願
平10−315743号にて提案したマトリクス型表示
装置の映像信号処理回路を図9に示す。
【0008】図9において、ディザマトリクスパターン
発生器1は、一例として、n×nドットのマトリクスか
らなるディザマトリクスパターン(以下、ディザパター
ン)を複数種類(ここでは、m種類)発生する。なお、
ここでは、mが3以上の如く図示しているが、m=2、
即ち、2種類のディザパターンを発生するものであって
もよい。ディザマトリクスパターン発生器1は、ROM
で構成してもよく、あるいは、ソフトウェアによって構
成することもできる。
【0009】ここで、ディザマトリクスパターン発生器
1は、ディザ係数パターンそのもの、即ち、ディザパタ
ーン内の個々のディザ係数を発生するのではなく、ディ
ザパターンの位置情報のみを発生している。さらに詳細
には、ディザマトリクスパターン発生器1は、図8にお
けるパネル301のドット302における1つの区画
(マトリクス)に対して、いかなる位置関係でディザ係
数を対応させるかを表すパターンを発生するものであ
る。従って、このディザマトリクスパターン発生器1の
出力段の時点では、まだ、ディザパターン内の個々のデ
ィザ係数は決定されていない。
【0010】セレクタ2は、ディザマトリクスパターン
発生器1からのm種類のディザパターンの1つを選択
し、階調別ディザ係数発生回路5に入力する。階調別デ
ィザ係数発生回路5と加算器3には、例えばデジタル変
換された映像信号が入力される。階調別ディザ係数発生
回路5は、入力された映像信号の階調を検出し、予め設
定した階調以下の映像信号についてさらに複数の階調群
に分け、その階調群毎で共通に、ディザパターン内の個
々のディザ係数を設定する。このとき、予め設定した階
調以上では、ディザパターン内の個々のディザ係数を全
て0として設定する。なお、複数の階調群としたが1つ
の階調群であってもよい。
【0011】そして、階調別ディザ係数発生回路5は、
セレクタ2によって選択されたディザパターンと、入力
された映像信号の階調群とに対応して、ディザパターン
内の個々のディザ係数を決定する。階調別ディザ係数発
生回路5が発生したディザ係数は加算器3に入力され
る。加算器3は、入力された映像信号と階調別ディザ係
数発生回路5が発生したディザ係数とを加算し、リミッ
タ4に入力する。リミッタ4は、加算器3の出力におけ
る原信号のビット数による値を超えた分(いわゆるアン
ダーフロー)を制限して出力する。なお、マトリクス型
表示装置の階調能力に応じて、加算器3の出力のビット
(下位ビット)を制限して出力してもよい。
【0012】図10は、図9で用いるディザパターンの
例である。図10(A),(B)において、a,b,
c,dで示す4つのドットよりなる区画は、縦(行)×
横(列)で2×2ドットのマトリクスによるディザパタ
ーンを示している。この2×2ドットのディザパターン
は、図8で説明したように、PDP300におけるパネ
ル301のドット302に印加するドットデータに対応
した位置情報として設定される。
【0013】例えば、図10(A),(B)のディザパ
ターンでは、奇数行のドットデータにはディザパター
ンa,b,a,b,…が行頭のドットより順に加算さ
れ、偶数行のドットデータには、ディザパターンc,
d,c,d,…が行頭のドットより順に加算される。図
10(A)のディザパターンでは、奇数行のドットデ
ータにはディザパターンd,c,d,c,…が行頭のド
ットより順に加算され、偶数行のドットデータには、デ
ィザパターンb,a,b,a,…が行頭のドットより順
に加算される。
【0014】図10(A)に示す例では、a,b,c,
dとしたディザパターンと、d,c,b,aとしたデ
ィザパターンとの2種類のパターンを用い、このディ
ザパターン,を例えば1フィールド毎に交互に切り
換えるようにしたものである。
【0015】図10(B)に示す例では、a,b,c,
dとしたディザパターンと、d,a,c,bとしたデ
ィザパターンと、c,d,b,aとしたディザパター
ンと、b,c,a,dとしたディザパターンとの4
種類のパターンを用い、このディザパターン〜を例
えばフィールド周期で規則的に巡回させて切り換えるよ
うにしたものである。なお、図10に示す例は、ディザ
パターンをパネル301のドット302に対応させた
状態を示している。
【0016】前述のように、加算器3に入力するディザ
パターンは、ディザマトリクスパターン発生器1から出
力する時点では、ディザパターン内の個々のディザ係数
は決定されていない。図10のように、個々のディザ係
数の位置情報のみが決定している。個々のディザ係数
は、この位置情報を基にして、階調別ディザ係数発生回
路5で最終的に決定する。以下に、その処理方法につい
て詳細に説明する。
【0017】図11は、階調別ディザ係数発生回路5で
階調群毎に設定するディザパターン内の個々のディザ係
数の一例を示したものである。ここでは、図10(A)
のように、ディザパターン,の2種類のパターンを
用いる場合について示している。この例では、256階
調で入力される入力映像信号において、階調63以下の
階調についてディザ係数を設定する。階調63以下を
(A):階調0〜15,(B):階調16〜31,
(C):階調32〜47,(D):階調48〜63,
(E):階調64以上の5種類の階調群に分け、それぞ
れについて異なるディザ係数を設定している。
【0018】例えば、図11(A)の階調0〜15にお
いては、ディザパターンa,b,c,dのディザ係数を
それぞれ5,3,−3,−5と設定し、図11(B)の
階調16〜31においては、ディザパターンa,b,
c,dのディザ係数をそれぞれ4,2,−2,−4と設
定している。図11(C)の階調32〜47において
は、ディザパターンa,b,c,dのディザ係数をそれ
ぞれ3,1,−1,−3と設定し、図11(D)におけ
る階調48〜63においては、ディザパターンa,b,
c,dのディザ係数をそれぞれ2,1,−1,−2と設
定している。また、図11(E)の階調64以上におい
ては、ディザパターンa,b,c,dのディザ係数をそ
れぞれ0,0,0,0と設定している。ディザパターン
,を構成する具体的なディザ係数は、図11に示す
如くである。
【0019】上記のディザパターンの一例では、正のデ
ィザ係数と負のディザ係数の双方を備え、1つのディザ
パターン内におけるディザ係数の総和が0となるように
している。
【0020】上記の構成では、逆ガンマ補正処理を施し
た際に損なわれる階調の連続性を滑らかにすることを主
な目的として、原信号(入力映像信号)にディザ係数を
加算するので、隣接階調に対する視覚的な輝度差が大き
く目立ちやすくなる低階調部のみにディザ係数を加算す
る。特に、サブフィールド分割により階調表現するPD
P300の場合では、この低階調部の中でも階調レベル
が小さくなるに従って階調の損失の程度が大きくなる。
従って、全ての低階調部において階調の連続性を向上さ
せるため、ディザ係数の重み付けを階調レベル毎に可変
し、階調が小さくなるに従って重み付け(即ち、係数の
絶対値)を大きくしている。
【0021】図12は、最終的に原信号に加算する2×
2ドットのディザパターンにおける個々のディザ係数の
決定方法の一例を示している。図12は図10(A)に
おけるディザパターンの場合である。この例では、図
8におけるパネル301の第1〜2行,第1〜2列の2
×2ドットのディザパターンにおける個々のディザ係数
の決定方法を示している。パネル301の他の区画(マ
トリクス)でも全く同様である。
【0022】まず、図10(A)のディザパターンを
用いる場合において、図12に示すように、第1行1列
の階調が12,第1行2列の階調が18,第2行1列の
階調が33,第2行2列の階調が57であるとする。こ
のとき、第1行1列は、階調が12であるので、図11
(A)に示す5,3,−3,−5が選択され、その中
で、aの位置に相当するディザ係数5が選択される。第
1行2列は、階調が18であるので、図11(B)に示
す4,2,−2,−4が選択され、その中で、bの位置
に相当するディザ係数2が選択される。
【0023】第2行1列は、階調が33であるので、図
11(C)に示す3,1,−1,−3が選択され、その
中で、cの位置に相当するディザ係数−1が選択され
る。第2行2列は、階調が57であるので、図11
(D)に示す2,1,−1,−2が選択され、その中
で、dの位置に相当するディザ係数−2が選択される。
このようにして、最終的に決定されるディザパターンの
個々のディザ係数は、5,2,−1,−2となる。
【0024】図10(A)のディザパターンや図10
(B)に示すディザパターン〜を用いる場合も同様
に、パネル301を構成するそれぞれドット302に印
加するドットデータの階調に応じて個々のディザ係数を
決定する。
【0025】このように、階調別ディザ係数発生回路5
が、パネル301内でディザパターンを加算する1つの
区画であるマトリクスを構成する個々のドットデータの
階調を検出する。階調別ディザ係数発生回路5は階調検
出手段としても動作している。なお、階調検出手段を階
調別ディザ係数発生回路5とは別に設けてもよい。そし
て、検出したドットデータの階調に応じて、マトリクス
のドットそれぞれで、図11に示す具体的なディザ係数
のディザパターン(ディザ係数パターン)を選択し、そ
のディザパターンより、マトリクスのドットの位置に対
応したディザ係数を抽出する。次に、抽出したディザ係
数を合成して1つのマトリクスに加算する最終的なディ
ザパターンを生成する。
【0026】
【発明が解決しようとする課題】上記のマトリクス型表
示装置の映像信号処理回路は、映像信号の階調を複数の
領域に分け、この複数の領域毎に適切なディザ係数パタ
ーンを加算するようにしたので、階調特性が滑らかに平
均的に変換され、隣接階調に対する視覚的な輝度差が大
幅に減少し、階調の連続性を向上させることができ、低
階調部における疑似輪郭状の画質妨害も効果的に削減で
きるため、より画質の良好な映像を表示することができ
る。
【0027】しかしながら、上記の映像信号処理回路
は、隣接階調間における輝度段差の大きい低階調部で
は、映像信号に加算するディザ係数の重み付けを大きく
しているため、例えば、画面の上下部分等がマスクされ
て全黒となっている信号や全体的に暗い画面が占める割
合の多い画像等、映像信号の階調として、零または零近
傍の値が連続している信号を含む場合には、表示画像と
して全黒となるはずの画像がノイズ混じりのように見え
てしまう場合があるという問題点があった。
【0028】本発明は、このような問題点に鑑みなされ
たものであり、階調特性を適応的に滑らかにして階調の
連続性を向上させ、全体的に低輝度な画面における目立
ちやすい疑似輪郭状の画質妨害を効果的に低減すること
ができると共に、映像信号の階調として零または零近傍
の値が連続している場合であっても、黒の再現性を高め
ることができるマトリクス型表示装置の映像信号処理回
路及び方法を提供することを目的とする。
【0029】
【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、以下の映像信号処理回路
または方法を提供する。 (a)複数の画素がマトリクス状に形成されたパネル
(301)に映像信号を入力するに際し、前記パネル内
の画素を構成する複数のドット(302)をマトリクス
状にした部分的な区画それぞれに対して、このそれぞれ
の区画のドットに印加するドットデータに所定のディザ
係数を加算して前記映像信号の階調を補正するマトリク
ス型表示装置の映像信号処理回路において、前記映像信
号のドットデータの階調が、予め設定した零近傍の値以
下で、少なくとも2ドットの予め設定したドット数以上
連続したことを検出する検出手段(16)を備え、前記
検出手段によって、前記予め設定したドット数以上、前
記予め設定した零近傍の値以下で連続したことが検出さ
れたら、その零近傍の値以下で連続した範囲のドットそ
れぞれのドットデータに加算するディザ係数を全て零と
することを特徴とするマトリクス型表示装置の映像信号
処理回路。 (b)複数の画素がマトリクス状に形成されたパネル
(301)に映像信号を入力するに際し、前記パネル内
の画素を構成する複数のドット(302)をマトリクス
状にした部分的な区画それぞれに対して、このそれぞれ
の区画のドットに印加するドットデータに所定のディザ
係数を加算して前記映像信号の階調を補正するマトリク
ス型表示装置の映像信号処理回路において、前記それぞ
れの区画内で、全てのドットデータの階調が、予め設定
した零近傍の値以下であることを検出する検出手段(1
7)を備え、前記検出手段によって、前記区画内の全て
のドットデータの階調が前記予め設定した零近傍の値以
下であることが検出されたら、前記区画内のそれぞれの
ドットデータに加算するディザ係数を全て零とすること
を特徴とするマトリクス型表示装置の映像信号処理回
路。 (c)複数の画素がマトリクス状に形成されたパネル
(301)に映像信号を入力するに際し、前記パネル内
の画素を構成する複数のドット(302)をマトリクス
状にした部分的な区画それぞれに対して、このそれぞれ
の区画のドットに印加するドットデータに所定のディザ
係数を加算して前記映像信号の階調を補正するマトリク
ス型表示装置の映像信号処理回路において、前記それぞ
れの区画内で、全てのドットデータの階調が、予め設定
した零近傍の値以下であるか否かを検出すると共に、全
てのドットデータの階調が前記予め設定した零近傍の値
以下であることが検出された区画が予め設定した区画数
以上連続したことを検出する検出手段(19)を備え、
前記検出手段によって、全てのドットデータの階調が前
記予め設定した零近傍の値以下であることが検出された
区画が前記予め設定した区画数以上連続したことが検出
されたら、その連続した区画数それぞれの区画内のドッ
トデータに加算するディザ係数を全て零とすることを特
徴とするマトリクス型表示装置の映像信号処理回路。 (d)複数の画素がマトリクス状に形成されたパネルに
映像信号を入力するに際し、前記パネル内の画素を構成
する複数のドットをマトリクス状にした部分的な区画そ
れぞれに対して、このそれぞれの区画のドットに印加す
るドットデータに所定のディザ係数を加算して前記映像
信号の階調を補正するマトリクス型表示装置の映像信号
処理方法において、前記映像信号の個々のドットデータ
の階調を検出する第1の検出ステップと、前記映像信号
のドットデータの階調が、予め設定した零近傍の値以下
で、少なくとも2ドットの予め設定したドット数以上連
続したことを検出する第2の検出ステップと、前記第2
の検出ステップによって、前記予め設定したドット数以
上、前記予め設定した零近傍の値以下で連続したことが
検出されたら、その零近傍の値以下で連続した範囲のド
ットそれぞれのドットデータに加算する前記所定のディ
ザ係数を全て零に置き換える置き換えステップとを含む
ことを特徴とするマトリクス型表示装置の映像信号処理
方法。 (e)複数の画素がマトリクス状に形成されたパネルに
映像信号を入力するに際し、前記パネル内の画素を構成
する複数のドットをマトリクス状にした部分的な区画そ
れぞれに対して、このそれぞれの区画のドットに印加す
るドットデータに所定のディザ係数を加算して前記映像
信号の階調を補正するマトリクス型表示装置の映像信号
処理方法において、前記映像信号の個々のドットデータ
の階調を検出する第1の検出ステップと、前記それぞれ
の区画内で、全てのドットデータの階調が、予め設定し
た零近傍の値以下であることを検出する第2の検出ステ
ップと、前記第2の検出ステップによって、前記区画内
の全てのドットデータの階調が前記予め設定した零近傍
の値以下であることが検出されたら、前記区画内のそれ
ぞれのドットデータに加算する前記所定のディザ係数を
全て零に置き換える置き換えステップとを含むことを特
徴とするマトリクス型表示装置の映像信号処理方法。 (f)複数の画素がマトリクス状に形成されたパネルに
映像信号を入力するに際し、前記パネル内の画素を構成
する複数のドットをマトリクス状にした部分的な区画そ
れぞれに対して、このそれぞれの区画のドットに印加す
るドットデータに所定のディザ係数を加算して前記映像
信号の階調を補正するマトリクス型表示装置の映像信号
処理方法において、前記映像信号の個々のドットデータ
の階調を検出する第1の検出ステップと、前記それぞれ
の区画内で、全てのドットデータの階調が、予め設定し
た零近傍の値以下であるか否かを検出すると共に、全て
のドットデータの階調が前記予め設定した零近傍の値以
下であることが検出された区画が予め設定した区画数以
上連続したことを検出する第2の検出ステップと、前記
第2の検出ステップによって、全てのドットデータの階
調が前記予め設定した零近傍の値以下であることが検出
された区画が前記予め設定した区画数以上連続したこと
が検出されたら、その連続した区画数それぞれの区画内
のドットデータに加算する前記所定のディザ係数を全て
零に置き換える置き換えステップとを含むことを特徴と
するマトリクス型表示装置の映像信号処理方法。
【0030】
【発明の実施の形態】以下、本発明のマトリクス型表示
装置の映像信号処理回路及び方法について、添付図面を
参照して説明する。図1は本発明のマトリクス型表示装
置の映像信号処理回路の第1実施例を示すブロック図、
図2は図1中の零近傍データ連続検出回路16の動作を
説明するための図、図3は本発明のマトリクス型表示装
置の映像信号処理回路の第2実施例を示すブロック図、
図4は図3中の区画内零近傍検出回路17の動作を説明
するための図、図5は本発明のマトリクス型表示装置の
映像信号処理回路の第3実施例を示すブロック図、図6
は図5中の領域内零近傍検出回路19の動作を説明する
ための図である。
【0031】ディザ法を用いて多階調化処理を行う映像
信号処理回路と逆ガンマ補正回路とを備えたマトリクス
型表示装置の全体構成は、図7で説明した通りである。
図7はマトリクス型表示装置の全体構成の一例を示した
ものであり、この構成に限定されるものではない。映像
信号処理回路100によるディザ法を用いた信号処理と
逆ガンマ補正回路200による逆ガンマ補正処理は、図
7の順でなくてもよく、また、同一ブロックにて同時に
行うような構成であってもよい。なお、図1,図3,図
5に示す本発明の映像信号処理回路と図9に示す映像信
号処理回路とを区別するため、本発明の映像信号処理回
路を101,102,103と称することとする。
【0032】なお、本発明において、図1,図3,図5
で用いるディザパターンの例は、従来例で説明した図1
0と同様である。また、図1,図3,図5中の階調別デ
ィザ係数発生回路15で階調群毎に設定するディザパタ
ーン内の個々のディザ係数の一例は、従来例で説明した
図11と同様である。そして、最終的に原信号に加算す
る2×2ドットのディザパターンにおける個々のディザ
係数の決定方法の一例は、従来例で説明した図10と同
様である。従って、図10〜図12に関する説明は適宜
省略する。
【0033】本発明が従来例と大きく異なるのは、上記
の図10〜図12に関する基本的動作は同じであるが、
有効画面内外にかかわらず、入力映像信号の階調とし
て、零または零近傍の値が行方向に連続している場合に
は、または、ディザパターンのマトリクスを構成する区
画内や複数の区画よりなる領域内の全てを零または零近
傍の値が占めるような場合には、黒の再現性を高める機
能が追加されている点である。以下、本発明の特徴であ
る、黒の再現性を高める具体的構成の各実施例について
詳細に説明する。
【0034】<第1実施例>本発明の映像信号処理回路
101は、図1に示すように構成される。図1におい
て、ディザマトリクスパターン発生器11は、一例とし
て、n×nドットのマトリクスからなるディザマトリク
スパターン(以下、ディザパターン)を複数種類(ここ
では、m種類)発生する。なお、ここでは、mが3以上
の如く図示しているが、m=2、即ち、2種類のディザ
パターンを発生するものであってもよい。ディザマトリ
クスパターン発生器11は、ROMで構成してもよく、
あるいは、ソフトウェアによって構成することもでき
る。
【0035】ここで、ディザマトリクスパターン発生器
11は、ディザ係数パターンそのもの、即ち、ディザパ
ターン内の個々のディザ係数を発生するのではなく、デ
ィザパターンの位置情報のみを発生している。さらに詳
細には、ディザマトリクスパターン発生器11は、図8
におけるパネル301のドット302における1つの区
画(マトリクス)に対して、いかなる位置関係でディザ
係数を対応させるかを表すパターンを発生するものであ
る。従って、このディザマトリクスパターン発生器11
の出力段の時点では、まだ、ディザパターン内の個々の
ディザ係数は決定されていない。
【0036】セレクタ12は、ディザマトリクスパター
ン発生器11からのm種類のディザパターンの1つを選
択し、階調別ディザ係数発生回路15に入力する。階調
別ディザ係数発生回路15,零近傍データ連続検出回路
16と加算器13には、例えばデジタル変換された映像
信号が入力される。
【0037】零近傍データ連続検出回路16は、入力さ
れた映像信号(ドットデータそれぞれ)の階調を検出
し、有効画面内外にかかわらず、入力映像信号の階調と
して、2ドット以上の予め設定したドット数だけ、零ま
たは予め設定している零近傍の値が連続しているかどう
かを検出し、検出結果を階調別ディザ係数発生回路15
に入力する。第1実施例において、零近傍データ連続検
出回路16は、1つの行において、ドットデータの階調
が、少なくとも2ドットの予め設定したドット数以上、
予め設定した零近傍の値以下で連続したことを検出(判
定)するものであり、この判定方法については、後述す
る。
【0038】階調別ディザ係数発生回路15は、入力さ
れた映像信号の階調を検出し、予め設定した階調以下の
映像信号についてさらに複数の階調群に分け、その階調
群毎で共通に、ディザパターン内の個々のディザ係数を
設定する。なお、複数の階調群としたが1つの階調群で
あってもよい。このとき、予め設定した階調以上では、
ディザパターン内の個々のディザ係数を全て0として設
定する。また、零近傍データ連続検出回路16におい
て、予め設定した零近傍以下の値が連続していると判定
された場合にも、ディザパターン内の個々のディザ係数
を全て零に置き換える。
【0039】そして、階調別ディザ係数発生回路15
は、セレクタ12によって選択されたディザパターン
と、入力された映像信号の階調群とに対応して、ディザ
パターン内の個々のディザ係数を決定する。階調別ディ
ザ係数発生回路15が発生したディザ係数は加算器13
に入力される。加算器13は、入力された映像信号と階
調別ディザ係数発生回路15が発生したディザ係数とを
加算し、リミッタ14に入力する。リミッタ14は、加
算器13の出力における原信号のビット数による値を超
えた分(いわゆるアンダーフロー)を制限して出力す
る。なお、マトリクス型表示装置の階調能力に応じて、
加算器13の出力のビット(下位ビット)を制限して出
力してもよい。
【0040】次に、零近傍データ連続検出回路16にお
いて、零または予め設定している零近傍の値が連続して
いるかどうかを判定する方法について図2を用いて説明
する。図2(A)〜(D)における6個のデータは、図
8におけるパネル301の第1行,第1〜6列の入力映
像信号における個々のドットの階調を示した一例であ
る。ここでは、簡略化のため、R,G,Bのうちのどれ
か1つの色のドットを例にして図示している。従って、
実際には、R,G,B信号で3系統必要である。また、
本発明の零近傍データ連続検出回路16における動作
は、図2における一例に限らず、パネル301内の他の
位置や有効画面外においても全く同様である。
【0041】図2(A)は、零近傍データ連続検出回路
16により、入力映像信号の階調として、第1行1列は
2、第1行2列は3、第1行3列は5、第1行4列は
4、第1行5列は5、第1行6列は6と検出された例で
ある。図2(B)は、零近傍データ連続検出回路16に
より、入力映像信号の階調として、第1行1列は0、第
1行2列は6、第1行3列は0、第1行4列は5、第1
行5列は0、第1行6列は4と検出された例である。図
2(C)は、零近傍データ連続検出回路16により、入
力映像信号の階調として、第1行1列は0、第1行2列
は2、第1行3列は0、第1行4列は0、第1行5列は
1、第1行6列は0と検出された例である。図2(D)
は、零近傍データ連続検出回路16により、入力映像信
号の階調として、第1行1列から第1行6列まで全て0
と検出された例である。
【0042】図2の一例では、零近傍データ連続検出回
路16において、予め設定するドット数を3ドット、予
め設定する零近傍の値を2、即ち、入力映像信号の階調
が2以下の値が3ドット以上連続しているかどうかを判
定する一例を示している。
【0043】図2(A)では、第1行2列以降、入力映
像信号の階調が3以上の値として検出されているため、
零近傍データ連続検出回路16における零近傍値連続デ
ータ判定結果は、0(連続していない)と判定される。
図2(B)では、入力映像信号の階調が2以下の値(第
1行1列の0等)があるものの、入力映像信号の階調が
3以上の値と交互に検出されているため、零近傍データ
連続検出回路16における零近傍値連続データ判定結果
は、0(連続していない)と判定される。
【0044】図2(C)では、第1行2列と第1行5列
における入力映像信号の階調が0以外の値として検出さ
れているものの、他のドットの階調が0と検出されてい
るため、第1行1列から第1行6列まで全て階調2以下
の値が連続していることになり、零近傍データ連続検出
回路16における零近傍値連続データ判定結果は、1
(連続している)と判定される。図2(D)では、第1
行1列から第1行6列まで全て階調0と検出されている
ため、零近傍データ連続検出回路16における零近傍値
連続データ判定結果は、1(連続している)と判定され
る。
【0045】以上の判定結果により、零近傍データ連続
検出回路16において、零近傍値連続データ判定結果が
0と判定された場合には、階調別ディザ係数発生回路1
5において、各ドット毎に、階調群に対応するディザパ
ターン内の個々のディザ係数が図10〜図12で説明し
たように設定される。また、零近傍データ連続検出回路
16において、零近傍値連続データ判定結果が1と判定
されている間は、階調別ディザ係数発生回路15におい
て、ディザパターン内の個々のディザ係数を全て零に置
き換える。
【0046】即ち、零近傍データ連続検出回路16によ
って、予め設定したドット数以上、予め設定した零近傍
の値以下で連続したことが検出されたら、その零近傍の
値以下で連続した範囲のドットそれぞれのドットデータ
に加算するディザ係数が、図11(A)に示すディザ係
数の値ではなく、全て零とされる。
【0047】<第2実施例>次に、図3に示す第2実施
例について説明する。なお、図3において、図1と同一
部分には同一符号を付し、その説明を適宜省略する。図
3に示す映像信号処理回路102は、零近傍データ連続
検出回路16の代わりに区画内零近傍検出回路17を設
け、新たにラインメモリ18を設けたものである。第1
実施例の零近傍データ連続検出回路16は、1つの行に
おいて、零近傍の値の複数ドットに渡る連続性を判定す
るものであるが、第2実施例の区画内零近傍検出回路1
7は、複数の行にまたがる複数ドットより構成される区
画内における零または零近傍の値の存在を判定するもの
である。
【0048】図3において、区画内零近傍検出回路17
とラインメモリ18には、例えばデジタル変換された映
像信号が入力される。ラインメモリ18は、入力映像信
号を1ライン分遅延して区画内零近傍検出回路17に入
力する。区画内零近傍検出回路17は、入力映像信号
(ドットデータそれぞれ)の階調と、ラインメモリ18
の出力(ドットデータそれぞれ)の階調を検出する。図
3は、n=2、即ち、2×2ドットのディザパターンを
加算する例を示しており、区画内零近傍検出回路17で
判別する区画も、パネル301のドット302における
2×2ドットを1つの区画とする。
【0049】なお、n=3以上のディザパターンの場合
には、n−1個のラインメモリを用いて、入力映像信号
と各ラインメモリの出力を区画内零近傍検出回路17に
入力し、n×nドットの区画データにおける個々の階調
を検出することにより、図3と同様な構成で実現でき
る。
【0050】区画内零近傍検出回路17は、2×2ドッ
トの区画内における個々のデータの階調が零または予め
設定している零近傍の値が列方向及び行方向に連続して
いるかどうかを判定し、連続していない場合は0を、連
続している場合は1を判定結果として階調別ディザ係数
発生回路15に入力する。この判定方法については、後
述する。
【0051】階調別ディザ係数発生回路15は、区画内
零近傍検出回路17における判定結果が0の場合には、
区画内零近傍検出回路17より入力された映像信号の階
調を検出し、予め設定した階調以下の映像信号について
さらに複数の階調群に分け、その階調群毎で共通に、デ
ィザパターン内の個々のディザ係数を設定する。なお、
複数の階調群としたが1つの階調群であってもよい。こ
のとき、予め設定した階調以上では、ディザパターン内
の個々のディザ係数を全て0として設定する。また、区
画内零近傍検出回路17における判定結果が1の場合に
も、ディザパターン内の個々のディザ係数を全て零に置
き換える。
【0052】そして、階調別ディザ係数発生回路15
は、セレクタ12によって選択されたディザパターン
と、区画内零近傍検出回路17より入力された映像信号
の階調群とに対応して、ディザパターン内の個々のディ
ザ係数を決定する。階調別ディザ係数発生回路15が発
生したディザ係数は加算器13に入力される。加算器1
3は、入力された映像信号と階調別ディザ係数発生回路
15が発生したディザ係数とを加算し、リミッタ14に
入力する。リミッタ14は、加算器13の出力における
原信号のビット数による値を超えた分(いわゆるアンダ
ーフロー)を制限して出力する。なお、マトリクス型表
示装置の階調能力に応じて、加算器13の出力のビット
(下位ビット)を制限して出力してもよい。
【0053】次に、区画内零近傍検出回路17におい
て、零または予め設定している零近傍の値が連続してい
るかどうかを判定する方法について図4を用いて説明す
る。図4(A)〜(D)における各区画内の4個のデー
タは、図8におけるパネル301の第1〜2行,第1〜
2列の入力映像信号における個々のドットの階調を示し
た一例である。ここでは、簡略化のため、R,G,Bの
うちのどれか1つの色のドットを例にして図示してい
る。従って、実際には、R,G,B信号で3系統必要で
ある。また、本発明の区画内零近傍検出回路17におけ
る動作は、図4における一例に限らず、パネル301内
の他の位置や有効画面外においても全く同様である。
【0054】図4(A)は、区画内零近傍検出回路17
により、入力映像信号の階調として、第1行1列は3、
第1行2列は5、第2行1列は2、第2行2列は4と検
出された例である。図4(B)は、区画内零近傍検出回
路17により、入力映像信号の階調として、第1行1列
は0、第1行2列は5、第2行1列は0、第2行2列は
0と検出された例である。図4(C)は、区画内零近傍
検出回路17により、入力映像信号の階調として、第1
行1列は0、第1行2列は0、第2行1列は1、第2行
2列は0と検出された例である。図4(D)は、区画内
零近傍検出回路17により、入力映像信号の階調とし
て、第1〜2行,第1〜2列の区画内の各ドットデータ
が全て0と検出された例である。
【0055】図4の一例では、区画内零近傍検出回路1
7において、予め設定する零近傍の値を2、即ち、入力
映像信号の階調が2以下の値が区画内全てにおいて連続
しているかどうかを判定する一例を示している。
【0056】図4(A)では、区画内の3個の入力映像
信号の階調が3以上の値として検出されているため、区
画内零近傍検出回路17における区画内零近傍値連続デ
ータ判定結果は、0(連続していない)と判定される。
図4(B)では、入力映像信号の階調が2以下の値(第
1行1列の0等)があるものの、第1行2列において、
入力映像信号の階調が3以上の値が検出されているた
め、区画内零近傍検出回路17における区画内零近傍値
連続データ判定結果は、0(連続していない)と判定さ
れる。
【0057】図4(C)では、第2行1列における入力
映像信号の階調が0以外の値として検出されているもの
の、他のドットの階調が0と検出されているため、区画
内のドットの階調が全て2以下の値として連続している
ことになり、区画内零近傍検出回路17における区画内
零近傍値連続データ判定結果は、1(連続している)と
判定される。図4(D)では、第1〜2行,第1〜2列
の区画内の各ドットデータが全て0と検出されているた
め、区画内零近傍検出回路17における区画内零近傍値
連続データ判定結果は、1(連続している)と判定され
る。
【0058】<第3実施例>図5に示す第3実施例は、
第2実施例を発展させたものであり、それぞれの区画内
で、全てのドットデータの階調が、予め設定した零近傍
の値以下であるか否かを検出すると共に、全てのドット
データの階調が予め設定した零近傍の値以下であること
が検出された区画が予め設定した区画数以上連続したか
どうかを検出(判定)するものである。第3実施例にお
いて、第1,第2実施例と同一部分の説明は適宜省略す
る。
【0059】図5に示す映像信号処理回路103は、図
3の区画内零近傍検出回路17の代わりに、2×2ドッ
トの水平方向に隣接する3区画内におけるそれぞれのデ
ータの階調が零または予め設定している零近傍の値とし
て連続しているかどうかを判定する領域内零近傍検出回
路19を設けたものである。
【0060】図6は、領域内零近傍検出回路19におい
て、予め設定する零近傍の値を2、即ち、入力映像信号
の階調として2以下の値が区画内全てにおいて連続して
いるかどうかを判定し、さらに、水平方向に隣接する3
区画以上において、3区画内全てのドットの階調が2以
下の値として連続しているかどうかを判定する一例を示
している。領域内零近傍検出回路19は、隣接区画間零
近傍値連続判定結果として、連続していない場合は0
を、連続している場合は1を判定結果として階調別ディ
ザ係数発生回路15に入力する。
【0061】階調別ディザ係数発生回路15は、判定結
果が1の場合、即ち、全てのドットデータの階調が予め
設定した零近傍の値以下であることが検出された区画
が、予め設定した区画数以上連続したことが検出された
ら、その連続した区画数それぞれの区画内のドットデー
タに加算するディザ係数を全て零に置き換える。
【0062】図6(A)は、領域内零近傍検出回路19
により、入力映像信号の階調として、第1〜2行,第1
〜2列の区画内のa1,b1,c1,d1の値として
3,5,2,4と検出され、第1〜2行,第3〜4列の
区画内のa2,b2,c2,d2の値として6,4,
5,3と検出され、第1〜2行,第5〜6列の区画内の
a3,b3,c3,d3の値として3,2,4,1と検
出された例である。図5(B)は、領域内零近傍検出回
路19により、入力映像信号の階調として、第1〜2
行,第1〜2列の区画内のa1,b1,c1,d1の値
として0,0,0,0と検出され、第1〜2行,第3〜
4列の区画内のa2,b2,c2,d2の値として5,
4,4,5と検出され、第1〜2行,第5〜6列の区画
内のa3,b3,c3,d3の値として0,0,0,0
と検出された例である。
【0063】図6(C)は、領域内零近傍検出回路19
により、入力映像信号の階調として、第1〜2行,第1
〜2列の区画内のa1,b1,c1,d1の値として
0,0,1,0と検出され、第1〜2行,第3〜4列の
区画内のa2,b2,c2,d2の値として0,1,
0,0と検出され、第1〜2行,第5〜6列の区画内の
a3,b3,c3,d3の値として0,0,2,0と検
出された例である。図5(D)は、領域内零近傍検出回
路19により、入力映像信号の階調として、第1〜2
行,第1〜6列の3区画内の各ドットデータが全て0と
検出された例である。
【0064】図6(A)では、3区画共に、複数の入力
映像信号の階調が3以上の値として検出されているた
め、領域内零近傍検出回路19における隣接区画間零近
傍値連続判定結果は、0(連続していない)と判定され
る。図6(B)では、第1〜2行,第1〜2列の区画と
第1〜2行,第5〜6列の区画では、入力映像信号の階
調が全て零となっているが、第1〜2行,第3〜4列の
区画において、入力映像信号の階調が3以上として検出
されているため、領域内零近傍検出回路19における隣
接区画間零近傍値連続判定結果は、0(連続していな
い)と判定される。
【0065】図6(C)では、3区画共に、区画内の入
力映像信号の階調として0以外の値が含まれているもの
の全て2以下であり、他のドットの階調も0と検出され
ているため、各区画内のドットの階調が全て2以下の値
として連続しており、かつ、水平方向に隣接する3区画
全てのドットの階調が2以下の値として連続しているい
ることになり、領域内零近傍検出回路19における隣接
区画間零近傍値連続判定結果は、1(連続している)と
判定される。図6(D)では、第1〜2行,第1〜6列
の3区画内の各ドットデータが全て0と検出されている
ため、領域内零近傍検出回路19における隣接区画間零
近傍値連続判定結果は、1(連続している)と判定され
る。
【0066】以上説明した第1〜第3実施例において、
予め設定する零近傍の値、予め設定する連続ドット数や
連続区画数については、映像信号をPDP300に表示
した際の画質を見ながら、適切な設定値を適宜選択すれ
ばよい。図1,図3,図5のような回路構成にすること
により、例えば、アスペクト比16:9のPDPにアス
ペクト比4:3の映像を表示する場合では、両サイドの
マスクされた無信号部がディザに起因するノイズ混じり
のように見えてしまう現象を解消することができる。ま
た、マスクされた無信号部だけでなく、有効画面内にお
いても、黒近傍の値が連続する暗い画像の領域を含む場
面におけるノイズ感をなくすことができ、高画質な表示
が可能となる。
【0067】さらに、本発明においては、零近傍値のド
ットデータが連続しているときのみ、ディザ重畳を実質
的に停止してノイズ感をなくしているので、零近傍値よ
り上の微少な値が混在している場合には、ディザが適応
的に重畳され、階調の連続性を向上させることができる
ため、黒の再現性を高めることができると共に、全体的
に低輝度な画面における目立ちやすい疑似輪郭状の画質
妨害を効果的に低減することができる。
【0068】本実施例では、図7のマトリクス型表示装
置の全体構成の一例に基づいて説明したが、本発明は、
図7の構成に限定されるものではない。例えば、図1,
図3,図5に示す映像信号処理回路101,102,1
03が、逆ガンマ補正回路200の後段に構成されてい
ても同様の効果がある。零近傍データ連続検出回路1
6,区画内零近傍検出回路17,領域内零近傍検出回路
19において予め設定する零近傍の値を適切な値に設定
すればよい。
【0069】なお、本発明で言う“連続”とは、水平方
向の連続に限定されるものではなく、垂直方向の連続も
含むものである。垂直方向の連続性を検出する場合に
は、ラインメモリ等の回路構成を適宜変更すればよい。
【0070】
【発明の効果】以上詳細に説明したように、本発明のマ
トリクス型表示装置の映像信号処理回路及び方法は、映
像信号のドットデータの階調が、予め設定した零近傍の
値以下で、予め設定したドット数以上連続したことが検
出されたら、その零近傍の値以下で連続した範囲のドッ
トそれぞれのドットデータに加算するディザ係数を全て
零としたり、区画内の全てのドットデータの階調が前記
予め設定した零近傍の値以下であることが検出された
ら、区画内のそれぞれのドットデータに加算するディザ
係数を全て零としたり、全てのドットデータの階調が予
め設定した零近傍の値以下であることが検出された区画
が予め設定した区画数以上連続したことが検出された
ら、その連続した区画数それぞれの区画内のドットデー
タに加算するディザ係数を全て零とするようにした。こ
れにより、階調特性を適応的に滑らかにして階調の連続
性を向上させ、全体的に低輝度な画面における目立ちや
すい疑似輪郭状の画質妨害を効果的に低減することがで
きると共に、映像信号の階調として零または零近傍の値
が連続している場合であっても、ノイズ感や黒浮きをな
くすことができ、黒の再現性を高めることができる。
【図面の簡単な説明】
【図1】本発明の第1実施例を示すブロック図である。
【図2】図1中の零近傍データ連続検出回路16の動作
を説明するための図である。
【図3】本発明の第2実施例を示すブロック図である。
【図4】図3中の区画内零近傍検出回路17の動作を説
明するための図である。
【図5】本発明の第3実施例を示すブロック図である。
【図6】図5中の領域内零近傍検出回路19の動作を説
明するための図である。
【図7】マトリクス型表示装置の全体構成の一例を示す
ブロック図である。
【図8】マトリクス型表示装置における画素とディザ係
数との対応を説明するための図である。
【図9】従来例を示すブロック図である。
【図10】従来用いていたディザパターンの一例を示す
図である。
【図11】図10に示すディザパターンを2周期単位で
規則的に巡回させて切り換えて用いる場合の一例を示す
図である。
【図12】従来例による最終的に加算するディザパター
ンの決定方法を説明するための図である。
【符号の説明】
11 ディザマトリクスパターン発生器 12 セレクタ 13 加算器 14 リミッタ 15 階調別ディザ係数発生回路 16 零近傍データ連続検出回路 17 区画内零近傍検出回路 18 ラインメモリ 19 領域内零近傍検出回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H04N 1/407 H04N 1/40 C 5/66 101E Fターム(参考) 5B057 AA20 CA01 CA08 CA12 CA16 CB01 CB08 CB12 CB16 CC01 CE11 CH01 DA16 DB02 DB06 DB09 DC22 5C058 AA06 AA11 AA12 BA07 BB12 5C077 LL19 MP01 MP08 NN02 NN15 NP01 PP15 PP45 PQ12 TT10 5C080 AA05 AA06 AA10 BB05 DD05 EE17 EE29 GG07 GG08 JJ02 JJ05

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】複数の画素がマトリクス状に形成されたパ
    ネルに映像信号を入力するに際し、前記パネル内の画素
    を構成する複数のドットをマトリクス状にした部分的な
    区画それぞれに対して、このそれぞれの区画のドットに
    印加するドットデータに所定のディザ係数を加算して前
    記映像信号の階調を補正するマトリクス型表示装置の映
    像信号処理回路において、 前記映像信号のドットデータの階調が、予め設定した零
    近傍の値以下で、少なくとも2ドットの予め設定したド
    ット数以上連続したことを検出する検出手段を備え、 前記検出手段によって、前記映像信号のドットデータの
    階調が、前記予め設定した零近傍の値以下で、前記予め
    設定したドット数以上連続したことが検出されたら、そ
    の零近傍の値以下で連続した範囲のドットそれぞれのド
    ットデータに加算するディザ係数を全て零とすることを
    特徴とするマトリクス型表示装置の映像信号処理回路。
  2. 【請求項2】複数の画素がマトリクス状に形成されたパ
    ネルに映像信号を入力するに際し、前記パネル内の画素
    を構成する複数のドットをマトリクス状にした部分的な
    区画それぞれに対して、このそれぞれの区画のドットに
    印加するドットデータに所定のディザ係数を加算して前
    記映像信号の階調を補正するマトリクス型表示装置の映
    像信号処理回路において、 前記それぞれの区画内で、全てのドットデータの階調
    が、予め設定した零近傍の値以下であることを検出する
    検出手段を備え、 前記検出手段によって、前記区画内の全てのドットデー
    タの階調が前記予め設定した零近傍の値以下であること
    が検出されたら、前記区画内のそれぞれのドットデータ
    に加算するディザ係数を全て零とすることを特徴とする
    マトリクス型表示装置の映像信号処理回路。
  3. 【請求項3】複数の画素がマトリクス状に形成されたパ
    ネルに映像信号を入力するに際し、前記パネル内の画素
    を構成する複数のドットをマトリクス状にした部分的な
    区画それぞれに対して、このそれぞれの区画のドットに
    印加するドットデータに所定のディザ係数を加算して前
    記映像信号の階調を補正するマトリクス型表示装置の映
    像信号処理回路において、 前記それぞれの区画内で、全てのドットデータの階調
    が、予め設定した零近傍の値以下であるか否かを検出す
    ると共に、全てのドットデータの階調が前記予め設定し
    た零近傍の値以下であることが検出された区画が予め設
    定した区画数以上連続したことを検出する検出手段を備
    え、 前記検出手段によって、全てのドットデータの階調が前
    記予め設定した零近傍の値以下であることが検出された
    区画が前記予め設定した区画数以上連続したことが検出
    されたら、その連続した区画数それぞれの区画内のドッ
    トデータに加算するディザ係数を全て零とすることを特
    徴とするマトリクス型表示装置の映像信号処理回路。
  4. 【請求項4】複数の画素がマトリクス状に形成されたパ
    ネルに映像信号を入力するに際し、前記パネル内の画素
    を構成する複数のドットをマトリクス状にした部分的な
    区画それぞれに対して、このそれぞれの区画のドットに
    印加するドットデータに所定のディザ係数を加算して前
    記映像信号の階調を補正するマトリクス型表示装置の映
    像信号処理方法において、 前記映像信号の個々のドットデータの階調を検出する第
    1の検出ステップと、 前記映像信号のドットデータの階調が、予め設定した零
    近傍の値以下で、少なくとも2ドットの予め設定したド
    ット数以上連続したことを検出する第2の検出ステップ
    と、 前記第2の検出ステップによって、前記予め設定したド
    ット数以上、前記予め設定した零近傍の値以下で連続し
    たことが検出されたら、その零近傍の値以下で連続した
    範囲のドットそれぞれのドットデータに加算する前記所
    定のディザ係数を全て零に置き換える置き換えステップ
    とを含むことを特徴とするマトリクス型表示装置の映像
    信号処理方法。
  5. 【請求項5】複数の画素がマトリクス状に形成されたパ
    ネルに映像信号を入力するに際し、前記パネル内の画素
    を構成する複数のドットをマトリクス状にした部分的な
    区画それぞれに対して、このそれぞれの区画のドットに
    印加するドットデータに所定のディザ係数を加算して前
    記映像信号の階調を補正するマトリクス型表示装置の映
    像信号処理方法において、 前記映像信号の個々のドットデータの階調を検出する第
    1の検出ステップと、 前記それぞれの区画内で、全てのドットデータの階調
    が、予め設定した零近傍の値以下であることを検出する
    第2の検出ステップと、 前記第2の検出ステップによって、前記区画内の全ての
    ドットデータの階調が前記予め設定した零近傍の値以下
    であることが検出されたら、前記区画内のそれぞれのド
    ットデータに加算する前記所定のディザ係数を全て零に
    置き換える置き換えステップとを含むことを特徴とする
    マトリクス型表示装置の映像信号処理方法。
  6. 【請求項6】複数の画素がマトリクス状に形成されたパ
    ネルに映像信号を入力するに際し、前記パネル内の画素
    を構成する複数のドットをマトリクス状にした部分的な
    区画それぞれに対して、このそれぞれの区画のドットに
    印加するドットデータに所定のディザ係数を加算して前
    記映像信号の階調を補正するマトリクス型表示装置の映
    像信号処理方法において、 前記映像信号の個々のドットデータの階調を検出する第
    1の検出ステップと、 前記それぞれの区画内で、全てのドットデータの階調
    が、予め設定した零近傍の値以下であるか否かを検出す
    ると共に、全てのドットデータの階調が前記予め設定し
    た零近傍の値以下であることが検出された区画が予め設
    定した区画数以上連続したことを検出する第2の検出ス
    テップと、 前記第2の検出ステップによって、全てのドットデータ
    の階調が前記予め設定した零近傍の値以下であることが
    検出された区画が前記予め設定した区画数以上連続した
    ことが検出されたら、その連続した区画数それぞれの区
    画内のドットデータに加算する前記所定のディザ係数を
    全て零に置き換える置き換えステップとを含むことを特
    徴とするマトリクス型表示装置の映像信号処理方法。
JP2001120728A 2001-04-19 2001-04-19 マトリクス型表示装置の映像信号処理回路及び方法 Expired - Fee Related JP3625192B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001120728A JP3625192B2 (ja) 2001-04-19 2001-04-19 マトリクス型表示装置の映像信号処理回路及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001120728A JP3625192B2 (ja) 2001-04-19 2001-04-19 マトリクス型表示装置の映像信号処理回路及び方法

Publications (2)

Publication Number Publication Date
JP2002311882A true JP2002311882A (ja) 2002-10-25
JP3625192B2 JP3625192B2 (ja) 2005-03-02

Family

ID=18970722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001120728A Expired - Fee Related JP3625192B2 (ja) 2001-04-19 2001-04-19 マトリクス型表示装置の映像信号処理回路及び方法

Country Status (1)

Country Link
JP (1) JP3625192B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004341356A (ja) * 2003-05-16 2004-12-02 Nec Plasma Display Corp 信号処理方法、画像表示方法、及び画像表示装置
JP2005148323A (ja) * 2003-11-13 2005-06-09 Pioneer Plasma Display Corp 画像信号処理回路、表示装置、画像信号処理方法及び表示方法
KR100612515B1 (ko) 2005-03-14 2006-08-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 화상처리 장치 및 화상처리방법
WO2012017648A1 (ja) * 2010-08-04 2012-02-09 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004341356A (ja) * 2003-05-16 2004-12-02 Nec Plasma Display Corp 信号処理方法、画像表示方法、及び画像表示装置
JP2005148323A (ja) * 2003-11-13 2005-06-09 Pioneer Plasma Display Corp 画像信号処理回路、表示装置、画像信号処理方法及び表示方法
KR100612515B1 (ko) 2005-03-14 2006-08-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 화상처리 장치 및 화상처리방법
WO2012017648A1 (ja) * 2010-08-04 2012-02-09 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Also Published As

Publication number Publication date
JP3625192B2 (ja) 2005-03-02

Similar Documents

Publication Publication Date Title
JP3365630B2 (ja) ディスプレイ駆動方法及び装置
US7483084B2 (en) Image display apparatus and image display method
US7256755B2 (en) Display apparatus and display driving method for effectively eliminating the occurrence of a moving image false contour
JPH1185101A (ja) ディスプレイ駆動装置の画像処理回路
JP2000188702A (ja) マトリクス型表示装置の映像信号処理回路
JP4201338B2 (ja) 画像処理装置、画像処理方法、画像表示装置、携帯用情報機器、制御プログラムおよび可読記録媒体
US7209152B2 (en) Signal processor for multiple gradations
JP3473454B2 (ja) マトリクス型表示装置の映像信号処理回路及び映像信号処理方法
JP3785922B2 (ja) 表示装置の誤差拡散処理方法
JP4182470B2 (ja) 映像表示装置及びこれに用いる映像信号処理方法
JP3460601B2 (ja) マトリクス型表示装置の映像信号処理回路及び映像信号処理方法
JP2002311882A (ja) マトリクス型表示装置の映像信号処理回路及び方法
JP4172331B2 (ja) 表示装置の誤差拡散処理方法
JP3912079B2 (ja) 表示装置の誤差拡散処理回路及び方法
KR20050116074A (ko) 디스플레이장치 및 그 제어방법
JP2002156942A (ja) 画像表示装置
JP3690860B2 (ja) 画像処理装置
JP4069103B2 (ja) 画像表示装置およびその駆動方法
JP4759209B2 (ja) 画像表示装置
JP3331971B2 (ja) 映像データ処理方法および装置
JP3593799B2 (ja) 複数画面表示装置の誤差拡散回路
JP3994401B2 (ja) 表示装置の誤差拡散処理方法
JP3906867B2 (ja) 表示装置の誤差拡散処理方法及び誤差拡散処理装置
JP4052142B2 (ja) 画像表示装置
JP2003114643A (ja) プラズマディスプレイパネルの階調表示方法及びその装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111210

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees