JP3473454B2 - マトリクス型表示装置の映像信号処理回路及び映像信号処理方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力映像信号に逆
ガンマ補正処理を施してリニアな階調に戻して画像表示
するマトリクス型表示装置に用いられる映像信号処理回
路及び映像信号処理方法に係り、特に、プラズマディス
プレイパネル表示装置（ＰＤＰ），フィールドエミッシ
ョンディスプレイ装置（ＦＥＤ），デジタルマイクロミ
ラーデバイス（ＤＭＤ），エレクトロルミネッセンスデ
ィスプレイ（ＥＬ）等のように、デジタル的に限られた
中間階調を表現する際の階調特性を向上させることがで
きるマトリクス型表示装置の映像信号処理回路及びその
処理方法に関する。

【０００２】

【従来の技術】映像信号を表示するマトリクス型表示装
置の内、例えば、１フィールドを複数のサブフィールド
に分割して階調表示するＰＤＰや、ＰＷＭ変調によって
階調表示を行うＥＬやＦＥＤ等の表示装置においては、
駆動方法によってはデジタル的に制限された階調数でし
か映像を表現することができない。また、ガンマ特性が
かけられた映像信号に対し、逆ガンマ補正処理を施して
リニアな階調に戻すことが必要である。

【０００３】そこで、マトリクス型表示装置では、デジ
タル的に制限された階調数で映像を表示する際、逆ガン
マ補正処理を施してリニアな階調に戻す際に損なわれる
階調の直線性を滑らかにするために、一例としてディザ
法を用いて多階調化処理を行っている。

【０００４】ディザ法による多階調化処理は、隣接する
複数個の画素（ドット）を１組としてディザマトリクス
を構成し、損なわれた階調分の中間階調をこのディザマ
トリクス内の個々のディザ係数で表現するのが一般的な
処理方法である。例えば、表示装置が６ビットの階調能
力しかなく、８ビットのドットデータの上位６ビットに
より階調表示する場合は、隣接する２×２ドットのディ
ザマトリクスを構成し、そのディザマトリクス内で不足
した２ビット分のノイズパターンを重畳することによっ
て、視覚的な積分効果を利用して８ビット相当の階調表
示を行う。

【０００５】図９は、ディザ法を用いて多階調化処理を
行う映像信号処理回路と逆ガンマ補正回路とを備えたマ
トリクス型表示装置の全体構成の一例を示している。こ
こでは、マトリクス型表示装置の一例としてＰＤＰとし
ている。図９において、映像信号は映像信号処理回路１
００に入力され、後に詳述するディザ法によって多階調
化が図られ、逆ガンマ補正回路２００に入力される。逆
ガンマ補正回路２００は、入力された映像信号に逆ガン
マ補正を施し、ＰＤＰ３００に入力する。なお、映像信
号は、Ｒ，Ｇ，Ｂ信号である。従って、実際には、映像
信号処理回路１００と逆ガンマ補正回路２００は、Ｒ，
Ｇ，Ｂ信号で３系統必要である。

【０００６】ここで、図１０を用いて、映像信号処理回
路１００の一般的構成について説明する。図１０におい
て、ディザマトリクス係数発生器１は、ｎ×ｎドットの
マトリクスであるディザ係数パターン（以下、ディザパ
ターン）を複数種類（ここでは、ｍ種類）発生する。な
お、ここでは、ｍが３以上の如く図示しているが、ｍ＝
２、即ち、２種類のディザパターンを発生するものであ
ってもよい。ディザマトリクス係数発生器１は、ＲＯＭ
で構成してもよく、あるいは、ソフトウェアによって構
成することもできる。

【０００７】セレクタ２は、ディザマトリクス係数発生
器１からのｍ種類のディザパターンの１つを選択し、加
算器３に入力する。加算器３には、例えばデジタル変換
された映像信号が入力され、加算器３は、入力された映
像信号とセレクタ２によって選択されたディザパターン
とを加算し、リミッタ４に入力する。リミッタ４は、加
算器３の出力の下位ビットを削減して出力する。リミッ
タ４より出力された映像信号は、原信号と比較して階調
数は減少するが、見かけ上、原信号と同等の階調数に増
加された多階調化信号となっている。

【０００８】図１１は、従来用いていたディザパターン
の例である。図１１（Ａ），（Ｂ）において、ａ，ｂ，
ｃ，ｄで示す４つのドットよりなる区画は、縦（行）×
横（列）で２×２ドットのマトリクスによるディザ係数
を示している。なお、ドットとは、Ｒ，Ｇ，Ｂよりなる
画素を構成する１つを言う。この２×２ドットのディザ
係数は、後述するように、ＰＤＰ３００のパネル上のド
ットデータに対応して、映像信号に加算される。例え
ば、奇数行のドットデータにはディザ係数ａ，ｂ，ａ，
ｂ，…が行頭の画素より順に加算され、偶数行のドット
データには、ディザ係数ｃ，ｄ，ｃ，ｄ，…が行頭の画
素より順に加算される。さらに詳細には、ａ，ｂ，ｃ，
ｄなるディザ係数は、Ｒ，Ｇ，Ｂそれぞれで同一色の隣
接した４つのドットに対して加算されることになる。

【０００９】図１１（Ａ）に示す例では、ａ，ｂ，ｃ，
ｄをそれぞれ０，１，２，３としたディザパターン
と、ａ，ｂ，ｃ，ｄをそれぞれ３，２，１，０としたデ
ィザパターンとの２種類のパターンを用い、このディ
ザパターン，を１フィールド毎に交互に切り換える
ようにしたものである。

【００１０】図１１（Ｂ）に示す例では、ａ，ｂ，ｃ，
ｄをそれぞれ０，１，２，３としたディザパターン
と、ａ，ｂ，ｃ，ｄをそれぞれ２，０，３，１としたデ
ィザパターンと、ａ，ｂ，ｃ，ｄをそれぞれ３，２，
１，０としたディザパターンと、ａ，ｂ，ｃ，ｄをそ
れぞれ１，３，０，２としたディザパターンとの４種
類のパターンを用い、このディザパターン〜をフィ
ールド周期で規則的に巡回させて切り換えるようにした
ものである。

【００１１】図１２（Ａ），（Ｂ）は、図１１（Ａ）に
示すディザパターン，を用いた場合の、図１０に示
す映像信号処理回路１００による演算処理の例を示して
いる。図１２（Ａ），（Ｂ）では、入力された映像信号
（原信号）が８ビットで、ａ，ｂ，ｃ，ｄのディザ係数
に対応したドットデータが、９，１７，３，５で、
（Ａ）はディザパターンを、（Ｂ）はディザパターン
を加算する場合である。

【００１２】図１２（Ａ）においては、８ビットの原信
号に加算器３によってディザパターンが加算され、
９，１７，３，５なる原信号は、９，１８，５，８なる
データとなる。このままでは、データの値が８ビットを
超えるので、リミッタ４によって原信号のビット数によ
る値を超えた分（いわゆるオーバーフロー）を制限する
と共に、下位２ビットを切り捨て、８，１６，４，８な
る６ビットの信号とする。ここでは、６ビットの信号を
４の倍数にて表現している。従って、実際には、下位２
ビットを切り捨てて６ビットとした信号は、２，４，
１，２である。この６ビットの映像信号は、ディザパタ
ーンが加算されることによって、見かけ上、８ビット
に階調数が増加した多階調化信号となっている。

【００１３】なお、ＰＤＰ３００が８ビットの表示能力
を有していれば、必ずしも６ビットに制限する必要はな
く、８ビットのデータを超えた部分のみリミッタ４によ
って制限すれば、１０ビット相当の多階調表示を行うこ
とができる。上記のようにマトリクス型表示装置が６ビ
ットしか階調能力がない場合は、６ビットに制限して原
信号と同等の８ビット相当の多階調表示を行えばよい。

【００１４】図１２（Ｂ）においては、８ビットの原信
号に加算器３によってディザパターンが加算され、
９，１７，３，５なる原信号は、１２，１９，４，５な
るデータとなる。実際には、このままでは、データの値
が８ビットを超えるので、リミッタ４によって原信号の
ビット数による値を超えた分（オーバーフロー）を制限
すると共に、下位２ビットを切り捨て、１２，１６，
４，４なる６ビットの信号とする。ここでも、６ビット
の信号を４の倍数にて表現している。従って、実際に
は、下位２ビットを切り捨てて６ビットとした信号は、
３，４，１，１である。この６ビットの映像信号は、デ
ィザパターンが加算されることによって、見かけ上、
階調数が増加した多階調化信号となっている。図１２
（Ａ），（Ｂ）に示す出力映像信号は、１フィールド毎
に交互に切り換えられる。

【００１５】なお、図１１（Ｂ）の場合も同様の演算が
行われる。図１１（Ｂ）の場合は、４種類のディザパタ
ーン〜がフィールド周期で規則的に巡回して切り換
えられるので、より空間的に滑らかな多階調化信号とな
る。

【００１６】ここで、ＰＤＰ３００のパネル上のドット
データとディザ係数との対応について説明する。図１３
において、３０１はＰＤＰ３００のパネルを示してお
り、３０２はＲ，Ｇ，Ｂよりなる画素を構成するドット
を示している。図１３に示すように、パネル３０１は、
Ｎ行×Ｍ列の複数のドット３０２より構成されており、
ａ，ｂ，ｃ，ｄのディザ係数は、それぞれのドット３０
２に印加するドットデータに対応して加算される。ここ
では、簡略化のため、Ｒ，Ｇ，Ｂの１つの色のドットに
てパネル３０１を構成するよう図示しているが、実際に
は、Ｒ，Ｇ，Ｂの各ドットが行方向に順次並んでパネル
３０１を構成する。

【００１７】

【発明が解決しようとする課題】以上説明したようなマ
トリクス型表示装置においては、逆ガンマ補正回路２０
０によって逆ガンマ補正処理を施してリニアな階調に戻
して表示するので、低輝度レベルの階調数が損なわれ、
しばしば階調の連続性がなくなることに起因する画質妨
害をもたらすことがある。特に、ＰＤＰ３００の場合で
は、１フィールドを発光量の重み付けの異なる複数のサ
ブフィールドによって構成し、そのサブフィールドを複
数選択することによって階調を表現する。従って、サブ
フィールドの選択状況によっては、隣接階調に対する視
覚的な輝度差が大きくなり、その結果、静止画像及び動
画像において疑似輪郭状の画質妨害が発生してしまうこ
とがある。

【００１８】そこで、ＰＤＰ３００の場合では、ディザ
法による多階調化処理を施して階調の直線性を滑らかに
するのと同時に、疑似輪郭状の画質妨害を低減するよう
にしている。しかしながら、従来は、全ての階調に対し
て一律のディザ係数で構成されたディザパターンを加算
していたため、特に、中輝度レベルから高輝度レベルに
おいて生じるサブフィールドの選択数が大きく変化する
階調付近等では、設定するディザ係数によっては隣接階
調に対する輝度差がさらに強調される場合があり、疑似
輪郭状の画質妨害が悪化してしまうことがあるという問
題点があった。

【００１９】また、通常、逆ガンマ補正処理を施した際
に発生する階調の損失の程度は低輝度レベルから高輝度
レベルまでの階調によって異なり、特に、低輝度レベル
の領域ではその損失の程度が大きく異なる。従来は、全
ての階調に対して一律のディザ係数で構成されたディザ
パターンを加算していたため、一部の階調に対してしか
効果的な補正を行うことができないという問題点があっ
た。

【００２０】本発明はこのような問題点に鑑みなされた
ものであり、階調特性を適応的に滑らかにして階調の連
続性を向上させると共に、全体的に低輝度な画面におけ
る目立ちやすい疑似輪郭状の画質妨害を効果的に低減す
ることができ、さらに、ビット数を削減する必要がな
く、画質の良好な映像を表示することができるマトリク
ス型表示装置の映像信号処理回路及び映像信号処理方法
を提供することを目的とする。

【００２１】

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、 （１）複数の画素がマトリクス状に形成されたパネルに
映像信号を入力するに際し、複数のディザ係数をマトリ
クス状にしたディザ係数パターンを前記映像信号に加算
して前記映像信号の階調を補正するマトリクス型表示装
置の映像信号処理回路において、前記パネルの画素を構
成するドットに対して、いかなる位置関係でディザ係数
を対応させるかを表す複数のディザマトリクスパターン
を発生するディザマトリクスパターン発生器と、前記デ
ィザマトリクスパターン発生器が発生する複数のディザ
マトリクスパターンの１つを選択するセレクタと、前記
映像信号の階調を複数の領域に分け、この複数の領域毎
に、前記セレクタによって選択されたディザマトリクス
パターンに応じて、複数のディザ係数を前記映像信号に
加算するためのディザ係数パターンとして発生する階調
別ディザ係数発生回路と、前記映像信号に前記ディザ係
数パターンを加算する加算器とを備え、前記階調別ディ
ザ係数発生回路によって発生するディザ係数の重み付け
を、前記映像信号の階調が小さい領域となるに従って大
きくすることを特徴とするマトリクス型表示装置の映像
信号処理回路を提供し、 （２）複数の画素がマトリクス状に形成されたパネルに
映像信号を入力するに際し、複数のディザ係数をマトリ
クス状にしたディザ係数パターンを前記映像信号に加算
して前記映像信号の階調を補正するマトリクス型表示装
置の映像信号処理回路において、前記映像信号の階調を
検出する階調検出手段と、前記ディザ係数パターンを前
記映像信号の所定の階調以下の領域のみに加算する部分
的加算手段とを備え、前記部分的加算手段は、前記所定
の階調以下の領域を複数の階調群に分け、この複数の階
調群において、階調が小さい群となるに従って前記ディ
ザ係数パターンのディザ係数の重み付けを大きくするこ
とを特徴とするマトリクス型表示装置の映像信号処理回
路を提供し、 （３）複数の画素がマトリクス状に形成されたパネルに
映像信号を入力するに際し、複数のディザ係数をマトリ
クス状にしたディザ係数パターンを前記映像信号に加算
して前記映像信号の階調を補正するマトリクス型表示装
置の映像信号処理方法において、前記パネルの画素を構
成するドットに対して、いかなる位置関係でディザ係数
を対応させるかを表すディザマトリクスパターンを選択
する第１のステップと、前記映像信号の階調を検出する
第２のステップと、前記第１のステップで選択したディ
ザマトリクスパターンと、前記第２のステップで検出し
た前記映像信号の階調とに応じて、複数のディザ係数を
前記映像信号に加算するためのディザ係数パターンとし
て発生する第３のステップと、前記映像信号に前記ディ
ザ係数パターンを加算する第４のステップとを含み、前
記第３のステップは、前記映像信号の階調が小さい領域
となるに従って前記ディザ係数の重み付けを大きくする
ディザ係数パターンとして発生することを特徴とするマ
トリクス型表示装置の映像信号処理方法を提供し、 （４）複数の画素がマトリクス状に形成されたパネルに
映像信号を入力するに際し、前記パネル内の画素を構成
する複数のドットをマトリクス状にした部分的な区画に
対して、その区画のドットに印加するドットデータに所
定のディザ係数を加算して前記映像信号の階調を補正す
るマトリクス型表示装置の映像信号処理方法において、
前記区画内の個々のドットデータの階調を検出する第１
のステップと、前記第１のステップで検出された前記ド
ットデータの階調に応じて、前記区画のドットそれぞれ
で、前記区画と同じ大きさのマトリクス状の複数のディ
ザ係数パターンより１つのディザ係数パターンを選択す
る第２のステップと、前記第２のステップで選択された
それぞれのディザ係数パターンより、前記ディザ係数パ
ターンを構成する前記区画のドットの位置に対応したデ
ィザ係数を抽出する第３のステップと、前記第３のステ
ップで抽出されたディザ係数を合成して前記区画に加算
する最終的なディザ係数パターンを生成する第４のステ
ップとを含むことを特徴とするマトリクス型表示装置の
映像信号処理方法を提供するものである。

【００２２】

【発明の実施の形態】以下、本発明のマトリクス型表示
装置の映像信号処理回路及び映像信号処理方法につい
て、添付図面を参照して説明する。図１は本発明のマト
リクス型表示装置の映像信号処理回路の一実施例を示す
ブロック図、図２は本発明のマトリクス型表示装置の映
像信号処理回路で用いるディザパターンの一例を示す
図、図３は図２に示すディザパターン内のディザ係数を
階調群毎に設定する際のディザ係数の具体的な一例を示
す図、図４及び図５は本発明のマトリクス型表示装置の
映像信号処理回路及び映像信号処理方法による最終的な
ディザ係数の決定方法を説明するための図、図６は図４
もしくは図５に示すディザ係数の決定方法によって決定
したディザ係数の具体的な一例を示す図、図７は図４に
示すディザ係数の決定方法によって決定したディザ係数
の具体的な他の一例を示す図、図８は図６（Ａ）に示す
ディザパターンを用いた場合の演算処理を説明するため
の図である。

【００２３】ディザ法を用いて多階調化処理を行う映像
信号処理回路と逆ガンマ補正回路とを備えたマトリクス
型表示装置の全体構成は、図９で説明した通りである。
図９はマトリクス型表示装置の全体構成の一例を示した
ものであり、この構成に限定されるものではない。映像
信号処理回路１００によるディザ法を用いた信号処置と
逆ガンマ補正回路２００による逆ガンマ補正処理は、図
９の順でなくてもよく、また、同一ブロックにて同時に
行うような構成であってもよい。

【００２４】本発明の映像信号処理回路１００は、図１
に示すように構成される。図１において、ディザマトリ
クスパターン発生器１１は、一例として、ｎ×ｎドット
のマトリクスからなるディザマトリクスパターン（以
下、ディザパターン）を複数種類（ここでは、ｍ種類）
発生する。なお、ここでは、ｍが３以上の如く図示して
いるが、ｍ＝２、即ち、２種類のディザパターンを発生
するものであってもよい。ディザマトリクスパターン発
生器１１は、ＲＯＭで構成してもよく、あるいは、ソフ
トウェアによって構成することもできる。

【００２５】本発明が従来例と大きく異なるのは、ディ
ザマトリクスパターン発生器１１は、ディザ係数パター
ンそのもの、即ち、ディザパターン内の個々のディザ係
数を発生するのではなく、ディザパターンの位置情報の
みを発生する点である。さらに詳細には、ディザマトリ
クスパターン発生器１１は、パネル３０１のドット３０
２における１つの区画（マトリクス）に対して、いかな
る位置関係でディザ係数を対応させるかを表すパターン
を発生するものである。従って、このディザマトリクス
パターン発生器１１の出力段の時点では、まだ、ディザ
パターン内の個々のディザ係数は決定されていない。

【００２６】セレクタ１２は、ディザマトリクスパター
ン発生器１１からのｍ種類のディザパターンの１つを選
択し、階調別ディザ係数発生回路１５に入力する。階調
別ディザ係数発生回路１５と加算器１３には、例えばデ
ジタル変換された映像信号が入力される。階調別ディザ
係数発生回路１５は、入力された映像信号の階調を検出
し、予め設定した階調以下の映像信号についてさらに複
数の階調群に分け、その階調群毎で共通に、ディザパタ
ーン内の個々のディザ係数を設定する。このとき、予め
設定した階調以上では、ディザパターン内の個々のディ
ザ係数を全て０として設定する。なお、複数の階調群と
したが１つの階調群であってもよい。

【００２７】そして、階調別ディザ係数発生回路１５
は、セレクタ１２によって選択されたディザパターン
と、入力された映像信号の階調群とに対応して、ディザ
パターン内の個々のディザ係数を決定する。階調別ディ
ザ係数発生回路１５が発生したディザ係数は加算器１３
に入力される。加算器１３は、入力された映像信号と階
調別ディザ係数発生回路１５が発生したディザ係数とを
加算し、リミッタ１４に入力する。リミッタ１４は、加
算器１３の出力における原信号のビット数による値を超
えた分（いわゆるアンダーフロー）を制限して出力す
る。従来と同様、マトリクス型表示装置の階調能力に応
じて、加算器１３の出力のビット（下位ビット）を制限
して出力してもよい。

【００２８】図２は、本発明で用いるディザパターンの
例である。図２（Ａ），（Ｂ）において、ａ，ｂ，ｃ，
ｄで示す４つのドットよりなる区画は、縦（行）×横
（列）で２×２ドットのマトリクスによるディザパター
ンを示している。この２×２ドットのディザパターン
は、図１３で説明したように、ＰＤＰ３００におけるパ
ネル３０１のドット３０２に印加するドットデータに対
応した位置情報として設定される。例えば、図２
（Ａ），（Ｂ）のディザパターンでは、奇数行のドッ
トデータにはディザパターンａ，ｂ，ａ，ｂ，…が行頭
のドットより順に加算され、偶数行のドットデータに
は、ディザパターンｃ，ｄ，ｃ，ｄ，…が行頭のドット
より順に加算される。図２（Ａ）のディザパターンで
は、奇数行のドットデータにはディザパターンｄ，ｃ，
ｄ，ｃ，…が行頭のドットより順に加算され、偶数行の
ドットデータには、ディザパターンｂ，ａ，ｂ，ａ，…
が行頭のドットより順に加算される。

【００２９】図２（Ａ）に示す例では、ａ，ｂ，ｃ，ｄ
としたディザパターンと、ｄ，ｃ，ｂ，ａとしたディ
ザパターンとの２種類のパターンを用い、このディザ
パターン，を例えば１フィールド毎に交互に切り換
えるようにしたものである。図２（Ｂ）に示す例では、
ａ，ｂ，ｃ，ｄとしたディザパターンと、ｄ，ａ，
ｃ，ｂとしたディザパターンと、ｃ，ｄ，ｂ，ａとし
たディザパターンと、ｂ，ｃ，ａ，ｄとしたディザパ
ターンとの４種類のパターンを用い、このディザパタ
ーン〜を例えばフィールド周期で規則的に巡回させ
て切り換えるようにしたものである。なお、図１３に示
す例は、ディザパターンをパネル３０１のドット３０
２に対応させた状態を示している。

【００３０】前述のように、本発明においては、加算器
１３に入力するディザパターンは、ディザマトリクスパ
ターン発生器１１から出力する時点では、ディザパター
ン内の個々のディザ係数は決定されていない。図２のよ
うに、個々のディザ係数の位置情報のみが決定してい
る。個々のディザ係数は、この位置情報を基にして、階
調別ディザ係数発生回路１５で最終的に決定する。以下
に、その処理方法について詳細に説明する。

【００３１】図３は、本発明の階調別ディザ係数発生回
路１５で階調群毎に設定するディザパターン内の個々の
ディザ係数の一例を示したものである。ここでは、図２
（Ａ）のように、ディザパターン，の２種類のパタ
ーンを用いる場合について示している。この例では、２
５６階調で入力される入力映像信号において、階調６３
以下の階調についてディザ係数を設定する。階調６３以
下を（Ａ）：階調０〜１５，（Ｂ）：階調１６〜３１，
（Ｃ）：階調３２〜４７，（Ｄ）：階調４８〜６３の４
種類の階調群に分け、それぞれについて異なるディザ係
数を設定している。

【００３２】例えば、図３（Ａ）の階調０〜１５におい
ては、ディザパターンａ，ｂ，ｃ，ｄのディザ係数をそ
れぞれ５，３，−３，−５と設定し、図３（Ｂ）の階調
１６〜３１においては、ディザパターンａ，ｂ，ｃ，ｄ
のディザ係数をそれぞれ４，２，−２，−４と設定して
いる。図３（Ｃ）の階調３２〜４７においては、ディザ
パターンａ，ｂ，ｃ，ｄのディザ係数をそれぞれ３，
１，−１，−３と設定し、図３（Ｄ）における階調４８
〜６３においては、ディザパターンａ，ｂ，ｃ，ｄのデ
ィザ係数をそれぞれ２，１，−１，−２と設定してい
る。ディザパターン，を構成する具体的なディザ係
数は、図３に示す如くである。

【００３３】上記のディザパターンの一例では、図１１
に示す従来例とは異なり、正のディザ係数と負のディザ
係数の双方を備え、１つのディザパターン内におけるデ
ィザ係数の総和が０となるようにしている。

【００３４】本発明では、逆ガンマ補正処理を施した際
に損なわれる階調の連続性を滑らかにすることを主な目
的として、原信号（入力映像信号）にディザ係数を加算
するので、隣接階調に対する視覚的な輝度差が大きく目
立ちやすくなる低階調部のみにディザ係数を加算する。
特に、サブフィールド分割により階調表現するＰＤＰ３
００の場合では、この低階調部の中でも階調レベルが小
さくなるに従って階調の損失の程度が大きくなる。従っ
て、全ての低階調部において階調の連続性を向上させる
ため、ディザ係数の重み付けを階調レベル毎に可変し、
階調が小さくなるに従って重み付け（即ち、係数の絶対
値）を大きくしている。

【００３５】図４及び図５は、最終的に原信号に加算す
る２×２ドットのディザパターンにおける個々のディザ
係数の決定方法を示している。図４は図２（Ａ）におけ
るディザパターンの場合であり、図５は図２（Ａ）に
おけるディザパターンの場合である。この例では、図
１３におけるパネル３０１の第１〜２行，第１〜２列の
２×２ドットのディザパターンにおける個々のディザ係
数の決定方法を示している。パネル３０１の他の区画
（マトリクス）でも全く同様である。

【００３６】まず、図２（Ａ）のディザパターンを用
いる場合において、図４に示すように、第１行１列の階
調が１２，第１行２列の階調が１８，第２行１列の階調
が３３，第２行２列の階調が５７であるとする。このと
き、第１行１列は、階調が１２であるので、図３（Ａ）
に示す５，３，−３，−５が選択され、その中で、ａの
位置に相当するディザ係数５が選択される。第１行２列
は、階調が１８であるので、図３（Ｂ）に示す４，２，
−２，−４が選択され、その中で、ｂの位置に相当する
ディザ係数２が選択される。第２行１列は、階調が３３
であるので、図３（Ｃ）に示す３，１，−１，−３が選
択され、その中で、ｃの位置に相当するディザ係数−１
が選択される。第２行２列は、階調が５７であるので、
図３（Ｄ）に示す２，１，−１，−２が選択され、その
中で、ｄの位置に相当するディザ係数−２が選択され
る。このようにして、最終的に決定されるディザパター
ンの個々のディザ係数は、５，２，−１，−２となる。

【００３７】次に、図２（Ａ）のディザパターンを用
いる場合においても、図５に示すように、第１行１列の
階調が１２，第１行２列の階調が１８，第２行１列の階
調が３３，第２行２列の階調が５７であるとする。この
とき、第１行１列は、階調が１２であるので、図３
（Ａ）に示す−５，−３，３，５が選択され、その中
で、ａの位置に相当するディザ係数−５が選択される。
第１行２列は、階調が１８であるので、図３（Ｂ）に示
す−４，−２，２，−４が選択され、その中で、ｂの位
置に相当するディザ係数−２が選択される。第２行１列
は、階調が３３であるので、図３（Ｃ）に示す−３，−
１，１，３が選択され、その中で、ｃの位置に相当する
ディザ係数１が選択される。第２行２列は、階調が５７
であるので、図３（Ｄ）に示す−２，−１，１，２が選
択され、その中で、ｄの位置に相当するディザ係数２が
選択される。このようにして、最終的に決定されるディ
ザパターンの個々のディザ係数は、−５，−２，１，２
となる。

【００３８】図２（Ｂ）に示すディザパターン〜を
用いる場合も同様に、パネル３０１を構成するそれぞれ
ドット３０２に印加するドットデータの階調に応じて個
々のディザ係数を決定する。

【００３９】このように、本発明においては、階調別デ
ィザ係数発生回路１５が、パネル３０１内でディザパタ
ーンを加算する１つの区画であるマトリクスを構成する
個々のドットデータの階調を検出する。階調別ディザ係
数発生回路１５は階調検出手段としても動作している。
なお、階調検出手段を階調別ディザ係数発生回路１５と
は別に設けてもよい。そして、検出したドットデータの
階調に応じて、マトリクスのドットそれぞれで、図３に
示す具体的なディザ係数のディザパターン（ディザ係数
パターン）を選択し、そのディザパターンより、マトリ
クスのドットの位置に対応したディザ係数を抽出する。
次に、抽出したディザ係数を合成して１つのマトリクス
に加算する最終的なディザパターンを生成する。

【００４０】図６は、以上のようにして決定し、加算器
１３によって入力された映像信号に加算するディザパタ
ーンを示している。図６において、（Ａ）は図２（Ａ）
の場合に相当し、（Ｂ）は図２（Ｂ）の場合に相当す
る。図６（Ａ）の例では、上記のように、ディザパター
ン，を例えば１フィールド毎に交互に切り換える。
図６（Ｂ）の例では、上記のように、ディザパターン
〜をフィールド周期で規則的に巡回させて切り換え
る。

【００４１】図６の例では、１つのドット３０２に対し
て加算するディザ係数を時間方向に積分すると、０とな
ることが分かる。即ち、１つのドット３０２において時
間的に見ると、正のディザ係数と負のディザ係数の双方
を備え、１つのドット３０２におけるディザ係数の総和
が０となるようにしたディザパターンを加算することに
なる。従って、映像信号にディザパターンを加算しても
全体的に階調が増えることがない。このようにすると、
映像信号にディザ係数を加算しても、ノイズとして目立
ちにくくなり、従来例の問題点であった輝度差がさらに
強調されて疑似輪郭状の画質妨害が悪化するということ
が発生せず、より画質の良好な映像を表示することが可
能である。

【００４２】図６は、図２（Ａ），（Ｂ）のように、デ
ィザパターンの位置情報が異なる複数のパターンを用
い、図４もしくは図５に示す最終的なディザ係数の決定
方法によってディザパターン内の個々のディザ係数をそ
れぞれ決定し、実際に加算する複数のディザパターンを
得たものである。実際に加算する複数のディザパターン
を得る他の方法として、次のようにしてもよい。ディザ
パターンの位置情報として、例えば、図２（Ａ），
（Ｂ）のディザパターンのみを用い、図４に示す最終
的なディザ係数の決定方法によってディザパターン内に
おける個々のディザ係数の１つを決定する。そして、そ
の決定したディザ係数の位置をディザパターンのマトリ
クス内で移動させることにより、他のディザパターンを
得る。

【００４３】図７はこの他の方法によって得た複数のデ
ィザパターンを示している。図２（Ａ），（Ｂ）のディ
ザパターンのみを用いると、図４の決定方法によっ
て、ディザパターンの個々のディザ係数は、５，２，−
１，−２となる。このディザパターンをとすると、図
７（Ａ）の例では、ディザパターンを対角方向に入れ
換えたものを、ディザパターンとしている。このディ
ザパターン，を例えば１フィールド毎に交互に切り
換える。

【００４４】図７（Ｂ）に示す例では、ディザパターン
を１つずつ周方向に右回りにずらしたものを、ディザ
パターン〜としている。このディザパターン〜
を例えばフィールド周期で規則的に巡回させて切り換え
る。ディザパターンの位置情報として、図２（Ａ）のデ
ィザパターンを用い、図５に示す最終的なディザ係数
の決定方法によってディザパターン内における個々のデ
ィザ係数の１つを決定し、その決定したディザ係数の位
置をディザパターンのマトリクス内で移動させることに
より、他のディザパターンを得てもよい。図２（Ｂ）の
ディザパターン〜のいずれかを用いてもよい。

【００４５】図８（Ａ），（Ｂ）は、図６（Ａ）に示す
ディザパターン，を用いた場合の、図１に示す映像
信号処理回路１００による演算処理の例を示している。
図８（Ａ），（Ｂ）は、入力された映像信号（原信号）
が８ビットで、第１行１列，第１行２列，第２行１列，
第２行２列のディザ係数に対応したドットデータが、
９，１７，３，５で、（Ａ）はディザパターンを、
（Ｂ）はディザパターンを加算する場合である。

【００４６】図８（Ａ）においては、８ビットの原信号
に加算器１３によってディザパターンが加算され、
９，１７，３，５なる原信号は、１４，１９，２，３な
るデータとなる。このままでは、データの値が０よりも
小さいマイナスの値に関してのみ８ビットを超えること
があるので、リミッタ１４によって８ビットのデータを
超えた部分（アンダーフロー）のみ制限する。なお、Ｐ
ＤＰ３００が６ビットの表示能力しかなければ、リミッ
タ１４によって下位２ビットを切り捨て、１２，１６，
０，０なる６ビットの信号としてもよい。ここでも、６
ビットの信号を４の倍数にて表現している。従って、実
際には、下位２ビットを切り捨てて６ビットとした信号
は、３，４，０，０である。

【００４７】図８（Ｂ）においては、８ビットの原信号
に加算器１３によってディザパターンが加算され、
９，１７，３，５なる原信号は、４，１５，４，７なる
のデータとなる。このままでは、データの値が０よりも
小さいマイナスの値に関してのみ８ビットを超えること
があるので、リミッタ１４によって８ビットのデータを
超えた部分（アンダーフロー）のみ制限する。図８
（Ａ），（Ｂ）に示す出力映像信号は、例えば１フィー
ルド毎に交互に切り換えられる。

【００４８】図６（Ｂ）の場合も同様の演算が行われ
る。図６（Ｂ）の場合は、４種類のディザパターン〜
がフィールド周期で規則的に巡回して切り換えられる
ので、より空間的に滑らかな多階調化信号となる。ま
た、図７（Ａ），（Ｂ）の場合も同様に演算が行われ
る。

【００４９】以上のように、本発明では、入力された映
像信号の階調を複数の階調群に分け、それぞれに適した
ディザ係数を有するディザパターンを加算するようにし
ている。従って、全ての階調に対して効果的な補正を行
うことが可能となる。また、本発明では、逆ガンマ補正
処理を施した際に発生する階調の損失の程度が大きい低
輝度レベルの領域（一例として、階調６３以下）におい
て、ディザパターンを加算するようにしているので、映
像信号の階調が全体的に増えてしまうことがない。従っ
て、従来のように、リミッタ１４によって下位ビットを
削減する必要がないので、原信号と全く同じ階調数を維
持した良好な映像を表示することが可能である。なお、
好ましい実施形態として、階調が小さくなるに従ってデ
ィザ係数の重み付けを大きくしているので、より効果的
な補正を行うことができる。

【００５０】特に、図６の例では、１つのドット３０２
において時間的に見ると、正のディザ係数と負のディザ
係数の双方を備え、１つのドット３０２におけるディザ
係数の総和が０となるようにしたディザパターンを加算
することになるので、映像信号にディザパターンを加算
しても全体的に階調が増えることがないので、好ましい
実施形態であると言える。

【００５１】ところで、図４，図５の例では、本発明の
要旨を理解しやすいよう、隣接するドット３０２の階調
が大きく異なっている場合について示した。隣接するド
ット３０２の階調があまり相違せず、図３（Ａ）〜
（Ｄ）に示す同じ階調群の中にあれば、図４もしくは図
５に示す最終的なディザ係数の決定方法によって決定し
た複数のディザパターンは、図３（Ａ）〜（Ｄ）に示す
ディザパターンと同一となる。上記のように、図３
（Ａ）〜（Ｄ）に示すディザパターンでは、１つのディ
ザパターン内におけるディザ係数の総和が０となるよう
にしているので、実際に加算するディザパターン内にお
けるディザ係数の総和も０となる。従って、隣接するド
ット３０２の階調が図３（Ａ）〜（Ｄ）に示す同じ階調
群の中にあるときには、映像信号にディザ係数を加算し
ても、ノイズとして目立ちにくくなる。

【００５２】本発明は以上説明した本実施例に限定され
ることはない。本実施例では、１フィールド毎にディザ
パターンを変更するようにしたが、それに限定されるこ
とはない。１フレーム毎にディザパターンを変更しても
よいし、隣接ブロック毎にディザパターンを変更した
り、区画（マトリクス）とドットとの対応関係を変更し
てもよい。即ち、ディザパターンを時間的もしくはＰＤ
Ｐ３００におけるパネル３０１上の位置的に変更すれば
よい。

【００５３】本実施例では、正と負のディザ係数を用い
てディザパターンを構成しているが、これは原信号と同
じ階調数にするためであり、ディザ係数の加算を階調の
連続性を滑らかにするためだけに使用しているからであ
る。但し、ディザ係数の設定は上記に限定されることは
なく、従来例と同様に、表示能力の不足分を補充すると
いう目的も考慮して、最終的なディザ係数を設定しても
よい。このようにすれば、そのように設定した階調の領
域に対しては、階調の連続性を滑らかにすることだけで
なく、見かけ上、階調数を増加させることができる。

【００５４】また、本実施例では、予め設定した階調以
下の低階調部のみにディザ係数を加算しているが、それ
に限定されることはない。低階調部のみだけでなく、中
階調部や高階調部のみでもよく、全階調に対してディザ
係数を加算してもよい。目的に応じて、ディザ係数を加
算する階調の位置を適宜選択すればよい。この場合も、
階調が小さくなるに従ってディザ係数の重み付けを大き
くするように設定することがより好ましいが、これに限
定されることはない。最終的に画像表示するマトリクス
型表示装置の階調特性に合わせて、ディザ係数の重み付
けを可変させたディザパターンを適宜最適化すればよ
い。

【００５５】

【発明の効果】以上詳細に説明したように、本発明のマ
トリクス型表示装置の映像信号処理回路及び映像信号処
理方法は、映像信号の階調を複数の領域に分け、この複
数の領域毎に適切なディザ係数パターンを加算するよう
にしたので、階調特性が滑らかに平均的に変換され、隣
接階調に対する視覚的な輝度差が大幅に減少し、階調の
連続性を向上させることができると共に、低階調部にお
ける疑似輪郭状の画質妨害も効果的に削減することがで
きる。さらに、ビット数を削減することなく、原信号と
全く同じ階調数を維持したり、あるいは、見かけ上、階
調数を増加させて階調表示することができるので、より
画質の良好な映像を表示することができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】本発明で用いるディザパターンの一例を示す図
である。

【図３】図２に示すディザパターン内のディザ係数を階
調群毎に設定する際のディザ係数の具体的な一例を示す
図である。

【図４】本発明による最終的なディザ係数の決定方法を
説明するための図である。

【図５】本発明による最終的なディザ係数の決定方法を
説明するための図である。

【図６】図４もしくは図５に示すディザ係数の決定方法
によって決定したディザ係数の具体的な一例を示す図で
ある。

【図７】図４に示すディザ係数の決定方法によって決定
したディザ係数の具体的な他の一例を示す図である。

【図８】図６（Ａ）に示すディザパターンを用いた場合
の演算処理を説明するための図である。

【図９】マトリクス型表示装置の全体構成の一例を示す
ブロック図である。

【図１０】従来例を示すブロック図である。

【図１１】従来用いていたディザパターンの一例を示す
図である。

【図１２】図１１に示すディザパターンを用いた場合の
演算処理を説明するための図である。

【図１３】マトリクス型表示装置におけるドットとディ
ザ係数との対応を説明するための図である。

【符号の説明】

１１ ディザマトリクスパターン発生器 １２ セレクタ １３ 加算器 １４ リミッタ １５ 階調別ディザ係数発生回路（階調検出手段）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０４Ｎ 1/405 Ｈ０４Ｎ 5/66 Ａ // Ｈ０４Ｎ 5/66 1/40 Ｃ (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/20 641 G09G 3/20 632 G06T 5/00 200 H04N 1/405 H04N 5/66

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】複数の画素がマトリクス状に形成されたパ
   ネルに映像信号を入力するに際し、複数のディザ係数を
   マトリクス状にしたディザ係数パターンを前記映像信号
   に加算して前記映像信号の階調を補正するマトリクス型
   表示装置の映像信号処理回路において、 前記パネルの画素を構成するドットに対して、いかなる
   位置関係でディザ係数を対応させるかを表す複数のディ
   ザマトリクスパターンを発生するディザマトリクスパタ
   ーン発生器と、 前記ディザマトリクスパターン発生器が発生する複数の
   ディザマトリクスパターンの１つを選択するセレクタ
   と、 前記映像信号の階調を複数の領域に分け、この複数の領
   域毎に、前記セレクタによって選択されたディザマトリ
   クスパターンに応じて、複数のディザ係数を前記映像信
   号に加算するためのディザ係数パターンとして発生する
   階調別ディザ係数発生回路と、 前記映像信号に前記ディザ係数パターンを加算する加算
   器とを備え、 前記階調別ディザ係数発生回路によって発生するディザ
   係数の重み付けを、前記映像信号の階調が小さい領域と
   なるに従って大きくする ことを特徴とするマトリクス型
   表示装置の映像信号処理回路。
2. 【請求項２】 前記セレクタが選択するディザマトリクス
   パターンを時間的もしくは前記パネルの位置的に切り換
   える手段を設けたことを特徴とする請求項１記載のマト
   リクス型表示装置の映像信号処理回路。
3. 【請求項３】 複数の画素がマトリクス状に形成されたパ
   ネルに映像信号を入力するに際し、複数のディザ係数を
   マトリクス状にしたディザ係数パターンを前記映像信号
   に加算して前記映像信号の階調を補正するマトリクス型
   表示装置の映像信号処理回路において、 前記映像信号の階調を検出する階調検出手段と、 前記ディザ係数パターンを前記映像信号の所定の階調以
   下の領域のみに加算する部分的加算手段とを備え、 前記部分的加算手段は、前記所定の階調以下の領域を複
   数の階調群に分け、この複数の階調群において、階調が
   小さい群となるに従って前記ディザ係数パターンのディ
   ザ係数の重み付けを大きくする ことを特徴とするマトリ
   クス型表示装置の映像信号処理回路。
4. 【請求項４】 複数の画素がマトリクス状に形成されたパ
   ネルに映像信号を入力するに際し、複数のディザ係数を
   マトリクス状にしたディザ係数パターンを前記映像信号
   に加算して前記映像信号の階調を補正するマトリクス型
   表示装置の映像信号処理方法において、 前記パネルの画素を構成するドットに対して、いかなる
   位置関係でディザ係数を対応させるかを表すディザマト
   リクスパターンを選択する第１のステップと、 前記映像信号の階調を検出する第２のステップと、 前記第１のステップで選択したディザマトリクスパター
   ンと、前記第２のステップで検出した前記映像信号の階
   調とに応じて、複数のディザ係数を前記映像信号に加算
   するためのディザ係数パターンとして発生する第３のス
   テップと、 前記映像信号に前記ディザ係数パターンを加算する第４
   のステップとを含み、 前記第３のステップは、前記映像信号の階調が小さい領
   域となるに従って前記ディザ係数の重み付けを大きくす
   るディザ係数パターンとして発生する ことを特徴とする
   マトリクス型表示装置の映像信号処理方法。
5. 【請求項５】前記ディザ係数パターンを時間的もしくは
   前記パネルの位置的に切り換える第５のステップを設け
   たことを特徴とする請求項４記載のマトリクス型表示装
   置の映像信号処理方法。
6. 【請求項６】 複数の画素がマトリクス状に形成されたパ
   ネルに映像信号を入力するに際し、前記パネル内の画素
   を構成する複数のドットをマトリクス状にした部分的な
   区画に対して、その区画のドットに印加するドットデー
   タに所定のディザ係数を加算して前記映像信号の階調を
   補正するマトリクス型表示装置の映像信号処理方法にお
   いて、 前記区画内の個々のドットデータの階調を検出する第１
   のステップと、 前記第１のステップで検出された前記ドットデータの階
   調に応じて、前記区画のドットそれぞれで、前記区画と
   同じ大きさのマトリクス状の複数のディザ係数パターン
   より１つのディザ係数パターンを選択する第２のステッ
   プと、 前記第２のステップで選択されたそれぞれのディザ係数
   パターンより、前記ディザ係数パターンを構成する前記
   区画のドットの位置に対応したディザ係数を抽出する第
   ３のステップと、 前記第３のステップで抽出されたディザ係数を合成して
   前記区画に加算する最終的なディザ係数パターンを生成
   する第４のステップとを含むことを特徴とするマトリク
   ス型表示装置の映像信号処理方法。