JP3906867B2 - 表示装置の誤差拡散処理方法及び誤差拡散処理装置 - Google Patents
表示装置の誤差拡散処理方法及び誤差拡散処理装置 Download PDFInfo
- Publication number
- JP3906867B2 JP3906867B2 JP2005240978A JP2005240978A JP3906867B2 JP 3906867 B2 JP3906867 B2 JP 3906867B2 JP 2005240978 A JP2005240978 A JP 2005240978A JP 2005240978 A JP2005240978 A JP 2005240978A JP 3906867 B2 JP3906867 B2 JP 3906867B2
- Authority
- JP
- Japan
- Prior art keywords
- error diffusion
- error
- signals
- bits
- bit number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
- Color Image Communication Systems (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
また、本発明は、上述した従来の技術の課題を解決するため、R,G,B信号それぞれに対して誤差拡散処理を施す誤差拡散処理装置において、第1のビット数を有するR信号を前記第1のビット数よりもビット数の小さい第2のビット数に削減するに際し、R,G,B信号のドットで構成されるそれぞれの注目画素における前記第1のビット数と前記第2のビット数との差分である前記第1のビット数の下位ビットの少なくとも一部に所定の誤差拡散係数を乗じて、前記注目画素の少なくとも1ライン後方のラインに位置する複数の画素に拡散するR信号の誤差データを生成する第1の誤差検出回路(33R)と、前記R信号の誤差データを保持する第1のメモリ(36)とを備えた第1の誤差拡散処理回路(3R)と、前記第1のビット数を有するG信号を前記第2のビット数に削減するに際し、前記注目画素における前記第1のビット数と前記第2のビット数との差分である前記第1のビット数の下位ビットの少なくとも一部に所定の誤差拡散係数を乗じて、前記注目画素の少なくとも1ライン後方のラインに位置する複数の画素に拡散するG信号の誤差データを生成する第2の誤差検出回路(33G)と、前記G信号の誤差データを保持する第2のメモリとを備えた第2の誤差拡散処理回路(3G)と、前記第1のビット数を有するB信号を前記第2のビット数に削減するに際し、前記注目画素における前記第1のビット数と前記第2のビット数との差分である前記第1のビット数の下位ビットの少なくとも一部に所定の誤差拡散係数を乗じて、前記注目画素の少なくとも1ライン後方のラインに位置する複数の画素に拡散するB信号の誤差データを生成する第3の誤差検出回路(33B)と、前記B信号の誤差データを保持する第3のメモリとを備えた第3の誤差拡散処理回路(3B)とを備え、前記第1〜第3のメモリにおける少なくとも1つの誤差データの読み出し開始位置をずらすことによって、R,G,B信号の内の少なくとも1つの信号において前記少なくとも1ライン後方のラインにおける前記誤差データの前記注目画素に対する相対的な拡散場所を他の信号に対して異ならせるよう構成したことを特徴とする誤差拡散処理装置を提供する。
2 逆ガンマ補正回路
3 誤差拡散処理回路
3R R用誤差拡散処理回路
3G G用誤差拡散処理回路
3B B用誤差拡散処理回路
4 プラズマディスプレイパネル表示装置(PDP)
Claims (10)
- 第1のビット数を有するR,G,B信号を前記第1のビット数よりもビット数の小さい第2のビット数に削減するに際し、R,G,B信号のドットで構成されるそれぞれの注目画素における前記第1のビット数と前記第2のビット数との差分である前記第1のビット数の下位ビットの少なくとも一部に所定の誤差拡散係数を乗じた誤差データを、前記注目画素の少なくとも1ライン後方のラインに位置する複数の画素に拡散する表示装置の誤差拡散処理方法において、
前記複数の画素に拡散する前記誤差データを保持するメモリの読み出し開始位置をずらすことによって、R,G,B信号の内の少なくとも1つの信号において前記少なくとも1ライン後方のラインにおける前記誤差データの前記注目画素に対する相対的な拡散場所を他の信号に対して異ならせることを特徴とする表示装置の誤差拡散処理方法。 - 前記複数の画素に拡散する前記誤差データを保持するメモリの読み出し開始位置をずらすことによって、R,G,B信号の全ての信号において前記少なくとも1ライン後方のラインにおける前記誤差データの前記注目画素に対する相対的な拡散場所を互いに異ならせることを特徴とする請求項1記載の表示装置の誤差拡散処理方法。
- 前記複数の画素における互いの相対的な位置関係を変更することなく、1ライン内で水平方向の拡散場所を異ならせることを特徴とする請求項1または2に記載の表示装置の誤差拡散処理方法。
- 前記注目画素におけるR,G,B信号の内の少なくとも1つの信号に対する誤差拡散係数を、他の信号に対する誤差拡散係数と異ならせることを特徴とする請求項1ないし3のいずれかに記載の表示装置の誤差拡散処理方法。
- 前記注目画素におけるR,G,B信号の内の少なくとも1つの信号に対する誤差拡散係数に用いるビット数を、他の信号に対する誤差拡散係数に用いるビット数と異ならせることを特徴とする請求項1ないし3のいずれかに記載の表示装置の誤差拡散処理方法。
- R,G,B信号それぞれに対して誤差拡散処理を施す誤差拡散処理装置において、
第1のビット数を有するR信号を前記第1のビット数よりもビット数の小さい第2のビット数に削減するに際し、R,G,B信号のドットで構成されるそれぞれの注目画素における前記第1のビット数と前記第2のビット数との差分である前記第1のビット数の下位ビットの少なくとも一部に所定の誤差拡散係数を乗じて、前記注目画素の少なくとも1ライン後方のラインに位置する複数の画素に拡散するR信号の誤差データを生成する第1の誤差検出回路と、前記R信号の誤差データを保持する第1のメモリとを備えた第1の誤差拡散処理回路と、
前記第1のビット数を有するG信号を前記第2のビット数に削減するに際し、前記注目画素における前記第1のビット数と前記第2のビット数との差分である前記第1のビット数の下位ビットの少なくとも一部に所定の誤差拡散係数を乗じて、前記注目画素の少なくとも1ライン後方のラインに位置する複数の画素に拡散するG信号の誤差データを生成する第2の誤差検出回路と、前記G信号の誤差データを保持する第2のメモリとを備えた第2の誤差拡散処理回路と、
前記第1のビット数を有するB信号を前記第2のビット数に削減するに際し、前記注目画素における前記第1のビット数と前記第2のビット数との差分である前記第1のビット数の下位ビットの少なくとも一部に所定の誤差拡散係数を乗じて、前記注目画素の少なくとも1ライン後方のラインに位置する複数の画素に拡散するB信号の誤差データを生成する第3の誤差検出回路と、前記B信号の誤差データを保持する第3のメモリとを備えた第3の誤差拡散処理回路とを備え、
前記第1〜第3のメモリにおける少なくとも1つの誤差データの読み出し開始位置をずらすことによって、R,G,B信号の内の少なくとも1つの信号において前記少なくとも1ライン後方のラインにおける前記誤差データの前記注目画素に対する相対的な拡散場所を他の信号に対して異ならせるよう構成したことを特徴とする誤差拡散処理装置。 - 前記第1〜第3のメモリにおける誤差データの読み出し開始位置をずらすことによって、R,G,B信号の全ての信号において前記少なくとも1ライン後方のラインにおける前記誤差データの前記注目画素に対する相対的な拡散場所を互いに異ならせるよう構成したことを特徴とする請求項6記載の誤差拡散処理装置。
- 前記複数の画素における互いの相対的な位置関係を変更することなく、1ライン内で水平方向の拡散場所を異ならせるよう構成したことを特徴とする請求項6または7に記載の誤差拡散処理装置。
- 前記注目画素におけるR,G,B信号の内の少なくとも1つの信号に対する誤差拡散係数を、他の信号に対する誤差拡散係数と異ならせるよう構成したことを特徴とする請求項6ないし8のいずれかに記載の誤差拡散処理装置。
- 前記注目画素におけるR,G,B信号の内の少なくとも1つの信号に対する誤差拡散係数に用いるビット数を、他の信号に対する誤差拡散係数に用いるビット数と異ならせるよう構成したことを特徴とする請求項6ないし8のいずれかに記載の誤差拡散処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005240978A JP3906867B2 (ja) | 2005-08-23 | 2005-08-23 | 表示装置の誤差拡散処理方法及び誤差拡散処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005240978A JP3906867B2 (ja) | 2005-08-23 | 2005-08-23 | 表示装置の誤差拡散処理方法及び誤差拡散処理装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000325671A Division JP3785922B2 (ja) | 2000-10-25 | 2000-10-25 | 表示装置の誤差拡散処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006039582A JP2006039582A (ja) | 2006-02-09 |
JP3906867B2 true JP3906867B2 (ja) | 2007-04-18 |
Family
ID=35904563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005240978A Expired - Fee Related JP3906867B2 (ja) | 2005-08-23 | 2005-08-23 | 表示装置の誤差拡散処理方法及び誤差拡散処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3906867B2 (ja) |
-
2005
- 2005-08-23 JP JP2005240978A patent/JP3906867B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006039582A (ja) | 2006-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100453619B1 (ko) | 플라즈마 디스플레이 패널 구동 방법 및 장치 | |
JP3250995B2 (ja) | 表示装置及び方法 | |
AU6521698A (en) | Dynamic image correction method and dynamic image correction circuit for display Device | |
KR100888577B1 (ko) | 표시장치의 오차확산처리방법 | |
JP3785922B2 (ja) | 表示装置の誤差拡散処理方法 | |
JP3562707B2 (ja) | 画像表示装置 | |
JP3473454B2 (ja) | マトリクス型表示装置の映像信号処理回路及び映像信号処理方法 | |
JP2004138783A (ja) | 画像表示装置 | |
JP4182470B2 (ja) | 映像表示装置及びこれに用いる映像信号処理方法 | |
US7710358B2 (en) | Image display apparatus for correcting dynamic false contours | |
JP3912079B2 (ja) | 表示装置の誤差拡散処理回路及び方法 | |
JP3906867B2 (ja) | 表示装置の誤差拡散処理方法及び誤差拡散処理装置 | |
US7443365B2 (en) | Display unit and display method | |
KR100493622B1 (ko) | 플라즈마 디스플레이 패널 | |
JP3994401B2 (ja) | 表示装置の誤差拡散処理方法 | |
KR20050116074A (ko) | 디스플레이장치 및 그 제어방법 | |
JP2000165780A (ja) | マトリクス型表示装置の映像信号処理回路及び映像信号処理方法 | |
JP3625192B2 (ja) | マトリクス型表示装置の映像信号処理回路及び方法 | |
JP4069103B2 (ja) | 画像表示装置およびその駆動方法 | |
JP4052142B2 (ja) | 画像表示装置 | |
JP2001117528A (ja) | 画像表示装置 | |
JP2001075521A (ja) | 表示装置の誤差拡散処理方法 | |
JP3534018B2 (ja) | 表示装置の誤差拡散処理方法 | |
JP2005055687A (ja) | 画像表示方法および画像表示装置 | |
JP3593799B2 (ja) | 複数画面表示装置の誤差拡散回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |