KR100493622B1 - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR100493622B1
KR100493622B1 KR10-2003-0013365A KR20030013365A KR100493622B1 KR 100493622 B1 KR100493622 B1 KR 100493622B1 KR 20030013365 A KR20030013365 A KR 20030013365A KR 100493622 B1 KR100493622 B1 KR 100493622B1
Authority
KR
South Korea
Prior art keywords
value
output
input
shift registers
lookup table
Prior art date
Application number
KR10-2003-0013365A
Other languages
English (en)
Other versions
KR20040078424A (ko
Inventor
김대현
임근수
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0013365A priority Critical patent/KR100493622B1/ko
Priority to US10/791,573 priority patent/US7495637B2/en
Priority to CNA2004100065229A priority patent/CN1527264A/zh
Priority to JP2004061045A priority patent/JP2004272253A/ja
Publication of KR20040078424A publication Critical patent/KR20040078424A/ko
Application granted granted Critical
Publication of KR100493622B1 publication Critical patent/KR100493622B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2059—Display of intermediate tones using error diffusion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2029—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having non-binary weights
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0266—Reduction of sub-frame artefacts
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/2803—Display of gradations

Abstract

본 발명은 화질을 향상시킬 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.
본 발명의 플라즈마 디스플레이 패널은 패널에서 표시될 계조값이 저장되는 룩업 테이블과, 룩업 테이블의 입력값에서 룩업 테이블의 출력값을 감하는 감산기와, 감산기의 출력값을 지연시키기 위한 지연기들과, 지연기들 각각에 설치되어 지연기들의 출력값에 소정의 분수값을 곱셈하기 위한 곱셈기들과, 곱셈기들 중 적어도 하나 이상에 설치되어 랜덤한 정수값을 공급하기 위한 랜덤 발생부와, 곱셈기들의 출력값을 더하기 위한 제 1가산기와, 제 1가산기의 출력값과 룩업 테이블의 입력값을 더하기 위한 제 2가산기를 구비한다.

Description

플라즈마 디스플레이 패널{Plasma Display Panel}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로 특히, 화질을 향상시킬 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.
최근, 박형·경량의 표시장치로서 플라즈마 디스플레이 패널(Plasma Display Panel; 이하 "PDP"라 함)이 주목받고 있다. PDP는 비디오 신호(예를 들면, 텔리비젼신호)에 비례하여 발광횟수를 변화시키는 방법으로 화상을 표시한다. 구체적으로 비디오신호는 디지털화되고, 이 디지털화된 비디오 데이터는 비트수에 따라 서브필드 기간으로 분할된다. 각 서브필드기간에는 디지털 비디오 데이터의 가중치에 비례시킨 횟수의 발광이 진행됨으로써 계조표시가 행해지고 있다.
실례로, 8비트의 비디오 데이터를 이용하여 256 계조로 화상이 표시되는 경우 1 프레임 표시 기간(예를 들면, 1/60초 = 약 16.7msec)은 도 1과 같이 8개의 서브 필드 기간(SF1∼SF8)으로 분할된다. 각 서브필드 기간(SF1~SF8)은 다시 리셋기간(RP), 어드레스 기간(AP) 및 서스테인 기간(SP)으로 분할된다.
여기서, 리셋기간(RP) 및 어드레스 기간(AP)은 각 서브필드 기간에 동일하게 할당된다. 서스테인 기간(SP)은 1:2:4:8:16:32:64:128의 비율로 그 기간이 늘어나게 된다.
이와 같은 서브필드 방식으로 구동되는 PDP는 각 서브 필드 기간에서 발광되는 빛을 중첩하여 계조값에 대응되는 화상을 표시한다. 하지만, 종래의 PDP 구동방법에서는 빛의 적분방향과 사람의 눈이 인식하는 시각특성의 불일치에 의해서 의사윤곽 노이즈(False Contour noise)가 발생한다.
의사윤곽 노이즈는 통상 흰띠 또는 검은띠 형태로 관찰된다. 이와 같은 의사윤곽 노이즈는 127-128, 63-64, 31-32 등과 같이 발광패턴이 크게 차이가 나는 계조 레벨이 연속으로 표시되는 경우 발생된다.
여기서, 발광 패턴이 128-127로 변하는 경우 두 프레임간의 밝기 차이는 "1"의 값을 갖는다. 하지만, 도 1에 도시된 바와 같이 127의 계조값이 표시되는 경우 제 1내지 제 7서브필드(SF1~SF7)가 발광되고, 128의 계조값이 표시되는 경우 제 8서브필드(SF8)가 발광된다. 즉, 발광 패턴이 128-127로 변하는 경우 두 프레임간의 발광패턴 간의 시간차가 커서 발광점의 이동이 크게 생기게 된다.
따라서, 종래에는 이와 같은 의사윤곽 노이즈를 줄이기 위하여 서브필드별 휘도 가중치를 조절하는 방법이 이용되고 있다. 예를 들어, 종래에는 서브필드별 휘도 가중치를 1:3:6:12:19:26:34:42:51:61로 설정하여 의사윤곽 노이즈를 줄이고 있다.(실제로 다양한 휘도 가중치를 이용하고 있다) 이와 같이 휘도 가중치가 설정되면 발광 패턴이 크게 변하지 않고, 이에 따라 의사윤곽 노이즈를 감소시킬 수 있다. 하지만, 휘도 가중치를 1:3:6:12:19:26:34:42:51:61 등으로 설정하면 표현되지 못하는 계조값이 나타나고, 이에 따라 계조의 재현성이 저하되는 문제점이 있다.
즉, 도 2와 같이 휘도 가중치를 1:3:6:12:19:26:34:42:51:61로 설정하였을 때 "2"의 계조, "5"의 계조, "8"의 계조, "11"의 계조등 많은 계조값이 표현되지 못하게 된다. 따라서, 휘도 가중치를 이용하여 표시할 수 없는 계조값이 표시될 수 있도록 오차확산 방법이 이용되고 있다.
오차확산 방법은 비표시 계조값과 표시 계조값의 레벨 차이를 공간적으로 확산해 원하는 계조값을 표시하는 방법이다. 이와 같은 오차확산을 위해 도 3과 같은 확산회로가 이용되고 있다
도 3을 참조하면, 종래의 확산회로(20)는 룩업 테이블(24)과 오차 확산부(50)를 구비한다. 룩업 테이블(24)에는 현재의 휘도 가중치, 예를 들면 1:3:6:12:19:26:34:42:51:61의 휘도 가중치로 표시될 수 있는 계조값이 저장된다. 즉, 룩업 테이블(24)에는 도 2와 같은 현재의 휘도 가중치에서 표시될 수 있는 계조값이 저장된다. 이와 같은 룩업 테이블(24)은 자신에게 입력되는 계조값(데이터)에 대응하여 소정 계조값을 출력한다.
오차 확산부(50)는 감산기(22), 지연기들(26,28,30,32), 곱셈기들(34,36,38,40), 가산기들(42,44)들을 구비한다. 감산기(22)는 룩업 테이블(24)의 입력값에서 룩업 테이블(24)의 출력값을 감한다. 제 1지연기(26)는 자신에게 공급된 계조값(즉, 데이터)을 1화소분 지연하여 출력한다.(제 1지연기(26)는 1화소분을 데이터를 저장할 수 있는 크기를 갖는다.) 제 2지연기(28)는 자신에게 공급된 계조값을 1수평라인(1라인)+1화소분 지연하여 출력한다.(제 2지연기(28)는 1수평라인+1화소분의 데이터를 저장할 수 있는 크기를 갖는다.) 제 3지연기(30)는 자신에게 공급된 계조값을 1수평라인(1라인) 지연하여 출력한다.(제 3지연기(30)는 1수평라인 분의 데이터를 저장할 수 있는 크기를 갖는다.) 제 4지연기(32)는 자신에게 공급된 계조값을 1수평라인(1라인)-1화소분 지연하여 출력한다.(제 4지연기(32)는 1수평라인(1라인)-1화소분의 데이터를 저장할 수 있는 크기를 갖는다.)
곱셈기들(34,36,38,40)들은 자신들에게 입력되는 계조값에 소정의 계수(K1 내지 K4)를 곱하여 출력한다. 여기서, 소정의 계수값은 K1+K2+K3+K4 = 1을 만족하는 값으로 설정된다. 예를 들어, 도 4와 같이 K1은 7/16으로 설정되고, K2는 1/16으로 설정될 수 있다. 그리고, K3은 5/16으로 설정되고, K4는 3/16으로 설정될 수 있다.
제 1가산기(42)는 곱셈기들(34,36,38,40)로부터 출력되는 값을 더하여 제 2가산기(44)로 공급한다. 제 2가산기(44)는 외부로부터 입력되는 계조값(데이터)과 제 1가산기(42)로부터 입력되는 계조값(데이터)을 더하여 룩업 테이블(24)로 공급한다.
이와 같은 확산회로(20)의 동작과정을 상세히 설명하면, 먼저 외부에서 소정 계조값의 데이터가 입력된다. 이 계조값의 데이터는 제 2가산기(44)를 경유하여 룩업 테이블(24)로 입력된다. 여기서, 입력 데이터가 "1"의 계조값을 갖는다면 룩업 테이블(24)은 "1"의 계조값 데이터를 출력한다. 룩업 테이블(24) 출력데이터는 PDP내부의 구동부로 공급된다. 한편, 감산기(22)는 룩업 테이블(24)의 입력 및 출력 데이터를 공급받는다. 여기서, 룩업 테이블(24)의 입력 및 출력 데이터가 동일하므로 감산기(22)는 "0"의 값을 출력한다.
한편, 외부에서 "2"의 계조값이 데이터가 입력되면 룩업 테이블(24)은 "2"의 계조값과 가장 가까운 표시 계조 레벨인 "1"의 데이터를 출력한다.(입력데이터와 가장 가까운 작은 수를 선택) 따라서, 감산기(22)는 "2"의 계조값에서 "1"의 계조값을 감하여 "1"의 데이터를 출력한다. 제 1지연기(26) "1"의 데이터를 1화소분 지연하여 출력한다. 제 2지연기(28)는 "1"의 데이터를 1수평라인(1라인)+1화소분 지연하여 출력한다. 제 3지연기(30)는 "1"의 데이터를 1수평라인(1라인) 지연하여 출력한다. 제 4지연기(32)는 "1"의 데이터를 1수평라인(1라인)-1화소분 지연하여 출력한다.
이후, 곱셈기들(34,36,38,40)들은 자신들에게 입력되는 "1"의 데이터에 각각 7/16, 1/16, 5/16 및 3/16의 값을 곱하여 제 1가산기(42)로 출력한다. 제 1가산기(42)는 곱셈기들(34,36,38,40)로부터 공급되는 데이터를 더하여 제 2가산기(44)로 출력한다. 이후, 제 2가산기(44)는 자신에게 입력되는 계조값 데이터와 제 2가산기(42)에서 입력된 데이터를 더하여 룩업 테이블(24)로 공급한다.
즉, 종래의 오차확산 회로는 입력되는 계조 데이터와 룩업 테이블(24)에서 변환되는 계조 데이터의 레벨 차이를 공간적으로 확산시킨다. 따라서, 화소들에는 도 5와 같이 인접된 화소들의 오차값이 확산되어 입력되게 된다. 이와 같은 오차확산 방법을 PDP의 전체화면에 적용함으로써 인간의 눈에는 마치 본래의 화소의 휘도, 즉 변환전의 계조레벨로 표시되는 것처럼 표시되게 된다. 따라서, 종래에는 의사윤곽 없이 다양한 계조레벨을 가지는 고화질의 화상을 표현할 수 있다.
하지만, 이와 같은 종래의 오차 확산 방법에서는 일정 가중치, 즉 7/16, 1/16, 5/16 및 3/16의 가중치를 가지고 오차를 확산하기 때문에 무늬 형태의 노이즈가 발생하게 된다. 다시 말하여, 일정한 패턴을 표시할 때 일정 가중치를 가지고 오차값이 확산되기 때문에, 즉 반복성을 가지고 오차가 확산되기 때문에 무늬 형태의 노이즈가 발생되게 된다.
따라서, 본 발명의 목적은 화질을 향상시킬 수 있도록 한 플라즈마 디스플레이 패널을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 플라즈마 디스플레이 패널은 패널에서 표시될 계조값이 저장되는 룩업 테이블과, 룩업 테이블의 입력값에서 룩업 테이블의 출력값을 감하는 감산기와, 감산기의 출력값을 지연시키기 위한 지연기들과, 지연기들 각각에 설치되어 지연기들의 출력값에 소정의 분수값을 곱셈하기 위한 곱셈기들과, 곱셈기들 중 적어도 하나 이상에 설치되어 랜덤한 정수값을 공급하기 위한 랜덤 발생부와, 곱셈기들의 출력값을 더하기 위한 제 1가산기와, 제 1가산기의 출력값과 룩업 테이블의 입력값을 더하기 위한 제 2가산기를 구비한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
상기 룩업 테이블은 자신에게 입력되는 계조값과 동일 계조값이 존재할 때 동일 계조값을 출력하고, 자신에게 입력되는 계조값과 동일 계조값이 존재하지 않을 때 자신에게 입력되는 계조값과 인접한 계조값을 출력한다.
상기 지연기들은 제 1 내지 제 4지연기로 구성되며, 제 1지연기는 1화소분의 데이터를 저장할 수 있는 메모리를 가짐과 아울러 감산기의 출력값을 1화소분 지연하여 출력하고, 제 2지연기는 1수평라인+1화소분의 데이터를 저장할 수 있는 메모리를 가짐과 아울러 감산기의 출력값을 1수평라인+1화소분 지연하여 출력하고, 제 3지연기는 1수평라인분의 데이터를 저장할 수 있는 메모리를 가짐과 아울러 감산기의 출력값을 1수평라인 지연하여 출력하고, 제 4지연기는 1수평라인-1화소분의 데이터를 저장할 수 있는 메모리를 가짐과 아울러 감산기의 출력값을 1수평라인-1화소분 지연하여 출력한다.
상기 랜덤한 정수값을 공급받지 않는 곱셈기들은 자신에게 미리 설정된 분수값과 지연기들의 출력값을 곱하여 출력하고, 랜덤한 정수값을 공급받는 적어도 하나 이상의 곱셈기들은 자신이게 미리 설정된 분수값과 랜덤한 정수값을 곱한 결과값과 자신이 접속된 지연기의 출력값을 곱하여 출력한다.
상기 곱셈기들에는 1/16 내지 16/16 중 어느 하나의 수가 저장되고, 랜덤한 정수값은 1 내지 16 중 어느 하나의 수이다.
상기 랜덤 발생부 각각은 적어도 2비트 이상의 크기를 갖는 4개의 쉬프트 레지스터들과, 4개의 쉬프트 레지스터들 각각에 접속되는 배타적 논리합(XOR) 게이트들과, 4개의 쉬프트 레지스터들로부터 입력되는 값을 곱셈기로 출력하기 위한 출력부를 구비한다.
상기 4개의 쉬프트 레지스터들은 16비트 이상의 크기를 갖는다.
상기 배타적 논리합 게이트들 각각은 쉬프트 레지스터들의 임의의 비트에 적어도 둘 이상 접속되어 쉬프트 레지스터들 임의의 비트로부터 입력되는 값을 배타적 논리합 연산한 후 쉬프트 레지스터들의 입력값으로 공급한다.
상기 배타적 논리합 게이트들 각각은 쉬프트 레지스터들의 솟수번째 비트에 접속된다.
상기 쉬프트 레지스터들 각각에는 모두가 "0"이 아닌 값이 입력된다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 6 내지 도 9를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 6은 본 발명의 실시예에 의한 확산회로를 나타내는 도면이다.
도 6을 참조하면, 본 발명의 실시예에 의한 확산회로는 룩업 테이블(64), 오차확산부(90) 및 랜덤 발생부(86)를 구비한다.
룩업 테이블(64)에는 휘도 가중치에 대응하는 계조값이 저장된다. 예를 들면, 룩업 테이블(64)에는 1:3:6:12:19:26:34:42:51:61의 휘도 가중치에 대응되는 계조값이 저장될 수 있다. 실례로, 룩업 테이블(64)에는 도 2와 같이 휘도 가중치에 대응하는 계조값이 저장된다. 이와 같은 룩업 테이블(64)은 자신에게 입력되는 계조값(데이터)에 대응하여 소정 계조값의 데이터를 출력한다.
오차 확산부(90)는 감산기(62), 지연기들(66,68,70,72), 곱셈기들(74,76,78,80), 가산기들(82,84)들을 구비한다. 감산기(62)는 룩업 테이블(64)의 입력 데이터에서 룩업 테이블(64)의 출력 데이터를 감한다. 제 1지연기(66)는 자신에게 공급된 계조값(즉, 데이터)을 1화소분 지연하여 출력한다.(제 1지연기(66)는 1화소분을 데이터를 저장할 수 있는 크기를 갖는다.) 제 2지연기(68)는 자신에게 공급된 계조값을 1수평라인(1라인)+1화소분 지연하여 출력한다.(제 2지연기(68)는 1수평라인+1화소분의 데이터를 저장할 수 있는 크기를 갖는다.) 제 3지연기(70)는 자신에게 공급된 계조값을 1수평라인(1라인) 지연하여 출력한다.(제 3지연기(70)는 1수평라인 분의 데이터를 저장할 수 있는 크기를 갖는다.) 제 4지연기(72)는 자신에게 공급된 계조값을 1수평라인(1라인)-1화소분 지연하여 출력한다.(제 4지연기(72)는 1수평라인(1라인)-1화소분의 데이터를 저장할 수 있는 크기를 갖는다.)
곱셈기들(74,76,78,80)들은 자신에게 입력되는 데이터에 소정계수(K1 내지 K4)를 곱하여 출력한다. 여기서, K1 내지 K4의 값은 임의로 설정될 수 있다. 예를 들어, 도 7과 같이 K1은 7/16으로 설정되고, K2는 1/16으로 설정될 수 있다. 그리고, K3은 5/16으로 설정되고, K4는 3/16으로 설정될 수 있다. 실례로, K1 내지 K4는 1/16 내지 16/16 사이의 수 중 어느 하나가 임의로 설정될 수 있다.
여기서, 제 2곱셈기(76)는 랜덤 발생부(86)로부터 공급되는 소정의 수(RN), 바람직하는 1 내지 16 사이의 수를 곱한값에 제 2지연기(68)로부터 공급되는 데이터값을 곱한다. 한편, 랜덤 발생부(86)는 1 내지 16의 수 중 어느 하나의 값을 랜덤하게 출력한다.
이를 위해, 랜덤 발생부(86)는 도 8과 같이 4개의 쉬프트 레지스터들(92 내지 98)과, 쉬프트 레지스터들(92 내지 98) 각각에 접속되는 배타적 논리합(이하 "XOR"이라 함) 게이트들(91,93,95,97)과, 쉬프트 레지스터들(92,94,96,98)에 공통적으로 접속되는 출력부(99)를 구비한다.
쉬프트 레지스터들(92,94,96,98)은 적어도 2비트 이상, 바람직하게는 16비트 이상의 크기를 가지도록 설정된다. 이와 같은 쉬프트 레지스터들(92,94,96,98)은 각각에는 초기에 모든 비트가 "0"이 아닌 소정의 값이 저장된다. 이때, 쉬프트 레지스터들(92,94,96,98) 중 적어도 둘 이상의 쉬프트 레지스터들(92,94,96,98) 각각의 비트에 동일값이 저장되도록 설정할 수 있다. 또한, 모든 쉬프트 레지스터들(92,94,96,98) 각각의 비트에 상이한 값이 저장될 수 있다.
XOR 게이트들(91,93,95,97)은 쉬프트 레지스터들(92,94,96,98) 각각의 소정 비트에 접속된다. 이와 같은 XOR 게이트들(91,93,95,97)은 쉬프트 레지스터들(92,94,96,98) 각각의 소정비트에 접속되어 자신이 접속된 쉬프트 레지스터((92,94,96,98 중 어느 하나)에 소정값을 입력시킨다. 한편, XOR 게이트들(91,93,95,97)은 쉬프트 레지스터들(92,94,96,98) 각각의 소정비트, 바람직하게는 쉬프트 레지스터들(92,94,96,98)의 솟수번째 비트와 접속된다.
실례로, 제 1XOR 게이트(91)는 제 1쉬프트 레지스터(92)의 2비트 및 7비트에 접속되고, 제 2XOR 게이트(93)는 제 2쉬프트 레지스터(94)의 5비트, 7비트 및 11비트에 접속된다. 그리고, 제 3XOR 게이트(95)는 제 3쉬프트 레지스터(96)의 3비트, 5비트, 11비트 및 13비트에 접속되고, 제 4XOR 게이트(98)는 제 4쉬프트 레지스터(98)의 5비트 및 11비트에 접속된다. 이와 같은 XOR 게이트들(91,93,95,97)은 쉬프트 레지스터들(92,94,96,98) 각각에 적어도 두비트 이상 접속된다.
이와 같은 랜덤 발생부(86)의 동작과정을 상세히 설명하면, 먼저 쉬프트 레지스터들(92,94,96,98) 각각의 비트에는 소정값(모든 비트가 "0"이 안되도록 입력)이 저장된다. 이후, 쉬프트 레지스터들(92,94,96,98)은 외부로부터 입력되는 도시되지 않은 시스템 클럭에 의하여 1비트씩 우로 쉬프트 된다. 이때, XOR 게이트들(91,93,95,97)은 소정값을 입력받고, 입력받은 값들에 대응하여 소정값을 쉬프트 레지스터들(92,94,96,98) 각각으로 입력시킨다. 실례로, XOR 게이트들(91,93,95,97)은 자신에게 입력되는 "1"의 수가 홀 수일때 "1"을 출력하고, "1"의 수가 짝수(또는 "1"이 없을경우)일 때 "0"을 출력한다.
출력부(99)는 4비트로 이루어진다. 이와 같은 출력부(99)는 4개의 쉬프트 레지스터들(92,94,96,98)로부터 입력되는 값을 이용하여 1 내지 16 중 어느 하나의 수에 대응하는 값을 제 2곱셈기(76)로 공급한다.
제 1가산기(82)는 곱셈기들(74,76,78,80)로부터 출력되는 값을 더하여 제 2가산기(84)로 공급한다. 제 2가산기(84)는 외부로부터 입력되는 계조값(데이터)과 제 1가산기(82)로부터 입력되는 계조값(데이터)을 더하여 룩업 테이블로 공급한다.
이와 같은 본 발명의 확산회로의 동작과정을 상세히 설명하면, 먼저 외부에서 소정의 계조값의 데이터가 입력된다. 이 계조값의 데이터는 제 2가산기(84)를 경유하여 룩업 테이블(64)로 입력된다. 여기서, 데이터가 "1"의 계조값을 갖는다면 룩업 테이블(64)은 "1"의 계조값 데이터를 출력한다. 룩업 테이블(64)의 출력데이터는 PDP내부의 구동부로 공급된다. 한편, 감산기(62)는 룩업 테이블(64)의 입력 및 출력 데이터를 공급받는다. 여기서, 룩업 테이블(64)의 입력 및 출력 데이터가 동일하므로 감산기(62)는 "0"의 값을 출력한다.
한편, 외부에서 "2"의 계조값이 데이터가 입력되면 룩업 테이블(64)은 "2"의 계조값과 가장 가까운 표시 계조 레벨인 "1"의 데이터를 출력한다.(입력데이터와 가장 가까운 작은 수를 선택) 따라서, 감산기(62)는 "2"의 계조값에서 "1"의 계조값을 감하여 "1"의 데이터를 출력한다. 제 1지연기(66) "1"의 데이터를 1화소분 지연하여 출력한다. 제 2지연기(68)는 "1"의 데이터를 1수평라인(1라인)+1화소분 지연하여 출력한다. 제 3지연기(70)는 "1"의 데이터를 1수평라인(1라인) 지연하여 출력한다. 제 4지연기(72)는 "1"의 데이터를 1수평라인(1라인)-1화소분 지연하여 출력한다.
이후, 곱셈기들(74,76,78,80)들은 자신들에게 입력되는 "1"의 데이터에 각각 7/16, 1/16×RN(랜덤한 수), 5/16 및 3/16의 값을 곱하여 제 1가산기(82)로 출력한다. 제 1가산기(82)는 곱셈기들(74,76,78,80)로부터 공급되는 데이터를 더하여 제 2가산기(84)로 출력한다. 이후, 제 2가산기(84)는 자신에게 입력되는 계조값 데이터와 제 2가산기(82)에서 입력된 데이터를 더하여 룩업 테이블(64)로 공급한다.
이와 같은 종래의 오차확산 회로는 입력되는 계조 데이터와 룩업 테이블(64)에서 변환되는 계조 데이터의 레벨 차이를 공간적으로 확산시킨다. 따라서, 화소들에는 도 5와 같이 인접된 화소들의 오차값이 확산되어 입력되게 된다. 이와 같은 오차확산 방법을 PDP의 전체화면에 적용함으로써 인간의 눈에는 마치 본래의 화소의 휘도, 즉 변환전의 계조레벨로 표시되는 것처럼 표시되게 된다. 따라서, 종래에는 의사윤곽 없이 다양한 계조레벨을 가지는 고화질의 화상을 표현할 수 있다.
아울러, 본 발명에서는 오차값(즉, 제 2지연기(68)로부터 입력되는 값)에 곱해지는 계수값을 랜덤하게 설정함으로써 무늬 형태의 노이즈가 발생되는 것을 방지할 수 있다. 다시 말하여, 오차값에 곱해지는 계수값이 랜덤하게 설정됨으로써 일정한 패턴이 표시될 때 서로 다른 오차값이 확산되고, 즉 반복성을 가지지 않고 오차가 확산되기 때문에 무늬 형태의 노이즈가 발생되는 것을 방지할 수 있다.
한편, 본 발명에서 랜덤 발생부(86)는 적어도 하나 이상의 곱셈기(76)에 접속되도록 서치된다. 다시 말하여, 도 9와 같이 제 1 및 제 2곱셈기(74,76)에 소정의 랜덤수가 입력되도록 제 1 및 제 2랜덤 발생부(88,89)를 설치할 수 있다. 이때. K1 내지 K4의 값은 1/16 내지 16/16의 값중 임의로 설정된다. 그리고, 본 발명에서는 모든 곱셈기들(74,76,78,80) 각각에 랜덤 발생부들을 설치할 수 있다. 이와 같이 본 발명에서는 적어도 하나 이상의 곱셈기에 접속되도록 랜덤 발생부를 설치함으로써 무늬 형태의 노이즈가 발생되는 것을 방지할 수 있다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널에 의하면 인접한 화소로 확산되는 오차값에 곱해지는 적어도 하나 이상의 계수값을 랜덤하게 설정함으로써 반복되는 패턴 등에서 발생되는 무늬 형태의 노이즈를 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 종래의 플라즈마 디스플레이 패널의 한 프레임을 나타내는 도면.
도 2는 종래의 플라즈마 디스플레이 패널의 휘도 가중치에 따른 계조값을 나타내는 도면.
도 3은 종래의 오차 확산을 행하는 확산회로를 나타내는 도면.
도 4 및 도 5는 인접된 화소로 확산되는 오차값을 나타내는 도면.
도 6은 본 발명의 실시예에 의한 확산회로를 나타내는 도면.
도 7은 도 6에 도시된 확산회로에 의하여 확산되는 오차값을 나타내는 도면.
도 8은 도 6에 도시된 랜덤 발생부를 상세히 나타내는 도면.
도 9는 본 발명의 다른 실시예에 의한 확산회로를 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
20 : 확산회로 22,62 : 가산기
24,64 : 룩업 테이블 26,28,30,32,66,68,70,72 : 지연기
34,36,38,40,74,76,78,80 : 곱셈기 42,44,82,84 : 가산기
50,90 : 오차 확산부 86,88,89 : 랜덤 발생부
92,94,96,98 : 쉬프트 레지스터 91,93,95,97 : 배타적 논리합 게이트
99 : 출력부

Claims (18)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 패널에서 표시될 계조값이 저장되는 룩업 테이블과,
    상기 룩업 테이블의 입력값에서 상기 룩업 테이블의 출력값을 감하는 감산기와,
    상기 감산기의 출력값을 지연시키기 위한 지연기들과,
    상기 지연기들 각각에 설치되어 상기 지연기들의 출력값에 소정의 분수값을 곱셈하기 위한 곱셈기들과,
    상기 곱셈기들 중 적어도 하나 이상에 설치되어 랜덤한 정수값을 공급하기 위한 랜덤 발생부와,
    상기 곱셈기들의 출력값을 더하기 위한 제 1가산기와,
    상기 제 1가산기의 출력값과 상기 룩업 테이블의 입력값을 더하기 위한 제 2가산기를 구비하고,
    상기 랜덤한 정수값을 공급받지 않는 곱셈기들은 자신에게 미리 설정된 분수값과 상기 지연기들의 출력값을 곱하여 출력하고, 상기 랜덤한 정수값을 공급받는 적어도 하나 이상의 곱셈기들은 자신에게 미리 설정된 분수값과 상기 랜덤한 정수값을 곱한 결과값과 상기 자신이 접속된 지연기의 출력값을 곱하여 출력하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  10. 제 9항에 있어서,
    상기 룩업 테이블은 자신에게 입력되는 계조값과 동일 계조값이 존재할 때 상기 동일 계조값을 출력하고, 상기 자신에게 입력되는 계조값과 동일 계조값이 존재하지 않을 때 상기 자신에게 입력되는 계조값과 인접한 계조값을 출력하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  11. 제 9항에 있어서,
    상기 지연기들은 제 1 내지 제 4지연기로 구성되며,
    상기 제 1지연기는 1화소분의 데이터를 저장할 수 있는 메모리를 가짐과 아울러 상기 감산기의 출력값을 1화소분 지연하여 출력하고,
    상기 제 2지연기는 1수평라인+1화소분의 데이터를 저장할 수 있는 메모리를 가짐과 아울러 상기 감산기의 출력값을 1수평라인+1화소분 지연하여 출력하고,
    상기 제 3지연기는 1수평라인분의 데이터를 저장할 수 있는 메모리를 가짐과 아울러 상기 감산기의 출력값을 1수평라인 지연하여 출력하고,
    상기 제 4지연기는 1수평라인-1화소분의 데이터를 저장할 수 있는 메모리를 가짐과 아울러 상기 감산기의 출력값을 1수평라인-1화소분 지연하여 출력하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  12. 삭제
  13. 제 9항에 있어서,
    상기 곱셈기들에는 1/16 내지 16/16 중 어느 하나의 수가 저장되고, 상기 랜덤한 정수값은 1 내지 16 중 어느 하나의 수인것을 특징으로 하는 플라즈마 디스플레이 패널.
  14. 제 9항에 있어서,
    상기 랜덤 발생부 각각은
    적어도 2비트 이상의 크기를 갖는 4개의 쉬프트 레지스터들과,
    상기 4개의 쉬프트 레지스터들 각각에 접속되는 배타적 논리합(XOR) 게이트들과,
    상기 4개의 쉬프트 레지스터들로부터 입력되는 값을 상기 곱셈기로 출력하기 위한 출력부를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  15. 제 14항에 있어서,
    상기 4개의 쉬프트 레지스터들은 16비트 이상의 크기를 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  16. 제 15항에 있어서,
    상기 배타적 논리합 게이트들 각각은 상기 쉬프트 레지스터들의 임의의 비트에 적어도 둘 이상 접속되어 상기 쉬프트 레지스터들 임의의 비트로부터 입력되는 값을 배타적 논리합 연산한 후 상기 쉬프트 레지스터들의 입력값으로 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  17. 제 16항에 있어서,
    상기 배타적 논리합 게이트들 각각은 상기 쉬프트 레지스터들의 솟수번째 비트에 접속되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  18. 제 14항에 있어서,
    상기 쉬프트 레지스터들 각각에는 모두가 "0"이 아닌 값이 입력되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR10-2003-0013365A 2003-03-04 2003-03-04 플라즈마 디스플레이 패널 KR100493622B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2003-0013365A KR100493622B1 (ko) 2003-03-04 2003-03-04 플라즈마 디스플레이 패널
US10/791,573 US7495637B2 (en) 2003-03-04 2004-03-03 Driving method and apparatus of plasma display panel
CNA2004100065229A CN1527264A (zh) 2003-03-04 2004-03-04 等离子显示板的驱动方法和装置
JP2004061045A JP2004272253A (ja) 2003-03-04 2004-03-04 プラズマディスプレイパネルの駆動方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0013365A KR100493622B1 (ko) 2003-03-04 2003-03-04 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20040078424A KR20040078424A (ko) 2004-09-10
KR100493622B1 true KR100493622B1 (ko) 2005-06-10

Family

ID=32923779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0013365A KR100493622B1 (ko) 2003-03-04 2003-03-04 플라즈마 디스플레이 패널

Country Status (4)

Country Link
US (1) US7495637B2 (ko)
JP (1) JP2004272253A (ko)
KR (1) KR100493622B1 (ko)
CN (1) CN1527264A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4290627B2 (ja) * 2004-10-04 2009-07-08 シャープ株式会社 表示素子駆動装置及びその表示素子駆動装置を備えた表示装置並びに表示素子駆動方法
CN100389443C (zh) * 2004-11-12 2008-05-21 南京Lg同创彩色显示系统有限责任公司 等离子显示器的误差扩散方法及装置
JP2006234983A (ja) * 2005-02-22 2006-09-07 Fujitsu Hitachi Plasma Display Ltd 誤差拡散処理回路、方法及びプラズマディスプレイ装置
TWI288907B (en) * 2005-11-17 2007-10-21 Marketech Int Corp Compensation method of brightness inaccuracy applied in a flat display
JPWO2007129362A1 (ja) * 2006-04-21 2009-09-17 日立プラズマディスプレイ株式会社 表示装置及びその誤差拡散方法
WO2008108075A1 (ja) * 2007-03-01 2008-09-12 Panasonic Corporation 画像表示装置
WO2008111216A1 (ja) * 2007-03-15 2008-09-18 Shinoda Plasma Co., Ltd. 表示装置、その駆動方法、および画像信号補正装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3603906B2 (ja) * 1994-04-15 2004-12-22 富士写真フイルム株式会社 画像信号２値化処理装置および方法
DE69936368T2 (de) * 1998-09-22 2007-10-31 Matsushita Electric Industrial Co., Ltd., Kadoma Verbessertes Anzeigeverfahren für Bilder mit Graustufen

Also Published As

Publication number Publication date
JP2004272253A (ja) 2004-09-30
CN1527264A (zh) 2004-09-08
KR20040078424A (ko) 2004-09-10
US20040174322A1 (en) 2004-09-09
US7495637B2 (en) 2009-02-24

Similar Documents

Publication Publication Date Title
KR100473514B1 (ko) 서브프레임을 이용하여 그레이 스케일 디스플레이를실행하는 장치 및 방법
KR100478378B1 (ko) 표시 장치 및 표시 방법
JP3322809B2 (ja) ディスプレイ駆動方法及び装置
KR20050099303A (ko) 디스플레이장치 및 그 제어방법
JP2002023692A (ja) 表示装置および表示方法
JP2005346068A (ja) ディスプレイ装置及びその制御方法
KR100493622B1 (ko) 플라즈마 디스플레이 패널
EP1557812A1 (en) Image display method and image display apparatus
JP2004138783A (ja) 画像表示装置
WO2006022264A1 (ja) 画像表示装置およびその駆動方法
EP1583062A1 (en) Image display apparatus
JP4759209B2 (ja) 画像表示装置
JP3912079B2 (ja) 表示装置の誤差拡散処理回路及び方法
JP3521591B2 (ja) ディスプレイ装置の誤差拡散処理装置
KR100505989B1 (ko) 플라즈마 디스플레이 패널의 비디오 데이터 처리 방법 및장치
JP2003177696A (ja) 表示装置および表示方法
JP2006267929A (ja) 画像表示方法および画像表示装置
KR20040094084A (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100425486B1 (ko) 플라즈마 디스플레이 패널의 영상신호 처리 장치
JP4052142B2 (ja) 画像表示装置
JP3449083B2 (ja) 表示装置の駆動方法及び駆動回路
JP2002091375A (ja) プラズマディスプレイパネルの階調表示処理方法
KR100493914B1 (ko) 플라즈마 디스플레이 패널의 구동방법
JP3906867B2 (ja) 表示装置の誤差拡散処理方法及び誤差拡散処理装置
KR20060088671A (ko) 플라즈마 디스플레이 패널의 비디오 데이터 처리장치 및방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080319

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee