JPWO2007129362A1 - 表示装置及びその誤差拡散方法 - Google Patents

Abstract

整数部及び小数部を有する対象画素の画素信号の小数部が特定値であるときには、その小数部の値を他の値に変換する小数部変換手段（３０２）と、変換前の小数部と変換後の小数部との差を対象画素に隣接する複数の画素の信号に分配して加算する誤差加算手段（３０１）と、変換後の小数部及び整数部からなる対象画素の画素信号及び対象画素に隣接する複数の画素の信号の小数部を基に加算し、加算後の整数部を対象画素の画素信号として出力する誤差拡散手段（３１１）とを有する表示装置が提供される。

Description

本発明は、表示装置及びその誤差拡散方法に関する。

サブフィールド法を用いた表示装置の階調は、各サブフィールドのオン／オフの組合せ（点灯パターン）による階調（実階調）と、隣接する２実階調を所定の比率で混合することにより擬似的に表現する階調（拡散階調）で表現される。通常、拡散階調は誤差拡散処理にて実施される。

図１０に示すように、一定面積に渡り同一階調が表示される場合、誤差拡散処理により模様状パターンが発生するという課題があり、画質を著しく劣化させる。

下記の特許文献１のプラズマディスプレイパネルの駆動装置は、入力階調値が表示可能か否かを確認する手段と、それが表示できない場合、その階調値とその階調値に隣接した階調値との間の誤差値を算出する手段と、誤差値を隣接するピクセルに拡散させる手段と、各拡散手段から出力された誤差値に各係数値を乗算する手段と、その乗算値同士を加算する手段と、その加算値と次の入力階調値とを加算する手段と、乗算手段に供給するランダム値を生成するランダム値生成手段とを備え、このランダム値を用いて係数値をランダムに変化させることで、模様状のノイズの発生を防止し、画質を改善することを可能としている。

しかし、完全なランダム値を発生することができないため、同一階調の表示される面積が大きくなると、模様状パターンの発生を抑制することが困難である。また、特定階調では、画面の左上隅が一方の階調のみしか表示されない現象も発生する。

特開２００４−２７２２５３号公報

本発明の目的は、誤差拡散により発生する模様状パターンのノイズを抑制し、画質を向上させることができる表示装置及びその誤差拡散方法を提供することである。

本発明の表示装置は、整数部及び小数部を有する対象画素の画素信号の小数部が特定値であるときには、その小数部の値を他の値に変換する小数部変換手段と、前記変換前の小数部と前記変換後の小数部との差を前記対象画素に隣接する複数の画素の信号に分配して加算する誤差加算手段と、前記変換後の小数部及び整数部からなる前記対象画素の画素信号及び前記対象画素に隣接する複数の画素の信号の小数部を基に加算し、加算後の整数部を前記対象画素の画素信号として出力する誤差拡散手段とを有することを特徴とする。

また、本発明の表示装置の誤差拡散方法は、整数部及び小数部を有する対象画素の画素信号の小数部が特定値であるときには、その小数部の値を他の値に変換する小数部変換ステップと、前記変換前の小数部と前記変換後の小数部との差を前記対象画素に隣接する複数の画素の信号に分配して加算する誤差加算ステップと、前記変換後の小数部及び整数部からなる前記対象画素の画素信号及び前記対象画素に隣接する複数の画素の信号の小数部を基に加算し、加算後の整数部を前記対象画素の画素信号として出力する誤差拡散ステップとを有することを特徴とする。

図１は、本発明の第１の実施形態によるプラズマディスプレイ装置の構成例を示す図である。 図２は、プラズマディスプレイパネルの構造例を示す分解斜視図である。 図３は、画像の１フィールドの構成例を示す図である。 図４は、誤差拡散回路の構成例を示すブロック図である。 図５は、小数部変換回路が変換する例を示す図である。 図６は、小数部変換回路が変換する例を示す図である。 図７は、誤差拡散回路の誤差拡散処理を説明するための図である。 図８は、本発明の第２の実施形態による誤差拡散回路の構成例を示すブロック図である。 図９は、本発明の第３の実施形態によるプラズマディスプレイ装置の構成例を示す図である。 図１０は、同一階調値の画像平坦部に対して通常の誤差拡散処理を行った場合に画像に発生する模様状パターンを示す図である。 図１１は、同一階調値の画像平坦部に対して第１の実施形態による誤差拡散処理を行った場合の画像を示す図である。

（第１の実施形態）
図１は、本発明の第１の実施形態によるプラズマディスプレイ装置（表示装置）の構成例を示す図である。

Ｘ電極制御回路１２２は、Ｘ電極Ｘ１，Ｘ２，・・・に所定の電圧を供給する。以下、Ｘ電極Ｘ１，Ｘ２，・・・の各々を又はそれらの総称を、Ｘ電極Ｘｉといい、ｉは添え字を意味する。

Ｙ電極制御回路１２３は、Ｙ電極Ｙ１，Ｙ２，・・・に所定の電圧を供給する。以下、Ｙ電極Ｙ１，Ｙ２，・・・の各々を又はそれらの総称を、Ｙ電極Ｙｉといい、ｉは添え字を意味する。

アドレス制御回路１２１は、アドレス電極Ａ１，Ａ２，・・・に所定の電圧を供給する。以下、アドレス電極Ａ１，Ａ２，・・・の各々を又はそれらの総称を、アドレス電極Ａｊといい、ｊは添え字を意味する。

プラズマディスプレイパネル１２４では、Ｙ電極Ｙｉ及びＸ電極Ｘｉが水平方向に並列に延びる行を形成し、アドレス電極Ａｊが垂直方向に延びる列を形成する。Ｙ電極Ｙｉ及びＸ電極Ｘｉは、垂直方向に交互に配置される。

Ｙ電極Ｙｉ及びアドレス電極Ａｊは、ｉ行ｊ列の２次元行列を形成する。表示セルＣｉｊは、Ｙ電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接するＸ電極Ｘｉにより形成される。この表示セルＣｉｊが画素に対応し、プラズマディスプレイパネル１２４は２次元画像を表示することができる。

図２は、プラズマディスプレイパネル１２４の構造例を示す分解斜視図である。Ｘ電極Ｘｉ及びＹ電極Ｙｉは、前面ガラス基板１上に形成されている。その上には、放電空間に対し絶縁するための誘電体層１３が被着されている。さらにその上には、ＭｇＯ（酸化マグネシウム）保護層１４が被着されている。

一方、アドレス電極Ａｊは、前面ガラス基板１と対向して配置された背面ガラス基板２上に形成される。その上には、誘電体層１６が被着される。更にその上には、蛍光体１８〜２０が被着されている。隔壁（リブ）１７の内面には、赤、青、緑色の蛍光体１８〜２０がストライプ状に各色毎に配列、塗付されている。Ｘ電極Ｘｉ及びＹ電極Ｙｉの間の放電によって蛍光体１８〜２０を励起して各色が発光する。前面ガラス基板１及び背面ガラス基板２との間の放電空間には、Ｎｅ＋Ｘｅペニングガス等が封入されている。

図３は、画像の１フィールドＦＤの構成例を示す図である。画像は、例えば６０フィールド／秒で形成される。１フィールドＦＤは、第１のサブフィールドＳＦ１、第２のサブフィールドＳＦ２、・・・、第ｎのサブフィールドＳＦｎにより形成される。このｎは、例えば１０であり、階調ビット数に相当する。サブフィールドＳＦ１，ＳＦ２等の各々を又はそれらの総称を、以下、サブフィールドＳＦという。

各サブフィールドＳＦは、リセット期間Ｔｒ、アドレス期間Ｔａ及びサスティン（維持放電）期間Ｔｓにより構成される。リセット期間Ｔｒでは、表示セルの初期化を行う。アドレス期間Ｔａでは、アドレス電極Ａｊ及びＹ電極Ｙｉ間のアドレス放電により各表示セルの発光又は非発光を選択することができる。サスティン期間Ｔｓでは、選択された表示セルのＸ電極Ｘｉ及びＹ電極Ｙｉ間でサスティン放電を行い、発光を行う。各サブフィールドＳＦでは、Ｘ電極Ｘｉ及びＹ電極Ｙｉ間のサスティンパルス数に対応する発光回数（サスティン期間Ｔｓの長さ）が異なる。これにより、階調値を決めることができる。

図１の構成を説明する。プラズマディスプレイパネル１２４は、１フィールドが重み付けされた複数のサブフィールドからなり、その複数のサブフィールドのうちの点灯するサブフィールドのパターンを選択することにより画像を階調表現することができる。

逆ガンマ変換処理回路１０１は、デジタル形式の画像信号Ｓ１を入力し、逆ガンマ変換し、線形特性を有する画像信号Ｓ２を出力する。

線形ゲイン回路１０２は、画像信号Ｓ２を画像信号Ｓ３に線形変換し、画像信号Ｓ３を整数部（実部）及び小数部（誤差部）で表現する。画像信号Ｓ３は、画像信号Ｓ２に対して、階調数が少ない。

誤差拡散回路１０３は、画像信号Ｓ３を入力し、画像信号Ｓ３の小数部が０でないときにはその小数部を空間的に拡散し、擬似的に階調表現を行うための画像信号Ｓ４を出力する。画像信号Ｓ４は、整数部のみの信号である。誤差拡散回路１０３の詳細は、後に図４を参照しながら説明する。

サブフィールド変換回路１０４は、誤差拡散された画像信号Ｓ４を基にサブフィールドの点灯パターンを選択し、サブフィールド点灯パターン信号Ｓ５を生成する。アドレス制御回路１２１は、サブフィールド点灯パターン信号Ｓ５に応じて、各画素について点灯させるサブフィールドを選択するためのアドレス電極Ａｊの電圧を生成する。

サブフィールド毎表示負荷率検出回路１０５は、サブフィールド点灯パターン信号Ｓ５を基に、サブフィールド毎の表示負荷率Ｔ２を演算する。表示負荷率Ｔ２は、発光する画素数及びその発光する画素の階調値を基に検出される。例えば、画像の全画素が最大階調値で表示されている場合は表示負荷率が１００％である。また、画像の全画素が最大階調値の１／２で表示されている場合は表示負荷率が５０％である。また、画像の半分（５０％）の画素のみが最大階調値で表示されているような場合にも、表示負荷率が５０％である。

サスティンパルス数設定回路１０６は、タイミング信号Ｔ１及び表示負荷率Ｔ２を入力し、１フィールドの表示負荷率に応じて電力一定制御による１フィールドの総サスティンパルス数を演算する。電力一定制御は、１フィールドの表示負荷率に応じて１フィールドの総サスティンパルス数が制御される。表示負荷率にかかわらず、１フィールドの総サスティンパルス数を一定にすると、表示負荷率が大きいほど電力が大きくなってしまい、熱量が増加してしまう。そのため、１フィールドの表示負荷率が大きいときには、１フィールドの総サスティンパルス数を少なくするように演算し、電力一定制御を行う。

サスティンパルス信号生成回路１０７は、その総サスティンパルス数を各サブフィールドの重みの比になるように分割し、表示のためのサスティンパルス信号を生成する。Ｘ電極制御回路１２２及びＹ電極制御回路１２３は、そのサスティンパルス信号に応じて、Ｘ電極Ｘｉ及びＹ電極Ｙｉの電圧を生成する。アドレス電極Ａｊにより選択された表示セルは、Ｘ電極Ｘｉ及びＹ電極Ｙｉ間でサスティン放電して発光する。

図７は、図１の誤差拡散回路１０３の誤差拡散処理を説明するための図である。対象画素７０１の座標は、（ｘ，ｙ）である。以下、座標（ｘ，ｙ）を座標［ｙ］［ｘ］として表す。座標［ｙ−１］［ｘ−１］の画素は、対象画素７０１の左上隣の画素である。座標［ｙ−１］［ｘ］の画素は、対象画素７０１の上隣の画素である。座標［ｙ−１］［ｘ＋１］の画素は、対象画素７０１の右上隣の画素である。座標［ｙ］［ｘ−１］の画素は、対象画素７０１の左隣の画素である。座標［ｙ］［ｘ＋１］の画素は、対象画素７０１の右隣の画素である。座標［ｙ＋１］［ｘ−１］の画素は、対象画素７０１の左下隣の画素である。座標［ｙ＋１］［ｘ］の画素は、対象画素７０１の下隣の画素である。座標［ｙ＋１］［ｘ＋１］の画素は、対象画素７０１の右下隣の画素である。

誤差拡散処理は、画像の左上端の画素から右方向に進み、右端の画素に到達したら、１つ下のラインの左端の画素から右方向に進み、以下同様に下のラインの処理を順次行う。したがって、対象画素７０１の処理を行う際、座標［ｙ−１］［ｘ−１］、座標［ｙ−１］［ｘ］、座標［ｙ−１］［ｘ＋１］及び座標［ｙ］［ｘ−１］は前に対象画素として誤差拡散処理された画素であり、座標［ｙ］［ｘ＋１］、座標［ｙ＋１］［ｘ−１］、座標［ｙ＋１］［ｘ］及び座標［ｙ＋１］［ｘ＋１］は後に対象画素として誤差拡散処理される画素である。

次に、誤差拡散方法を説明する。図１の誤差拡散回路１０３は、整数部及び小数部からなる画像信号Ｓ３を入力し、整数部からなる画像信号Ｓ４を出力する。画像信号Ｓ４は整数部からなるため、その誤差部（小数部）は隣接画素に拡散される。

対象画素７０１に対して誤差拡散処理する場合を説明する。対象画素７０１の画素信号Ｓ３に対して、座標［ｙ−１］［ｘ−１］の画素信号の小数部に誤差拡散係数１／１６を乗算して重み付けして加算し、座標［ｙ−１］［ｘ］の画素信号の小数部に誤差拡散係数５／１６を乗算して重み付けして加算し、座標［ｙ−１］［ｘ＋１］の画素信号の小数部に誤差拡散係数３／１６を乗算して重み付けして加算し、座標［ｙ］［ｘ−１］の画素信号の小数部に誤差拡散係数７／１６を乗算して重み付けして加算する。その加算結果の整数部が対象画素７０１の画素信号Ｓ４として出力される。その加算結果の小数部は、対象画素７０１の隣接画素が対象画素として誤差拡散処理される際に用いられる。上記の４個の誤差拡散係数１／１６、５／１６、３／１６、７／１６は、その合計が１になる比率になっている。

図１０は、同一階調値の画像平坦部に対して上記の誤差拡散処理を行った場合に画像に発生する模様状パターンを示す図である。この模様状パターンの発生は、特定階調値で発生しており、実験の結果、誤差拡散回路１０３に入力する画素信号Ｓ３の小数部が特定値の場合に発生することがわかった。

なお、図１０では、図の明確化のために、白及び黒の２値で画像を表現しているが、この２値は階調値ｎと階調値ｎ＋１を示し、それらの階調値の差は１である。図１１も同様である。

一例として、全画面が特定の同一入力階調値であり、誤差拡散後の出力値を階調値ｎと階調値ｎ＋１で表現した場合、先頭（最上）水平ラインの各画素の小数部と、左隣の画素の誤差部（小数部）に所定の誤差拡散係数（例えば７／１６）を乗じた結果との加算値が１未満でかつ１に近い小数ならば、先頭ライン上の全ての画素で桁上がりが発生しないため、先頭ラインの画素は全て階調値ｎとなる。

一方、その次の（その下の）水平ラインの画素は左隣の画素の誤差部（小数部）の他に、左上隣の画素の誤差部、上隣の画素の誤差部、右上隣の画素の誤差部の各々に誤差拡散係数を乗じた結果との加算値となるため、この水平ライン上の各画素は連続して桁上がりを発生するので、このライン上の全ての画素は階調値ｎ＋１となる。以下、ライン毎に一方の階調値が連続して並ぶ可能性があり、その結果として模様状パターンが発生する。

本実施形態は、誤差拡散回路１０３に入力される画素信号Ｓ３の小数部に対し、採り得る値を限定することにより、つまり、上記のような連続して一方の階調値を採り得る可能性のある小数部を検出して、これを他の小数値に変換することにより、一方の階調値のみが連続して並んで表示されることを防止し、同時に、入力信号Ｓ３の小数部を変換したことによる誤差を、隣接画素に特定の割合で分配することにより、原画素信号Ｓ３を損なうことなく再現することにより、模様状パターンの発生を抑える。

例えば、対象画素７０１の画素信号Ｓ３の小数部を変換したことによる誤差は、座標［ｙ］［ｘ＋１］の隣接画素の信号に１／４の比率で分配して加算され、座標［ｙ＋１］［ｘ−１］の隣接画素の信号に１／４の比率で分配して加算され、座標［ｙ＋１］［ｘ］の隣接画素の信号に１／４の比率で分配して加算され、座標［ｙ＋１］［ｘ＋１］の隣接画素の信号に１／４の比率で分配して加算される。上記の４個の比率１／４は、その合計が１になる比率である。上記の変換誤差は、対象画素に隣接する複数の画素の信号に均等に分配して加算される。

なお、上記の４個の比率は、上記の４個の誤差拡散係数１／１６、５／１６、３／１６、７／１６と同じ比率にしてもよい。その場合、座標［ｙ］［ｘ＋１］の右隣の画素への分配比率は７／１６、座標［ｙ＋１］［ｘ−１］の左下隣の画素への分配比率は３／１６、座標［ｙ＋１］［ｘ］の下隣の画素への分配比率は５／１６、座標［ｙ＋１］［ｘ＋１］の右下隣の画素への分配比率は１／１６である。

図１１は、図１０に対応し、同一階調値の画像平坦部に対して本実施形態による上記の誤差拡散処理を行った場合の画像を示す図である。画素信号Ｓ３の小数部が特定値であるときにはその値を他の値に変換することにより、桁上がりを発生させることができるので、階調値ｎ及び階調値ｎ＋１がランダムに混ざり、模様状パターンを防止することができる。

画面の左上隅の一定領域が一方の階調のみしか表示されない現象は、特定階調値の入力信号の小数部が０に近い場合、誤差拡散処理による桁上がりが複数画素に渡って起こらないことにより発生するため、画面の左上隅の一定領域の画素の入力信号の小数部が０に近いことを検出したら、１に近い小数部に変換することにより、桁上げを強制的に発生させることにより解消することができる。

図４は、図１の誤差拡散回路１０３の構成例を示すブロック図である。画素信号Ｓ３は、例えば、上位８ビットの整数部及び下位８ビットの小数部を有する合計１６ビットの対象画素７０１の画素信号である。誤差加算器３０１は、画素信号Ｓ３と加算器３１０の出力信号とを加算し、画素信号Ｓ１１を出力する。画素信号Ｓ１１は、画素信号Ｓ３と同じく、上位８ビットの整数部及び下位８ビットの小数部を有する合計１６ビットの信号である。

画素信号Ｓ１１は、整数部画素信号Ｓ１２及び小数部画素信号Ｓ１３に分離される。整数部画素信号Ｓ１２は、画素信号Ｓ１１の上位８ビットの整数部の信号である。小数部画素信号Ｓ１３は、画素信号Ｓ１１の下位８ビットの小数部の信号である。

小数部変換回路３０２は、小数部画素信号Ｓ１３が特定値であるときには、その小数部画素信号Ｓ１３の値を他の値に変換して小数部画素信号Ｓ１４として出力し、小数部画素信号Ｓ１３が特定値でないときには、小数部画素信号Ｓ１３をそのまま小数部画素信号Ｓ１４として出力する。小数部変換回路３０２の詳細は、後に図５及び図６を参照しながら説明する。

減算器３０３は、変換前の小数部画素信号Ｓ１３から変換後の小数部画素信号Ｓ１４を減算し、小数部画素信号Ｓ１８を出力する。小数部画素信号Ｓ１８は、小数部画素信号Ｓ１４と小数部画素信号Ｓ１３との差を示す信号である。乗算器３０４は、小数部画素信号Ｓ１８及び係数１／４を乗算し、遅延回路３０６〜３０９に出力する。

遅延回路３０５は、遅延回路３０６〜３０９を有する。遅延回路３０６は、図７の対象画素７０１の変換誤差を座標［ｙ］［ｘ＋１］の右隣の画素の信号に加算するための遅延回路であり、乗算器３０４の出力信号を１画素クロック遅延して出力する。遅延回路３０７は、図７の対象画素７０１の変換誤差を座標［ｙ＋１］［ｘ＋１］の右下隣の画素の信号に加算するための遅延回路であり、乗算器３０４の出力信号を１ライン＋１画素クロック遅延して出力する。遅延回路３０８は、図７の対象画素７０１の変換誤差を座標［ｙ＋１］［ｘ］の下隣の画素の信号に加算するための遅延回路であり、乗算器３０４の出力信号を１ライン遅延して出力する。遅延回路３０９は、図７の対象画素７０１の変換誤差を座標［ｙ＋１］［ｘ−１］の左下隣の画素の信号に加算するための遅延回路であり、乗算器３０４の出力信号を１ライン−１画素クロック遅延して出力する。

加算器３１０は、遅延回路３０６〜３０９の出力信号を加算し、誤差加算器３０１に出力する。誤差加算器３０１は、画素信号Ｓ３及び加算器３１０の出力信号を加算することにより、対象画素の誤差画素信号Ｓ１８を対象画素の隣接画素の信号Ｓ３に分配して加算することができる。換言すれば、誤差加算器３０１は、対象画素の画素信号Ｓ３にその隣接画素の誤差部画素信号Ｓ１８を加算する。これにより、小数部変換回路３０２の変換により生じた誤差を隣接画素の信号に拡散することができ、原画素信号Ｓ３を忠実に再現して擬似的に階調表現することができる。

画素信号Ｓ１５は、整数部画素信号Ｓ１２及び小数部画素信号Ｓ１４からなる信号である。すなわち、画素信号Ｓ１５は、上位８ビットの整数部が画素信号Ｓ１２であり、下位８ビットの小数部が画素信号Ｓ１４であり、合計１６ビットの画素信号である。

加算器３１１は、画素信号Ｓ１５及び乗算器３２０〜３２３の出力信号を加算し、画素信号Ｓ１６を出力する。乗算器３２０〜３２３は、８ビットの小数部画素信号を出力する。画素信号Ｓ１６は、上位８ビットの整数部及び下位８ビットの小数部を有する合計１６ビットの画素信号である。

画素信号Ｓ１６は、整数部画素信号Ｓ４及び小数部画素信号Ｓ１７に分離される。整数部画素信号Ｓ４は、画素信号Ｓ１６の上位８ビットの整数部の信号であり、誤差拡散回路１０３の対象画素出力信号である。小数部画素信号Ｓ１７は、画素信号Ｓ１６の下位８ビットの小数部の信号である。

遅延回路３１５は、遅延回路３１６〜３１９を有する。遅延回路３１６は、図７の座標［ｙ］［ｘ−１］の左隣の画素の小数部画素信号を対象画素７０１の信号に加算するための遅延回路であり、小数部画素信号Ｓ１７を１画素クロック遅延して出力する。遅延回路３１７は、図７の座標［ｙ−１］［ｘ−１］の左上隣の画素の小数部画素信号を対象画素７０１の信号に加算するための遅延回路であり、小数部画素信号Ｓ１７を１ライン＋１画素クロック遅延して出力する。遅延回路３１８は、図７の座標［ｙ−１］［ｘ］の上隣の画素の小数部画素信号を対象画素７０１の信号に加算するための遅延回路であり、小数部画素信号Ｓ１７を１ライン遅延して出力する。遅延回路３１９は、図７の座標［ｙ−１］［ｘ＋１］の右上隣の画素の小数部画素信号を対象画素７０１の信号に加算するための遅延回路であり、小数部画素信号Ｓ１７を１ライン−１画素クロック遅延して出力する。

乗算器３２０は、遅延回路３１６の出力信号及び誤差拡散係数７／１６を乗算し、加算器３１１に出力する。乗算器３２１は、遅延回路３１７の出力信号及び誤差拡散係数１／１６を乗算し、加算器３１１に出力する。乗算器３２２は、遅延回路３１８の出力信号及び誤差拡散係数５／１６を乗算し、加算器３１１に出力する。乗算器３２３は、遅延回路３１９の出力信号及び誤差拡散係数３／１６を乗算し、加算器３１１に出力する。乗算器３２０〜３２３の出力信号は、８ビットの小数部画素信号である。

加算器３１１は、対象画素の画素信号Ｓ１５及び乗算器３２０〜３２３の出力信号を加算し、画素信号Ｓ１６を出力する。図１１では、加算器３１１で整数部への桁上がりがなければ階調値がｎになり、桁上がりがあれば階調値がｎ＋１になる。対象画素の出力画素信号Ｓ４は、画素信号Ｓ１６の整数部の信号になる。画素信号Ｓ１６の小数部は、小数部画素信号Ｓ１７として隣接画素の画素信号に加算器３１１にて加算される。これにより、出力画素信号Ｓ４を画素信号Ｓ１６の整数部のみとしたことにより生じた誤差を隣接画素の信号に拡散することができ、原画素信号Ｓ３を忠実に再現して擬似的に階調表現することができる。

図５及び図６は、図４の小数部変換回路３０２が小数部画素信号Ｓ１３を小数部画素信号Ｓ１４に変換する例を示す図である。ここでは、画素信号Ｓ１３及びＳ１４を２進数表現で示す。また、説明の簡単のため、小数部画素信号Ｓ１３及びＳ１４が６ビットの場合を例に説明する。画素信号Ｓ１４の欄が空欄の部分は、画素信号Ｓ１３がそのまま画素信号Ｓ１４として出力されることを示す。

画素信号Ｓ１３は、図５の「０００００１」、「００００１０」、「００００１１」、「０００１００」、「０００１０１」及び「０００１１０」が特定値である。図５の特定値は、０に近い場合であり、画面全体がこのような同一階調値のみで表示される場合は、誤差拡散処理による桁上がりが発生しにくい。そのため、左上隅領域は桁上げが全く発生せず、桁上げが不均一となるために階調が正しく表現されない。本実施形態では、上記領域において強制的に桁上げを発生させることにより、桁上げを均一化する。小数部変換回路３０２は、画素信号Ｓ１３が図５の特定値である場合には、他の値に変換し、画素信号Ｓ１４を出力する。具体的には、小数部変換回路３０２は、対象画素の小数部画素信号Ｓ１３が第１の値（例えば、「０００１１０」）以下であるときには、その小数部画素信号Ｓ１３を第１の値（例えば「０００１１０」）より大きい値に変換する。

また、画素信号Ｓ１３は、図６の「１０００１０」、「１０１１００」、「１０１１０１」、「１１０００１」、「１１００１０」及び「１１０１１１」が特定値である。図６の特定値は、模様状パターンの発生し易い画素信号Ｓ１３であり、特に、１／２、２／３、３／４から僅かに異なる値のときに発生しやすい。図６の例では、１／２に近い値としては「１０００１０」、２／３に近い値としては「１０１１００」及び「１０１１０１」、３／４に近い値としては「１１０００１」及び「１１００１０」で模様状パターンが発生する。図６では、画素信号Ｓ１３が「１０００１０」の場合に１／２と２／３の間の数値である「１０１０００」に、画素信号Ｓ１３が「１０１１００」及び「１０１１０１」の場合に２／３と３／４の間の数値である「１０１１１１」に、画素信号Ｓ１３が「１１０００１」及び「１１００１０」の場合に３／４より大きな値である「１１０１０１」に変換している。これにより、図１１に示すように、模様状パターンのノイズ発生を防止することができる。

小数部変換回路３０２において、変換後の小数部画素信号Ｓ１４の値の種類は、変換前の小数部画素信号Ｓ１３の値の種類より少ない。なお、小数部変換回路３０２は、小数部画素信号Ｓ１３の特定の下位ビットを切り捨てることにより他の値に変換し、小数部画素信号Ｓ１４を出力するようにしてもよい。

（第２の実施形態）
図８は、本発明の第２の実施形態による誤差拡散回路１０３（図１）の構成例を示すブロック図である。本実施形態（図８）は、第１の実施形態（図４）に対して、乗算器３０４を削除し、係数生成回路８００及び乗算器８０１〜８０４を追加したものである。以下、本実施形態が第１の実施形態と異なる点を説明する。

係数生成回路８００は、小数部画素信号Ｓ１８に応じて、係数Ｓ２１〜Ｓ２４を生成する。乗算器８０１は、小数部画素信号Ｓ１８及び係数Ｓ２１を乗算し、遅延回路３０６に出力する。乗算器８０２は、小数部画素信号Ｓ１８及び係数Ｓ２２を乗算し、遅延回路３０７に出力する。乗算器８０３は、小数部画素信号Ｓ１８及び係数Ｓ２３を乗算し、遅延回路３０８に出力する。乗算器８０４は、小数部画素信号Ｓ１８及び係数Ｓ２４を乗算し、遅延回路３０９に出力する。

第１の実施形態では、画素信号Ｓ１８に係数１／４を乗算し、遅延回路３０６〜３０９に出力する。しかし、画素信号Ｓ１８の値は４で割り切れない場合が存在する。その場合は、画素信号Ｓ１８の値をすべて隣接画素の信号に分配して加算することができない。

本実施形態では、画素信号Ｓ１８の値に応じて、係数Ｓ２１〜Ｓ２４を可変制御することにより、画素信号Ｓ１８の値のすべてを隣接画素の信号に分配して加算することができ、より正確な階調表現を行うことができる。

例えば、係数生成回路８００は、以下のように、係数Ｓ２２〜Ｓ２４を生成する。画素信号Ｓ１８が「０００００００１」（２進数表現）であるときには、係数Ｓ２１を１にし、係数Ｓ２２〜Ｓ２４を０にする。画素信号Ｓ１８が「００００００１０」（２進数表現）であるときには、係数Ｓ２１及びＳ２３を１にして係数Ｓ２２及びＳ２４を０にする。画素信号Ｓ１８が「００００００１１」（２進数表現）であるときには、係数Ｓ２１〜Ｓ２３を１にし、係数Ｓ２４を０にする。画素信号Ｓ１８が「０００００１００」（２進数表現）であるときには、係数Ｓ２１〜Ｓ２４を１にする。

以上のように、本実施形態によれば、誤差加算器３０１は、変換前の小数部画素信号Ｓ１３と変換後の小数部画素信号Ｓ１４との差を、その差に応じた比率で対象画素に隣接する複数の画素の信号に分配して加算する。

（第３の実施形態）
図９は、本発明の第３の実施形態によるプラズマディスプレイ装置（表示装置）の構成例を示す図である。本実施形態（図９）は、第１の実施形態（図１）に対して、平坦部検出回路９０１を追加したものである。

平坦部検出回路９０１は、対象画素に隣接する複数の画素及び対象画素が画像平坦部を構成するか否かを検出する。具体的には、平坦部検出回路９０１は、対象画素に隣接する複数の画素及び対象画素の画素信号Ｓ２の整数部が同一であるか否かを検出し、同一であるときには画像平坦部を構成することを検出する。なお、平坦部検出回路９０１は、画素信号Ｓ２の代わりに、対象画素に隣接する複数の画素及び対象画素の画素信号Ｓ３の整数部が同一であるか否かを検出し、同一であるときには画像平坦部を構成することを検出するようにしてもよい。

画像平坦部を構成することが検出されないときには、誤差拡散回路１０３内の小数部変換回路３０２は変換を行わず、画素信号Ｓ１３がそのまま画素信号Ｓ１４になる。誤差拡散回路１０３内の小数部変換回路３０２は、画像平坦部を構成することが検出されたときのみ、変換を行う。

図１０に示したように、画像平坦部の画像に対して通常の誤差拡散処理を行うと、模様状パターンのノイズが発生してしまう。それに対し、画像平坦部でない画像に対して通常の誤差拡散処理を行っても、模様状パターンのノイズが発生しない。

本実施形態では、画像平坦部を構成することが検出されたときのみ、模様状パターンのノイズ発生防止のための上記実施形態の誤差拡散処理を行い、画像平坦部を構成することが検出されない場合には、通常の誤差拡散処理を行う。

なお、第１〜第３の実施形態では、プラズマディスプレイ装置の例を説明したが、それに限定されず、それ以外の表示装置に適用することもできる。

上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

誤差拡散により発生する模様状パターンのノイズを抑制し、画質を向上させることができる。

Claims (16)

1. 整数部及び小数部を有する対象画素の画素信号の小数部が特定値であるときには、その小数部の値を他の値に変換する小数部変換手段と、
   前記変換前の小数部と前記変換後の小数部との差を前記対象画素に隣接する複数の画素の信号に分配して加算する誤差加算手段と、
   前記変換後の小数部及び整数部からなる前記対象画素の画素信号及び前記対象画素に隣接する複数の画素の信号の小数部を基に加算し、加算後の整数部を前記対象画素の画素信号として出力する誤差拡散手段と
   を有することを特徴とする表示装置。
2. 前記誤差加算手段は、前記変換前の小数部と前記変換後の小数部との差を特定の比率で前記対象画素に隣接する複数の画素の信号に分配して加算し、
   前記誤差拡散手段は、前記対象画素に隣接する複数の画素の信号の小数部を重み付けして加算することを特徴とする請求項１記載の表示装置。
3. 前記誤差加算手段における前記対象画素に隣接する複数の画素は、後に対象画素として処理される画素であり、
   前記誤差拡散手段における前記対象画素に隣接する複数の画素は、前に対象画素として処理された画素であることを特徴とする請求項１記載の表示装置。
4. 前記誤差加算手段における前記対象画素に隣接する複数の画素は、前記対象画素の下及び右隣の画素を含み、
   前記誤差拡散手段における前記対象画素に隣接する複数の画素は、前記対象画素の上及び左隣の画素を含むことを特徴とする請求項１記載の表示装置。
5. 前記小数部変換手段は、前記小数部の特定の下位ビットを切り捨てることにより他の値に変換することを特徴とする請求項１記載の表示装置。
6. 前記変換後の小数部の値の種類は、前記変換前の小数部の値の種類より少ないことを特徴とする請求項１記載の表示装置。
7. 前記誤差加算手段は、前記変換前の小数部と前記変換後の小数部との差を前記対象画素に隣接する複数の画素の信号に均等に分配して加算することを特徴とする請求項１記載の表示装置。
8. 前記誤差加算手段における特定の比率及び前記誤差拡散手段における重み付けは、同じ比率であることを特徴とする請求項２記載の表示装置。
9. さらに、前記対象画素に隣接する複数の画素及び前記対象画素が画像平坦部を構成するか否かを検出する画像平坦部検出手段を有し、
   前記小数部変換手段は、前記画像平坦部を構成することが検出されたときのみ前記変換を行うことを特徴とする請求項１記載の表示装置。
10. さらに、前記対象画素に隣接する複数の画素及び前記対象画素の画素信号の整数部が同一であるか否かを検出する検出手段を有し、
    前記小数部変換手段は、前記整数部が同一であることが検出されたときのみ前記変換を行うことを特徴とする請求項１記載の表示装置。
11. 前記小数部変換手段は、前記対象画素の画素信号の小数部が第１の値以下であるときには、その小数部を前記第１の値より大きい値に変換することを特徴とする請求項１記載の表示装置。
12. 前記誤差加算手段は、前記変換前の小数部と前記変換後の小数部との差を、合計が１となる特定の比率で前記対象画素に隣接する複数の画素の信号に分配して加算することを特徴とする請求項１記載の表示装置。
13. 前記誤差加算手段は、前記変換前の小数部と前記変換後の小数部との差を、その差に応じた比率で前記対象画素に隣接する複数の画素の信号に分配して加算することを特徴とする請求項１記載の表示装置。
14. 前記誤差拡散手段は、前記対象画素の画素信号の小数部が特定値でないときには、前記対象画素の画素信号の整数部及び小数部並びに前記対象画素に隣接する複数の画素の信号の小数部を基に加算し、加算後の整数部を前記対象画素の画素信号として出力することを特徴とする請求項１記載の表示装置。
15. さらに、前記誤差拡散手段により出力された画素信号を基に表示を行うプラズマディスプレイパネルを有することを特徴とする請求項１記載の表示装置。
16. 整数部及び小数部を有する対象画素の画素信号の小数部が特定値であるときには、その小数部の値を他の値に変換する小数部変換ステップと、
    前記変換前の小数部と前記変換後の小数部との差を前記対象画素に隣接する複数の画素の信号に分配して加算する誤差加算ステップと、
    前記変換後の小数部及び整数部からなる前記対象画素の画素信号及び前記対象画素に隣接する複数の画素の信号の小数部を基に加算し、加算後の整数部を前記対象画素の画素信号として出力する誤差拡散ステップと
    を有することを特徴とする表示装置の誤差拡散方法。
    

Images