JP4290627B2 - 表示素子駆動装置及びその表示素子駆動装置を備えた表示装置並びに表示素子駆動方法 - Google Patents

表示素子駆動装置及びその表示素子駆動装置を備えた表示装置並びに表示素子駆動方法 Download PDF

Info

Publication number
JP4290627B2
JP4290627B2 JP2004291888A JP2004291888A JP4290627B2 JP 4290627 B2 JP4290627 B2 JP 4290627B2 JP 2004291888 A JP2004291888 A JP 2004291888A JP 2004291888 A JP2004291888 A JP 2004291888A JP 4290627 B2 JP4290627 B2 JP 4290627B2
Authority
JP
Japan
Prior art keywords
display
data
circuit
gradation
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004291888A
Other languages
English (en)
Other versions
JP2006106293A (ja
Inventor
修久 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004291888A priority Critical patent/JP4290627B2/ja
Priority to TW094133787A priority patent/TWI317115B/zh
Priority to CNB2005101165568A priority patent/CN100419844C/zh
Priority to US11/240,464 priority patent/US7633476B2/en
Priority to KR1020050092825A priority patent/KR100742804B1/ko
Publication of JP2006106293A publication Critical patent/JP2006106293A/ja
Application granted granted Critical
Publication of JP4290627B2 publication Critical patent/JP4290627B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、複数の液晶表示素子等の表示素子を駆動する表示素子駆動装置及びその表示素子駆動装置を備えた表示装置並びに表示素子駆動方法に関する。
液晶表示装置における種々の表示方式のうち、高精細な表示を行える方式としてスイッチング素子にＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を用いたアクティブマトリックス方式がある。
上記アクティブマトリックス方式の液晶表示装置１１０の構成は、図１３に示すように、液晶表示部１１０ａと、それを駆動する液晶駆動装置としての液晶駆動回路１１０ｂとに大別される。
上記液晶表示部１１０ａは、ＴＦＴ方式の液晶パネル１０１を有している。一方、上記液晶駆動回路１１０ｂには、ＩＣ（Integrated Circuit：半導体集積回路）にてなるソースドライバ１０３及びゲートドライバ１０４と、コントローラ１０５と、液晶駆動電源１０６とが搭載されている。
上記構成の液晶表示装置１１０では、外部から入力された表示データは、上記コントローラ１０５を介してデジタル信号である表示データＤとしてソースドライバ１０３に入力される。ソースドライバ１０３は、入力された表示データＤを時分割して第１ソースドライバ〜第ｎソースドライバにラッチし、その後、コントローラ１０５から入力される上記水平同期信号に同期してＤ／Ａ（デジタル／アナログ）変換する。そして、時分割された表示データＤをＤ／Ａ変換してなる階調表示用のアナログ電圧(以下、「階調表示電圧」と言う)を、図示しないソース信号ラインを介して、液晶パネル１０１内における対応する液晶表示素子に出力する。
一方、上記液晶パネル１０１には、図１４に示すように、画素電極１１１、画素容量１１２、画素電極１１１への電圧印加をオン・オフ制御するＴＦＴ（Thin Film Transistor：薄膜トランジスタ）１１３、ソース信号ライン１１４、ゲート信号ライン１１５、及び対向電極１０２が設けられている。ここで、画素電極１１１、画素容量１１２及びＴＦＴ１１３によって１画素分の液晶表示素子Ａが構成される。
上記ソース信号ライン１１４には、図１３に示すソースドライバ１０３から、表示対象画素の明るさに応じた上記階調表示電圧が与えられる。一方、ゲート信号ライン１１５には、ゲートドライバ１０４から、列方向に並んだＴＦＴ１１３を順次オンするような走査信号が与えられる。そして、オン状態のＴＦＴ１１３を介して、当該ＴＦＴ１１３のドレインに接続された画素電極１１１にソース信号ライン１１４の階調表示電圧が印加され、上記対向電極１０２との間の画素容量１１２に蓄積される。こうして、液晶の光透過率が上記階調表示電圧に応じて変化されて、画素表示が行われる。
次に、ソースドライバ１０３を構成する第ｎソースドライバについて、図１５に基づいて説明する。
同図に示すように、第ｎソースドライバ１３０では、入力されたデジタル信号の表示データＤは、Ｒ(赤)・Ｇ（緑)・Ｂ(青)の表示データ(ＤＲ・ＤＧ・ＤＢ)を有している。そして、この表示データＤは、一旦、入力ラッチ回路１３１にラッチされた後、前記コントローラ１０５からスタートパルスＳＰ及びクロックＣＫによってシフトするシフトレジスタ回路１３２の動作に合わせて、時分割によってサンプリングメモリ回路１３３に記憶される。その後、コントローラ１０５からの図示しない水平同期信号に基づいてホールドメモリ回路１３４に一括転送される。なお、Ｓはカスケード出力である。
階調表示基準電圧発生回路１３９は、外部基準電圧発生回路(図１３における液晶駆動電源１０６に相当)から供給される電圧ＶＲに基づいて、各レベルの基準電圧を発生する。ホールドメモリ回路１３４のデータは、レベルシフタ回路１３５を介してＤ／Ａ変換回路１３６に送出され、各レベルの基準電圧に基づいてアナログ電圧に変換される。そして、出力回路１３７によって、液晶駆動電圧出力端子１３８（図１５に示すＲ１、Ｇ１、Ｂ１〜Ｒｎ、Ｇｎ、Ｂｎ端子）から、上記階調表示電圧として、各液晶表示素子Ａのソース信号ライン１１４に出力される。すなわち、上記基準電圧のレベル数が上記表示可能な階調数となる。
上述のような複数の基準電圧を発生して中間電圧を生成する階調表示基準電圧発生回路１３９は、図１６に示すように、例えば６４通りの基準電圧を発生するようになっている。
この階調表示基準電圧発生回路１３９は、Ｖ０・Ｖ８・Ｖ１６・Ｖ２４・Ｖ３２・Ｖ４０・Ｖ４８・Ｖ５６及びＶ６４で表わされる９個の中間調電圧入力端子と、γ補正のための抵抗比を持たせた抵抗素子Ｒ０〜Ｒ７と、各抵抗素子Ｒ０〜Ｒ７の両端間に直列に８個ずつ接続された合計６４個の図示しない抵抗にて構成されている。このように、γ補正と呼ばれる抵抗比をソースドライバ１０３に内蔵し、上記階調表示電圧に変換するための液晶駆動出力電圧に折れ線特性を持たせるようにしている。したがって、上記抵抗比の比率により液晶材料の光学特性を補正することによって、液晶材料の光学特性に合わせた自然な階調表示を行うことができる。なお、従来の階調表示基準電圧発生回路１３９におけるγ補正された液晶駆動出力電圧の特性例を、図１７に示す。
次に、ゲートドライバ１０４は、図１８に示すように、コントロール・ロジック１６１、双方向シフトレジスタ１６２、レベルシフタ１６３、及び出力回路１６４等からなっている。ゲートドライバ１０４は、スタートパルス信号ＳＰやクロック信号ＣＫ、電源電圧ＶＣＣ、接地電圧ＧＮＤ、電圧ＶＤＤを取り込むための端子、並びに、多数の出力端子ＯＳ１〜ＯＳｎを備えている。
コントロール・ロジック１６１は、双方向シフトレジスタ１６２の動作に必要な信号を作成して、該双方向シフトレジスタ１６２に供給する。双方向シフトレジスタ１６２は、クロック信号ＣＫとスタートパルス信号ＳＰとが供給されると、該スタートパルス信号ＳＰを順次クロック信号ＣＫに同期させるシフト動作を行う。双方向シフトレジスタ１６２は、ソースドライバ１０３からソース信号ライン１１４…に印加される電圧によって駆動されるべき液晶パネル１０１の画素電極を選択するための選択パルスを作成して、レベルシフタ１６３に出力する。レベルシフタ１６３は、選択パルスのレベルを、液晶パネル１０１が備えるＴＦＴ素子１１３のＯＮ／ＯＦＦ（選択／非選択）に必要なレベルになるように、その電圧を変換して、出力回路１６４に出力する。
出力回路１６４は、レベルシフタ１６３から入力される信号に基づき、上記ＴＦＴ素子１１３のＯＮ／ＯＦＦに必要なレベルの電圧を、対応する出力端子ＯＳ１〜ＯＳｎを介してゲート信号ライン１１５…に印加する。すなわち、出力回路１６４は、例えば図１９に示すように、電圧ＶＣＣの入力信号が供給されたときは電圧ＶＤＤの出力信号を出力端子ＯＳ１〜ＯＳｎに順次供給する一方、入力信号が供給されないとき（電圧ＧＮＤ）は電圧ＶＳＳの出力信号を出力端子ＯＳ１〜ＯＳｎに供給する。
ところで、このような従来の表示素子駆動装置では、表示制御入力信号は、全て、図１３に示すコントローラ１０５を介して供給される。このため、パネル動作開始電源投入直後のコントローラ動作前の状態においては、表示データ信号及び入力制御信号が、図１３に示すソースドライバ１０３及びゲートドライバ１０４に供給されないため、それぞれの、液晶パネル１０１に供給されるドライバ出力端子の電位状態は不定状態のままである。
このため、電源投入時にパネル側のゲート素子の電位状態により、ソース電位に不定な電位が加わり、パネルの特性によっては、走査線の一部、あるいはパネル全体に瞬時的に予期せぬ表示が現れる可能性がある。
そこで、この現象を回避するために、例えば、特許文献１では、階調選択手段(ＤＡコンバータ)と液晶パネル電極との間に出力切り替え手段を備え、この切り替えにより別途の一定電圧をパネル電極、又は外部対向電極ＣＳへ出力付与する方法を採用している。
特開２００４−４２４４号公報（平成１６年１月８日公開） 特開平４−２０４９９３号公報（１９９２年７月２７日公開） 特開２００４−１９１６９７号公報（平成１６年７月８日公開） 特開２００１−１３４７８号公報（平成１３年１月１９日公開） 特開２００１−１６６７５１号公報（平成１３年６月２２日公開） 特開２００１−２７７５０号公報（平成１３年１月３０日公開）
しかしながら、上記従来の表示素子駆動装置において、特許文献１の技術では、階調表示電圧の電圧降下を防止するために切り替え手段（アナログスイッチ等）の抵抗を小さくする必要があることから、ＤＡコンバータで変換されたアナログ電位と切り替える手段（アナログＣＭＯＳ等）の回路面積が非常に大きくなるという問題点を有している。
すなわち、図２０に示すようなアナログスイッチにて電位を切り替える手段を構成する場合は、表示素子駆動装置では、通常、表示データをＤＡコンバータ２０１でアナログ階調選択電位に変換し、例えばオペアンプ回路を用いた出力回路２０２により低インピーダンス化させ、液晶画素ソース電位Ａとしてアナログ電位出力する。
その際、特許文献１の形態を構成する場合は、電源投入直後の一定期間に液晶画素に対して一定の電圧を与える、或いは外部対向電極ＣＳへ出力するために、例えば同図に示すように、画素電位を対向電極へ供給する切換スイッチ２１０を設けると考えられる。
しかしながら、アナログ変換された表示データを低インピーダンス処理した後に切換スイッチ２１０を設ける場合は、低インピーダンス化されたアナログ電位である液晶画素ソース電位Ａに、さらにアナログスイッチ部２１１の抵抗インピーダンスが画素に到達するまでに出力されることになる。この抵抗インピーダンス成分は、例えば、アナログの時定数、過渡特性、又はスルーレート大に伴う到達時間の遅れによる電位降下等の画素電位切換のスピードに影響するため、パネル特性に合わせてアナログスイッチ部２１１のオン抵抗を極力小さく設計する必要がある。このため、ある程度の耐圧を求めるアナログ回路でこのスイッチを構成する場合は、オン抵抗小設計に伴い、トランジスタサイズを大きく設計せざるを得ないことから、相対的に回路規模が大きくなる。
また、切換スイッチ２１０にてコモン電位を逆に出力して、コモン電極に供給する場合も、アナログスイッチ部２１１はコモン電位を過渡応答させるだけの能力をもったバッファ構成、低インピーダンス構成とする必要がある。したがって、コモン電極の駆動能力に伴い回路インピーダンスを下げる必要があり、相対的に回路が大きくなる。
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、パネル電源投入時の一定期間に発生する瞬時表示の画像の乱れに対して、回路規模の増大を最小限に留めてその症状を軽減し得る表示素子駆動装置及びその表示素子駆動装置を備えた表示装置並びに表示素子駆動方法を提供することにある。
本発明の表示素子駆動装置は、上記課題を解決するために、複数の表示素子からなる表示パネルを表示駆動する表示素子駆動装置において、上記表示パネルの電源投入時から、入力された表示データ信号に基づく階調表示レベル電圧を出力するまでの一定期間に、該入力された表示データ信号に基づく階調表示レベル電圧とは異なる階調表示レベル電圧を上記複数の表示素子に出力させるべく、階調表示デジタルデータを予め別途設定する電源投入時表示手段が設けられていることを特徴としている。
また、本発明の表示素子駆動方法は、上記課題を解決するために、複数の表示素子からなる表示パネルを表示駆動する表示素子駆動方法において、上記表示パネルの電源投入時から、入力された表示データ信号に基づく階調表示レベル電圧を出力するまでの一定期間に、予め別途、階調表示デジタルデータを設定し、この階調表示デジタルデータをアナログの階調表示レベル電圧に変換して上記複数の表示素子に出力させることを特徴としている。
すなわち、表示パネルの電源投入時から、入力された表示データ信号に基づく階調表示レベル電圧を出力するまでの一定期間は、表示パネルにおける表示素子のゲート電位の状態により、ソース電位に不定な電位が加わり、表示パネルの特性によっては、走査線の一部、又は表示パネル全体に瞬時的に予期せぬ表示が現れる可能性がある。
これを防止するために、表示素子駆動装置と表示パネルとの間にアナログスイッチ手段を設けてパネル電源投入時の一定期間に、別途、一定電圧を付与することが考えられる。しかしながら、この方法では、階調表示電圧の電圧降下を防止するためにアナログスイッチ手段の抵抗を小さくする必要があることから、アナログスイッチ手段の回路面積が非常に大きくなる。
そこで、本発明では、電源投入時表示手段は、表示パネルの電源投入時から、入力された表示データ信号に基づく階調表示レベル電圧を出力するまでの一定期間に、該入力された表示データ信号に基づく階調表示レベル電圧とは異なる階調表示レベル電圧を上記複数の表示素子に出力させるべく、階調表示デジタルデータを予め別途設定する。
したがって、本発明では、基本的にデジタル部で、電源投入時の表示不定期間を予め別途設定した階調表示デジタルデータに固定するようにしている。これにより、回路構成がデジタルで設計されるので、アナログ回路でのスイッチ手段よりも遥かに小さく設計することができる。
また、ＤＡ変換回路も従来の方式を利用するため、アナログ出力の駆動能力に影響しない。
この結果、パネル電源投入時の一定期間に発生する瞬時表示の画像の乱れに対して、回路規模の増大を最小限に留めてその症状を軽減し得る表示素子駆動装置及び表示素子駆動方法を提供することができる。
また、本発明の表示素子駆動装置は、上記記載の表示素子駆動装置において、クロック信号に基づいたスタートパルス信号を転送する転送手段と、入力された表示データ信号をクロック信号に同期して取り込み、同期データとして出力するラッチ手段と、転送されるスタートパルス信号に基づいて、上記同期データをサンプリングして出力するサンプリング手段と、サンプリングした上記同期データを昇圧するレベルシフト手段と、上記サンプリング手段から出力されたデジタルデータをデジタル−アナログ変換するデジタル−アナログ変換手段と、上記デジタル−アナログ変換手段によって得られた階調表示用アナログ電圧を、前記複数の表示素子に出力する出力手段とを備えると共に、前記電源投入時表示手段は、上記表示パネルの電源の投入が有ったことを判断する電源投入時判断手段と、予め別途設定された階調表示デジタルデータと、入力された表示データ信号に基づく階調表示デジタルデータとを切り替える切替手段と、上記切替手段における、予め別途設定された階調表示デジタルデータと、入力された表示データ信号に基づく階調表示デジタルデータとの切り替えを、上記電源投入時判断手段による電源投入有りの判断に基づいて制御する切替制御手段とを備えていることを特徴としている。
上記の発明によれば、電源投入時表示手段は、レベルシフト手段の前に備えられている。これにより、基本的にデジタル部で、電源投入時の表示不定期間を予め別途設定した階調表示デジタルデータに固定することが可能となる。また、この結果、レベルシフト手段の前の段階は、電源が３〜５Ｖで駆動する低電圧駆動部であるので、この低電圧駆動部に電源投入時表示手段を設けたことにより、回路増大を最小限に留めることができる。
また、クロック信号に基づいたスタートパルス信号を転送する転送手段と、ラッチ手段、サンプリング手段と、レベルシフト手段、デジタル−アナログ変換手段、及び出力手段は従来の表示素子駆動装置の構成と同じであるので、既存のパネル周辺部品の設置状態を維持して、電源投入時の瞬時表示の症状を解決することができる。
また、電源投入時表示手段は、表示パネルの電源の投入が有ったことを判断する電源投入時判断手段と、予め別途設定された階調表示デジタルデータと、入力された表示データ信号に基づく階調表示デジタルデータとを切り替える切替手段と、上記切替手段における、予め別途設定された階調表示デジタルデータと、入力された表示データ信号に基づく階調表示デジタルデータとの切り替えを、上記電源投入時判断手段による電源投入有りの判断に基づいて制御する切替制御手段とを備えている。
したがって、電源投入時表示手段の具体的構成を提供することができる。
さらに、デジタル−アナログ変換するデジタル−アナログ変換手段は、一般的に、階調表示基準電圧発生回路と調整アンプとの構成によって所望の中間電圧を発生させることができるので、電源投入時の表示電位は従来の階調変換方式にしたがって出力される。このため、回路規模の縮小や端子数の削減を図ることができ、製造コストを抑えることができる。
また、本発明の表示素子駆動装置は、上記記載の表示素子駆動装置において、前記切替手段は、前記サンプリング手段の出力を保持すべく設けられた走査データホールド手段の後段であってかつ前記レベルシフト手段の前段に設けられていることを特徴としている。
上記の発明によれば、切替手段は、前記サンプリング手段の出力を保持すべく設けられた走査データホールド手段の後段であってかつ前記レベルシフト手段の前段に設けられている。
したがって、予め別途設定される表示素子駆動電位の生成に当たり、本発明では、表示データをアナログ電位に変換する従来の液晶駆動装置に対して、アナログ変換前の表示データの切換処理にて解決を図っている。このため、回路規模を増大させることなく容易に症状解決を図ることができる。
また、本発明の表示素子駆動装置は、上記記載の表示素子駆動装置において、前記切替制御手段は、予め別途設定された階調表示デジタルデータとして、表示素子非点灯状態に近い表示データに切り替えるように制御することを特徴としている。
また、本発明の表示素子駆動方法は、上記記載の表示素子駆動方法において、前記予め別途設定された階調表示デジタルデータとして、表示素子非点灯状態に近い表示データを使用することを特徴としている。
上記の発明によれば、切替制御手段は、予め別途設定された階調表示デジタルデータとして、表示素子非点灯状態に近い表示データに切り替えるように制御する。ここで、表示素子非点灯状態に近い表示データとは、ノーマルブラック仕様なら黒のデータであり、ノーマリホワイト仕様なら白のデータである。
これにより、電源投入時に、電源オフの状態を維持した表示を行うことができる。
また、本発明の表示素子駆動装置は、上記記載の表示素子駆動装置において、前記表示素子は、液晶表示素子であることを特徴としている。
上記の発明によれば、液晶表示素子を駆動する表示素子駆動装置において、パネル電源投入時の一定期間に発生する瞬時表示の画像の乱れに対して、回路規模の増大を最小限に留めてその症状を軽減し得る表示素子駆動装置を提供することができる。
また、本発明の表示装置は、上記課題を解決するために、上記記載の表示素子駆動装置を備えていることを特徴としている。
上記の発明によれば、パネル電源投入時の一定期間に発生する瞬時表示の画像の乱れに対して、回路規模の増大を最小限に留めてその症状を軽減し得る表示素子駆動装置を備えた表示装置を提供することができる。
本発明の表示素子駆動装置は、以上のように、表示パネルの電源投入時から、入力された表示データ信号に基づく階調表示レベル電圧を出力するまでの一定期間に、該入力された表示データ信号に基づく階調表示レベル電圧とは異なる階調表示レベル電圧を上記複数の表示素子に出力させるべく、階調表示デジタルデータを予め別途設定する電源投入時表示手段が設けられているものである。
また、本発明の表示素子駆動方法は、以上のように、複数の表示素子からなる表示パネルを表示駆動する表示素子駆動方法において、上記表示パネルの電源投入時から、入力された表示データ信号に基づく階調表示レベル電圧を出力するまでの一定期間に、予め別途、階調表示デジタルデータを設定し、この階調表示デジタルデータをアナログの階調表示レベル電圧に変換して上記複数の表示素子に出力させる方法である。
それゆえ、基本的にデジタル部で、電源投入時の表示不定期間を予め別途設定した階調表示デジタルデータに固定するようにしている。これにより、回路構成がデジタルで設計されるので、アナログ回路でのスイッチ手段よりも遥かに小さく設計することができる。
また、ＤＡ変換回路も従来の方式を利用するため、アナログ出力の駆動能力に影響しない。
この結果、パネル電源投入時の一定期間に発生する瞬時表示の画像の乱れに対して、回路規模の増大を最小限に留めてその症状を軽減し得る表示素子駆動装置及び表示素子駆動方法を提供することができるという効果を奏する。
本発明の一実施形態について図１ないし図１２に基づいて説明すれば、以下の通りである。
本実施の形態のアクティブマトリックス方式の表示装置としての液晶表示装置１０の構成は、図２に示すように、液晶表示部１０ａと、それを駆動する表示素子駆動装置としての液晶駆動回路１０ｂとに大別される。
上記液晶表示部１０ａは、ＴＦＴ方式の表示パネルとしての液晶パネル１を有している。一方、上記液晶駆動回路１０ｂには、ＩＣ（Integrated Circuit：半導体集積回路）にてなるソースドライバ３及びゲートドライバ４と、コントローラ５と、液晶駆動電源６とが搭載されている。
上記構成の液晶表示装置１０では、外部から入力された表示データは、上記コントローラ５を介してデジタル信号である表示データＤとしてソースドライバ３に入力される。ソースドライバ３は、入力された表示データＤを時分割して第１ソースドライバ〜第ｎソースドライバにラッチし、その後、コントローラ５から入力される上記水平同期信号に同期してＤ／Ａ（デジタル／アナログ）変換する。そして、時分割された表示データＤをＤ／Ａ変換してなる階調表示用のアナログ電圧(以下、「階調表示電圧」と言う)を、図示しないソース信号ラインを介して、液晶パネル１内における対応する液晶表示素子に出力する。
一方、上記液晶パネル１には、図３に示すように、画素電極１１、画素容量１２、画素電極１１への電圧印加をオン・オフ制御するＴＦＴ（Thin Film Transistor：薄膜トランジスタ）１３、ソース信号ライン１４、ゲート信号ライン１５、及び対向電極２が設けられている。ここで、画素電極１１、画素容量１２及びＴＦＴ１３によって１画素分の表示素子としての液晶表示素子Ａが構成される。
上記ソース信号ライン１４には、図２に示すソースドライバ３から、表示対象画素の明るさに応じた上記階調表示電圧が与えられる。一方、ゲート信号ライン１５には、上記ゲートドライバ４から、列方向に並んだＴＦＴ１３を順次オンするような走査信号が与えられる。そして、オン状態のＴＦＴ１３を介して、当該ＴＦＴ１３のドレインに接続された画素電極１１にソース信号ライン１４の階調表示電圧が印加され、上記対向電極２との間の画素容量１２に蓄積される。こうして、液晶の光透過率が上記階調表示電圧に応じて変化されて、画素表示が行われる。
次に、ソースドライバ３を構成する第ｎソースドライバ３０について、図１に基づいて説明する。
同図に示すように、第ｎソースドライバ３０は、ラッチ手段としての入力ラッチ回路３１と、転送手段としてのシフトレジスタ回路３２と、サンプリングメモリ手段としてのサンプリングメモリ回路３３と、走査データホールド手段としてのホールドメモリ回路３４と、レベルシフト手段としてのレベルシフタ回路３５と、ＤＡ変換手段としてのＤＡ変換回路３６と、出力手段としての出力回路３７と、液晶駆動電圧出力端子３８（同図に示すＲ１、Ｇ１、Ｂ１〜Ｒｎ、Ｇｎ、Ｂｎ端子）と、階調基準電圧発生回路３９とを備えており、ここまでの構成は従来の構成図２３と同様である。
本実施の形態では、この従来の構成に加えて、さらに、ホールドメモリ回路３４とレベルシフタ回路３５との接続信号間に、切替手段としての表示データ／リセット表示データ選択回路６０を追加し、この表示データ／リセット表示データ選択回路６０を制御する表示データ／リセット表示データ選択制御信号ＤＳＣＳを生成するために切替制御手段としての表示データ／リセット表示データ選択制御回路５０及び電源投入時判断手段としてのパワーオンリセット回路４０を追加する。なお、これら表示データ／リセット表示データ選択回路６０、表示データ／リセット表示データ選択制御回路５０、及びパワーオンリセット回路４０は、本発明の電源投入時表示手段としての電源投入時表示部２０を構成するものとなっている。
以下、電源投入時表示部２０における各回路４０・５０・６０について詳細に説明する。
まず、パワーオンリセット回路４０の構成について、図４及び図５に基づいて説明する。パワーオンリセット回路４０は、図４に示すように、抵抗素子（Ｒ）４１とコンデンサ素子（Ｃ）４２、及びインバータバッファ回路４３により構成される。
上記パワーオンリセット回路４０では、図５に示すように、抵抗素子（Ｒ）４１とコンデンサ素子（Ｃ）４２とにより、電源投入時の電源波形は、一旦、ＣＲ時定数変換され、元の電源信号ＰＷの電源投入波形に対して電源立ち上がり時間を遅らせた波形の時定数変換信号ＴＳを生成し、端子Ｐ１に出力する。この波形をインバータバッファ回路４３に入力してパワーオンリセット信号ＲＳを生成する。
このパワーオンリセット信号ＲＳは、インバータバッファ回路４３の入力信号である時定数変換信号ＴＳと、インバータバッファ回路４３のゲート電位しきい値とにより、元の電源投入に対して投入直後、一定のリセット期間を設けた信号を生成する。リセット期間は、抵抗素子（Ｒ）４１、コンデンサ素子（Ｃ）４２及びインバータバッファ回路４３の素子パラメータを変更することにより、任意に設定可能である。本パワーオンリセット回路４０により、電源投入タイミングにてパワーオンリセット信号ＲＳを生成する。
次に、表示データ／リセット表示データ選択制御回路５０の構成についてする。
表示データ／リセット表示データ選択制御回路５０は、図６に示すように、パワーオンリセット信号ＲＳと、コントローラ信号ＣＮＴとを入力信号として、ゲート組み合わせ回路部５１にて表示データ／リセット表示データ選択制御信号ＤＳＣＳを生成する。パワーオンリセット信号ＲＳは、先に述べたパワーオンリセット回路４０で生成された信号であり、コントローラ信号ＣＮＴは、図２に示すコントローラ５から図１に示す第ｎソースドライバ３０へ供給される制御信号である。
上記のゲート組み合わせ回路部５１については、表示データ／リセット表示データ選択制御信号ＤＳＣＳの生成タイミングにより内部の論理構成は異なる。本実施の形態では、電源投入直後から、上記コントローラ５が最初に動作開始するまでの期間でリセットデータを書き込むように生成するための回路としてなっている。
上記表示データ／リセット表示データ選択制御回路５０では、図７に示すように、電源投入時にパワーオンリセット回路４０で生成されたパワーオンリセット信号ＲＳをゲート組み合わせ回路部５１にて受けることにより、表示データ／リセット表示データ選択制御信号ＤＳＣＳは、タイミングＴ１にて印加電圧「ハイ（High）」の状態にセットされる。
また、コントローラ信号ＣＮＴが動作開始するタイミングＴ２にて表示データ／リセット表示データ選択制御信号ＤＳＣＳは、印加電圧「ロウ（Low）」の状態にセットされる。
これにより、電源投入直後から、コントローラ５が動作開始するまでの期間中に、パルスを出力する表示データ／リセット表示データ選択制御信号ＤＳＣＳを、ゲート組み合わせ回路部５１にて生成する。
ここで、上記のコントローラ動作開始で表示データ／リセット表示データ選択制御信号ＤＳＣＳを印加電圧「ロウ（Low）」の状態にセットするタイミングＴ２は、後で述べる電源投入からどの期間までをリセット表示時間に要するかに依存している。また、例えば、コントローラ動作開始から複数パルスのコントローラ信号ＣＮＴ入力後にて印加電圧「ロウ（Low）」の状態にセットする場合等は、ゲート組み合わせ回路部５１の内部ゲート組み合わせ構成を変更することによって生成できる。
次に、表示データ／リセット表示データ選択回路６０の構成について、図８に基づいて説明する。
表示データ／リセット表示データ選択回路６０は、同図に示すように、１ビットホールドメモリ回路６１とデータ選択回路６２とによって構成される。ここでの１ビットホールドメモリ回路６１は、前述の図１に示すホールドメモリ回路３４の表示データ１ビット分を格納するメモリに相当し、通常は、フリップ（Flip）−フロップ（Flop）回路で構成される。
データ選択回路６２内のスイッチ６３・６４は、アナログスイッチ又は論理レベルで構成された２ビットマルチプレクサ回路に相当し、印加電圧「ハイ（High）」がゲートに印加されることによって、一方が導通状態となり他方が遮断状態となることを表したものである。また、スイッチ６３・６４は、ゲート電位として表示データ／リセット表示データ選択制御信号ＤＳＣＳ、又はインバータ６５により逆論理に変換された信号によりスイッチ制御される。この動作により、スイッチ６３・６４はいずれか一方のみしか導通しない。
このデータ選択回路６２により選択され出力されるデータ信号は、１ビットホールドメモリ回路６１により通常動作で格納された表示データと、リセット期間に表示されるリセット表示データとの切り換え動作により選択出力された信号である。切り換え動作は、表示データ／リセット表示データ選択制御信号ＤＳＣＳにて制御を行う。
上記表示データ／リセット表示データ選択回路６０では、表示データ／リセット表示データ選択制御信号ＤＳＣＳの印加電圧が「ロウ（Low）」にセットされている場合、スイッチ６３は導通状態になり、スイッチ６４は遮断状態になる。これにより、出力へは１ビットホールドメモリ回路６１にラッチされているデータを選択し出力する。
一方、表示データ／リセット表示データ選択制御信号ＤＳＣＳの印加電圧が「ハイ（High）」にセットされている場合、スイッチ６３は遮断状態になり、スイッチ６４は導通状態になる。これにより、出力へは設定されたリセット表示データを選択し出力する。
リセット表示データの設定については、表示リセットの状態時の表示色に相当する電位を予め設定することにより対応する。この設定は、内部で固定設定するか又は外部から供給することにより行う。
すなわち、電源投入から図２に示すコントローラ５が動作開始するまでの間に生成した表示データ／リセット表示データ選択制御信号ＤＳＣＳを利用して、当該表示データ／リセット表示データ選択制御信号ＤＳＣＳの印加電圧が「ハイ（High）」にセットされている期間のみ、リセット表示に相当する表示データを選択出力する機能を設ける。
リセット表示データの設定については、パネル非点灯時の状態に近い変換を行う。すなわち、ノーマリホワイト仕様のモジュールに対しては、白表示、又は白表示に近い表示データを設定する。またノーマリブラック仕様のモジュールに対しては、黒表示、又は黒表示に近い表示データを設定する。
これらの状態にリセット時の表示データを設定することにより、パネル電源投入時の表示をノーマル状態に固定させ、内部データ状態を安定させることによって表示の乱れなく動作を開始させる。
ここで、上記のリセット表示データの設定方法について、内部で固定設定する方法及び外部から供給することにより設定する方法について具体的な構成を示す。
まず、内部で固定設定する場合について２例を示す。本実施の形態では、電源投入直後の不定期間中に上記液晶パネル１のノーマル非点灯状態の表示色にデータ固定することにしているので、第１例として、図９又は図１０に示すように、スイッチ６４のベース電位を「ロウ（Low）」又は「ハイ（High）」に固定することにより、白データ、黒データ、或いは任意の階調データに固定する。この固定は、内部電源又は基板電位へ固定することにより、内部で「ロウ（Low）」又は「ハイ（High）」へ設定することが可能である。
一方、第２例として、例えば、図１１及び図１２に示すように、リセット信号をＳ付き（セット付き）フリップ（Flip）−フロップ（Flop）、又はＲ付き（リセット付き）フリップ（Flip）−フロップ（Flop）のセット信号若しくはリセット信号として使用し、リセット信号期間中は内部メモリへ直接「ロウ（Low）」又は「ハイ（High）」の状態にすることが可能である。
また、外部から非点灯状態のデータを設定する場合は、図９及び図１０に示す手法でのリセットデータ固定部（同図において円で示す部分）に、外部から直接供給することが可能である。
また、本実施の形態における表示データ／リセット表示データ選択回路６０、表示データ／リセット表示データ選択制御回路５０及びパワーオンリセット回路４０は、全てロジック回路にて構成する。表示電位は、通常動作においては、リセット表示データにより変換されるアナログ電位になるが、本実施の形態では、電源投入状態でのリセットデータをデジタル部で制御を行うことを特徴としている。このため、外部からリセット用の特殊な電位、例えばコモン電位等を供給利用しない。
リセット表示データによって変換されるアナログ表示電位は、通常動作で利用されるＤＡ変換回路３６と出力回路３７とを介するため、階調表示電位の中の一つに相当する電位を選択する構成をとる。このため、液晶駆動系回路に相当する、レベルシフタ回路３５、ＤＡ変換回路３６、出力回路３７及び階調基準電圧発生回路３９は、本実施の形態の構成を実現するに当たっては、従来構成のまま実現することが可能である。したがって、回路規模の縮小や端子数の削減を図ることができ、製造コストを抑えることができる。
すなわち、本実施の形態では、ホールドメモリ回路３４の直後に電源直後のパネル非点灯状態でリセットされる期間を、内部生成して切り替える表示データ／リセット表示データ選択回路６０、表示データ／リセット表示データ選択制御回路５０、パワーオンリセット回路４０をデジタル回路で生成する。
この結果、パネル電源投入時の一定期間に、液晶パネル１の非点灯状態（ノーマリブラック仕様の場合は黒、ノーマリホワイト仕様の場合は白）の階調データに内部走査信号をセットし、変換された階調表示レベルの電位をソースドライバより出力する手段を備えることにより、電源投入時の瞬時表示の症状を軽減解決できる液晶駆動回路１０ｂ及びその液晶駆動回路１０ｂを備えた液晶表示装置１０を提供することができる。
このように、本実施の形態の液晶駆動回路１０ｂでは、電源投入時表示部２０は、液晶パネル１の電源投入時から、入力された表示データ信号に基づく階調表示レベル電圧を出力するまでの一定期間に、該入力された表示データ信号に基づく階調表示レベル電圧とは異なる階調表示レベル電圧を複数の液晶表示素子Ａに出力させるべく、階調表示デジタルデータを予め別途設定する。
したがって、本実施の形態では、基本的にデジタル部で、電源投入時の表示不定期間を予め別途設定した階調表示デジタルデータに固定するようにしている。これにより、回路構成がデジタルで設計されるので、アナログ回路でのスイッチ手段よりも遥かに小さく設計することができる。
また、ＤＡ変換回路３６も従来の方式を利用するため、アナログ出力の駆動能力に影響しない。
この結果、パネル電源投入時の一定期間に発生する瞬時表示の画像の乱れに対して、回路規模の増大を最小限に留めてその症状を軽減し得る液晶駆動回路１０ｂ及び表示素子駆動方法を提供することができる。
また、本実施の形態では、電源投入時表示部２０は、レベルシフタ回路３５の前に備えられている。これにより、基本的にデジタル部で、電源投入時の表示不定期間を予め別途設定した階調表示デジタルデータに固定することが可能となる。また、この結果、レベルシフタ回路３５の前の段階は、電源が３〜５Ｖで駆動する低電圧駆動部であるので、この低電圧駆動部に電源投入時表示部２０を設けたことにより、回路増大を最小限に留めることができる。
また、クロック信号に基づいたスタートパルス信号を転送するシフトレジスタ回路３２、入力ラッチ回路３１、サンプリングメモリ回路３３、レベルシフタ回路３５、ＤＡ変換回路３６、及び出力回路３７は従来の表示素子駆動装置の構成と同じであるので、既存のパネル周辺部品の設置状態を維持して、電源投入時の瞬時表示の症状を解決することができる。
また、電源投入時表示部２０は、液晶パネル１の電源の投入が有ったことを判断するパワーオンリセット回路４０と、予め別途設定された階調表示デジタルデータと、入力された表示データ信号に基づく階調表示デジタルデータとを切り替える表示データ／リセット表示データ選択回路６０と、この表示データ／リセット表示データ選択回路６０における、予め別途設定された階調表示デジタルデータと、入力された表示データ信号に基づく階調表示デジタルデータとの切り替えを、パワーオンリセット回路４０による電源投入有りの判断に基づいて制御する表示データ／リセット表示データ選択制御回路５０とを備えている。したがって、電源投入時表示部２０の具体的構成を提供することができる。
さらに、デジタル−アナログ変換するＤＡ変換回路３６は、一般的に、階調基準電圧発生回路３９と調整アンプとの構成によって所望の中間電圧を発生させることができるので、電源投入時の表示電位は従来の階調変換方式にしたがって出力される。このため、回路規模の縮小や端子数の削減を図ることができ、製造コストを抑えることができる。
また、本実施の形態の液晶駆動回路１０ｂでは、表示データ／リセット表示データ選択回路６０は、サンプリングメモリ回路３３の出力を保持すべく設けられたホールドメモリ回路３４の後段であってかつレベルシフタ回路３５の前段に設けられている。
したがって、予め別途設定される表示素子駆動電位の生成に当たり、本発明では、表示データをアナログ電位に変換する従来の液晶駆動装置に対して、アナログ変換前の表示データの切換処理にて解決を図っている。このため、回路規模を増大させることなく容易に症状解決を図ることができる。
また、本実施の形態の液晶駆動回路１０ｂ及び表示素子駆動方法では、表示データ／リセット表示データ選択制御回路５０は、予め別途設定された階調表示デジタルデータとして、表示素子非点灯状態に近い表示データに切り替えるように制御する。ここで、表示素子非点灯状態に近い表示データとは、ノーマルブラック仕様なら黒のデータであり、ノーマリホワイト仕様なら白のデータである。これにより、電源投入時に、電源オフの状態を維持した表示を行うことができる。
また、本実施の形態の液晶駆動回路１０ｂでは、表示素子は、液晶表示素子Ａである。したがって、液晶表示素子Ａを駆動する液晶駆動回路１０ｂにおいて、パネル電源投入時の一定期間に発生する瞬時表示の画像の乱れに対して、回路規模の増大を最小限に留めてその症状を軽減することができる。
また、本実施の形態の液晶表示装置１０は、上記液晶駆動回路１０ｂを備えている。この結果、パネル電源投入時の一定期間に発生する瞬時表示の画像の乱れに対して、回路規模の増大を最小限に留めてその症状を軽減し得る液晶駆動回路１０ｂを備えた液晶表示装置１０を提供することができる。
本発明は、複数の表示素子を駆動する表示素子駆動装置及びその表示素子駆動装置を備えた表示装置に適用できる。具体的には、表示装置として、例えば、アクティブマトリクス型の液晶表示装置に用いることができると共に、電気泳動型ディスプレイ、ツイストボール型ディスプレイ、微細なプリズムフィルムを用いた反射型ディスプレイ、デジタルミラーデバイス等の光変調素子を用いたディスプレイの他、発光素子として、有機ＥＬ発光素子、無機ＥＬ発光素子、ＬＥＤ（Light Emitting Diode) 等の発光輝度が可変の素子を用いたディスプレイ、フィールドエミッションディスプレイ（ＦＥＤ）、プラズマディスプレイにも利用することができる。
本発明における表示素子駆動装置の実施の一形態を示すものであり、第ｎソースドライバの構成を示すブロック図である。 上記表示素子駆動装置を備えた、アクティブマトリクス方式の代表例であるＴＦＴ（薄膜トランジスタ）方式の液晶表示装置の全体構成を示すブロック図である。 上記液晶表示装置の液晶パネルの構成を示す回路図である。 上記表示素子駆動装置におけるパワーオンリセット回路の等価回路を示す回路図である。 上記パワーオンリセット回路の、入力信号、内部信号及び出力信号を示すタイミングチャートである。 上記表示素子駆動装置における表示データ／リセット表示データ選択制御回路の等価回路を示す回路図である。 上記表示データ／リセット表示データ選択制御回路の入力信号、内部信号及び出力信号を示すタイミングチャートである。 上記表示素子駆動装置における表示データ／リセット表示データ選択回路の等価回路を示す回路図である。 上記表示データ／リセット表示データ選択回路において、リセット表示データを内部で固定設定する第１例を示すものであり、スイッチのベース電位を「ロウ（Low）」に固定する場合の表示データ／リセット表示データ選択回路の等価回路を示す回路図である。 上記表示データ／リセット表示データ選択回路において、リセット表示データを内部で固定設定する第１例を示すものであり、スイッチのベース電位を「ハイ（High）」に固定する場合の表示データ／リセット表示データ選択回路の等価回路を示す回路図である。 上記表示データ／リセット表示データ選択回路において、リセット表示データを内部で固定設定する第２例を示すものであり、スイッチのベース電位を「ロウ（Low）」に固定する場合の表示データ／リセット表示データ選択回路の等価回路を示す回路図である。 上記表示データ／リセット表示データ選択回路において、リセット表示データを内部で固定設定する第２例を示すものであり、スイッチのベース電位を「ハイ（High）」に固定する場合の表示データ／リセット表示データ選択回路の等価回路を示す回路図である。 従来の液晶表示装置の構成を示すブロック図である。 上記液晶表示装置の液晶パネルの構成を示す回路図である。 上記液晶表示装置の第ｎソースドライバの構成を示すブロック図である。 上記第ｎソースドライバにおける基準電圧発生回路の抵抗分割回路を示すブロック図である。 上記液晶表示装置において、γ補正を行った場合における、階調表示データと液晶駆動出力電圧との関係を示すグラフである。 上記液晶表示装置におけるゲートドライバの概略構成を示すブロック図である。 上記ゲートドライバの駆動波形及び出力を示すタイミングチャートである。 従来の他の表示素子駆動装置を示すものであり、出力手段と液晶パネル電極との間にアナログスイッチ手段を備えた表示素子駆動装置を示すブロック図である。
符号の説明
１ 液晶パネル（表示パネル）
３ ソースドライバ
４ ゲートドライバ
５ コントローラ
６ 液晶駆動電源
１０ 液晶表示装置（表示装置）
１０ｂ 液晶駆動回路（表示素子駆動装置）
２０ 電源投入時表示部（電源投入時表示手段）
３０ 第ｎソースドライバ
３１ 入力ラッチ回路（ラッチ手段）
３２ シフトレジスタ回路（転送手段）
３３ サンプリングメモリ回路（サンプリングメモリ手段）
３４ ホールドメモリ回路（走査データホールド手段）
３５ レベルシフタ回路（レベルシフト手段）
３６ ＤＡ変換回路（ＤＡ変換手段）
３７ 出力回路（出力手段）
３８ 液晶駆動電圧出力端子
３９ 階調基準電圧発生回路
４０ パワーオンリセット回路（電源投入時判断手段）
５０ 表示データ／リセット表示データ選択制御回路（切替制御手段）
６０ 表示データ／リセット表示データ選択回路（切替手段）
３０ 第ｎソースドライバ
Ａ 液晶表示素子（表示素子）
ＣＮＴ コントローラ信号
ＤＳＣＳ 表示データ／リセット表示データ選択制御信号
ＰＷ 電源信号
ＲＳ パワーオンリセット信号
ＴＳ 時定数変換信号

Claims (6)

  1. 複数の表示素子からなる表示パネルを表示駆動する表示素子駆動装置において、
    上記表示パネルの電源投入時から、入力された表示データ信号に基づく階調表示レベル電圧を出力するまでの一定期間に、該入力された表示データ信号に基づく階調表示レベル電圧とは異なる階調表示レベル電圧を上記複数の表示素子に出力させるべく、階調表示デジタルデータを予め別途設定するデジタル回路からなる電源投入時表示手段が設けられていると共に、
    クロック信号に基づいたスタートパルス信号を転送する転送手段と、
    入力された表示データ信号をクロック信号に同期して取り込み、同期データとして出力するラッチ手段と、
    転送されるスタートパルス信号に基づいて、上記同期データをサンプリングして出力するサンプリング手段と、
    サンプリングした上記同期データを昇圧するレベルシフト手段と、
    上記サンプリング手段から出力されたデジタルデータをデジタル−アナログ変換するデジタル−アナログ変換手段と、
    上記デジタル−アナログ変換手段によって得られた階調表示用アナログ電圧を、前記複数の表示素子に出力する出力手段とを備えると共に、
    上記電源投入時表示手段は、
    上記表示パネルの電源の投入が有ったことを判断する電源投入時判断手段と、
    予め別途設定された階調表示デジタルデータと、入力された表示データ信号に基づく階調表示デジタルデータとを切り替える切替手段と、
    上記切替手段における、予め別途設定された階調表示デジタルデータと、入力された表示データ信号に基づく階調表示デジタルデータとの切り替えを、上記電源投入時判断手段による電源投入有りの判断に基づいて制御する切替制御手段とを備えており、
    上記切替手段は、前記サンプリング手段の出力を保持すべく設けられた走査データホールド手段の後段であってかつ前記レベルシフト手段の前段に設けられていることを特徴とする表示素子駆動装置。
  2. 前記切替制御手段は、
    予め別途設定された階調表示デジタルデータとして、表示素子非点灯状態に近い表示データに切り替えるように制御することを特徴とする請求項１記載の表示素子駆動装置。
  3. 前記表示素子は、液晶表示素子であることを特徴とする請求項１又は２記載の表示素子駆動装置。
  4. 請求項１〜３のいずれか１項に記載の表示素子駆動装置を備えていることを特徴とする表示装置。
  5. 複数の表示素子からなる表示パネルを表示駆動する表示素子駆動方法において、
    上記表示パネルの電源投入時から、入力された表示データ信号に基づく階調表示レベル電圧を出力するまでの一定期間に、予め別途、デジタル回路にて階調表示デジタルデータを設定し、この階調表示デジタルデータをアナログの階調表示レベル電圧に変換して上記複数の表示素子に出力させると共に、
    クロック信号に基づいたスタートパルス信号を転送し、
    入力された表示データ信号をクロック信号に同期して取り込み、同期データとして出力し、
    転送されるスタートパルス信号に基づいて、上記同期データをサンプリングして出力し、
    サンプリングした上記同期データを昇圧し、
    上記同期データをサンプリングして出力されたデジタルデータをデジタル−アナログ変換し、
    上記デジタル−アナログ変換して得られた階調表示用アナログ電圧を、前記複数の表示素子に出力すると共に、
    上記デジタル回路での階調表示デジタルデータの設定は、
    上記サンプリングした上記同期データを昇圧する前に行うことを特徴とする表示素子駆動方法。
  6. 前記予め別途設定された階調表示デジタルデータとして、表示素子非点灯状態に近い表示データを使用することを特徴とする請求項５記載の表示素子駆動方法。
JP2004291888A 2004-10-04 2004-10-04 表示素子駆動装置及びその表示素子駆動装置を備えた表示装置並びに表示素子駆動方法 Expired - Fee Related JP4290627B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004291888A JP4290627B2 (ja) 2004-10-04 2004-10-04 表示素子駆動装置及びその表示素子駆動装置を備えた表示装置並びに表示素子駆動方法
TW094133787A TWI317115B (en) 2004-10-04 2005-09-28 Display element drive unit, display device including the same, and display element drive method
CNB2005101165568A CN100419844C (zh) 2004-10-04 2005-09-30 显示元件驱动装置和具有该装置的显示装置及驱动方法
US11/240,464 US7633476B2 (en) 2004-10-04 2005-10-03 Display element drive unit, display device including the same, and display element drive method
KR1020050092825A KR100742804B1 (ko) 2004-10-04 2005-10-04 표시 소자 구동 장치, 그 표시 소자 구동 장치를 포함한표시 장치 및 표시 소자 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004291888A JP4290627B2 (ja) 2004-10-04 2004-10-04 表示素子駆動装置及びその表示素子駆動装置を備えた表示装置並びに表示素子駆動方法

Publications (2)

Publication Number Publication Date
JP2006106293A JP2006106293A (ja) 2006-04-20
JP4290627B2 true JP4290627B2 (ja) 2009-07-08

Family

ID=36125048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004291888A Expired - Fee Related JP4290627B2 (ja) 2004-10-04 2004-10-04 表示素子駆動装置及びその表示素子駆動装置を備えた表示装置並びに表示素子駆動方法

Country Status (5)

Country Link
US (1) US7633476B2 (ja)
JP (1) JP4290627B2 (ja)
KR (1) KR100742804B1 (ja)
CN (1) CN100419844C (ja)
TW (1) TWI317115B (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4075880B2 (ja) * 2004-09-29 2008-04-16 セイコーエプソン株式会社 電気光学装置、データ線駆動回路、信号処理回路および電子機器
JP4777050B2 (ja) * 2005-11-21 2011-09-21 東芝モバイルディスプレイ株式会社 表示パネル制御回路
KR100796136B1 (ko) * 2006-09-13 2008-01-21 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 구동방법
JP2008116917A (ja) * 2006-10-10 2008-05-22 Seiko Epson Corp ゲートドライバ、電気光学装置、電子機器及び駆動方法
JP4837522B2 (ja) * 2006-10-19 2011-12-14 株式会社 日立ディスプレイズ 表示装置の駆動回路
JP5508662B2 (ja) * 2007-01-12 2014-06-04 株式会社半導体エネルギー研究所 表示装置
TW200847097A (en) * 2007-05-18 2008-12-01 Gigno Technology Co Ltd Electronic paper apparatus and its driving circuit and manufacturing method
WO2009011150A1 (ja) * 2007-07-18 2009-01-22 Sharp Kabushiki Kaisha 表示装置およびその駆動方法
TWI395196B (zh) * 2008-01-14 2013-05-01 Ili Technology Corp 伽瑪電壓驅動電路及產生伽瑪電壓之方法
CN101939779B (zh) * 2008-04-16 2013-02-27 夏普株式会社 液晶显示装置的驱动电路
TWI404011B (zh) * 2009-03-18 2013-08-01 Pervasive Display Co Ltd 非揮發性顯示模組及非揮發性顯示裝置
TWI489430B (zh) 2010-01-11 2015-06-21 Novatek Microelectronics Corp 顯示器的驅動裝置
KR101111529B1 (ko) * 2010-01-29 2012-02-15 주식회사 실리콘웍스 액정표시장치의 소스 드라이버 회로
TWI422226B (zh) * 2010-07-02 2014-01-01 Beyond Innovation Tech Co Ltd 視訊信號的手持行動顯示裝置
TWI582743B (zh) * 2011-05-03 2017-05-11 矽工廠股份有限公司 用於顯示穩定的液晶面板驅動電路
CN102194431B (zh) * 2011-05-19 2013-12-25 华映光电股份有限公司 液晶显示器的驱动系统
US8982027B2 (en) * 2011-07-28 2015-03-17 Shenzhen China Star Optoelectronics Technology Co., Ltd. LCD drive circuit and driving method for scanning at least two adjacent scan lines simultaneously
CN102693705A (zh) * 2012-01-18 2012-09-26 矽创电子股份有限公司 面板驱动电路
US9230502B2 (en) * 2012-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device having blocking circuit for extracting start pulse from signal
US10115357B2 (en) 2012-12-18 2018-10-30 Apple Inc. Display with soft-transitioning column driver circuitry
DE112014002915B4 (de) * 2013-06-21 2018-02-01 Yazaki Corporation Anzeigevorrichtung
KR20150088598A (ko) * 2014-01-24 2015-08-03 삼성디스플레이 주식회사 데이터 구동부, 이를 구비하는 표시 장치 및 이를 이용하는 표시 패널의 구동 방법
CN106656645B (zh) * 2015-10-29 2020-01-03 北京北方华创微电子装备有限公司 点对点通信设备的监控装置和具有其的监控系统
KR102323513B1 (ko) * 2017-07-20 2021-11-08 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
TWI725650B (zh) * 2019-05-17 2021-04-21 友達光電股份有限公司 源極驅動裝置
TWI812196B (zh) * 2022-04-29 2023-08-11 宏碁股份有限公司 顯示器

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02272490A (ja) * 1989-04-14 1990-11-07 Hitachi Ltd 液晶表示装置及び液晶表示装置用電源装置
JPH04204993A (ja) 1990-11-30 1992-07-27 Sharp Corp 表示装置の駆動回路
JPH04291227A (ja) * 1991-03-19 1992-10-15 Toshiba Corp 表示用電源制御装置
JPH07170986A (ja) * 1993-11-05 1995-07-11 Hayashibara Biochem Lab Inc ポリペプチドをコードするｄｎａとそのｄｎａを含む組換えｄｎａ並びに形質転換体
JPH08146379A (ja) 1994-11-25 1996-06-07 Hitachi Ltd 液晶駆動回路
JP3544580B2 (ja) 1995-04-28 2004-07-21 株式会社日立製作所 マトリクスパネル表示装置、マトリクスパネル制御装置、その走査電圧駆動回路およびデータ電圧駆動回路
JP3433337B2 (ja) * 1995-07-11 2003-08-04 日本テキサス・インスツルメンツ株式会社 液晶ディスプレイ用信号線駆動回路
JPH09230832A (ja) 1996-02-27 1997-09-05 Casio Comput Co Ltd トリミング機能を備えた電子機器
JPH10232652A (ja) 1997-02-21 1998-09-02 Hitachi Ltd 液晶表示装置および情報処理システム
JPH10319916A (ja) 1997-05-19 1998-12-04 Matsushita Electric Ind Co Ltd 液晶表示装置
CN1115660C (zh) * 1998-03-17 2003-07-23 明碁电脑股份有限公司 设有液晶显示面板保护电路的液晶监视器
JP2001013478A (ja) 1999-06-28 2001-01-19 Fujitsu Ltd 液晶表示装置用ソース・ドライバ及びそれを用いた液晶表示装置
JP3526244B2 (ja) 1999-07-14 2004-05-10 シャープ株式会社 液晶表示装置
JP3495960B2 (ja) 1999-12-10 2004-02-09 シャープ株式会社 階調表示基準電圧発生回路およびそれを用いた液晶駆動装置
US20040239694A1 (en) * 2001-06-20 2004-12-02 Minoru Takeda Image display and its drive method
JP3795361B2 (ja) * 2001-09-14 2006-07-12 シャープ株式会社 表示駆動装置およびそれを用いる液晶表示装置
KR100806903B1 (ko) * 2001-09-27 2008-02-22 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법
KR100767377B1 (ko) * 2001-09-28 2007-10-17 삼성전자주식회사 유기 이.엘 디스플레이 패널과 이를 구비하는 유기 이.엘디스플레이 장치
JP2003280615A (ja) * 2002-01-16 2003-10-02 Sharp Corp 階調表示基準電圧発生回路およびそれを用いた液晶表示装置
JP3926651B2 (ja) * 2002-01-21 2007-06-06 シャープ株式会社 表示駆動装置およびそれを用いた表示装置
JP4269582B2 (ja) * 2002-05-31 2009-05-27 ソニー株式会社 液晶表示装置およびその制御方法、ならびに携帯端末
JP4759906B2 (ja) 2002-12-12 2011-08-31 ソニー株式会社 液晶表示装置およびその制御方法、ならびに携帯端末
KR100493622B1 (ko) * 2003-03-04 2005-06-10 엘지전자 주식회사 플라즈마 디스플레이 패널
TW594662B (en) * 2003-06-03 2004-06-21 Chunghwa Picture Tubes Ltd Method for restraining noise when flat display turn on/off
US7755589B2 (en) * 2003-06-03 2010-07-13 Chunghwa Picture Tubes, Ltd. Noise suppressing method for flat panel display
US7199774B2 (en) * 2004-02-17 2007-04-03 Au Optronics Corp. Liquid crystal display

Also Published As

Publication number Publication date
US20060071892A1 (en) 2006-04-06
TW200625235A (en) 2006-07-16
TWI317115B (en) 2009-11-11
KR20060051992A (ko) 2006-05-19
CN1758322A (zh) 2006-04-12
CN100419844C (zh) 2008-09-17
JP2006106293A (ja) 2006-04-20
KR100742804B1 (ko) 2007-07-25
US7633476B2 (en) 2009-12-15

Similar Documents

Publication Publication Date Title
JP4290627B2 (ja) 表示素子駆動装置及びその表示素子駆動装置を備えた表示装置並びに表示素子駆動方法
US5754156A (en) LCD driver IC with pixel inversion operation
US7336247B2 (en) Image display device
US8115755B2 (en) Reducing power consumption associated with high bias currents in systems that drive or otherwise control displays
US9142160B2 (en) Display apparatus
US20020036609A1 (en) Liquid crystal driver and liquid crystal display incorporating the same
TW201619940A (zh) 掃描驅動電路及應用其之顯示面板
JP5675601B2 (ja) 有機ｅｌ表示パネル及びその駆動方法
US20150187314A1 (en) Gate driver and control method thereof
GB2553075A (en) A display
US7508363B2 (en) Data driver circuit for display device and drive method thereof
JP4216558B2 (ja) 表示装置およびその駆動方法
US20050110733A1 (en) Display device and method of driving same
JP2010019914A (ja) 表示装置及び表示駆動方法
US10770022B2 (en) Source driver and a display driver integrated circuit
CN113614819A (zh) 显示装置
JP2004295103A (ja) 画像表示装置の信号線駆動回路
JP7470797B2 (ja) 表示装置およびその駆動方法
JP2008134442A (ja) アクティブマトリックス型表示装置及び表示方法
JP2004325940A (ja) アクティブマトリクス型表示装置及びその駆動方法
JP2002108287A (ja) 液晶駆動用半導体集積回路装置
KR20100073440A (ko) 제어 드라이버 및 이를 구비한 표시장치
KR20150074613A (ko) 게이트 펄스 변조 회로와 이를 포함하는 디스플레이 장치
KR102692936B1 (ko) 레벨쉬프터 및 이를 포함하는 표시장치
KR102485956B1 (ko) 표시 장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090401

R150 Certificate of patent or registration of utility model

Ref document number: 4290627

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees