DE69228444T2

DE69228444T2 - Analog-Digitalwandler

Info

Publication number: DE69228444T2
Application number: DE69228444T
Authority: DE
Inventors: Akira Asao-Ku Kawasaki-Shi Kanagawa-Ken Yasuda
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1991-04-12
Filing date: 1992-04-10
Publication date: 1999-07-08
Anticipated expiration: 2012-04-11
Also published as: EP0508454A2; US5264851A; DE69228444D1; JPH04314210A; KR920020860A; EP0508454A3; KR960016011B1; EP0508454B1

Description

GEBIET DER ERFINDUNG

Die vorliegende Erfindung betrifft einen A/D-Wandler.

HINTERGRUND DER ERFINDUNG

Ein Beispiel eines herkömmlichen Flash- oder Parallel- A/D-Wandlers wird unter Bezugnahme auf Fig. 1 beschrieben. In einem Flash- oder Parallel-A/D-Wandler vergleichen Komparatoren 102a bis 102h Spannungen, die von einem Referenzspannungsgenerator 101 bestehend aus Widerständen 101a bis 101i geteilt werden, mit einer Eingangsspannung (EINGANG). Die Ausgangssignale der Komparatoren werden Logikschaltungen RC, gebildet von Invertern 103a bis 103g und UND-Gattern 104a bis 104g, zugeführt. Die Logikschaltungen RC unterscheiden einen Wechselpunkt im Komparatorausgangssignal, welcher mit dem Pegel der Eingangsspannung (EINGANG) übereinstimmt. In Übereinstimmung mit diesem Unterscheidungsergebnis erzeugt ein Kodierer 105 eine digitales Signal, welches den Pegel der Eingangsspannung (EINGANG) anzeigt.
Ein (nicht dargestellter) Parallel-A/D-Wandler verwendet andererseits von der Anzahl her so viele Referenzspannungen wie sie einer Auflösung entsprechen, so daß von der Anzahl her so viele für einen Referenzspannungsgenerator verwendete Widerstände benötigt werden, wie es der Auflösung entspricht. Die Anzahl der Widerstände ist beispielsweise 4096 für einen A/D-Wandler, der ein digitales Signal mit 12 Bits ausgibt. Mit höher werdender Auflösung steigt die Anzahl der Widerstände steil an. Um die Leistung eines A/D-Wandlers zu verbessern, ist es wichtig, sowohl die Auflösung als auch die Präzision zu verbessern. Die Präzision eines Widerstandes ist jedoch proportional zu einer Wurzel der Fläche eines Widerstandes. Daher wächst die Fläche aller Widerstände, wenn die Auflösung durch Erhöhung der Anzahl der Widerstände verbessert wird und die Präzision durch Vergrößerung der Wider standsfläche verbessert wird, stark an, was für die Anwendung bei IC-Schaltungen nicht praktikabel ist.
Ein Beispiel eines zweistufigen A/D-Wandlers, der solche Nachteile beseitigt, ist in Fig. 2 dargestellt. In Fig. 2 wird ein momentaner Wert einer Eingangsspannung mit einer konstanten Periode von einer Abtast-und-Halte-Schaltung 111 abgetastet und einem Hochpegel-A/D-Wandler 112 und einen Subtrahierer 115 zugeführt. Der momentane Wert wird zuerst in ein digitales Signal als ein Hochpegel-Umwandlungsausgangssignal (UCO) durch den A/D-Wandler 112 mit einer relativ niedrigen Präzision umgewandelt. Dieses digitale Signal wird von einem ersten Ausgangsanschluß 116 ausgegeben. Das digitale Signal wird von einem D/A-Wandler 113 D/A-gewandelt, wobei das gewandelte analoge Signal von dem momentanen Eingangswert von dem Subtrahierer 115 subtrahiert wird, und die erhaltene Differenz zwischen dem momentanen Eingangswert und dem gewandelten Analogsignal dann in ein digitales Signal als ein Niedrigpegel-Umwandlungsausgangssignal (LCO) von einem Niedrigpegel-Wandler 114 mit einer relativ hohen Präzision umgewandelt wird. Dieses digitale Signal wird von einem zweiten Ausgangsanschluß 117 ausgegeben. Unter Anwendung der Hochpegel- und Niedrigpegel-Wandlungsausgangssignale wird ein A/D- gewandelter Wert der Eingangsspannung erhalten.
Dieses Wandlungsverfahren erfordert jedoch eine Abtast- und-Halte-Schaltung und einen Subtrahierer.
Ein verbesserter A/D-Wandler, welcher auf einem derartigen D/A-Wandler und Subtrahierer verzichtet, ist in Fig. 3 dargestellt. Wie in Fig. 3 dargestellt, weist dieser A/D- Wandler einen Hochpegel-Kodierer 126 für die Ausgabe eines digitalen Hochpegel-Ausgangssignals (UDO) und einen Niedrigpegel-Kodierer 127 für die Ausgabe eines digitalen Niedrigpegel-Ausgangssignals (LDO) auf. Die Ausgangssignale von Komparatoren 125A, 125A, ... werden in den Hochpegel-Kodierer 126 eingegeben, während die Ausgangssignale von Komparatoren 125B, 125B ... in den Niedrigpegel-Kodierer 127 eingegeben werden. Eine Eingangsspannung (EINGANG) an einem Anschluß 122 wird an die nicht invertierenden Eingangsanschlüsse dieser Komparatoren 125A und 125B angelegt. Ein invertierender Anschluß jedes Komparators 125A wird mit einer Spannung versorgt, welche durch Teilen einer Spannung (+Vref) - (-Vref) über Anschlüssen 120 und 121 durch eine von mehreren Widerstandsgruppen 123A mit jeweils mehreren Widerständen 123 erhalten. Ein invertierender Eingangsanschluß jedes Komparators 123B wird mit einem von mehreren vorbestimmten Spannungswerten (Referenzspannungswerten), selektiert von einem Schalter (Schalteinrichtung) 124 versorgt. Der invertierende Eingangsanschluß eines Komparators 125B ist nämlich mit einem Anschluß eines Widerstandes 123 über einen entsprechenden Schalter 124 verbunden. Wenn einer der Schalter 124 selektiv als Antwort auf ein Ausgangssignal des Hochpegel-Kodierers 126 eingeschaltet wird, wird eine Spannung an einem Anschluß des mit dem eingeschalteten Schalter 124 verbundenen Widerstandes 123 an dem nicht invertierenden Eingangsanschluß des Komparators 125B geliefert.
Bei dem in Fig. 3 beschriebenen A/D-Wandlungsverfahren wird die Referenzspannung durch die Schalteinrichtung 124 ausgewählt. Dieses verfahren erfordert jedoch dieselbe Anzahl Widerstände wie der serielle A/D-Wandler und die Anzahl von Widerständen erhöht sich merklich, wenn die Auflösung verbessert werden soll.
Herkömmlich Parallel-A/D-Wandler und zweistufige A/D-D/A- Wandler erfordern 2n Widerstände, wenn eine Auflösung von n Bits erforderlich ist. Daher sind sie mit dem Nachteil behaftet, daß eine große Anzahl von Widerständen erforderlich ist, wenn die Auflösung verbessert werden soll.
Herkömmliche Parallel-A/D-Wandler sind in den nachstehenden drei Dokumenten beschrieben.
US-A-4 924 227 beschreibt einen Parallel-A/D-Wandler, welcher eine Matrix differenziell gekoppelter Transistorpaare aufweist, wobei die Basis eines Transistors jedes Differentialpaares mit einer Referenzspannung verbunden ist, und die Basis des anderen Transistors mit der Eingangsspannung über einen spezifizierten Offset verbunden ist. In jeder Reihe differenzieller Paare sind die Kollektoren der Transistoren abwechselnd mit ersten und zweiten Reihenausgangspunkten verbunden. Die ersten und zweiten Reihenausgangspunkte jeder Reihe sind mit dem invertierenden bzw. nicht invertierenden Eingang eines Komparators verbunden. Zusätzliche Komparatoren sind für den Vergleich des zweiten Reihenausgangssignals jeder Reihe mit dem ersten Reihenausgangssignal der nachfolgenden Reihe vorgesehen. Die Matrix ist so angeordnet, daß die Kombination der Komparatorausgangssignale für jeden möglichen digitalen Pegel in dem Gesamtmeßbereich des Wandlers eindeutig ist. Eine Logikschaltung ist mit den Komparatorausgängen verbunden, um einen von einem Computer nutzbaren Kode daraus zu erzeugen.
EP-A-0 311 105 beschreibt einen 12-Bit-Unterbereichs-A/D- Wandler, welcher mittels vier aufeinander folgender Unterbereichszyklen mit einer 8 : 1 Verstärkungsänderung zwischen den Zyklen arbeitet. Das Restsignal für jeden Zyklus wird einen 4-Bit-Flash-Wandler zugeführt, dessen Ausgangssignal die Zwischenspeicher für entsprechende Bit-Stromquellen eines D/A- Wandlers setzt. Der Flash-Wandler-Eingangsschaltkreis weist identische Rest- und Referenzverstärker auf, die symmetrische Rest- und Referenznetzwerke zur Steuerung der Flash-Wandler- Komparatoren steuern. Die D/A-Wandler-Ausgangssignale für jeden Zyklus werden mit dem analogen Eingangssignal verglichen, um ein entsprechendes neues Restsignal zu erzeugen.
Die Zusammenfassung von JP-A-61 144 127 beschreibt einen A/D-Wandler, in welchem das in einen Anschluß eingegebene Analogsignal von einer ersten Serienwiderstandsgruppe einer Pegelverschiebung unterworfen wird. Jede einer Pegelverschiebung unterworfene Anschlußspannung wird in Emitterfolger eingegeben. Andererseits wird eine Zwei-Bit-Referenzspannung höherer Ordnung von einer zweiten Reihenwiderstandsgruppe erzeugt, und über Emitterfolger ausgegeben. Die zwei Bit höherer Ordnung werden durch Vergleichen von Spannungen jedes Emitterfolger-Ausgangssignals der auf diese Weise erzielten Bits höherer Ordnung und der Bits niedrigerer Ordnung d. h., der Ausgangssignale der Komparatoren, erhalten. Ferner wird ein als Ergebnis der Unterscheidung der weiteren 1/4-Teilung des niedrigsten Pegels des einer 1/4-Teilung unterzogenen dynamischen Eingangsbereiches erhaltenes Ausgangssignal, von den Komparatoren erhalten.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist eine Aufgabe der vorliegenden Erfindung, die vorstehend beschriebenen Nachteile zu beseitigen, und einen A/D- Wandler bereitzustellen, welcher mit einer relativ kleinen Anzahl von Widerständen aufgebaut werden kann.
Gemäß einem ersten Aspekt der vorliegenden Erfindung wird ein A/D-Wandler bereitgestellt, mit: einer ersten Teilreferenzspannungs-Ausgabeeinrichtung zum Teilen einer ersten Referenzspannung durch m und zum Ausgeben mehrerer erster Teilreferenzspannungen, einer zweiten Teilreferenzspannungs-Ausgabeeinrichtung zum Teilen einer Referenzspannung durch n, wobei m nicht gleich n und/oder die erste Referenzspannung nicht gleich der zweiten Referenzspannung ist, und zum Ausgeben mehrerer zweiter Teilreferenzspannungen, einer Pegelverschiebungseinrichtung zum Verschieben des Pegels der mehreren zweiten Teilreferenzspannungen in Abhängigkeit von einer A/D- zuwandelnden Eingangsspannung, und zum Ausgeben mehrerer dritter Teilreferenzspannungen, einer Komparatoreinrichtung zum Vergleichen jeder von den mehreren ersten Teilreferenzspannungen mit jeder von den mehreren dritten Teilreferenzspannungen und zum Ausgeben einer Kombination von Ausgangsanschlußnummern der ersten Teilreferenzspannungs-Ausgabeeinrichtung und der Pegelverschiebungseinrichtung, bei welchen eine Kombination von einer der ersten Teilreferenzspannungen, und einer von den dritten Teilreferenzspannungen mit einer kleinsten Spannungsdifferenz dazwischen detektiert wird, und einer Kodiereinrichtung zum Ausgeben eines aus dem Eingangssignal umgewandelten Digitalsignals in Abhängigkeit von der von der Komparatoreinrichtung ausgegebenen Kombination.
In einer Ausführungsform ist die erste Teilreferenzspannungs-Ausgabeeinrichtung so angeordnet, daß sie die erste Referenzspannung gleichmäßig durch m unterteilt, und die zweite Teilreferenzspannungs-Ausgabeeinrichtung ist so eingerichtet, daß sie die zweite Referenzspannung durch n teilt. Bevorzugt sind die erste und die zweite Referenzspannung unterschiedlich und eine von den ersten unterteilten Referenzspannungen ist gleich der zweiten Referenzspannung.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein A/D-Wandler bereitgestellt, mit: einer ersten Teilreferenzspannungs-Ausgabeeinrichtung zum Teilen einer ersten Referenzspannung durch m und zum Ausgeben mehrerer erster Teilreferenzspannungen, einer Pegelverschiebungseinrichtung zum Verschieben des Pegels einer von den ersten Teilreferenzspannungen in Abhängigkeit von einer A/D-zuwandelnden Eingangsspannung, und zum Ausgeben der im Pegel verschobenen ersten Teilreferenzspannung, einer zweiten Teilreferenzspannungs-Ausgabeeinrichtung zum Teilen der im Pegel verschobenen ersten Teilreferenzspannung durch n, wobei m nicht gleich n und/oder die erste Referenzspannung nicht gleich der zweiten Referenzspannung ist, und zum Ausgeben mehrerer zweiter Teilreferenzspannungen, einer Komparatoreinrichtung zum Vergleichen jeder von den mehreren ersten Teilreferenzspannungen mit jeder von den mehreren zweiten Teilreferenzspannungen und zum Ausgeben einer Kombination von Ausgangsanschlußnummern der ersten Teilreferenzspannungs-Ausgabeeinrichtung und der zweiten Teilreferenzspannungs-Ausgabeeinrichtung, bei welchen eine Kombination von einer der ersten Teilreferenzspannungen, und einer von den zweiten Teilreferenzspannungen mit einer kleinsten Spannungsdifferenz dazwischen detektiert wird, und einer Kodiereinrichtung zum Ausgeben eines aus dem Eingangssignal umgewandelten Digitalsignals in Abhängigkeit von der von der Komparatoreinrichtung ausgegebenen Kombination.
Gemäß noch einem weiteren Aspekt der vorliegenden Erfindung wird ein A/D-Wandler bereitgestellt, mit: einer ersten Teilreferenzspannungs-Ausgabeeinrichtung zum Teilen einer er sten Referenzspannung durch m und zum Ausgeben mehrerer erster Teilreferenzspannungen, einer Pegelverschiebungseinrichtung zum Verschieben des Pegels einer von den ersten Teilreferenzspannungen in Abhängigkeit von einer A/D-zuwandelnden Eingangsspannung, und zum Ausgeben der im Pegel verschobenen ersten Teilreferenzspannung, einer zweiten Teilreferenzspannungs-Ausgabeeinrichtung zum Teilen der im Pegel verschobenen ersten Teilreferenzspannung durch n, wobei m nicht gleich n und/oder die erste Referenzspannung nicht gleich der zweiten Referenzspannung ist, und zum Ausgeben mehrerer zweiter Teilreferenzspannungen, einer ersten Komparatoreinrichtung zum Vergleichen mehrerer optionaler von den mehreren ersten Teilreferenzspannungen mit der Eingangsspannung, einer ersten Kodiereinrichtung zum Ausgeben eines digitalen Hochpegel- Signals, das eine Spannung p an nähesten zur aber nicht höher als die Eingangsspannung repräsentiert, wobei das digitale Hochpegel-Signal aus dem Eingangssignal in Abhängigkeit von einem Ausgangssignal aus der ersten Komparatoreinrichtung bzw. einer Schalteinrichtung umgewandelt wird, die entsprechenden von den zweiten Teilreferenzspannungen zugeordnet ist und jede mehrere Schalter aufweist, wobei die Schalteinrichtung von dem digitalen Hochpegel-Signal aus der ersten Kodiereinrichtung so gesteuert wird, daß sie die eine von den ersten Teilreferenzspannungen, die am nähesten zur und höher als jede von den zweiten Teilreferenzspannungen ist, auf einen Eingang einer zweiten Komparatoreinrichtung schaltet, wobei die zweite Komparatoreinrichtung zum Vergleichen jeder von den zweiten Teilreferenzspannungen mit einer geschalteten von den ersten Teilreferenzspannung, selektiert von der Kodiereinrichtung, dient, und einer zweiten Kodiereinrichtung zum Ausgeben eines digitalen Niedrigpegel-Signals das aus dem Eingangssignal in Abhängigkeit von einem Ausgangssignal aus der zweiten Komparatoreinrichtung umgewandelt wird.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Für ein besseres Verständnis der Erfindung und um zu zeigen, wie diese in die Praxis umgesetzt werden kann, wird nun im Rahmen eines Beispiels Bezug auf die beigefügten Zeichnungen genommen, in welchen:
Fig. 1 ein Blockschaltbild ist, welches ein Beispiel eines herkömmlichen A/D-Wandlers darstellt.
Fig. 2 ein Blockschaltbild ist, welches ein anderes Beispiel eines herkömmlichen A/D-Wandlers darstellt.
Fig. 3 ein Blockschaltbild ist, welches ein weiteres Beispiel eines herkömmlichen A/D-Wandlers darstellt.
Fig. 4 ein Blockschaltbild ist, welches einen A/D-Wandler gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellt.
Fig. 5A und 5B Diagramme sind, welche das Arbeitsprinzip der Ausführungsformen erläutern.
Fig. 6 ein Blockschaltbild ist, welches eine zweite Ausführungsform des A/D-Wandlers gemäß der vorliegenden Erfindung darstellt.
Fig. 7 und 7A einen Differentialkomparator darstellen, und ein Schaltbild, das eine Modifikation der zweiten Ausführungsform unter Anwendung von Differentialkomparatoren darstellt.
Fig. 8 ein Blockschaltbild ist, welches eine dritte Ausführungsform des A/D-Wandlers gemäß der vorliegenden Erfindung darstellt.
Fig. 9 und 10 Schaltungen sind, welche Beispiele von Hochpegel- und Niedrigpegel-Kodierern in Fig. 8 darstellen.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Vor der Beschreibung der Ausführungsformen der vorliegenden Erfindung wird das Konzept der Erfindung beschrieben. Die erste Teilreferenzspannungs-Ausgabeeinrichtung erzeugt erste Teilreferenzspannungen, die durch gleichmäßiges Teilen einer Referenzspannung durch m erhalten werden. Die zweite Teilreferenzspannungs-Ausgabeeinrichtung erzeugt zweite Teilreferenzspannungen, die durch Teilen einer zweiten Referenzspan nung durch n erhalten werden. Wenn die erste und zweite Referenzspannung beispielsweise auf einen gleichen Wert eingestellt sind, sind die Differenzen zwischen den ersten und zweiten Teilreferenzspannungen gleich "0" an gegenüberliegenden Anschlüssen der Teilerschaltungen, und ein Minimum " 1/m - 1/n " an anderen Teilungspunkten der Schaltungen. Die zweiten Teilreferenzspannungen werden von dem A/D-zuwandelnden Eingangssignal im Pegel verschoben, so daß dritte Teilreferenzspannungen erhalten werden. Die Differenzen zwischen entsprechenden Paaren der ersten und dritten Teilreferenzspannungen ändern sich mit der A/D-zuwandelnden Eingangsspannung, was durch Prüfen eines Paares der ersten und dritten Teilreferenzspannungen erkannt werden kann. Daher ist es durch eine geeignete Auswahl der Werte m und n möglich, eine A/D-Wandlung mit einer kleineren Anzahl von Teilungen und einer höheren Auflösung zu erzielen.
Wenn die Spannungsteilung unter Verwendung von Widerständen durchgeführt wird, kann die Anzahl von Widerständen erheblich reduziert werden. Wenn der A/D-Wandler als eine IC- Schaltung implementiert wird, ermöglicht die reduzierte Anzahl von Widerständen, daß jeder Widerstand eine größere Fläche aufweist, was die Präzision eines Widerstandes im Vergleich zu einem herkömmlichen A/D-Wandler verbessert. Ferner kann die Chipfläche reduziert werden, wenn die Widerstandspräzision dieselbe wie bei einem herkömmlich A/D-Wandler bleiben soll. Sogar dann, wenn die erste und zweite Referenzspannung unterschiedlich sind, kann die Auflösung der A/D- Wandlung in einem Maße erreicht werden, das nicht durch die Anzahl der Unterteilungen der Referenzspannungen zu erwarten ist, indem dasselbe Prinzip der vorliegenden Erfindung angewendet wird.
Eine erste Ausführungsform der vorliegenden Erfindung wird nun unter Bezugnahme auf das Blockschaltbild von Fig. 4 beschrieben, welches den Umfang der vorliegenden Erfindung darstellt. Eine erste Referenzspannungsquelle 1 liefert erste Ausgangsspannungen a bis g an eine Eingangsanschlußgruppe ei ner Komparatoreinrichtung 2 als zu vergleichende Referenzspannung. Die ersten Ausgangsspannungen a bis g werden durch gleichmäßiges Teilen einer Referenzspannung Vref1 durch m erzielt (wobei m ist eine natürliche Zahl, und in diesem Falle m = 6 ist), was eine konstante Spannungsdifferenz zwischen benachbarten Spannungen erzeugt. Die ersten Spannungen a bis g bilden eine Folge ganzzahliger Vielfacher der konstanten Spannungsdifferenz, was eine sogenannte Hauptspannungsskala einer Reihe fester Spannungswerte erzeugt.
Eine zweite Spannungsquelle 3 liefert Ausgangsspannungen 1&sub0; bis 5&sub0; an eine Pegelverschiebungseinrichtung 4. Die Ausgangsspannungen 1&sub0; bis 5&sub0; werden durch gleichmäßiges Teilen einer Referenzspannung Vref2 durch n erhalten (wobei n ist eine natürliche Zahl ist, und in diesem Beispiel n = 4 ist), was eine konstante Spannungsdifferenz zwischen zwei benachbarten Spannung erzeugt. Die Pegelverschiebungseinrichtung 4 verschiebt die Pegel der Ausgangsspannungen 1&sub0; bis 5&sub0; in Abhängigkeit von einer Eingangsspannung (EINGANG), so daß zweite Spannungen 1&sub1; bis 5&sub1; erhalten werden, welche an eine andere Eingangsanschlußgruppe der Komparatoreinrichtung 2 angelegt werden. Die im Pegel verschobenen zweiten Ausgangsspannungen 1&sub1; bis 5&sub1; erzeugen eine Unterspannungsskala, die sich mit der Pegelverschiebung bewegt, und Abstufungen aufweist, die von den entsprechenden zweiten Ausgangsspannungen 1&sub1; bis 5&sub1; erzeugt werden. Die Pegelverschiebungseinrichtung 4 wird durch Addierer 4&sub1; bis 4&sub5; in derselben Anzahl wie die (Anzahl 5) der Teilspannungen 1&sub0; bis 5&sub0; gebildet, wobei jeder Addierer an einem Eingangsanschluß mit einer der Teilspannungen 1&sub0; bis 5&sub0; und an dem anderen Eingangsanschluß mit der Eingangsspannung (EINGANG) beliefert wird.
Die Komparatoreinrichtung 2 vergleicht die ersten Ausgangsspannungen a bis g aus der ersten Spannungsquelle 1 mit den zweiten Ausgangsspannungen 1&sub1; bis 5&sub1; aus der Pegelverschiebungseinrichtung 4, um dadurch eine von den ersten Ausgangsspannungen a bis g und eine von den zweiten Ausgangsspannungen 1&sub1; bis 5&sub1; mit einer Spannungsdifferenz von 0 oder innerhalb eines vorbestimmten Wertes zu detektieren. Die Komparatoreinrichtung 2 meldet einer Kodiereinrichtung (Kodierer) 5 eine Kombination von Ausgangsanschlußnummern der ersten Referenzspannungsquelle 1 und der Pegelverschiebungseinrichtung 4 bei welcher die ersten und zweiten Spannungen detektiert wurden. Mit anderen Worten, die Komparatoreinrichtung 2 detektiert, daß eine von den Abstufungen der Hauptspannungsskala mit einer von den Abstufungen der Unterspannungsskala übereinstimmt, oder im wesentlichen damit übereinstimmt, und meldet der Kodiereinrichtung 5 die Identifikation des Paares von zwei Abstufungen, die übereinstimmen oder im wesentlichen übereinstimmen.
Die Kodiereinrichtung 5 ist aus logischen Schaltungen, einem Mikroprozessor oder dergleichen aufgebaut, und gibt kodierte Kodes aus, die den Ausgangssignalen der Komparatoreinrichtung 2 entsprechen. Jedesmal, wenn ein von der Komparatoreinrichtung 2 detektiertes Ausgangssignal geliefert wird, gibt die Kodiereinrichtung 5 eine binäre Zahl aus als ein digitales Ausgangssignal aus, die dem detektierten Ausgangssignal der Komparatoreinrichtung 2 entspricht. Auf diese Weise gibt die Kodiereinrichtung 5 das dem Pegel der Eingangsspannung (EINGANG) entsprechende digitale Signal aus.
Anschließend wird das Konzept des Vergleichs der ersten Ausgangsspannungen mit den zweiten Ausgangsspannungen unter Bezugnahme auf Fig. 5 beschrieben. In Fig. 5 und 5(A) sind die ersten Ausgangsspannungen a bis g der ersten Referenzspannungsquelle 1 auf der linken Seite jedes Diagramms als die Abstufungen der Hauptspannungsskala und die zweiten Ausgangsspannungen 1&sub1; bis 5&sub1; der Pegelverschiebungseinrichtung 4 auf der rechten Seite jedes Diagramms als die Abstufungen der Unterspannungsskala dargestellt, wobei die Referenzspannung Vref1 = 2 · (Referenzspannung Vref2), m = 6, und n = 4 ist.
Gemäß Darstellung in Fig. 5 (A) bis 5 (E) werden die zweiten Ausgangsspannungen 1&sub1; bis 5&sub1; im Pegel verschoben, wenn die Eingangsspannung (EINGANG) hoch wird. Paare der ersten Ausgangsspannungen a bis g und der zweiten Ausgangsspannungen, 1&sub1; bis 5&sub1; welche die minimale oder maximale Spannungsdifferenz dazwischen aufweisen, wechseln sich der Reihe nach ab. Wenn die Eingangsspannung (EINGANG) "0" ist, werden die Ausgangsspannungen a und 11 (und d und 5&sub1;) gleich. Wenn die Eingangsspannung (EINGANG) ansteigt, ändern sich Paare mit der minimalen Spannungsdifferenz der Reihe nach von b und 21, c und 3&sub1; und auf d und 4&sub1;. Wenn die Eingangsspannung (EINGANG) zu (b - a) wird, werden die Ausgangsspannungen e und 5&sub1; (b und 1&sub1;) gleich. Wenn die Eingangsspannung (EINGANG) weiter ansteigt, verändern sich Paare mit der minimalen Spannungsdifferenz der Reihe nach von c und 2&sub1;, d und 3&sub1;, e und 4&sub1;, f und 51 (und c und 1&sub1;), d und 2&sub1;, e und 3&sub1; und f und 4&sub1;, ... Wenn die Beziehungen zwischen den Pegeln der Eingangsspannung (EINGANG) und den Kombinationen der ersten Ausgangsspannungen a bis g und der zweiten Ausgangsspannungen 1&sub1; bis 5&sub1; vorher geprüft werden, ist es dann möglich, die Eingangsspannung (EINGANG) aus einer Kombination der Ausgangsspannungsanschlußnummern, welche eine Übereinstimmung oder nahezu eine Übereinstimmung zwischen den ersten und zweiten Ausgangsspannungen angeben, zu erkennen. Die Unterspannungsskala bewegt sich nämlich im Bezug auf die Hauptspannungsskala in Abhängigkeit von dem Pegel der Eingangsspannung (EINGANG), und der Pegel der Eingangsspannung (EINGANG) wird aus einer Kombination von Abstufungen bestimmt, die miteinander übereinstimmen oder im wesentlichen übereinstimmen. Die mit einer solchen Kombination von Abstufungen belieferte Kodiereinrichtung 5 erzeugt einen Kode, oder ein digitales Signal, das dem Pegel der Eingangsspannung (EINGANG) entspricht.
Fig. 5 (A) stellt den Fall, Vref1 gleich Vref2 dar, wobei Vref1 gleichmäßig in sechs Spannungen und Vref&sub2; gleichmäßig in acht Spannungen unterteilt ist. Dieser Fall entspricht dem in Fig. 5(A) dargestellten Fall mit der Eingangsspannung (EINGANG) gleich 0.
Die Anwendung einer solchen Schaltungsanordnung erfordert 3 · 2n/2 Widerstände im Vergleich zu 2n Widerständen eines herkömmlichen A/D-Wandlers zum Erreichen einer Auflösung von n Bits. Für eine Auflösung von 16 Bits benötigt ein herkömmlicher A/D-Wandler 65536 Widerstände, während der A/D-Wandler der vorliegenden Erfindung 768 Widerstände benötigt, was die Anzahl der Widerstände erheblich reduziert.
Die zweite Ausführungsform (Parallel-A/D-Wandler) der vorliegenden Erfindung wird nun unter Bezugnahme auf Fig. 6 beschrieben. In Fig. 6 werden gleiche Elemente wie die in Fig. 4 dargestellten unter Verwendung identischer Bezugszeichen dargestellt. Eine Referenzspannungsquelle 1 ist aus einer Widerstandsteilerschaltung RD&sub1; mit mehreren Widerständen mit demselben Widerstandswert zwischen den Referenzspannungen +Vref und -Vref aufgebaut. Eine Referenzspannungsquelle 3 ist aus einer ähnlichen Widerstandsteilerschaltung RD&sub2; aufgebaut, über welcher eine Ausgangsspannung d der Referenzspannungsquelle 1 und die Referenzspannung -Vref angelegt sind. Beide. Widerstandsteilerschaltungen RD&sub1; und RD&sub2; werden daher über einen Pufferverstärker BA aufgrund des Gesichtspunktes der Impedanz zwischen diesen getrennt. Eine Eingangsspannung (EINGANG) ist so angeordnet, daß sie an die gegenüberliegenden Anschlüsse der Referenzspannungsquelle 3 über die Addierer 4A und 4A angelegt werden kann. Die Eingangsspannung (EINGANG) wird jeder Ausgangsspannung der Referenzspannungsquelle 3 über die Addierer 4A und 4A, welche als Pegelverschiebungseinrichtung 4 dienen, überlagert. Eine Komparatoreinrichtung 2 ist aus Pegelkomparatoren 2a bis 21 aufgebaut. Wenn die Eingangsspannung (EINGANG) ansteigt, werden die Ausgänge der Pegelkomparatoren 2a bis 21 sequentiell in der Reihenfolge von 2i, 2e, 2a, 2j, 2f, 2b, 2k, 2g, 2c, 2l, 2h, und 2d invertiert. Diese Ausgangsinvertierung wird in einen von einem Kodierer 5 vorgegebenen Kode umgewandelt, um dadurch ein digitales Signal auszugeben, das dem Pegel der Eingangsspannung (EINGANG) entspricht.
Anstelle der in Fig. 6 dargestellten Pegelkomparatoren 2a bis 21 können in Fig. 7 dargestellte Differentialkomparatoren 20a (bis 201) verwendet werden. Dieser Komparator 20 weist ein Paar von Eingangsanschlüssen IN&sub3; und IN&sub4; zusätzlich zu ei nem Paar Eingangsanschlüssen IN&sub1; und IN&sub2; wie denen des in Fig. 6 dargestellten Pegelkomparators 2a auf. Eine Eingangsspannung (EINGANG) wird an den nicht invertierenden Eingangsanschluß IN&sub3; angelegt, und eine negative Eingangsspannung (-EINGANG) an den invertierenden Eingangsanschluß IN&sub4; angelegt. Nach dem Anlegen der Eingangsspannungen (EINGANG und -EINGANG) an die Eingangsanschlüsse IN&sub3; und IN&sub4;, arbeitet der Komparator 20a in derselben Weise wie in dem Fall, bei dem die Eingangsspannung (EINGANG) an die in Fig. 6 dargestellten Addierer 4A und 4A angelegt wird. Es ist daher nicht erforderlich, die in Fig. 6 dargestellten Addierer 4A und 4A zu verwenden, wenn die in Fig. 7 dargestellten Komparatoren 20a verwendet werden. Ein Beispiel einer derartigen Schaltung ist in Fig. 7A dargestellt. In diesem Falle verbessert sich die Umwandlungspräzision wegen der Verarbeitung durch Differentialschaltungen.
Die dritte Ausführungsform (Seriell-Parallel-A/D-Wandler) der vorliegenden Erfindung wird nun unter Bezugnahme auf Fig. 8 beschrieben. In Fig. 8 werden gleiche Elemente wie die in Fig. 4 und 6 dargestellten unter Verwendung identischer Bezugszeichen dargestellt. Das Bezugszeichen 1 stellt eine erste Referenzspannungsquelle dar, das Bezugszeichen 3 stellt eine zweite Referenzspannungsquelle dar, das Bezugszeichen 4 stellt eine Pegelverschiebungseinrichtung dar, das Bezugszeichen 6 stellt eine Schalteinrichtung dar, das Bezugszeichen 21 stellt eine Niedrigpegel-Komparatoreinrichtung dar, das Bezugszeichen 22 stellt eine Hochpegel-Komparatoreinrichtung dar, das Bezugszeichen 51 stellt einen Niedrigpegel-Kodierer dar, und das Bezugszeichen 52 stellt einen Hochpegel-Kodierer dar.
Die Hochpegel-Komparatoreinrichtung 22 weist Komparatoren 21a bis 22c auf. Unterschiedliche erste Referenzspannungen, die durch Teilung mittels der ersten Referenzspannungsquelle 1 erzeugt werden, werden an die nicht invertierenden Eingangsanschlüsse der Komparatoren 22a und 22c angeschlossen. Eine Eingangsspannung (EINGANG) ist an die invertierenden Eingangsanschlüsse der Komparatoren 22a und 22c angeschlossen. Die Ausgangssignale der Pegelkomparatoren 22a bis 22c werden dem Hochpegel-Kodierer 52 zugeführt. Die Hochpegel- Komparatoreinrichtung 22 und die Hochpegel-Kodierungseinrichtung 52 kodieren die höheren Bits der Eingangsspannung (EINGANG). Ein Ausgang des Hochpegel-Kodierers 52 steuert die Schalteinrichtung 6 in der folgenden Art, um die Eingangssignale zu der Niedrigpegel-Komparatoreinrichtung 21 mit den Komparatoren 21a bis 21b zu schalten. Es werden nämlich die Ausgangssignale 0&sub1; bis 3&sub1; der zweiten Referenzspannungsquelle 3 an die invertierenden Eingangsanschlüsse der Komparatoren 21a bis 21d angelegt. Benachbarte drei erste Referenzspannungen der ersten Referenzspannungsquelle 1 werden über die Schalteinrichtung 6 an die nicht invertierenden Eingangsanschlüsse der Komparatoren 21a bis 21d angelegt. Wenn einer der Schalter SW(SWa bis SWc) einschaltet, wird eine von den drei Referenzspannungen selektiert, und an die nicht-invertierenden Eingangsanschlüsse der entsprechenden Komparatoren 21a bis 21d angelegt. Das selektive Einschalten der Schalter SW wird von einem Ausgangssignal des Hochpegel-Kodierers 52 gesteuert. Insbesondere die Schalter SW der Schalteinrichtung 6 werden selektiv in der folgenden Weise eingeschaltet. Darstellend eine erste Referenzspannung p als eine Spannung, die der Eingangsspannung (EINGANG) am nächsten kommt und nicht höher ist, wird, wenn diese erste Referenzspannung p von dem Hochpegel-Kodierer 52 geliefert wird, jede erste Referenzspannung, die einer zweiten Referenzspannung am nächsten liegt und höher ist, mit jeder zweiten Referenzspannung durch jeden Komparator 21a bis 21d der Niedrigpegel-Komparatoreinrichtung 21 verglichen.
Beispiele für die Hochpegel-Kodierer und Niedrigpegel- Kodierer 52 und 51 sind in Fig. 9 bzw. 10 dargestellt.
Mit dieser Schaltungsanordnung kann die Anzahl von Pegelkomparatoren erheblich reduziert werden.
Die Anzahl von Referenzspannungsteilungen ist nicht auf die vorstehenden Ausführungsformen beschränkt, sondern wird nach Wunsch bestimmt. Ferner ist ein Referenzspannungsteilungsverfahren nicht auf ein Widerstandsteilungsverfahren beschränkt, sondern es können auch andere Verfahren ebenfalls verwendet und nach Wunsch gewählt werden, wie z. B. ein kapazitives Teilungsverfahren.
Soweit beschrieben, kann der A/D-Wandler der vorliegenden Erfindung die Anzahl von Widerständen, die eine Referenzspannungsquelle bilden, erheblich reduzieren, und kann die Fläche der Widerstandsstrukturen von IC-Schaltungen reduzieren, und die Schaltungsgröße im Vergleich zu A/D-Wandlern mit derselben Präzision kompakt gestalten. Mit derselben Widerstandsstrukturfläche kann die Widerstandspräzision und somit die Präzision eines A/D-Wandlers erhöht werden. Ferner können durch die beachtliche Reduzierung der Anzahl von Widerständen die Herstellungskosten der Lasertrimmung für eine verbesserte Widerstandspräzision vorteilhaft reduziert werden. Die Bezugszeichen in den Ansprüchen sind für ein besseres Verständnis gedacht und sollen nicht den Schutzumfang der Erfindung einschränken.

Claims

1. A/D-Wandler, mit:

einer ersten Teilreferenzspannungs-Ausgabeeinrichtung (1) zum Teilen einer ersten Referenzspannung (Vref1/Vref) durch m und Ausgeben mehrerer erster Teilreferenzspannungen (a bis g/a bis h);

einer zweiten Teilreferenzspannungs-Ausgabeeinrichtung (3) zum Teilen einer zweiten Referenzspannung (Vref2) durch n, wobei m nicht gleich dem n ist, und/oder die erste Referenzspannung (Vref1) nicht gleich der zweiten Referenzspannung (Vref2) ist, und zum Ausgeben mehrerer zweiter Teilreferenzspannungen (1&sub0; bis 5&sub0;/1&sub0; bis 3&sub0;);

einer Pegelverschiebungseinrichtung (4) zum Verschieben des Pegels der mehreren zweiten Teilreferenzspannungen (1&sub0; bis 5&sub0;/1&sub0; bis 3&sub0;) in Abhängigkeit von einer A/D- zuwandelnden Eingangsspannung (EINGANG), und zum Ausgeben mehrerer dritter Teilreferenzspannungen (1&sub1; bis 5&sub1;);

einer Komparatoreinrichtung (2) zum Vergleichen jeder von den mehreren ersten Teilreferenzspannungen (a bis g/a bis h) mit jeder von den mehreren dritten Teilreferenzspannungen (1&sub1; bis 5&sub1;) und zum Ausgeben einer Kombination von Ausgangsanschlußnummern der ersten Teilreferenzspannungs-Ausgabeeinrichtung (1) und der Pegelverschiebungseinrichtung (4), bei welchen eine Kombination von einer von den ersten Teilreferenzspannungen und einer von den dritten Teilreferenzspannungen mit einer kleinsten Spannungsdifferenz dazwischen detektiert wird; und

einer Kodiereinrichtung (5) zum Ausgeben eines aus dem Eingangsspannung (EINGANG) umgewandelten digitalen Signals in Abhängigkeit von der von der Komparatoreinrichtung (2) ausgegebenen Kombination.

2. A/D-Wandler nach Anspruch 1, wobei die erste Teilreferenzspannungs-Ausgabeeinrichtung (1) so eingerichtet ist, daß sie die erste Referenzspannung (Vref1/2Vref) gleichmäßig durch m teilt, und die zweite Teilreferenzspannungs- Ausgabeeinrichtung (3) so eingerichtet ist, daß sie die zweite Referenzspannung (Vref2) durch n teilt.

3. A/D-Wandler nach Anspruch 2, wobei die erste und die zweite Referenzspannung (Vref1/2Vref, Vref2) dieselben sind.

4. A/D-Wandler nach Anspruch 2, wobei die erste und die zweite Referenzspannung (Vref1/2Vref, Vref2) unterschiedlich sind, und eine von den ersten Teilreferenzspannungen (a bis g, a bis h) gleich der zweiten Referenzspannung (Vref2) ist.

5. A/D-Wandler nach Anspruch 1 oder 2, wobei die Pegelverschiebungseinrichtung (4) so eingerichtet ist, daß sie die zweite Teilreferenzspannungen (1&sub0; bis 5&sub0;) auf die Eingangsspannung (EINGANG) addiert.

6. A/D-Wandler nach einem der Ansprüche 1, 2 und 4, wobei die zweite Referenzspannung (Vref2) so eingerichtet ist, daß sie von der ersten Teilreferenzspannungs-Ausgabeeinrichtung (1) geliefert wird.

7. A/D-Wandler gemäß Anspruch 6, wobei die Pegelverschiebungseinrichtung (4) in der Komparatoreinrichtung (2) enthalten ist.

8. A/D-Wandler, mit:

einer ersten Teilreferenzspannungs-Ausgabeeinrichtung (1) zum Teilen einer ersten Referenzspannung (2Vref) durch m und zum Ausgeben mehrerer erster Teilreferenzspannungen (a bis);

einer Pegelverschiebungseinrichtung (4) zum Verschieben des Pegels einer von den ersten Teilreferenzspannungen (a bis h) in Abhängigkeit von einer A/D-zuwandelnden Eingangsspannung (EINGANG), und zum Ausgeben der im Pegel verschobenen ersten Teilreferenzspannung;

einer zweiten Teilreferenzspannungs-Ausgabeeinrichtung (3) zum Teilen der im Pegel verschobenen ersten Teilreferenzspannung durch n, wobei m nicht gleich n und/oder die erste Referenzspannung (Vref1) nicht gleich der zweiten Referenzspannung (Vref2) ist, und zum Ausgeben mehrerer zweiter Teilreferenzspannungen;

einer Komparatoreinrichtung (2) zum Vergleichen jeder von den mehreren ersten Teilreferenzspannungen (a bis h) mit jeder von den mehreren zweiten Teilreferenzspannungen (1&sub1; bis 3&sub1;), und zum Ausgeben einer Kombination von Ausgangsanschlußnummern der ersten Teilreferenzspannungs- Ausgabeeinrichtung (1) und der zweiten Teilreferenzspannungs-Ausgabeeinrichtung (3), bei welchen eine Kombination von einer der ersten Teilreferenzspannungen und einer von den zweiten Teilreferenzspannungen mit einer kleinsten Spannungsdifferenz dazwischen detektiert wird;

und einer Kodiereinrichtung (5) zum Ausgeben eines aus dem Eingangssignal umgewandelten Digitalsignals in Abhängigkeit von der von der Komparatoreinrichtung (2) ausgegebenen Kombination.

9. A/D-Wandler, mit:

einer ersten Teilreferenzspannungs-Ausgabeeinrichtung (1) zum Teilen einer ersten Referenzspannung (2Vref) durch m und zum Ausgeben mehrerer erster Teilreferenzspannungen (a bis e);

einer Pegelverschiebungseinrichtung (4) zum Verschieben des Pegels einer von den ersten Teilreferenzspannungen in Abhängigkeit von einer A/D-zuwandelnden Eingangsspannung (EINGANG), und zum Ausgeben der im Pegel verschobenen ersten Teilreferenzspannung;

einer zweiten Teilreferenzspannungs-Ausgabeeinrichtung (3) zum Teilen der im Pegel verschobenen ersten Teilreferenzspannung durch n, wobei m nicht gleich dem n und/oder die erste Referenzspannung (Vref1) nicht gleich der zweiten Referenzspannung (Vref2) ist, und zum Ausgeben mehrerer zweiter Teilreferenzspannungen (0&sub1; bis 3&sub1;);

einer ersten Komparatoreinrichtung (22) zum Vergleichen mehrerer optionaler von den mehreren ersten Teilre ferenzspannungen (a bis e) mit der Eingangsspannung (EINGANG);

einer ersten Kodiereinrichtung (52) zum Ausgeben eines digitalen Hochpegel-Signals, das eine Spannung (p) an nähesten zur und nicht höher als die Eingangsspannung (EINGANG) repräsentiert, wobei das digitale Hochpegel- Signal aus dem Eingangssignal in Abhängigkeit von einem Ausgangssignal aus der ersten Komparatoreinrichtung (22) umgewandelt wird;

entsprechenden Schalteinrichtungen (6), die entsprechenden von den zweiten Teilreferenzspannungen (0&sub1; bis 3&sub1;) zugeordnet ist, und jede mehrere Schalter (SWa bis SWc) aufweist, wobei die Schalteinrichtungen (6) von dem digitalen Hochpegel-Signal aus der ersten Kodiereinrichtung (52) so gesteuert werden, daß sie diejenigen von ersten Teilreferenzspannungen (a bis e), die am nähesten zur und höher als jede von den zweiten Teilreferenzspannungen sind, auf einen Eingang einer zweiten Komparatoreinrichtung (21) schalten;

wobei die zweite Komparatoreinrichtung (21) zum Vergleichen jeder von den zweiten Teilreferenzspannungen (0&sub1; bis 0&sub3;) mit einer geschalteten von den ersten Teilreferenzspannungen (0 bis e), selektiert von der Kodiereinrichtung (52), dient;

und einer zweiten Kodiereinrichtung (51) zum Ausgeben eines digitalen Niedrigpegel-Signals das aus dem Eingangssignal (Eingang) in Abhängigkeit von einem Ausgangssignal aus der zweiten Komparatoreinrichtung (21) umgewandelt wird.