DE19958049A1

DE19958049A1 - Im Analog-Strommodus arbeitender D/A-Wandler

Info

Publication number: DE19958049A1
Application number: DE19958049A
Authority: DE
Inventors: Khayrollah Hadidi
Original assignee: Asahi Chemical Industry Co Ltd; Asahi Kasei Kogyo KK
Current assignee: Asahi Kasei Corp
Priority date: 1998-12-04
Filing date: 1999-12-03
Publication date: 2000-06-21
Anticipated expiration: 2019-12-04
Also published as: US6346899B1; DE19958049B4; GB2344479A; GB9928730D0

Abstract

Ein mit Hochgeschwindigkeit arbeitender und hochauflösender Strommodus-D/A-Wandler weist auf: eine Widerstands-D/A-Wandlerschaltung (2) mit einer Digitaldekodierschaltung (3), die ein digitales Eingangssignal empfängt, mehreren Schaltern, die entsprechend Ausgangssignalen der Digitaldekodierschaltung ein- und ausgeschaltet werden, und mehreren in Reihe geschalteten Widerständen (5) und einem hochlinearen Transkonduktor (4), der Ausgangsspannung von der Widerstands-D/A-Wandlerschaltung (2) und zum Liefern eines analogen Ausgangsstroms. Ferner ist ein Transkonduktor mit einem ersten differentiellen MOS-Transistorpaar und einem zweiten differentiellen MOS-Transistorpaar vorgesehen, die mit entgegengesetzten Polaritäten verbunden sind und unterschiedliche Transkonduktanzwerte aufweisen, und mit unterschiedlichen Stromquellen, die mit dem ersten bzw. dem zweiten differentiellen Transistorpaar verbunden sind, wobei Signalspannungen, die an das erste und das zweite Paar angelegt werden, zu einem Signalspannungseingang in den Transkonduktor proportional sind, jedoch unterschiedliche Werte aufweisen.

Description

Die Erfindung betrifft mit Hochgeschwindigkeit arbeitende, hoch auflösende Strommodus-D/A-Wandler (DAC), die digitale Signale in analoge Signale umwandeln.

Herkömmliche Hochgeschwindigkeit-Strommodus-D/A-Wandler (DAC) vom binär geschalteten Strommodustyp, vom segmentierten Typ und einem aus beiden kombinierten Typ sind bekannt. DAC des binär geschalteten Typs weisen zahlreiche Stromzelleneinheiten auf, die in Gruppen mit einer einzigen Zelle, zwei Zellen, vier Zellen, . . . , 2^n-1 Zellen angeordnet sind. Die Stromzellen in jeder Gruppe werden zusammen ein- und ausgeschaltet. Wird ein aus n Bits bestehendes digitales Eingangswort verarbeitet, schalten sich die entsprechenden Gruppen von Stromzellen ein oder aus. Der Ausgangsstrom wird üblicherweise einem Widerstand mit einem niedrigen Wiederstands wert von 50 bis 75 Ohm zugeführt, welcher die entsprechende Aus gangsspannung erzeugt. Fig. 6 ist ein vereinfachtes Diagramm eines derartigen DAC.

Wie in Fig. 6 dargestellt, weist eine erste Gruppe 101 eine Strom zelle, eine zweite Gruppe 102 zwei Stromzellen, eine dritte Gruppe 103 vier Stromzellen auf, usw. Das bedeutet, daß sich die Zahl der Stromzellen in jeder Gruppe von einer Gruppe zur nächsten verdop pelt. Jeder einer Anzahl von Schaltern S₁, S₂, S₃ liefert Strom aus der entsprechenden Stromzellengruppe zum Ausgang. Jeder einer Anzahl von Schaltern S₁', S₂', S₃' . . . verbindet dieselbe Gruppe mit Masse, so daß die Rückkehr zum Normalbetrieb nach einem erzwungenen vollständigen Abschalten der Stromquellen ohne Verzögerung erfol gen kann. Die Schalter sind ebenfalls in Gruppen 111, 112, 113 unterteilt. Jede Gruppe weist ein Schalterpaar auf. Die Schalter gruppen entsprechen den Stromzellengruppen. Wenn S₁ eingeschal tet ist, ist das LSB (geringstwertiges Bit) 1; wenn S₂ eingeschaltet ist, ist das zweite LSB 1; wenn S₃ eingeschaltet ist, ist das dritte LSB 1. Ähnlich ist bei eingeschaltetem S_n das MSB (höchstwertiges Bit) 1; wenn S_n-1 eingeschaltet ist, ist das zweite MSB 1.

Es ist ein Nachteil eines derartigen Strommodus-DAC, daß das An passen der Ströme von Stromzellengruppen an binäre Wichtungen schwierig ist. Ein 10-Bit DAC benötigt 1023 Stromzelleneinheiten. Jede Gruppe kann als differentielles Paar angesehen werden, das als Stromsteuerzelle bezeichnet wird.

Zwar hat ein derartiger DAC den Vorteil einer sehr einfachen Logik schaltungsstruktur, jedoch hat er den Nachteil starker Störimpulse, bei denen es sich um Rauschsignale handelt, die beim Schalten auftreten, und ein derartiger DAG weist ferner den Nachteil erhebli cher Nichtlinearität auf, die durch Fehlanpassungen zwischen binären Gruppen von Stromzellen verursacht werden. Ein derartiges System wird oft als "binärer Strommodus-DAC" bezeichnet.

Andere, als "segmentierte Strommodus DAC" bezeichnete Schaltun gen sind ebenfalls bekannt. Der Vorteil dieser Art von DAC gegen über einem herkömmlichen DAC liegt in der erheblich verbesserten Linearität und einer erheblich geringeren Störimpulsenergie. Schal tungen dieser Art weisen ebenfalls zahlreiche Stromzelleneinheiten auf. Diese Stromzelleneinheiten 121 sind eine Kombination aus einer Stromquelle und zwei Schaltern. Eine in Fig. 7 dargestellte Schaltung ist eine einendige einzelne Stromzelle 121 und entspricht einem digitalen Signal. Die dargestellte Schaltung kann als eine Schaltung für LSB angesehen werden, die direkt dem digitalen Signal entspre chen. Bei einem derartigen segmentierten Strommodus-DAC werden die Stromzelleneinheiten 121 einzeln ein- oder ausgeschaltet, nicht jedoch als Gruppe. Ein n-Bit-Dateneingangssignal wird von einer Logikschaltung in 2ⁿ-1 Digitalsignale umgewandelt. Als Ergebnis dieser Umwandlung erzeugte einzelne Digitalsignale schalten die Stromzelleneinheiten ein und aus. Diese Dekodiererlogikschaltung zum Umwandeln eines n-Bit-Signals in 2ⁿ-1 Signale belegt einen sehr großen Hardwarebereich und hat einen hohen Energieverbrauch.

Bei einem hochauflösenden DAC mit einem großen Wert n, werden daher Schaltungen vom genannten binären Stromzellentyp und vom segmentierten Typ üblicherweise kombiniert, um die Größe der erforderlichen Hardware zu verringern. Jedoch wird dadurch die Genauigkeit beeinträchtigt und Signal-Störimpulse werden verstärkt.

Ferner wird eine große Anzahl von Stromzelleneinheiten verwendet, so daß die Probleme eines komplexen Schaltungslayouts und der Notwendigkeit großer Flächen entstehen.

Diese Probleme des Standes der Technik entstanden vornehmlich aus dem diskontinuierlichen Ein- und Ausschalten der Stromzellen. An ders ausgedrückt: herkömmliche Strommodus-DAC hatten das Pro blem, daß 100% des von Stromzellen kommenden elektrischen Stroms bei differentiellen DAC entweder an den einen oder an den anderen Ausgang (oder an Masse, bei einendigen DAC) gesandt wurden. Daher empfängt eine Stromzelle oder ein differentielles Paar in jeder Stromzelle am Eingang sehr starke Signale und ist starken Stromfluktuationen am gemeinsamen Sourceschaltungspunkt des differentiellen Paares ausgesetzt, was zu stärken Störimpulsen und erheblicher Nichtlinearität führt.

Es ist die Aufgabe der vorliegenden Erfindung, eine neuartige Schal tungsstruktur zur Lösung der genannten Probleme zu schaffen.

Die Erfindung schafft einen Hochgeschwindigkeits-Strommodus-DAC mit einer Kombination aus einer eine digitale Dekodiererschaltung aufweisenden DAC-Schaltung vom Widerstandstyp und einem hoch linearen Transkonduktor.

Bei einem erfindungsgemäßen Strommodus-DAC werden differentiel le Paare oder Transkonduktoren nicht vollständig ein- und ausge schaltet. Dies bedeutet, daß die vorliegende Erfindung in einem vorbestimmten Rahmen verschiedene Transkonduktorenzustände aktiv nutzt. In diesem eingeschränkten Sinn, verfolgt der erfindungs gemäße Strommodus-DAC einen analog-artigen Ansatz. Ferner sind die Fluktuationen der Eingangsspannung in jeden Transkonduktor relativ gering, woraus sich eine erhebliche Verringerung der Stör impulse ergibt.

Die vorliegende Erfindung schafft ferner einen neuartigen hochli nearen Transkonduktor. Dieser Transkonduktor erhält die hohe Linearität, indem er zwei differentielle Paare verwendet, von denen jedes nicht notwendigerweise eine hohe Linearität oder eine Lineari tät aufweisen muß, die mit derjenigen des sich ergebenden Trans konduktors vergleichbar ist.

Die Aufgabe wird erfindungsgemäß mit den Merkmalen der Ansprü che 1, 6, 8, 9, 10, 12 bzw. 13 gelöst.

Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen ausgeführt.

Erfindungsgemäße Transduktoren können unter Verwendung entwe der der Bipolar- oder der CMOS-Verfahrenstechnik hergestellt wer den. Der erste Transkonduktor kann vorzugsweise durch Kombinie ren einer Vielzahl von differentiellen Paaren gebildet sein, die jeweils die gleichen Parameter-Charakteristiken aufweisen wie diejenigen des zweiten differentiellen Paars. Besteht das erste Transkonduktor paar aus mehreren differentiellen Paaren, welche dieselben Parameter-Charakteristiken aufweisen wie das zweite Paar, und die parallel miteinander verbunden sind, ist das Anpassen erheblich vereinfacht und es ergäben sich geringere Fehler.

Ferner kann der Strommodus-D/A-Wandler eine D/A-Wandlerschal tung vom Widerstandstyp und mehrere Transkonduktoren aufweisen. In diesem bevorzugten Fall kann die einzelne D/A-Wandlerschaltung vom Widerstandstyp von dem Typ sein, der für weniger als die An zahl der tatsächlichen digitalen Eingangsbits vorgesehen ist. Dies ist, beispielsweise für ein 12-Bit-Digitalsignal, ermöglicht, indem ver schiedene Bereiche einer einzelnen 7-Bit-DAC-Schaltung vom Wider standstyp verwendet werden.

Ferner können mehrere Einzelwiderstand-D/A-Wandlerschaltungen und mehrere Transduktoren verwendet werden. Diese D/A-Wandler schaltungen vom Widerstandstyp und diese Transduktoren, bilden mehrere Paare, von denen jedes eine D/A-Umwandlung von mehre ren Bits eines digitalen n-Bit-Eingangssignals durchführen kann.

Beispielsweise würde ein 10-Bit-Eingangssignal in zwei Teile geteilt (S Bits pro Paar), ein 12-Bit-Eingangssignal würde in drei Teile geteilt (4 Bits pro Paar) und ein 15-Bit-Eingangssignal würde ebenfalls in drei Teile geteilt (S Bits pro Paar). Andere Kombinationen sind mög lich.

Bei dem zuvor beschriebenen Transkonduktor beträgt das Verhältnis des Übertragungsleitwerts des ersten differentiellen MOS-Transistor paars zu demjenigen des zweiten differentiellen MOS-Transistorpaars etwa acht zu eins, und das Verhältnis des Signalspannungseingangs in das erste differentielle MOS-Transistorpaar zum Eingang in das zweite differentielle MOS-Transistorpaar kann etwa zwei zu eins betragen. In diesem Fall kann die Kapazität der mit dem ersten differentiellen Transistorpaar verbundenen Stromquelle das Acht fache der Kapazität der mit dem zweiten differentiellen Transistor paar verbundenen Stromquelle betragen. Vorzugsweise besteht die Stromquelle des ersten Paares aus acht Stromquellen, die jeweils dieselben Charakteristiken haben wie diejenigen der Stromquelle des zweiten differentiellen Transistorpaares und die miteinander parallel verbunden sind. Gleichermaßen kann das erste differentielle Transi storpaar aus mehreren Transistorpaaren bestehen, wobei jeder Transistor dieselben Parameter-Charakteristiken hat wie sie bei dem zweiten differentiellen Transistorpaar verwendet werden. Erneut wäre das Anpassen einfacher, wenn dieselben Transistoreinheiten zur Bildung von Stromquellen von unterschiedlichen Kapazitäten verwen det würden.

Im folgenden wird die Erfindung anhand bevorzugter Ausführungs beispiele unter Bezugnahme auf die zugehörigen Zeichnungen be schrieben. Es zeigen:

Fig. 1 eine vereinfachte Darstellung eines Ausführungsbeispiels des erfindungsgemäßen D/A-Wandlers.

Fig. 2 den Schaltungsaufbau eines anderen Ausführungsbeispiels eines erfindungsgemäßen Strommodus-D/A-Wandler, bei dem k Widerstands-DAC und k Transkonduktoren kombiniert sind.

Fig. 3 ein Blockschaltbild eines Strommodus-D/A-Wandlers nach einem Ausführungsbeispiel der Erfindung.

Fig. 4 ein Blockschaltbild eines Strommodus-D/A-Wandlers gemäß einem anderen Ausführungsbeispiel der Erfindung, welcher drei Transduktoren einen 7-Bit-Widerstands-DAC aufweist, der funktions mäßig zu den drei 4-Bit DAC in Fig. 3 äquivalent ist.

Fig. 5 ein vereinfachtes Diagramm eines Ausführungsbeispiels des erfindungsgemäßen Transduktors.

Fig. 6 ein Schaltbild zur Darstellung des Prinzips eines herkömm lichen einendigen Binär-D/A-Wandlers.

Fig. 7 ein anderes Schaltbild zur Darstellung des Prinzips eines her kömmlichen einendigen Binär-D/A-Wandlers.

Wie in Fig. 1 dargestellt, weist ein Grundausführungsbeispiel eines erfindungsgemäßen Strommodus-DAC 1 eine Widerstands-DAC- Schaltung 2 mit einer Digitaldekodierschaltung 3 und einem hoch linearen Transkonduktor 4. Wenn ein n-Bit Digitalsignal von links eingegeben wird, wählt die n-Bit Digitaldekodierschaltung 3 eines von 2ⁿ Paaren von Schaltern in Reaktion auf das Eingangssignal aus. Die hier verwendete Digitaldekodierschaltung 3 ist dem Fachmann auf diesem Gebiet bekannt und wird daher nicht weiter beschrieben. Wenn einer der 2ⁿ Schalterpaare eingeschaltet ist (da differentielle Paare gebildet sind, sind für jedes Paare zwei Schalter erforderlich), werden Ausgangsspannungen, die einer von 2ⁿ differentiellen Span nungen im Bereich von (V_ref ⁺ - V_ref ^-) bis (V_ref ^- - V_ref ⁺) entsprechen, aus der Widerstands-DAC-Schaltung 2 über 2ⁿ in Reihe geschaltete Wi derstände 5 derselben Größe ausgegeben. Diese Ausgangsspannun gen werden durch den im folgenden näher beschriebenen hoch linearen Transkonduktor 4 in einen Stromausgang umgewandelt. N Fig. 1 sind aus Gründen der Übersichtlichkeit nur vier Schalter und vier Widerstände gezeigt, jedoch beträgt die Zahl der vorgesehenen Schalter und Widerstände 2 ⁿ.

In Fig. 2 ist ein bevorzugt für einen hochauflösenden DAC geeignetes Ausführungsbeispiel der Erfindung dargestellt, bei dem eine relativ große Zahl von Eingangsbits vorgesehen ist. Dieser DAC hat k hoch lineare Transkonduktoren 11. Der Aufbau der Transkonduktoren 11 wird im folgenden beschrieben. Jeder Transduktor 11 kann eine analoge Eingangsspannung in einen differentiellen Strom mit hoher Linearität umwandeln. Dieser differentielle Strom (I_m ⁺ - I_m ^-) (m = 1, . . . , k) ist zu einem Wert des entsprechenden Eingangsbits propor tional. Der Ausgang der Widerstands-DAC-Schaltung 13, welche eine Digitaldekodierschaltung 12 aufweist, der das Digitalsignal als Ein gangsignal zugeführt wird, wird dem Eingang dieses Transkonduktors 11 über Schalter zugeleitet.

Wird in einem n-Bit DAC ein einzelner Transkonduktor verwendet, benötigt ein Digitaldekodier 2 ⁿ Ausgänge zum Steuern von 2 × 2ⁿ Schaltern. Wenn n gleich 10 ist, sind 1024 Signale und 2048 Schalter erforderlich. Dies ist im Hinblick auf die erforderliche Hardwaremenge nicht realistisch. Ein noch größeres Problem ist die Größe des Wider standsarrays. Wenn beispielsweise n gleich 10 ist, sind 1024 Wider standseinheiten erforderlich. Abgesehen von dem Problem der Hard waremenge kann ein derartiger Anstieg in der Zahl der Widerstände in dem Widerstandsarray zu einer fatalen Verschlechterung der Linearität führen.

Daher werden n Bits in mehrere Gruppen unterteilt, und zwar in einer beliebigen Weise, die von einem Kompromiß zwischen der Linearität und der Hardware abhängt. Es wird eine Kombination von Transduktoren und Widerstands-DAC-Schaltungen verwendet, die für jede jeweilige Gruppe geeignet ist. In Fig. 2 gilt n = n₁ + n₂ + . . . + n_k für ein n-Bit Eingangssignal.

Erfindungsgemäß können mehrere Transduktoren beispielsweise in einem 12-Bit DAC verwendet werden. Bei dem in Fig. 3 dargestellten Beispiel werden drei Transkonduktoren 21, 22 und 23 verwendet (k = 3). In diesem Fall wandelt jeder Transduktor ein 4-Bit Datensignal in ein Differenzsignal um. Wie in Fig. 3 gezeigt, ist ein 12-Bit Ein gangsdatensignal in Signale mit vier höchstwertigen Bits (MSB), vier Bits mittlerer Wertigkeit (MidB) und vier geringstwertigen Bits (LSB) unterteilt, und jedes 4-Bit Signal wird schließlich von einem Trans konduktor in ein analoges Ausgangssignal umgewandelt. Infolgedes sen werden nur sechzehn Widerstände in dem Widerstandsarray für jede der drei Widerstands-DAC-Schaltungen 24, 25 und 26 verwen det, so daß die Zahl der Schalter für jeden Wandler auf 32 reduziert werden kann.

Daher ist der zuvor erwähnte differentielle Ausgangsstrom ΔI₁ = I₁ ⁺ - I₁ ^- proportional zu einem Wert dieser vier höchstwertigen Bits; und der differentielle Ausgangsstrom für die nächsten vier Bits ist ΔI₂ = I₂ ⁺ - I₂ ^-. Das gleiche gilt für die dritten vier Bits. Die hohe Linearität des im folgenden beschriebenen Transduktors gewährleistet das Anpassen der vier Bits; für welche derselbe Transkonduktor verwen det wird: Tatsächlich ist das Anpassen der Widerstände der ein schränkende Faktor für die Linearität. Das Erhöhen der Anzahl von Bits in oberen Transkonduktoren verbessert somit die Linearität.

Wenn sämtliche Transkonduktoren dieselbe Transkonduktanz (G_m1 = G_m2 = G_m3) aufweisen, sind in diesem Fall entweder nur 2¹² Widerstands-DAC und zugehörige Digitaldekodierschaltungen er forderlich, oder die Widerstands-DAC-Schaltungen müssen unter schiedliche Referenzspannungen V_ref ^+'s Und V_ref ^-'s aufweisen. Es ist nahezu unmöglich, verschiedene Spannungen V_ref ⁺ und V_ref ^- mit der erforderlichen Genauigkeit zu erzeugen. Wenn unterschiedliche Spannungen V_ref ⁺ und V_ref ^- erzeugt werden könnten und mehrere Widerstands-DAC-Schaltungen mit 2⁴ (= 16) Widerständen verwendet werden, ist die Größe jeder Schaltung erheblich kleiner als zur Ver wendung einer Widerstands-DAC-Schaltung mit 2¹² (= 4096) Wider ständen erforderlich. Daher werden erfindungsgemäß unterschiedli che Werte von G_m verwendet. Beispielsweise wurde die Kombination G_m1 = 4G_m2 = 32G_m3 verwendet. Selbstverständlich können Entwick ler je nach Erfordernis eine beliebige andere Anzahl von Transkon duktoren, andere Transkonduktanzverhältnisse; andere Größen von Digitaldekodierschaltungen etc. wählen; jedoch wird die genannte Auswahl von Werten für G_m wegen der Leichtigkeit der Implementie rung und der optimalen Hardwaremenge bevorzugt.

Wenn der gesamte Differenzstromausgang ΔI ist, dann wird ΔI wie folgt ausgedrückt:

Unter Berücksichtigung des Verhältnisses von G_m1 = 4G_m2 = 32G_m3 kann dieser Ausdruck wie folgt vereinfacht werden:

Dies ist ein feststehender Ausdruck für einen 12-Bit Strommodus- DAC.

Dieses Verhältnis soll im folgenden weiter betrachtet werden. Die drei 4-Bit Widerstands-DAC-Schaltungen können kombiniert werden und sind somit der Verwendung von unterschiedlichen Bereichen einer 7-Bit Widerstands-DAC-Schaltung äquivalent. Bei G_m1 = 32, wie zuvor erwähnt, beträgt das Verhältnis der maximalen Transkonduk tanz zur minimalen Transkonduktanz 32 (= 25) zu 1. Die Größe eines Widerstandsarrays in den Widerstands-DAC-Schaltungen kann somit von 4096 auf 128 (= 2⁷) verringert werden. Von den 128 Ausgängen des 7-Bit Widerstands-DAC können die aufeinanderfolgenden 16 Ausgänge in der Mitte der Widerstandskette (Abgriffstellen 56 bis 72) für G_m3 verwendet werden, jeder vierte Ausgang in der Mitte der Widerstandskette (Abgriffstellen 32 bis 96) bis zum vierundsechzig sten Ausgang kann für G_m2 verwendet werden, sowohl Haupt- und Nebenpaare (die Zahl der zu verwendenden Ausgänge beträgt 16), und jeder achte Ausgang, 16 an der Zahl, kann für G_m1 verwendet werden, wobei dieselben Abgriffstellen für das Hauptpaar von G_m3 und jede zweite Abgriffstelle (Abgriffstellen 48 bis 80) für das Neben paar von G_m3, jede vierte Abgriffstelle (Abgriffstellen 32 bis 96) für das Hauptpaar von G_m1 und jede achte Abgriffstelle (Abgriffstellen 1 bis 128) für das Nebenpaar von G_m1 verwendet wird. Somit können die Widerstands-DAC skaliert und kombiniert werden. Bei einem 12- Bit Eingangssignal können drei in Fig. 3 dargestellte Widerstands- DAC 24, 25, 26 durch eine 7-Bit Widerstand-DAC-Schaltung 27 gemäß Fig. 4 ersetzt werden.

Es sei darauf hingewiesen, daß eine Schaltung mit einem Wider standsarray von 4096 Widerständen hinsichtlich der Größe in der Praxis nicht sinnvoll ist. Eine Schaltung mit einem Array von 128 Widerständen kann relativ leicht hergestellt werden und die Linearität sowie das Anpassen ist im Vergleich mit einem großen Widerstands array von beispielsweise 4096 Widerständen erheblich verbessert. Die gleichen Überlegungen gelten für Schalter und andere Logik schaltungen.

Ferner werden, wie im folgenden ausgeführt, zwei Spannungen (bei im nachfolgenden Ausführungsbeispiel ein Spannungsverhältnis von zwei zu eins aufweisen) in einem Transkonduktor verwendet, der zwei Transkonduktorschaltungen (differentielle Paare) mit zwei ver schiedenen Parametersätzen aufweist. Die zuvor genannten 7 Bits sollten daher auf 8 Bits erhöht werden, wobei ein Bit aufgrund der vom Nebenpaar des Transkonduktors benötigten höheren Spannung (V_B ⁺ und V_B ^- in Fig. 5) hinzugefügt wird. Bei einem Transkonduktor mit der geringsten Transkonduktanz ist jedoch bekannt, daß das differentielle Anlegen von Eingangsspannungen problemlos entfallen kann (das heißt, daß in jedem Schritt die an nur eine Seite eines differentiellen Paares angelegte Spannung verändert wird), so daß 7 Bits oder 128 Widerstände unter Wegfallen dieses einen Bits verwen det werden können.

Bei dem Ausführungsbeispiel nach Fig. 4 wird eine einzelne Widerstands-DAC-Schaltung 27 mit 128 Widerständen und (2 × 2 × 16) × 3 (= 196) Schaltern sowie drei Transkonduktoren 21, 22, 23 ver wendet.

Die Zahl der Schalter wird wie folgt berechnet. Bei einem erfindungs gemäßen Transkonduktor sind zwei (nicht notwendigerweise sehr hoch-lineare) Transkonduktorschaltungen miteinander kombiniert, um eine hohe Linearität zu erreichen. Diese beiden Transkonduktor schaltungen werden als die Haupttranskonduktorschaltung und die Nebentranskonduktorschaltung bezeichnet. Für jeden Zustand der Transkonduktorschaltungen sind aufgrund ihrer differentiellen Struk tur zwei Schalter vorgesehen; in jeder kombinierten linearen Transkonduktorschaltung sind zwei Transkonduktoren vorgesehen; jede Seite eines jeden Transkonduktors hat sechzehn Zustände.

Somit erfordert jeder lineare Transkonduktor 64 Schalter. Diese Schalter existieren für jeden der drei Transkonduktoren, so daß sich die Zahl der Schalter auf insgesamt 192 verdreifacht.

Bei einem erfindungsgemäßen DAC kann daher die Hardwaremenge drastisch verringert werden; die Linearität wird verbessert, die Men ge der erforderlichen Energie wird verringert und die Reaktions geschwindigkeit steigt. Ein Transkonduktor wird nie vollständig abge schaltet, wodurch schnelle Reaktionen auf Eingangssignale ermöglicht werden.

G_m-Verhältnisse, die Zahl der Widerstände, die Zahl der Schalter und dergleichen, die im Vorhergehenden angegeben wurden, können und sollten frei unter verschiedenen Bedingungen gewählt werden und sind nicht auf das angeführte Beispiel beschränkt. Wenn die Zahl der Eingangsbits vorgegeben ist, sollten Entwickler die Zahl der Trans konduktoren, die Transkonduktanzverhältnisse und andere diesen entsprechende Schaltungsparameter unter Berücksichtigung ver schiedener Faktoren entsprechend dem Zweck der Schaltungen beliebig wählen.

Im folgenden wird ein erfindungsgemäßer hoch-linearer Transkon duktor beschrieben. Es ist schwierig und komplex einen linearen CMOS-Transkonduktor mit herkömmlichen Verfahren herzustellen. Ferner verwendet ein derartiger Transkonduktor Rückkopplung, was oft zu langsamen Reaktionen führt.

Der Aufbau eines erfindungsgemäßen Transkonduktor basiert auf einem einfachen mathematischen Konzept, so daß er linear arbeiten kann. Er kann mit einer Widerstandsschaltung ausgebildet sein. Wenn beispielsweise ΔV_in in ein erstes Paar (Hauptpaar) eingeleitet wird, kann einem zweiten Paar (Nebenpaar) eine Differenzspannung von 2ΔV_in zugeleitet werden. Ein Verhältnis von genau eins zu zwei kann leicht erreicht werden, indem einfach das Ausgangssignal eines Digitaldekodiers an zwei unterschiedliche Schaltersätze angelegt wird, wobei ein Satz hintereinander mit Widerstandsabgriffstellen und der andere Satz mit jeder zweiten Abgriffstelle der zuvor erwähnten Widerstands-DAC-Schaltung verbunden ist. Es sei darauf hingewie sen, daß dieser DAC 2 × 2ⁿ Widerstände erfordert. Für dieses Verhält nis kann ein beliebiger Wert verwendet werden, das heißt, eine ganze Zahl wie drei oder vier. Jedoch ist auch die einfachste Zahl, nämlich 2, bei der Vereinfachung der Struktur einer Widerstands schaltung zum Teilen von Eingangsspannungen effizient nutzbar, weshalb sie bevorzugt wird.

Ein Beispiel für den Aufbau des erfindungsgemäßen Transduktors ist in Fig. 5 dargestellt. In Fig. 5 beträgt das Verhältnis der an zwei Transkonduktorschaltungen angelegten Spannungen zwei, wie zuvor beschrieben, oder 2(V_A ⁺ - V_A ^- = V_B ⁺ - V_B ^-, wobei V_A ⁺ und V_A ^- an die Haupttranskonduktorschaltung angelegte Spannungen und V_B ⁺ sowie V_B ^- die Spannungen der Nebentranskonduktorschaltung sind. Dies läßt sich einfach durch eine (nicht dargestellte) Widerstandsschaltung erreichen. Es sie zunächst darauf hingewiesen, daß die beiden diffe rentiellen Paare 31 und 32 in Fig. 5 miteinander bei entgegengesetzter Polarität verbunden sind. Bei dem ersten differentiellen Paar 31 beispielsweise, ist der Drain eines Transistors 35, an den V_A ^- mit einer bestimmten Polarität angelegt wird, mit dem Drain eines Tran sistors 36 verbunden, an den V_B ⁺ mit entgegengesetzter Polarität angelegt wird. Das Gleiche gilt für die Transistoren 37 und 38.

Das Transkonduktanzverhältnis zwischen einem Paar von MOS- Transkonduktorschaltungen 31 und 32 beträgt 8(W/L) zu W/L, oder acht zu eins, wobei W die Kanalbreite eines Transistors und L die Kanallänge eines Transistors angibt. Somit beträgt das Kapazitäts verhältnis zwischen einer mit dem ersten differentiellen Paar 31 verbundenen Stromquelle und einer mit dem zweiten differentiellen Paar 32 verbundenen Stromquelle acht zu eins, was dem Trans konduktanzverhältnis entspricht. Beim Einsatz in realen MOS-Schal tungsdesigns wird die Transkonduktorschaltung 31 vorzugsweise durch paralleles Verbinden von acht Transkonduktorschaltungen mit einer Größe von W/L gebildet, wie in Fig. 5 angedeutet. Der Grund hierfür ist, daß eine Verwendung derselben Einheiten der differentiel len Paare für beide Transkonduktorschaltungen das Anpassen erheb lich verbessert. Das zuvor genannte Transkonduktanzverhältnis kann auf folgende Weise gewählt werden.

Wenn das große Signal Gm eines differentiellen Transkonduktors erweitert wird, ist G_m eine Funktion des Eingangssignals ΔV. Differen tielle Transkonduktorschaltungen arbeiten bei ΔV differentiell, so daß ein Term ΔV in ungerader Potenz in der Erweiterung von Gm be züglich ΔW nicht enthalten ist.

Daher gilt G_m = G_mo (1 + a₃ΔV² + a₅ΔV⁴ + . . .), wobei g_mo die Trans duktanz eines kleinen Signals bezeichnet: Für einen zuvor beschrie benen linearen Transkonduktor gilt

ΔI_out ^total - G_m ^pΔV - 2G_m ⁿΔV

Diese Gleichung reflektiert die Tatsache, daß der Widerstands-DAC derart ausgebildet ist, daß, wenn ΔV_in in das erste differentielle Paar eingeleitet wird, eine Spannung von 2ΔV_in an das zweite differentielle Paar angelegt wird, wie zuvor bereits erwähnt. Ferner sind das erste und das zweite differentielle Paar, wie in Fig. 5 gezeigt, miteinander bei entgegengesetzter Polarität verbunden. Infolgedessen ergibt sich der Gesamtstrom aus der Differenz zwischen dem durch das erste differentielle Paar und dem durch das zweite differentielle Paar lau fenden Strom.

Daher wird G_m ^total wie folgt ausgedrückt:

G_m ^total = G_m ^p - 2G_m ⁿ

wobei G_m ^p die Transkonduktanz des ersten differentiellen Paares und G_m ⁿ die Transkonduktanz des zweiten differentiellen Paares angibt. In anderen Worten: der Index "p" gibt das differentielle Hauptpaar an, während der Index "n" das differentielle Nebenpaar bezeichnet.

Darüber hinaus gilt, wenn g_mo ^p = 8 g_mo ⁿ oder g_mo ⁿ = g_mo ⁿ/8, dann

G_m ^total = g_mo ^p (1 + a₃ ΔV² + a₅ΔV⁴ + . . .)
-2 g_mo ^p/8 (1 + a₃ (2AV)² + a₅ (2ΔV)⁴ + . . .)
= 3g_mo ^p/4(1-3a₅(ΔV)⁴ - 15a₇(ΔV)⁶ . . .)
≈ 3_mo ^p/4
und
ΔI^total = G_m ^totalΔV = 3g_mo ^p/4 (ΔV - 3a₅(ΔV)⁵- 15a₇(ΔV)⁷ . . .)
≈ 3/4g_mo ^p ΔV

Es ergibt sich ein Term, der von ΔV unabhängig ist und feststeht. Da sich die a₃ enthaltenden Terme gegenseitig aufheben, und a₅ norma lerweise extrem klein ist, so daß Terme, die a₅, a₇ usw. enthalten, ignoriert werden können, ist die Annäherung gemäß der obigen Gleichung hinreichend. Das gesamte G_m ist nunmehr auf 3/4 von g_mo ^p verringert, was bedeutet, daß ein geringer Verlust an Effizienz zu gunsten der Linearität eingetreten ist. Es sei darauf hingewiesen, daß die Auswirkungen geradzahliger Harmonischer sich aufgrund der differentiellen Struktur aufheben und die Effekte der dritten Harmo nischen vollständig aufgehoben werden. Ferner sind die fünfte Har monische und darüber hinausgehende ungeradzahlige Harmonische erheblich schwächer als die dritte Harmonische und können praktisch vernachlässigt werden. Eine als hoch-linearer Transkonduktor selbst für starke Eingangssignale dienende Schaltung kann daher unter Verwendung eines einfachen Wertes von G_m ^p / G_m ⁿ = 8 gebildet werden. Wenn die Effekte der fünften Harmonischen ebenfalls aufge hoben werden sollen, sollten Gleichungen für jedes der Verhältnisse der in das erste und das zweite differentielle Paar eingeleiteten Spannung (im vorliegenden Beispiel eins zu zwei) und mit dem Ver hältnis von g_m ⁿ zu g_m ^p (eins zu acht im vorliegenden Beispiel) als Variable gelöst werden, und zwar unter Bedingungen, die einen Term der fünften Harmonischen eliminieren. Dies liefert einen Wert für jede dieser Variablen. Werden dies Werte verwendet, können auch die Auswirkungen der fünften Harmonischen aufgehoben werden. Dies führt zu einer höheren Linearität, jedoch auch zu einer kom plexeren Schaltungsstruktur.

Bei einem Ausführungsbeispiel der Erfindung können die Transkon duktoren vorzugsweise unter Verwendung von Schaltungseinheiten gebildet werden, die aus einem differentiellen Paar bestehen. Eine derartige Verwendung von Schaltungseinheiten ermöglicht eine genauere Anpassung der Gm-Verhältnisse in tatsächlichen Schal tungsdesigns. In einem zweiten Transkonduktor (G_m2) werden acht. Schaltungseinheiten für die Haupttranskonduktorschaltung plus einer Schaltungseinheit für die Nebentranskonduktorschaltung verwendet; im ersten Transkonduktor (G_m1) werden 32 Schaltungseinheiten für die Haupt- und 8 Schaltungseinheiten für die Nebentranskonduktor schaltungen verwendet; schließlich wird eine Schaltungseinheit für die Haupttranskonduktorschaltung und ein Achtel Schaltungseinheit für die Nebentranskonduktorschaltung eines dritten Transkonduktors (G_m3) verwendet, welcher der kleinste ist und LSB-Bits entspricht (in diesem Fall 4 Bits). Eine Schaltungseinheit, zum Beispiel, weist ein Transistorpaar auf, das als Transkonduktoreinheit und Stromquellen einheit wirkt. Derartige Schaltungseinheiten sind üblicherweise an beiden Ein- und Ausgängen parallel verbunden. Im Vergleich mit einer vollen Schaltungseinheit ist die Herstellung einer Achtel-Schal tungseinheit schwierig und bringt oft ungenaue Parameterwerte.

Jedoch ergeben sich in der Tat keine wesentlichen Probleme aus der Verwendung einer Achtel-Schaltungseinheit, da sie nur für LSB ver wendet wird. Es handelt sich hierbei lediglich um eine Vereinfachung zum leichteren Entwerfen und Herstellen von Schaltungen. Wenn eine größere Genauigkeit erforderlich ist, oder andere Bedingungen erfüllt werden, kann eine beliebige Zahl von Schaltungseinheiten verwendet werden, oder es werden Schaltungseinheiten nicht ver wendet, solange vorbestimmte Transkonduktanzverhältnisse erreicht werden können.

Eine Schaltung gemäß dem vorhergehenden Ausführungsbeispiel der Erfindung wurde unter Verwendung des herkömmlichen 0,6 µm Digital-CMOS-Verfahrens hergestellt. Die Zahl der Eingangsbits betrug 12. Diese Eingangsbits wurden in drei Gruppen unterteilt, wobei für jede Gruppe eine Widerstands-DAC-Schaltung und ein Transkonduktor verwendet wurde. Eine Fläche von 0,72 mm² war für die erfindungsgemäße Schaltung erforderlich; die Ansteuerspannung betrug 5 V; der Energieverbrauch lag bei 350 mW; die integrale Nichtlinearität (INL) betrug ± 2 LSB; die differentielle Nichtlinearität (DNL) betrug ± 1 LSB. Die Schaltung arbeitete selbst bei einer Takt rate von 400 MHz im Datendurchlaßmodus. Es wurde ein Tektronix 2030 (ein 8-Kanal-Strukturgenerator) mit der kürzesten Anstiegs- und Abfallszeit von 2,9 Nanosekunden verwendet. Die mit 4-Bit LSB an Masse liegend durchgeführte Messung ergab ein THD von -54 dB, welches ein nahezu ideales Ergebnis für einen 8-Bit DAC darstellt. Für den Takt wurde ein Tektronix 2040 (2-Kanal-Strukturgenerator) verwendet.

Claims

1. Strommodus-D/A-Wandler (1) mit:

- einer Widerstands-D/A-Wandlerschaltung (2) mit einer Digitaldeko dierschaltung (3), die ein digitales Eingangssignal empfängt, mehre ren Schaltern, die entsprechend Ausgangssignalen der Digitaldeko dierschaltung (3) ein- und ausgeschaltet werden, und mehreren in Reihe geschalteten Widerständen (5), wobei die jeweiligen Schal tungsknotenpunkte der Widerstände (5) über die Schalter mit Aus gangsanschlüssen der Widerstands-D/A-Wandlerschaltung (2) verbunden sind; und
- einem hochlinearen Transkonduktor (4) zum Empfangen. einer Ausgangsspannung von der Widerstands-D/A-Wandlerschaltung (2) und zum Liefern eines analogen Ausgangsstroms.

2. Strommodus-D/A-Wandler nach Anspruch 1, dadurch gekenn zeichnet, daß die Anzahl der Widerstands-D/A-Wandlerschaltungen (2) eins und die Anzahl der Transkonduktoren (4) mehr als eins beträgt.

3. Strommodus-D/A-Wandler nach Anspruch 2, dadurch gekenn zeichnet, daß die Widerstands-D/A-Wandlerschaltung (2) mehr als eine Ausgangsspannung ausgibt, von denen jede einen Teil der in dem digitalen Eingangssignal enthaltenen digitalen Bits wiedergibt.

4. Strommodus-D/A-Wandler nach Anspruch 1, dadurch gekenn zeichnet, daß die Anzahl der Widerstands-D/A-Wandlerschaltungen (2) eins beträgt, und die Widerstands-D/A-Wandlerschaltung (2) zwei verschiedene Werte für jedes digitale Eingangssignal ausgibt, welche ein festes Verhältnis zueinander bewahren.

5. Strommodus-D/A-Wandler nach einem der Ansprüche 1-3, da durch gekennzeichnet, daß die Anzahl der Widerstands-D/A-Wandler schaltungen (2) größer als eins ist.

6. Kombinations-MOS-Transkonduktor mit einem ersten differentiel len MOS-Transistorpaar und einem zweiten differentiellen MOS-Tran sistorpaar, die mit entgegengesetzten Polaritäten an Ausgangskno tenpunkten verbunden sind und unterschiedliche Transkonduktanz werte aufweisen, und mit unterschiedlichen Stromquellen, die mit dem ersten bzw. dem zweiten differentiellen Transistorpaar verbun den sind, wobei Signalspannungen, die an das erste und das zweite Paar angelegt werden, zu einem Signalspannungseingang in den Transkonduktor proportional sind, jedoch unterschiedliche Werte aufweisen.

7. Kombinations-MOS-Transkonduktor nach Anspruch 6, dadurch gekennzeichnet, daß das Verhältnis der Transduktanz des ersten differentiellen Transistorpaars zu derjenigen des zweiten differentiel len Transistorpaars im wesentlichen acht zu eins beträgt, und daß das Verhältnis eines Signalspannungseingangs in das erste differen tielle Transistorpaar zu dem Signalspannungseingang in das zweite differentielle Transistorpaar im wesentlichen eins zu zwei beträgt.

8. Kombinations-MOS-Transkonduktor mit:

- einem ersten differentiellen MOS-Transistorpaar mit einer Vor richtungsgröße von W/L, einem Stromquellenwert I und einer Signal eingangspannung; und
- einer Gruppe von zweiten bis neunten differentiellen MOS-Transi storpaaren, wobei jedes Paar dieselbe Vorrichtungsgröße und densel ben Stromquellenwert, wie das erste differentielle MOS-Transistor paar, und eine Signaleingangsspannung aufweist, die die Hälfte derjenigen des ersten differentiellen MOS-Transistorpaares beträgt, wobei die Polarität der in das erste differentielle MOS-Transistorpaar und in die Gruppe der zweiten bis neunten Paare eingeleiteten Sig nalspannungen jeweils umgekehrt sind, so daß die Stromsignale des ersten Paares und der Gruppe der zweiten bis neunten Paare zuein ander entgegengesetzt sind und voneinander subtrahiert werden.

9. Strommodus-D/A-Wandler mit einem Kombinations-MOS-Trans konduktor nach einem der Ansprüche 6-8.

10. Widerstands-D/A-Wandlerschaltung zur Ausgabe zweier oder mehr Ausgangswerte entsprechend einem digitalen Eingangssignal, wobei zwischen den Ausgangswerten ein festes Verhältnis gegeben ist.

11. Widerstands-D/A-Wandlerschaltung nach Anspruch 10, dadurch gekennzeichnet, daß die Widerstands-D/A-Wandlerschaltung (2) ein digitales Eingangssignal empfängt und mehr als eine Gruppe von Ausgangssignalen mit einem festen Verhältnis ausgibt, und daß jede der Gruppen von Spannungen zu einem Wert proportional ist, der einen Teil der in dem digitalen Eingangssignal enthaltenen digitalen Bits wiedergibt.

12. Strommodus-D/A-Wandler mit einer Widerstands-D/A-Wandler schaltung (2) nach Anspruch 10 oder 11.

13. Strommodus-D/A-Wandler mit:

- einer Widerstands-D/A-Wandlerschaltung (2) mit einer Digitaldeko dierschaltung (3), die ein digitales n-Bit Eingangssignal empfängt, wobei n eine ganze Zahl ist, mehreren Schaltern, die entsprechend den Ausgangssignalen der Digitaldekodierschaltung (3) ein- und ausgeschaltet werden, und mehreren in Reihe geschalteten Wider ständen (5), wobei jeweilige Schaltungsknotenpunkte derselben über die Schalter mit jedem Ausgangsanschluß der Digitaldekodierschal tung (3) verbunden ist; und
- wenigstens einem Transkonduktor (4) nach einem der Ansprüche 6-8 zum Empfangen einer Ausgangsspannung der Widerstands-D/A- Wandlerschaltung (2) und zum Liefern eines Ausgangsstroms.

14. Strommodus-D/A-Wandler nach Anspruch 13, dadurch gekenn zeichnet, daß die Anzahl der Widerstands-D/A-Wandlerschaltungen (2) eins beträgt und die Anzahl der Transkonduktoren (4), der Digi taldekodierschaltungen (3) und der entsprechenden Gruppen der Schalter wenigstens zwei betragen und voneinander unabhängig sind.

15. Strommodus-D/A-Wandler nach Anspruch 13, dadurch gekenn zeichnet, daß n gleich 12 ist, die Anzahl der Widerstands-D/A-Wand ler (2) eins beträgt und dieser vom 7-Bit-Typ ist, der Widerstands- D/A-Wandler (2) drei Gruppen von Ausgangsspannungen mit einem festen Verhältnis zwischen den Werten jeder Gruppe der Ausgänge aufweist, und die Anzahl der Transkonduktoren (4) drei beträgt.

16. Strommodus-D/A-Wandler nach Anspruch 15, dadurch gekenn zeichnet, daß jeder Transkonduktor (4) Daten verarbeitet, die 4-Bit Daten entsprechen, welche durch Teilen des digitalen Eingangs signals erhalten werden.

17. Strommodus-D/A-Wandler nach Anspruch 15, dadurch gekenn zeichnet, daß der Widerstands-D/A-Wandler (2) drei Gruppen von Ausgängen aufweist, die drei Gruppen von 4-Bit Daten entsprechen, die durch Teilen des digitalen Eingangssignals erhalten werden, und daß die drei Kombinations-MOS-Transkonduktoren ein effektives Transkonduktanzverhältnis von 32 : 8 : 1 aufweisen und jeweils mit jeder der drei Gruppen von Ausgängen der Widerstands-D/A-Wand lerschaltung (2) verbunden sind, wobei das Verhältnis der Werte in jeder Gruppe von Ausgängen der Widerstands-D/A-Wandlerschaltung (2) zwei beträgt.

18. Strommodus-D/A-Wandler nach Anspruch 5, dadurch gekenn zeichnet, daß die Widerstands-D/A-Wandlerschaltungen (2) und die Transkonduktoren (4) Paare bilden, und daß jede der Widerstands- D/A-Wandlerschaltungen (2) eine D/A-Umwandlung eines Teils der in einem digitalen n-Bit Eingangssignal enthaltenen Bits durchführt.

19. Strommodus-D/A-Wandler nach Anspruch 1, dadurch gekenn zeichnet, daß die Widerstands-D/A-Wandlerschaltung (2) mehr als eine Dekodiererschaltung (3) aufweist.

20. Strommodus-D/A-Wandler nach Anspruch 1, dadurch gekenn zeichnet, daß die Widerstands-D/A-Wandlerschaltung (2) drei Deko diererschaltungen (3) aufweist.