DE3221305A1 - Digital/analog-wandler - Google Patents
Digital/analog-wandlerInfo
- Publication number
- DE3221305A1 DE3221305A1 DE19823221305 DE3221305A DE3221305A1 DE 3221305 A1 DE3221305 A1 DE 3221305A1 DE 19823221305 DE19823221305 DE 19823221305 DE 3221305 A DE3221305 A DE 3221305A DE 3221305 A1 DE3221305 A1 DE 3221305A1
- Authority
- DE
- Germany
- Prior art keywords
- chain
- converter
- stage
- buffer amplifiers
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
- H03M1/0663—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using clocked averaging
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
- H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
- H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
Die vorliegende Erfindung bezieht sich auf einen Digital/. Analog-Wandler nach dem Gattungsbegriff des Anspruches
Sie bezieht sich insbesondere auf Wandler mit hoher Auflösung, z.Bsp. für die Umwandlung von digitalen Eingangssignalen mit 16 Bit in entsprechende Analogsignale.
In den letzten Jahren bestand ein wachsendes Erfordernis
nach Digital/Analog-Wandlern mit hoher Auflösung. Die Auflösung bekannter monolithischer Wandler, die ein R/2R-Leiternetzwerk
verwenden, schien eine praktische Grenze bei ungefähr 12 Bit augenscheinlich erreicht zu haben. So
wurde es erforderlich, nach anderen Lösungen des Problems zu suchen.
Es ist erkannt worden, daß in einigen Anwendungsfällen die
absolute Genauigkeit der Digital/Analog-Wandler weniger wichtig als eine gute differentielle Linearität und ein
garantiertes monotones Verhalten ist. Eine überlegene Leistung in dieser Hinsicht kann durch unterteilte Digital/
Analog-Wandler erzielt werden, daS. die Ketten von in Reihe geschaltete
Widerstände mit Schaltern umfassen, um eine Verbindung mit ausgewählten Knotenpunkten der Kette herzustellen.
In Segmente unterteilte Wandler können in Kaskade angeordnet werden, so daß eine erste, eine Widerstandskette verwendende
Wandlerstufe eine Gruppe von hochrangigen Bits decodiert und eine zweite Wandlerstufe die verbleibenden niedrigrangigen
Bits decodiert. Ein nichtlinearer Wandler dieses allgemeinen Typs ist in dem Artikel von Gryzbowski et al
"Nonlinear Functions from D/A Converters" in der Zeitschrift "Electronic Engineering"1971 auf den Seiten 48 - 51 be-
schrieben. Der in diesem Artikel beschriebene Wandler wird
mit Relais-Schaltern betrieben und ist an die moderne Halbleitertechnologie nicht ohne weiteres anpaßbar. Durch die
US-PS 3 997 892 ist ein in Kaskadenstufen aufgebauter nichtlinearer Wandler bekannt, dessen Aufbau mit Halbleiterschaltern
vorgesehen ist. Bei diesem Aufbau umfassen sowohl die erste als auch die zweite Stufe Segmente mit Widerstandsketten. Der Wandlerentwurf umfaßt Pufferverstärker, um zu
verhindern, daß die Widerstandskette der zweiten Wandlerstufe von der Widerstandskette der ersten Wandlerstufe aufgeladen
wird.
Obgleich die zuvor erwähnten bekannten Wandler bestimmte attraktive Gesichtspunkte beinhalten, bringen sie nicht
die hohe Auflösung, die in vielen Anwendungsfällen nun gefordert ist.
Es ist daher die Aufgabe der vorliegenden Erfindung, einen
Digital/Analog-Wandler der eingangs genannten Art in der Weise zu verbessern, daß er eine hohe Auflösung aufweist.
Die Lösung dieser Aufgabe gelingt gemäß der im Anspruch 1 gekennzeichneten Erfindung. Weitere vorteilhafte Ausgestaltungen
der Erfindung sind den Unteransprüchen entnehmbar.
Xn einem nachstehend in Einzelheiten zu beschreibenden bevorzugten
Ausführungsbeispiel der Erfindung ist ein zweistufiger Kaskadenwandler vorgesehen, wobei die erste Stufe
ein Wandlersegment mit einer in Reihe geschalteten Widerstandskette aufweist. Schalteinrichtungen können betätigt
werden durch die hochrangigen Bits des digitalen Eingangssignales,
um die Kette der Widerstände hoch- oder runter zu schalten, um eine Verbindung mit der Spannung über
irgendeinem ausgewählten Widerstand der Kette herzustellen. Wie bei der zuvor erwähnten US-PS 3 997 892 wird die
Spannung über dem ausgewählten Widerstand der Kette ihrerseits über ein Paar von Pufferverstärkera den Eingangsanschlüssen der zweiten Wandlerstufe zugeführt. Diese zuletzt
erwähnte Wandlerstufe führt eine Interpolation innerhalb der ausgewählten Spannung der ersten Stufe aus, wobei
dies in Übereinstimmung mit einer Gruppe von niedrigrangigen
Bits des digitalen Eingangssignales geschieht.
Gemäß einem wichtigen Gesichtspunkt der Erfindung werden die Rollen der Pufferverstärker bei jedem Hochschalten
(oder Runterschalten) der Widerstandskette der ersten Stufe vertauscht. Hierduroh werden irgendwelche differentiellen
Mcht-Linearitätsfehler aufgrund der Offset-iehlanpassung
zwischen den Pufferverstärkern eliminiert oder auf ein Minimum reduziert, wodurch es möglich wird, eine außergewöhnlich
hohe Auflösung unter Verwendung konventioneller Komponenten und Verfahren zu erzielen.
Wenn das digitale Eingangssignal erfordert, daß die Pufferverstärker
von einem Widerstand der Kette zu dem nächsten Widerstand in der Kette verschoben werden müssen, so arbeitet
das Schaltersystem in einfacher Weise derart, daß nur eine Verbindung zu jedem Zeitpunkt verschoben wird, wie dies
bei einem DurchprüfVorgang geschieht. D.h. die Verbindung von einem Pufferverstärker zu einem Knotenpunkt der Kette
wird zu dem Knotenpunkt verschoben, der hinter demjenigen
liegt, an welchen der andere Pufferverstärker angeschlossen ist, während die Verbindung des anderen Pufferverstärkers
mit der Widerstandskette unverändert bleibt. Somit werden die Verbindungen zwischen den Verstärkern und der
Widerstandskette effektiv bei jedem Hoch- oder Runterschalt-
-■ 9 -
schritt der Kette vertauscht» so daß irgendwelche normwidrigen Einflüsse der Offset-Fehlanpassung zwischen den Verstärkern
auf ein Minimum reduziert werden«
Bei dieser Schaltfolge wird erkennbar, daß die Spannung zwischen
den Eingängen der Pufferverstärker bei jedem Hochschaltschritt (oder Runterschaltschritt) der Widerstandskette ihre Polarität vertauscht. Die richtige Polarität für
die zweite Wandlerstufe wird durch einen Umkehrschalter im Ausgangsschaltkreis der Pufferverstärker wieder hergestellt,
d.h. in einem Teil des Schaltkreises, der dem Teil nachgeschaltet ist, der an der Vertauschung der Rollen der Pufferverstärker
beteiligt ist, .
Der Umkehrsehalter wird durch das digitale Eingangssignal
betätigt, um die Verbindungen zwischen den Verstärkerausgängen und den Eingängen der zweiten Wandlerstufe bei jedem
Hochschalten (oder Runterschalten) der Widerstandskette der ersten Stufe umzutauschen. Dies führt zu einer gleichmäßigen
Polarität bezüglich der Eingangsspannung der zweiten Wandlerstufe für alle digitalen Eingangssignale.
Wie zuvor erwähnt, liegt ein spezieller Vorteil der beschriebenen Anordnung in der ausgezeichneten differentiellen
Linearität, ohne daß es ungebührlich enger Spezifikationen bezüglich der Anpassung des Offsets der Pufferverstärker bedarf.
Ein monotoner Betrieb kann mit einer festgelegten differentiellen
Nichtlinearität von weniger als i 1 LSB erzielt werden und ein Wandler mit dem vorliegenden Entwurf
kann leicht eine höhe Auflösung erzielen, während nur Komponenten und Verfahrenstechniken gemäß dem Stand der Technik
verwendet werden.
- 10 -
- ίο -
Anhand eines in den Figuren der beiliegenden Zeichnung dargestellten
Ausführungsbeispieles sei im folgenden die Erfindung näher erläutert. Es zeigen:
Figur 1 ein schematisches Schaltungsdiagramm zur Veranschaulichung
des erfindungsgemäßen Prinzips;
Figur 2 ein Diagramm zur Erläuterung der Schaltfolgen beim
Hoohschalten (oder Runterschalten) der Widerstandskette der ersten Stufe;
Figur 3 ein schematisches Diagramm zur Veranschaulichung von Einzelheiten bei einem bevorzugten Ausführungsbeispiel der Erfindung;
Figur 4 eine Wahrheitstabelle für den Schalterdecodierer
gemäß Figur 3; und
Figur 5 eine schematische Darstellung des R/2R-Leiternetzwerkes
der zweiten Wandlerstufe·
Gemäß Figur 1 ist eine etwas vereinfachte Version eines Digital/Analog-Wandlers vom Kaskadentyp dargestellt, der
eine erste Wandlerstufe 10 und eine zweite Wandlerstufe aufweist. Die erste Stufe umfaßt grundsätzlich eine Kette
von Widerständen 14, die z. Bsp. gleiche Ohm'sche Widerstände für eine lineare Umwandlung aufweisen und durch eine
Referenzspannung V+ gespeist werden. Ein digital gesteuertes
Schaltersystem 16 stellt eine selektive Verbindung mit irgendeinem benachbarten Paar von aufeinanderfolgenden
Knotenpunkten 18 zwischen den Widerständen her.
Bei der dargestellten Einstellung der Schalter 16 werden
Verbindungen mit den Knotenpunkten 18c, 18d über die fest
ausgezogenen Schaltleitungen 20, 22 hergestellt. Diese Leitungen verbinden die Schalter-Ausgangsanschlüsse 24, 26,
die an entsprechende Referenzleitungen 28, 30 angeschlossen
- 11 -
- 11 -
sind· Diese Referenzleitungen sind ihrerseits direkt mit den Eingangsschaltkreisen entsprechend der Pufferverstärker A1
und A2 verbunden, die die zweite Wandlerstufe 12 über einen
noch zu erläuternden Umkehrschalter ansteuern·. ·.
Die Schalter 16 werden durch Steuersignale betätigt, die durch einen Pfeil 32 veranschaulicht sind und durch eine
Schalter-Decodie.rlogik 34 aus einer Gruppe von hochrangigen Bits des digitalen Eingangssignales gebildet werden, das
einer digitalen Verriegelung 36 zugeführt wird· Wenn sich die hochrangigen Bits ändern, so schalten die Schalter 16
die Verbindungen mit den Knotenpunkten 18 in der Kette von Widerständen nach oben (oder nach unten), um die Spannung
über irgendeinem ausgewählten Widerstand der Kette an die
zwei Referenzleitungen 28, 30 anzulegen. Dieses Hochschalten (oder Runterschalten) der Widerstandskette wird in einer
solchen Weise bewirkt, daß nur eine Verbindung bei jedem. Schritt geändert wird·
Wenn beispielsweise die Schalter um eine Stellung aus der
in ausgezogenen Linien dargestellten Einstellung hochgeschaltet werden, so wird nur die untere Verbindung versdi oben.
Somit wird die Verbindung durch die Linie 22 durch die gestrichelt
dargestellte Linie 40 vom Ausgangsanschluß 26 zu dem Knotenpunkt 18b ersetzt· D.h. die ursprünglich hergestellte
Verbindung von dem Anschluß 26 zu dem Knotenpunkt 18d wird zu dem Knotenpunkt verschoben, der als nächster hinter
dem Knotenpunkt 18c liegt, mit dem der andere Anschluß 24 verbunden ist. Die Verbindung mit diesem anderen Anschluß,
d«h· die. ausgezogene Linie 20,bleibt unverändert bei diesem
Hochschalten der Widerstandskette. Wenn die Schalter 16 noch einen weiteren Schritt nach oben schalten, so wird die ursprüngliche
ausgezogene Verbindung 22 durch die gestrichelte Verbindung 42 ersetzt.
- 12 -
Figur 2 ist vorgesehen worden, um eine anschauliche Darstellung der Schaltfolgen zu geben, die an jedem Hochschalten
toder Runterschalten) der Widerstandskette "beteiligt sind.
Es ist erkennbar, daß aus einer Startposition an der Unterseite der Kette die Schaltfolge zuerst auf der linken Seite
(1) und sodann auf der rechten Seite (2) usw. die Kette
hoch eine Verbindung herstellt. Dieses Verfahren kann analog zu der Art und Weise angesehen werden, in der eine Person
Treppen hochsteigt, wobei bei jedem Schritt das hintere Bein ein Schritt hinter dem vorderen Bein bleibt. Das Verfahren
kann somit als ein Hochspazieren der Widerstandskette oder als eine Folge angesehen werden, die einem Durcbgreifvorgang
entspricht.
Verfolgt man ein solches Verfahren in der beschriebenen
Wandleranordnung, so wird erkennbar, daß die Rollen der Pufferverstärker A1, A2. bei jedem Schritt vertauscht werden,
wenn die Schalter die Widerstandskette hochspazieren. Es kann mathematisch gezeigt werden, daß diese Vertauschung
der Verstärkerrollen durch Schalten von einem Knoten zu einem anderen, zwei Knotenpunkte entfernten Knoten, die
differentiellen Hioht-Linearitätsfehler eliminiert oder auf
ein Minimum reduziert, die andernfalls aufgrund der Offset-Pehlanpassung
zwischen den Verstärkern auftreten wurden.
Es ist ferner erkennbar, daß das zuvor beschriebene Schalter-Schrittverfahren
eine umkehrung der Polarität der Spannung zwischen den Referenzleitungen 28, 30 bei jedem Hochschalten
toder Runterschalten) der Widerstandskette hervorruft. Die Auswirkungen dieser Umkehrung werden durch die Umkehr-Schalteranordnung
50 eliminiert, die in den Ausgangsschaltkreisen der Pufferverstärker A1, A2 angeordnet ist. Die Schalter-
- 13 -
Auegangsleitungen 52, 54 sind mit den Eingangsanschlüssen
56, 58 der zweiten Wandlerstufe 12 verbunden. Wie durch den Pfeil 60 angezeigt,, werden diese Schalter aufgrund von
Änderungen in den hochrangigen Bits des digitalen Eingangs-, signales angesteuert, so daß die Polarität der an die Eingangsanschlüsse
56, 58 der zweiten Wandlerstufe abgegebenen Spannung immer die gleiche bleibt. Es sei ferner vermerkt,
daß die gesamte Umschaltung innerhalb der Rückführungsschleife eines jeden Verstärkers stattfindet, so daß sich
ein vernachlässigbarer Einfluß aufgrund des eingeschalteten Widerstandes der Schalter ergibt.
Gemäß einem weiteren Gesichtspunkt der vorliegenden Erfindung
umfaßt die zweite Wandlerstufe 12 einen bekannten Wandler mit einem R/2R-Leiternetzwerk, wobei die Betätigungsschalter
vom CMOS-Typ sind und im Spannungsmodus betrieben werden.
Ein Schaltungsdiagramm der gesamten Digital/Analog-Wandleranordnung ist in Figur 3 dargestellt, wobei die Wahrheitstabelle für die Schaltereinstellungen in Figur 4 angegeben
ist. Diese Einrichtung ist so ausgelegt, daß sie eine Gesamtauf lösung von 16 Bit besitzt. Die vier hochrangigen
Bits steuern die erste Stufe des Wandlersegmentes 10 und die verbleibenden 12 Bits steuern das R/2R-Leiternetzwerk
der zweiten Stufe 12, was durch den Pfeil 62 angezeigt ist.
Figur 5 zeigt die Spannungs-Schaltanordnung für das R/2R-Leiternetzwerk,
wobei nur eine begrenzte Anzahl der zwölf. Bit-Schalter dargestellt ist, die tatsächlich in dem CMOS-Digital/Analog-Wandler
enthalten sind. Die Eingangsanschlüsse 56, 58 erhalten die Spannung von den Pufferverstärkern
A1, A2 zugeführt, und sie liefern entsprechende Potentiale an ein Paar von Speiseleitungen 64» 66. Der Wandler umfaßt
- 14 -
- H
mehrere Schalter 68, um die Nebenzweige des R/2R-Leiternetzwerkes
mit der einen oder anderen der Versorgungsleitung entsprechend dem Zwölf-Bit-Digitalsignal zu verbinden.
Die Ausgangsspannung V entspricht D . ^in* wobei
B +
T" 2
B. = O oder 1
Ein solcher zweistufiger Digital/Analog-Wandler gewährleistet mit Vorteil eine konstante Ausgangsimpedanz, wobei das R/2R-Leiternetzwerk
wirksam als ein Spannungsteiler dient. Der beschriebene Schaltkreis ist in vielerlei Hinsicht dem in
dem eingangs erwähnten Artikel von GryzbowsM. erwähnten Wandler
überlegen. Beispielsweise vermeidet das R/2R-Leiternetzwerk das Erfordernis nach einem zweiten 2n Widerstands-Digital/Analog-Wandler,
wodurch ein beträchtlicher Betrag an Logik und bei einer Entwicklung als integrierter Schaltkreis
an Chipfläche gespart wird. Jegliches Erfordernis nach
einem Leiter-Abschlußschalter entfällt. Die neue Anordnung eliminiert ferner jegliches Erfordernis, die Vorspannung
mit dem p- Ladungsraum zu verbinden, der die M-Kanal Digital/Analog-Wandlerschalter
enthält.
Leerseite
Claims (7)
- Oörtr, Dr. Fucte, Dr. Harter·Pitentanw<ePostfach 700345SchneckenhofstraBe 27D-6000 Frankfurt am Main 70 4. Juni 1982Telefon (0811) 617079 Gzhz/G A 101Analog Devices, Inc., Route 1, Industrial Park, Norwood
Massachusetts 02062/U.S.A.Digital/Analog-WandlerPatentansprücheDigital/Analog-Wandler mit einer ersten Stufe zur Decodierung einer Gruppe hochrangiger Bits und einer zweiten Stufe zur Decodierung der verbleibenden niedrigrangigen Bits, wobei die erste Stufe eine Kette von in Reihe geschalteten, durch, eine Spannungsquelle gespeisten Widerständen und erste Schalteinrichtungen aufweist, die in
Abhängigkeit von den hochrangigen Bits die Widerstandskette hoch— oder herunterschalten, um erste und zweite
Verbindungen mit einem laar benachbarter Knotenpunkte
der Widerstandskette herzustellen und die Spannung über den Widerständen der Kette ersten und zweiten Referenzleitungen zuzuführen, gekennzeichnet durch
erste und zweite Pufferverstärker, die mit ihren Eingängen an die Referenzleitungen und damit an die ausgewählten
Knotenpunktspannungen angeschlossen sind, um eine Spannung am Eingang der zweiten Wandlerstufe zu bilden;
wobei die ersten Schalteinrichtungen bei jedem Hochschalten (Runterschalten) der Widerstandskette so betätigbar sind, daß die Rollen der Pufferverstärker bei jedem Hochschalten (oder Runterschalten) der Widerstandskette ver-tauscht werden, indem die Verbindung zu nur einem der Knotenpunkte geschaltet wird und der entsprechende Pufferverstärker mit dem nächsten Knotenpunkt hinter dem Knotenpunkt verbunden wird, an den der andere Pufferverstärker angeschlossen ist, während dieser andere Pufferverstärker unverändert an die Widerstandskette angeschlossen bleibt, so daß die Pufferverstärker abwechselnd mit den aufeinanderfolgenden Knotenpunkten der Widerstandskette verbunden werden, wenn die ersten Schalteinrichtungen die Verbindungen der Kette hochschalten (oder runterschalten);eine Umkehrschalteinrichtung, die die Ausgänge der Pufferverstärker mit entsprechenden Eingangseinschlussen der zweiten Wandlerstufe verbindet;wobei die Umkehrschalteinrichtung aufgrund des digitalen Eingangssignales die Verbindung zwischen den Verstärkerausgängen und der zweiten Wandlerstufe bei jedem Schritt, der durch die ersten Schalteinrichtungen bewirkten Hochschaltung (oder Runterschaltung) der Widerstandskette umkehrt, wodurch eine gleichförmige Polarität zwischen den Eingangsanschlüssen der zweiten Wandlerstufe für alle Einstellungen der ersten Schalteinrichtungen beibehalten wird;und wobei die durch die abwechselnde Verbindung der Pufferverstärker mit aufeinanderfolgenden Knotenpunkten erzeugten vertauschten Rollen dieser Pufferverstärker dazu dienen, die differentiellen Nicht-Linearitätsfehler auf ein Minimum zu reduzieren, die andernfalls aufgrund der Offset-Fehlanpassung zwischen den Pufferverstärkern auftreten würden. - 2. Wandler nach Anspruch 1, dadurch gekennzeichnet, daß jeder der Pufferverstärker erste und zweite Eingangsansehiüsse und einen Rückführungsschaltkreis für die Verbindung eines Rückführungssignales mit einem der Verstärker-Eingangsanschlüsse aufweist.
- 3. Wandler nach Anspruch 2, dadurch gekennzeichnet, daß die TJmkehrschalteinrichtung ein erstes Paar von Schaltern aufweist, die die Ausgangsanschlüsse dieser Verstärker abwechselnd mit den Eingangsanschlüssen der zweiten Wandlerstufe verbinden; unddaß sie ein zweites Paar von Schaltern in den genannten Rückf uhrungsschaltkreisen.entsprechend aufweisen, die mit dem ersten Paar von Schaltern synchronisiert sind, um ein Rückführungssignal von dem Eingangs ans c hl uß der zweiten Wandlerstufe zu liefern, an den der entsprechende Verstärkerausgang angeschlossen ist.
- 4· Wandler nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Wandlerstufe ein im Spannungsmodus betriebenes R/2R-Leiternetzwerk aufweist.
- 5. Wandler nach Anspruch 4, dadurch gekennzeichnet, daß das Leiternetzwerk ein Paar Speiseleitungen aufweist, die mit den Eingangsanschlüssen entsprechend verbunden sind; unddaß mehrere Schalter die Bebenzweige des Leiternetzwerkes abwechselnd mit der einen oder anderen Speiseleitung entsprechend den niedrigrangigen Bits des digitalen Eingangssignales verbinden.
- 6. Wandler nach Anspruch 5, dadurch gekennzeichnet, daß die zweite Wandlerstufe als OMOS-Wandler unter Verwendung von OMOS-Spannungssohaltern aufgebaut ist.
- 7. Digital/Analog-Wandler mit einer ersten Stufe zur Decodierung einer Gruppe hochrangiger Bits, und einer zweiten Stufe zur Decodierung der verbleibenden niedrigrangigen Bits, wobei die erste Stufe eine Kette von in Reihe geschalteten, durch eine Spannungsquelle gespeisten Widerständen und erste Schalteinrichtungen aufweist, die in Abhängigkeit von den hochrangigen Bits die Widerstandskette hoch- oder runterschalten, um erste und zweite Verbindungen mit einem paar benachbarter Knotenpunkte der . Widerstandskette herzustellen und die Spannung über den Widerständen der Kette ersten und zweiten Referenzleitungen zuzuführen, gekennzeichnet durcherste und zweite Pufferverstärker, die mit ihren Eingängen an die Referenzleitungen und damit an die ausgewählten Knotenpunktspannungen angeschlossen sind, um eine Spannung am Eingang der zweiten Wandlerstufe zu bilden;. wobei die ersten Schalteinrichtungen bei jedem Hochschalten (oder Runterschalten) der Widerstandskette so betätigbar sind, daß die Rollen der Pufferverstärker bei jedem Hochschalten (oder Runtersohalten) der Widerstandskette vertauscht werden, indem die Verbindung zu nur einem der Knotenpunkte geschlossen wird und der entsprechende Pufferverstärker mit dem näohsten Knotenpunkt hinter dem Knotenpunkt verbunden wird, an den der andere Pufferverstärker angeschlossen ist, während dieser andere Pufferverstärker unverändert an die Widerstandskette angeschlossen bleibt, so daß die Pufferverstärker abwechselnd mit. den aufeinanderfolgenden Knotenpunkten der Widerstandskette verbunden werden, wenn die ersten Schalteinrichtungen die Verbindungen der Kette hochschalten (oder runterschalten);Mittel zur Verbindung der Ausgänge der Pufferverstärker. mit entsprechenden Eingangsanschlüssen der zweiten Wandlerstufe;einen ein Ausgangssignal erzeugenden Schaltkreis in der zweiten Wandlerstufe, der zwischen den Eingangsanschlüssen angeordnet ist und Mittel aufweist, die auf den Zustand der niedrigrangigen Bits ansprechen, um die Größe des Ausgangssignales erstens, den speziell aktivierten niedrigrangigen Bits und zweitens entsprechend den Spannungen einzustellen, die durch die Pufferverstärker an die Eingangsanschlüsse angelegt werden; zweite Schalteinrichtungen zur Umkehrung der Polarität zwischen den Spannungen an den Yerstärkerausgängen und an den Elementen des das Ausgangssignal erzeugenden Schaltkreises, an welche diese Spannungen angelegt werden; undeine Schalter-Steuereinrichtung, die auf das digitale Eingangssignal anspricht und die zweiten Schalteinrichtungen bei jedem Hochschalten (oder Runterschalten) der Widerstandskette durch die ersten Schalteinrichtungen betätigt, wodurch eine gleichförmige Polarität zwischen den Spannungen der Verstärkerausgänge und den das Ausgangssignal erzeugenden Schaltkreiselementen für alle Einstellungen der ersten Schalteinrichtungen aufrechterhalten wird;wobei die durch die abwechselnde Verbindung der Pufferverstärker mit aufeinanderfolgenden Knotenpunkten erzeugten vertauschten Rollen diese Pufferverstärker dazu dienen, die differentiellen Micht-Iinearitätsfehler auf ein Minimum zu reduzieren, die andernfalls aufgrund der Offset-Pehlanpassung zwischen den Pufferverstärkern auftreten würden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/272,053 US4338591A (en) | 1981-06-09 | 1981-06-09 | High resolution digital-to-analog converter |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3221305A1 true DE3221305A1 (de) | 1983-01-05 |
Family
ID=23038204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823221305 Withdrawn DE3221305A1 (de) | 1981-06-09 | 1982-06-05 | Digital/analog-wandler |
Country Status (7)
Country | Link |
---|---|
US (1) | US4338591A (de) |
JP (1) | JPS5838029A (de) |
CA (1) | CA1177966A (de) |
DE (1) | DE3221305A1 (de) |
FR (1) | FR2507412B1 (de) |
GB (1) | GB2100081B (de) |
NL (1) | NL8202230A (de) |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4491825A (en) * | 1981-06-09 | 1985-01-01 | Analog Devices, Incorporated | High resolution digital-to-analog converter |
US4539553A (en) * | 1982-03-30 | 1985-09-03 | Sony Corporation | Digital-to-analog converter of the current-adding type |
JPS5944125A (ja) * | 1982-09-07 | 1984-03-12 | Toshiba Corp | デジタル−アナログ変換器 |
JPS59193621A (ja) * | 1983-04-18 | 1984-11-02 | Toshiba Corp | デジタル−アナログ変換回路 |
DE3333067A1 (de) * | 1983-09-14 | 1985-03-21 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zum umwandeln eines digitalen eingangssignals in ein analoges ausgangssignal |
US4578711A (en) * | 1983-12-28 | 1986-03-25 | International Business Machines (Ibm) | Video data signal digitization and correction system |
US4543560A (en) * | 1984-02-17 | 1985-09-24 | Analog Devices, Incorporated | Two-stage high resolution digital-to-analog converter |
US5006854A (en) * | 1989-02-13 | 1991-04-09 | Silicon Systems, Inc. | Method and apparatus for converting A/D nonlinearities to random noise |
EP0472372A3 (en) * | 1990-08-18 | 1994-06-15 | Fujitsu Ltd | Digital-to-analog converter having variable circuit parameters |
JPH04135323A (ja) * | 1990-09-27 | 1992-05-08 | Nec Corp | ディジタルアナログ変換回路 |
US5283579A (en) * | 1992-03-06 | 1994-02-01 | Micro Power Systems, Inc. | Digital to analog converter having high multiplying bandwidth |
JP2864877B2 (ja) * | 1992-06-12 | 1999-03-08 | ヤマハ株式会社 | D/aコンバータ |
US5554986A (en) * | 1994-05-03 | 1996-09-10 | Unitrode Corporation | Digital to analog coverter having multiple resistor ladder stages |
US5867116A (en) * | 1996-07-17 | 1999-02-02 | Analog Devices, Inc. | Multi-stage interpolating analog-to-digital conversion |
US5969657A (en) * | 1997-07-22 | 1999-10-19 | Analog Devices, Inc. | Digital to analog converter |
US5977898A (en) * | 1997-12-22 | 1999-11-02 | Texas Instruments Incorporated | Decoding scheme for a dual resistor string DAC |
US5999115A (en) * | 1998-04-20 | 1999-12-07 | Motorola, Inc. | Segmented DAC using PMOS and NMOS switches for improved span |
US6816100B1 (en) | 1999-03-12 | 2004-11-09 | The Regents Of The University Of California | Analog-to-digital converters with common-mode rejection dynamic element matching, including as used in delta-sigma modulators |
US6288661B1 (en) | 1999-10-15 | 2001-09-11 | Cygnal Integrated Products, Inc. | A/D converter with voltage/charge scaling |
US6249239B1 (en) * | 1999-11-05 | 2001-06-19 | Texas Instruments Incorporated | Potentiometric DAC having improved ratiometric output voltage stability |
JP3281621B2 (ja) | 1999-12-21 | 2002-05-13 | 松下電器産業株式会社 | 高精度da変換回路 |
US6448917B1 (en) | 2000-05-31 | 2002-09-10 | Cygnal Integrated Products, Inc. | DAC using current source driving main resistor string |
US6433717B1 (en) | 2000-05-31 | 2002-08-13 | Cygnal Integrated Products, Inc. | D/A resistor strings with cross coupling switches |
US6384763B1 (en) | 2000-05-31 | 2002-05-07 | Cygnal Integrated Products, Inc. | Segemented D/A converter with enhanced dynamic range |
US6448916B1 (en) | 2000-05-31 | 2002-09-10 | Cygnal Integrated Products, Inc. | Dual sub-DAC resistor strings with analog interpolation |
US6400300B1 (en) | 2000-05-31 | 2002-06-04 | Cygnal Integrated Products, Inc. | D/A converter street effect compensation |
US6452778B1 (en) | 2000-06-19 | 2002-09-17 | Cygnal Integrated Products, Inc. | Parasitic insensitive capacitor in d/a converter |
US6456220B1 (en) | 2000-06-19 | 2002-09-24 | Cygnal Integrated Products, Inc. | Analog-to-digital converter for processing differential and single-ended inputs |
JP2002141803A (ja) * | 2000-10-31 | 2002-05-17 | Fujitsu Ltd | D/a変換装置 |
JP2003224477A (ja) * | 2002-01-28 | 2003-08-08 | Sharp Corp | D/aコンバータ回路およびそれを備えた携帯端末装置ならびにオーディオ装置 |
US7414561B1 (en) * | 2003-05-15 | 2008-08-19 | Linear Technology Corporation | Gradient insensitive split-core digital to analog converter |
EP1813020B1 (de) * | 2004-11-12 | 2010-02-17 | MediaTek Inc. | System und verfahren für einen ausgeglichenen digital-analog-wandler mit zweifacher widerstandsfolge |
US7136002B2 (en) * | 2005-04-15 | 2006-11-14 | Analog Devices, Inc. | Digital to analog converter |
US20090096818A1 (en) * | 2007-10-16 | 2009-04-16 | Seiko Epson Corporation | Data driver, integrated circuit device, and electronic instrument |
US8711022B2 (en) | 2012-06-19 | 2014-04-29 | International Business Machines Corporation | Resistor-2 resistor (R-2R) digital-to-analog converter with resistor network reversal |
US9124296B2 (en) | 2012-06-27 | 2015-09-01 | Analog Devices Global | Multi-stage string DAC |
US8912940B2 (en) | 2012-11-14 | 2014-12-16 | Analog Devices Technology | String DAC charge boost system and method |
US8912939B2 (en) | 2012-12-14 | 2014-12-16 | Analog Devices Technology | String DAC leakage current cancellation |
US8978005B2 (en) | 2013-06-06 | 2015-03-10 | International Business Machines Corporation | Network reconfiguration in a data converter for improved electrical characteristics |
US9397688B2 (en) | 2014-09-10 | 2016-07-19 | Texas Instruments Incorporated | Hybrid digital-to-analog conversion system |
CN110752847A (zh) * | 2018-07-24 | 2020-02-04 | 圣邦微电子(北京)股份有限公司 | 数模转换器 |
US10574247B1 (en) | 2018-09-14 | 2020-02-25 | Analog Devices Global Unlimited Company | Digital-to-analog converter transfer function modification |
CN112305294B (zh) * | 2020-10-26 | 2023-11-24 | 上海南芯半导体科技股份有限公司 | 一种二段式电阻网络及基于二段式电阻网络的数模转换器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1472085A1 (de) * | 1964-01-28 | 1969-10-02 | Ceskoslovenska Akademie Ved | Spannungsteiler,vorzugsweise zur Kompensation nichtlinear verlaufender Spannungen |
FR2221875A1 (de) * | 1972-12-18 | 1974-10-11 | Cit Alcatel | |
US3997892A (en) * | 1973-07-27 | 1976-12-14 | Trw Inc. | Digital to analog converter with improved companding |
WO1981000653A1 (en) * | 1979-08-29 | 1981-03-05 | T Lode | Cyclic digital-to-analog conversion system |
-
1981
- 1981-06-09 US US06/272,053 patent/US4338591A/en not_active Expired - Lifetime
-
1982
- 1982-03-29 CA CA000399685A patent/CA1177966A/en not_active Expired
- 1982-03-30 GB GB8209324A patent/GB2100081B/en not_active Expired
- 1982-06-02 NL NL8202230A patent/NL8202230A/nl not_active Application Discontinuation
- 1982-06-04 FR FR8209758A patent/FR2507412B1/fr not_active Expired
- 1982-06-05 DE DE19823221305 patent/DE3221305A1/de not_active Withdrawn
- 1982-06-09 JP JP57099099A patent/JPS5838029A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
FR2507412A1 (fr) | 1982-12-10 |
JPS5838029A (ja) | 1983-03-05 |
GB2100081A (en) | 1982-12-15 |
GB2100081B (en) | 1985-02-13 |
NL8202230A (nl) | 1983-01-03 |
US4338591A (en) | 1982-07-06 |
FR2507412B1 (fr) | 1987-07-10 |
CA1177966A (en) | 1984-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3221305A1 (de) | Digital/analog-wandler | |
DE3311067A1 (de) | Digital-analog-wandler hohen aufloesevermoegens | |
DE3784617T2 (de) | Digital-analog-wandler. | |
DE2059933C3 (de) | Digital-Analog-Umsetzer | |
DE19958049A1 (de) | Im Analog-Strommodus arbeitender D/A-Wandler | |
DE3104904A1 (de) | Hochgenauer digital/analog-umsetzer und einschwingvorgangs-beseitigungssystem dafuer | |
DE2451983C2 (de) | Digital-Analogwandler | |
DE2007353B2 (de) | Vielstelliges addierwerk | |
DE60122248T2 (de) | D/A-Wandler des Stromaddierungstyps | |
DE2801272A1 (de) | Schaltungsanordnung mit gewichtsfaktorabhaengiger ladungsaufteilung und -uebertragung | |
DE2411062C3 (de) | Dynamisch vorgespannte Differentialverstärkeranordnung | |
DE2618633C3 (de) | PCM-Decodierer | |
DE2411069C3 (de) | Dynamisch vorgespannte Differentialverstarkeranordnung | |
DE2317584C3 (de) | Vorrichtung zur Umwandlung von numerischen Informationen in eine entsprechende, eine analoge Information darstellende Wechselspannung | |
DE1276736B (de) | Schaltung zur Verstaerkungssteuerung | |
DE10112777A1 (de) | D/A-Umsetzungsgerät | |
DE60124812T2 (de) | Analog-Digital-Wandler nach dem Parallelverfahren | |
DE3044037A1 (de) | Verfahren und schaltung zur ratenaenderung | |
DE2906740A1 (de) | Verfahren zur erhoehung der genauigkeit ein digital-analog- bzw. analog-digital- wandlers und schaltungsanordnung zur durchfuehrung des verfahrens | |
EP0142182B1 (de) | Schaltungsanordnung zum Umwandeln eines digitalen Eingangssignals in ein analoges Ausgangssignal | |
DE2905116C2 (de) | ||
EP0265637B1 (de) | Impulsformer | |
DE2830825C2 (de) | Verfahren zur Umwandlung eines Analogsignals in ein Digitalsignal | |
DE2933847C2 (de) | Schaltungsanordnung zum Empfang von Gleichstromzeichen in Fernschreib- und Datenübertragungsanlagen | |
DE69326265T2 (de) | Verfahren und System zur Beschränkung des minimalen Abstands zwischen aufeinanderfolgenden Fehlern bei digitaler Funkübertragung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |