DE10112777A1 - D/A-Umsetzungsgerät - Google Patents

Abstract

Bei einem D/A-Umsetzungsgerät, welches in der Lage ist, eine hochgenaue Bildung einer Ausgangsspannung eines Analogsignals zu erreichen, wenn 8-Bit-Daten D7 bis D0 zu einem Decoder 4 geliefert werden, durch ein Steuersignal vom Decoder 4 ein Schalterpaar, das mit beiden Enden eines vorher-festgelegten Widerstands R0 verbunden ist, aus entsprechenden Schaltern S0A bis S255A, S0B bis S255B von entsprechenden Schaltergruppen 3A, 3B einer Spannungsauswahlschaltung 3 ausgewählt und gleichzeitig so betrieben, daß sie einschalten, und die anderen entsprechenden Schalter werden so betrieben, daß sie ausschalten. Außerdem wird die Spannung an beiden Seiten des Widerstands R0 einer Spannungserzeugungsschaltung 2, die mit dem Schalterpaar, das betätigt wird, so daß es einschaltet, verbunden ist, zu einem Differentialverstärker 5 geliefert, und die Mittelwertspannung der Spannung an den beiden Enden des Widerstands R0, der mit den Schaltern verbunden ist, die betätigt werden, daß sie einschalten, wird von einem Ausgangsanschluß 6 als Analogsignal ausgegeben.

Description

Die vorliegende Erfindung bezieht sich auf ein D/A-Umsetzungsgerät (Digital- Analog-Umsetzungsgerät), um ein Digitalsignal in ein Analogsignal umzusetzen, insbeson­ dere auf ein D/A-Umsetzungsgerät, bei dem durch Erzeugen einer Ausgangsspannung eines Analogsignals durch Mittelwertbildung von mehreren unterteilten Spannungen, die gemäß einem Digitalsignal des D/A-Umsetzungsgeräts ausgewählt wurden, der Fehler der entspre­ chenden Teilspannungen, der durch eine Streuung in entsprechenden Elementen, die auf ei­ nem Halbleiterchip gebildet sind, verursacht wird, gemittelt werden kann, wodurch eine hochgenaue Bildung der Ausgangsspannung des Analogsignals erreicht werden kann.

Mit Hilfe von Fig. 1 wird ein Beispiel eines herkömmlichen D/A-Umsetzungsge­ räts erläutert.

Fig. 1 ist eine graphische Darstellung, die ein Beispiel des herkömmlichen D/A- Umsetzungsgeräts zeigt.

Wie in Fig. 1 gezeigt ist, ist das D/A-Umsetzungsgerät 100 mit einer Spannungs­ erzeugungsschaltung 101, einer Spannungsauswahlschaltung 102, einem Decoder 103 und einem Verstärker 104 versehen. Die jeweiligen Schaltungen 101 bis 104 sind auf einem Halbleiterchip gebildet.

Außerdem besteht die Spannungserzeugungsschaltung 101 aus einem Abzweigwi­ derstand, der 255 Widerstandsteile R0 umfaßt, die seriell geschaltet sind, und Widerständen 1/2*R0, die seriell mit beiden Endteilen der Widerstände R0 geschaltet sind und die einen Widerstandswert besitzen, der halb so groß ist wie der des Widerstands R0. Ein Endteil des Abzweigwiderstands wird mit einer Referenzversorgungsspannung VR beliefert, und das an­ dere Ende davon ist mit Masse GND der Schaltung verbunden. Außerdem werden von den Schaltungspunkten zwischen den jeweiligen Widerständen R0 und den Widerständen 1/2*R0, d. h., von den Knotenpunkten N0A bis N255A vorher festgelegte Teilspannungen V0 von V255 entsprechend ausgegeben. Beispielsweise beträgt die Teilspannung Vn, die vom Knoten NnA bei einer n-ten Stufe vom Knoten n0A ausgegeben wird, Vn = VR × (n +0,5)/256, wo­ bei (n = 0 bis 255).

Außerdem ist die Spannungsauswahlschaltung 102 mit 256 entsprechenden Schaltern S0 bis S255 versehen, und die entsprechenden Schalter S0 bis S255 sind durch MOS-Transistoren gebildet. Die entsprechenden Schalter S0 bis SS255 sind entsprechend mit den Knoten N0A bis N255A verbunden. Außerdem sind die Ausgangsanschlüsse der entspre­ chenden Schalter S0 bis S255 über einen Knoten N256A miteinander verbunden.

Weiter ist der Knoten N256A mit einem Eingangsanschluß des Verstärkers 104 verbunden. Außerdem ist der Ausgangspunkt des Verstärkers 104 mit einem Ausgangsan­ schluß 105 verbunden.

Weiter wird der Decoder 103 mit 8-Bit-Digitalsignalen D7 bis D0 von außerhalb beliefert. Weiter gibt der Decoder 103 ein Steuersignal auf der Basis von 8-Bit-Digitalsigna­ len D7 bis D0 aus, und irgendeiner der jeweiligen Schalter S0 bis S255 der Spannungsaus­ wahlschaltung 102 wird als Antwort auf das Steuersignal eingeschaltet.

Auf diese Weise ist der Knoten N256A mit irgendeinem der jeweiligen Knoten N0A bis N255A der Spannungserzeugungsschaltung 101 über einen beliebigen Schalter ver­ bunden, von dem geplant ist, daß er eingeschaltet wird.

Außerdem wird die Spannung des Knotens N256A mit dem Ausgangsanschluß 105 über den Verstärker 104 ausgegeben. Das heißt, daß die entsprechenden Teilspannungen V0 bis V255 der jeweiligen Knoten N0A bis N255A, die mit dem Knoten N256A verbunden sind, über den Verstärker 104 mit dem Ausgangsanschluß 105 verbunden sind. Dadurch wird die Ausgangsspannung eines Analogsignals entsprechend den Digitalsignalen D7 bis D0 vom Ausgangsanschluß 105 des D/A-Umsetzungsgeräts ausgegeben.

Gemäß dem oben beschriebenen herkömmlichen D/A-Umsetzungsgerät 100 wird die Referenzquellenspannung VR durch die entsprechenden Widerstände R0 bis 1/2*R0 un­ terteilt, und es kann die Teilspannung ausgewählt werden, wobei jedoch eine Streuung bei einer spezifischen Genauigkeit (Fehlerform und Bemessung beim Halbleiterherstellungspro­ zeß) in den entsprechenden Widerständen R0 bis 1/2*R0 vorkommt. Außerdem wird das elektrische Potential, welches durch die Widerstände unterteilt ist, als das Analogsignal un­ verändert ausgegeben, und somit, sogar wenn der Fehler durch Streuung in den Widerständen verursacht wird, wird der Fehler sowie er ist ausgegeben. Daher kann eine Genauigkeit des D/A-Umsetzungsgeräts insoweit nicht erreicht werden, wie die relative Genauigkeit des Wi­ derstands nicht ausreichend sichergestellt ist. Daher gibt es eine Korrelation zwischen einer Größe eines Widerstandselements und der Relativgenauigkeit in einem Halbleitergerät, wobei gilt, je mehr das Widerstandselement miniaturisiert wird, desto schwieriger die relative Ge­ nauigkeit erreicht werden kann. Anders ausgedrückt wird, um eine bestimmte konstante Ge­ nauigkeit zu erreichen, eine Größe eines Widerstandselements benötigt, die gleich oder größer als ein bestimmter Wert ist. Die Genauigkeit des Widerstandselements bildet eine Schwierig­ keit, die Größe des D/A-Umsetzungsgeräts zu vermindern und eine hohe Genauigkeit zu er­ zielen.

Die vorliegende Erfindung wurde gemacht, das Problem der herkömmlichen Technik zu lösen, und es ist eine Aufgabe der Erfindung, ein D/A-Umsetzungsgerät bereitzu­ stellen, welches in der Lage ist, den Fehler von entsprechenden Teilspannungen zu mitteln, der durch eine Streuung in den entsprechenden Elementen, die auf einem Halbleiterchip ge­ bildet sind, erzeugt wird, wobei mehrere Teilspannungen gemittelt werden, die gemäß Digi­ talsignalen des D/A-Umsetzungsgeräts ausgewählt werden, und wobei eine Ausgangsspan­ nung eines Analogsignals erzeugt wird und wobei eine hochgenaue Bildung der Ausgangs­ spannung des Analogsignals erreicht werden kann.

Um die oben beschriebene Aufgabe zu lösen, wird gemäß einem Merkmal der vorliegenden Erfindung ein D/A-Umsetzungsgerät bereitgestellt, welches umfaßt:
eine Teilspannungs-Erzeugungseinheit, um Teilspannungen durch Unterteilen ei­ ner Spannung einer Referenzspannungsquelle zu erzeugen;
eine Auswahlsignal-Ausgabeeinheit, um ein Auswahlsignal durch Decodieren von gelieferten Digitalsignalen auszugeben;
eine Teilspannungs-Auswahleinheit, um mehrere der Teilspannungen aus den Teilspannungen auf Basis des Auswahlsignals auszuwählen und auszugeben; und
eine Spannungsausgabeeinheit, um eine vorher festgelegte Spannung auf Basis der mehreren Teilspannungen, die von der Teilspannungs-Auswahleinheit ausgegeben werden, auszugeben.

Gemäß dem D/A-Umsetzungsgeräts werden die Teilspannungen von der Refe­ renzspannungsquelle über die Teilspannungs-Erzeugungseinheit erzeugt. Weiter wird das Auswahlsignal durch Decodieren der gelieferten Digitalsignale über die Auswahlsignal-Aus­ gabeeinheit zur Teilspannungs-Auswahleinheit geliefert. Außerdem wählt die Teilspannungs- Auswahleinheit die mehreren Teilspannungen von den Teilspannungen auf der Basis des Auswahlsignals aus und liefert die mehreren Teilspannungen zur Spannungsausgabeeinheit, und die Spannungsausgabeeinheit gibt die vorher festgelegte Spannung auf der Basis der mehreren Teilspannungen, die von der Teilspannungs-Auswahleinheit ausgegeben werden, aus.

Dadurch wird die Ausgangsspannung eines Analogsignals aus den mehreren Teil­ spannungen erzeugt, und daher kann der Fehler der einzelnen Teilspannung, der durch Streu­ ung von den jeweiligen Elementen, die auf einem Halbleiterchip gebildet sind, verursacht wird, gemittelt werden, und es kann eine hochgenaue Bildung der Ausgangsspannung des Analogsignals erreicht werden.

Weiter wird gemäß einem weiteren Merkmal der vorliegenden Erfindung ein D/A- Umsetzungsgerät bereitgestellt, welches eine Teilspannungs-Erzeugungseinheit umfaßt, um mehrere Teilspannungen auf der Basis von gelieferten Digitalsignalen zu erzeugen, und eine Spannungsausgabeeinheit, die mit den mehreren Teilspannungen beliefert wird, um einen Durchschnittswert der mehreren Teilspannungen auszugeben.

Das D/A-Umsetzungsgerät erzeugt die mehreren Teilspannungen auf Basis der Digitalsignale, die über die Teilspannungs-Erzeugungseinheit geliefert werden. Außerdem wird die Spannung eines Mittelwerts der mehreren Teilspannungen über die Spannungsaus­ gabeeinheit ausgegeben.

Dadurch wird die Spannung des Durchschnittswerts der mehreren Teilspannungen als Ausgangsspannung eines Analogsignals gemäß den gelieferten Digitalsignalen erzeugt, und dadurch kann der Fehler einer einzelnen Teilspannung, der durch Streuung von entspre­ chenden Elementen, die auf einem Halbleiterchip gebildet sind, verursacht wird, gemittelt werden, und es kann eine hochgenaue Bildung der Ausgangsspannung des Analogsignals er­ reicht werden.

Die obigen und weiteren Aufgaben und neuen Merkmale der Erfindung werden aus der folgenden ausführlichen Beschreibung deutlicher, wenn diese in Verbindung mit den beiliegenden Zeichnungen gelesen wird. Es sei ausdrücklich hingewiesen, daß die Zeichnun­ gen lediglich dem Zwecke einer Darstellung dienen und es nicht beabsichtigt ist, daß diese als eine Definition von Beschränkungen der Erfindung dienen.

Kurzbeschreibung der Zeichnungen

Die beiliegenden Zeichnungen, die hier aufgenommen wurden und die einen Teil dieser Anmeldung darstellen, zeigen eine Ausführungsform der Erfindung und dienen zu­ sammen mit der Beschreibung dazu, die Aufgaben, Vorteile und Prinzipien der Erfindung zu erläutern.

Fig. 1 ist eine graphische Darstellung, die ein Beispiel eines herkömmlichen D/A- Umsetzungsgeräts zeigt;

Fig. 2 ist eine graphische Darstellung, die eine Übersicht eines Aufbaus eines D/A- Umsetzungsgeräts gemäß einer ersten Ausführungsform zeigt;

Fig. 3 ist eine graphische Darstellung, die einen Schaltungsaufbau eines Differen­ tialverstärkers des D/A-Umsetzungsgeräts gemäß der ersten Ausführungsform zeigt;

Fig. 4 zeigt eine Schalterbetriebstabelle, die ein Betriebsbeispiel von entsprechen­ den Schaltern einer Spannungsauswahlschaltung des D/A-Umsetzungsgeräts gemäß der ersten Ausführungsform durch ein Steuersignal von einem Decoder zeigt;

Fig. 5 ist eine graphische Darstellung, die eine Übersicht über einen Aufbau eines D/A-Umsetzungsgeräts gemäß einer zweiten Ausführungsform zeigt;

Fig. 6 ist eine graphische Darstellung, die ein Betriebsbeispiel von entsprechenden Schalterschaltungen einer ersten Spannungsverschiebeschaltung gemäß der zweiten Ausfüh­ rungsform und die Teilspannung zeigt, die von der ersten Spannungsverschiebeschaltung aus­ gegeben wird;

Fig. 7 zeigt eine weitere Schalterbetriebstabelle, die ein weiteres Betriebsbeispiel der entsprechenden Schalter der Spannungsauswahlschaltung des D/A-Umsetzungsgeräts gemäß der ersten Ausführungsform durch das Steuersignal vom Decoder zeigt; und

Fig. 8 zeigt eine noch weitere Schalterbetriebstabelle, die ein weiteres Betriebsbei­ spiel der entsprechenden Schalter der Spannungsauswahlschaltung des D/A-Umsetzungsge­ räts gemäß der ersten Ausführungsform durch das Steuersignal vom Decoder zeigt.

Ausführliche Beschreibung der bevorzugten Ausführungsformen

Es wird nun ein D/A-Umsetzungsgerät gemäß der vorliegenden Erfindung durch implementierte erste und zweite Ausführungsformen gemäß den Zeichnungen wie folgt aus­ führlich erläutert.

Zunächst wird eine Übersicht über einen Aufbau des D/A-Umsetzungsgeräts ge­ mäß der ersten Ausführungsform mit Hilfe von Fig. 2 und 3 erläutert. Fig. 2 ist eine graphi­ sche Darstellung, die eine Übersicht über den Aufbau des D/A-Umsetzungsgeräts gemäß der ersten Ausführungsform zeigt. Fig. 3 ist eine graphische Darstellung, die einen Schaltungs­ aufbau eines Differentialsverstärkers des D/A-Umsetzungsgeräts gemäß der ersten Ausfüh­ rungsform zeigt.

Wie in Fig. 2 gezeigt ist, ist das D/A-Umsetzungsgerät 1 mit einer Spannungser­ zeugungsschaltung 2, einer Spannungsauswahlschaltung 3, einem Decoder 4 und einem Dif­ ferentialverstärker 5 ausgestattet. Die jeweiligen Schaltungen 2 bis 5 sind auf einem Halblei­ terchip gebildet.

Außerdem ist die Spannungserzeugungsschaltung 2 mit einem Abzweigwiderstand durch 265 Widerstandsteile R0 ausgestattet, wobei ein Ende mit der Bezugsspannungsquelle VR beliefert wird und wobei das andere Ende mit der Masse GND der Schaltung verbunden ist. Außerdem werden von den Verbindungspunkten an beiden Enden des Abzweigwider­ stands und von den Verbindungspunkten der jeweiligen Widerstände R0, d. h., von den jewei­ ligen Knoten N0 bis N256 Teilspannungen V0 bis V256, welche durch Unterteilen der Be­ zugsspannungsquelle VR um 257 erzeugt werden, entsprechend ausgegeben.

Die Spannungsauswahlschaltung 3 ist mit einer ersten Schaltergruppe 3A von ent­ sprechenden Schaltern S0A bis S255A und einer zweiten Schaltergruppe 3B ausgestattet, welche 256 entsprechende Schalter S0B bis S255B umfaßt. Die jeweiligen Schalter S0A bis S255A und S0B bis S255B sind durch MOS-Transistoren gebildet und arbeiten als Auswahl­ schalter. Außerdem sind die jeweiligen Schalter S0A bis S255A mit entsprechenden Knoten N1 bis N256 verbunden, und die entsprechenden Schalter S0B bis S255B sind mit entspre­ chenden Knoten N0 bis N255 verbunden. Die Ausgangsanschlüsse der jeweiligen Schalter S0A bis S255A sind außerdem über einen Knoten N256A miteinander verbunden. Außerdem sind die Ausgangsanschlüsse der jeweiligen Schalter S0B bis S2255B über einen Knoten N256B miteinander verbunden.

Außerdem wird der Decoder 4 mit 8-Bit-Digitalsignalen D7 bis D0 von außerhalb beliefert. Der Decoder 4 gibt außerdem ein Steuersignal auf der Basis der 8-Bit-Digitalsignale D7 bis D0 aus, und, wie später beschrieben wird, wird ein beliebiger von entsprechenden Schaltern S0A bis S255A und S0B bis S255B, welche die jeweiligen Schaltergruppen 3A und 3B der Spannungsauswahlschaltung 3 bilden, als Antwort auf das Steuersignal eingeschaltet (siehe Fig. 4).

Auf diese Weise ist der Knoten N256A mit einem beliebigen entsprechenden Knoten N1 bis N256 der Spannungserzeugungsschaltung 2 über irgendeinen Schalter, von dem beabsichtigt ist, daß er unter den entsprechenden Schaltern S0A bis S255A der ersten Schaltergruppe 3A eingeschaltet wird, verbunden. Außerdem ist der Knoten N256B mit ir­ gendeinem der jeweiligen Knoten N0 bis N255 der Spannungserzeugungsschaltung 2 über irgendeinen Schalter, der unter den jeweiligen Schaltern S0B bis S255B der zweiten Schalter­ gruppe 3B eingeschaltet werden soll, verbunden.

Weiter sind die jeweiligen Knoten N256A und N256B mit den jeweiligen nichtin­ vertierten Eingangsanschlüssen (+)5A und 5B des Differentialsverstärkers 5 verbunden. Au­ ßerdem ist ein Ausgangsanschluß N257 des Differentialsverstärkers 5 zu einem invertierten Eingangsanschluß (-)5C des Differentialsverstärkers 5 zurückgeführt. Dadurch wird die Aus­ gangsspannung eines Analogsignals gemäß den Digitalsignalen D7 bis D0 von einem Aus­ gangsanschluß 6 des D/A-Umsetzungsgeräts 1 ausgegeben.

Anschließend wird ein Schaltungsaufbau des Differentialsverstärkers 5 mit Hilfe von Fig. 3 erläutert. Wie in Fig. 3 gezeigt ist, besteht der Differentialverstärker 5 aus P-Kanal- MOS-Transistoren TR1 und TR2, N-Kanal-MOS-Transistoren TR3 bis TR7, einem Konden­ sator CA und Spannungsquellen 10A bis 1°C. Die jeweiligen P-Kanal-MOS-Transistoren sind so ausgebildet, daß sie die gleiche Kennlinie liefern. Außerdem sind die jeweiligen N- Kanal-MOS-Transistoren TR3 bis TR7 so ausgebildet, daß sie die gleichen Kennlinien lie­ fern.

Die Sourcen der jeweiligen P-Kanal-MOS-Transistoren TR1 und TR2 sind mit der Versorgungsspannung VCC verbunden, und die Gates der beiden P-Kanal-MOS-Transistoren TR1 und TR2 sind mit einem Knoten N261 verbunden.

Außerdem sind der Drain des P-Kanals-MOS-Transistors TR1 und der Drain des N-Kanal-MOS-Transistors TR3 mit dem Knoten N261 verbunden.

Weiter ist das Gate des N-Kanal-MOS-Transistors Tr3 mit einem Knoten N256A über den nichtinvertierten Eingangsanschluß 5A verbunden, und die Source des Transistors TR3 ist über die Konstantstromquelle 10A mit Masse GND verbunden.

Weiter sind der Drain des P-Kanal-MOS-Transistors TR2 und der Drain des N- Kanal-MOS-Transistors TR4 mit einem Knoten N262 verbunden. Weiter ist das Gate des N- Kanal-MOS-Transistors TR4 mit einem Knoten N266 verbunden. Außerdem ist der Aus­ gangsanschluß N257 (siehe Fig. 2) des Differentialverstärkers 5 mit einem Knoten N266 über den invertierten Eingangsanschluß 5C verbunden, und die Source des Transistors TR4 ist über die Konstantstromquelle 1 OB mit Masse GND verbunden.

Weiter ist der Drain des N-Kanal-MOS-Transistors TR5 mit dem Knoten N262 verbunden, und das Gate des Transistors TR5 ist mit dem Knoten N266 verbunden. Außer­ dem ist die Source des Transistors TR5 über die Konstantstromquelle 10A mit Masse GND verbunden.

Außerdem ist der Drain des N-Kanal-MOS-Transistors TR6 mit dem Knoten N261 verbunden, und das Gate des Transistors TR6 ist über den nichtinvertierten Eingangsanschluß 5B mit dem Knoten N256B verbunden (siehe Fig. 2). Außerdem ist die Source des Transistors TR6 über die Konstantstromquelle 10B mit Masse GND verbunden.

Außerdem wird der Drain des N-Kanal-MOS-Transistors TR7 mit Spannungsver­ sorgungsspannung VCC beliefert, und das Gate des Transistors TR7 ist mit dem Knoten N262 verbunden. Außerdem ist die Spannungsquelle des Transistors TR7 mit einem Knoten N257 verbunden. Weiter ist der Knoten N257 über den Kondensator CA mit dem Knoten N262 verbunden. Der Knoten N257 ist über die Konstantstromquelle 10C mit Masse GND verbun­ den. Weiter ist der Knote N257 mit dem Ausgangsanschluß 6 verbunden (siehe Fig. 2).

Dadurch werden die nichtinvertierten Eingangsanschlüsse 5A und 5B der entspre­ chenden Differentialverstärkerpaare (Transistoren TR3 und TR5, Transistoren TR6 und TR4) mit Spannungen der Knoten N256A bzw. N256B beliefert, wobei der invertierte Eingangsan­ schluß C mit der Spannung des Knotens N257 des Differentialverstärkers 5 zurückgeführt wird und dadurch die Spannung des Knotens N257 zur Spannung der mittleren Spannung des Knotens N256A und zur Spannung des Knotens N256B wird, d. h., zur mittleren Spannung.

Hier arbeitet die Spannungserzeugungsschaltung 2 als Teilspannungs-Erzeugungs­ einheit. Außerdem arbeitet der Decoder 4 als Auswahlsignal-Ausgabeeinheit. Weiter arbeitet die Spannungsauswahlschaltung 3 als Teilspannungs-Auswahleinheit. Weiter arbeitet der Differentialverstärker 5 als Spannungsausgabeeinheit und als Differentialverstärkerschaltung. Weiter bilden die jeweiligen N-Kanal-MOS-Transistoren TR3 und TR5 und die jeweiligen N- Kanal-MOS-Transistoren TR4 und TR6 die Differentialverstärkerpaare. Außerdem bilden die entsprechenden N-Kanal-MOS-Transistoren TR3 und TR5 beziehungsweise die entsprechen­ den N-Kanal-MOS-Transistoren TR4 und TR6 Differentialpaare.

Anschließend wird die Wirkungsweise der jeweiligen Schalter SOA bis S255A und SO0 bis S255B der Spannungsauswahlschaltung 3 durch ein Steuersignal vom Decoder 4 er­ läutert. Fig. 4 zeigt eine Schalterbetriebstabelle, welche ein Betriebsbeispiel der jeweiligen Schalter S0A bis S255A und S0B bis S255B der Spannungsauswahlschaltung 3 des D/A-Um­ setzungsgeräts 1 gemäß der ersten Ausführungsform durch das Steuersignal vom Decoder 4 zeigt.

Wie in Fig. 4 gezeigt ist, besteht die Schalterbetriebstabelle 11 aus "Signalen", die Steuersignale zeigen, die vom Decoder 4 gemäß 8-Bit-Daten D7 bis D0 ausgegeben werden, und "Schaltern", die Schalter der ersten Schaltergruppe 3A zeigen, und Schaltern der zweiten Schaltergruppe 3B, die gemäß den "Signalen" eingeschaltet werden. Außerdem zeigen ent­ sprechende Werte "1" der Schalterbetriebstabelle 11, daß die Schalter eingeschaltet sind, und die jeweiligen Werte "0" zeigen, daß die Schalter ausgeschaltet sind.

Außerdem werden "Signale" der Schalterbetriebstabelle 11 mit 256 der numeri­ schen Werte von "0", "1 ", "2", "3 ",. . ., "n", "n+1",. . ., "254" und "255" gemäß den 8-Bit-Da­ ten D7 bis D0 angezeigt.

Außerdem zeigen "Schalter" gemäß den numerischen Werten der jeweiligen "Si­ gnale" entsprechende Schalterpaare von Schaltern der ersten Schaltergruppe A und Schaltern der zweiten Schaltergruppen 3B, welche simultan den Einschalte/Ausschaltebetrieb ausfüh­ ren. Das heißt, daß der Schalter "S0A" der ersten Schaltergruppe 3A und der Schalter "S0B" der zweiten Schaltergruppe 3B gemeinsam betrieben werden, um ein- bzw. auszuschalten. Außerdem wird der Schalter "S1A" der ersten Schaltergruppe 3A und der Schalter "S1B" der zweiten Schaltergruppe 3B gemeinsam betrieben, um ein-/auszuschalten. Weiter wird der Schalter "S2A" der ersten Schaltergruppe 3A und der Schalter "S2B" der zweiten Schalter­ gruppe 3B gemeinsam betrieben, um ein-/auszuschalten. Weiter wird der Schalter "S3A" der ersten Schaltergruppe 3A und der Schalter "S3B" der zweiten Schaltergruppe 3B gemeinsam betrieben, um ein-/auszuschalten. Weiter wird der Schalter "SnA" der ersten Schaltergruppe 3A und der Schalter "SnB" der zweiten Schaltergruppe 3B gemeinsam betrieben, um ein- /auszuschalten. Weiter wird der Schalter "Sn+1A" der ersten Schaltergruppe 3A und der Schalter "Sn+1B" der zweiten Schaltergruppe 3b gleichzeitig betrieben, um ein- /auszuschalten. Weiter wird der Schalter "S254A" der ersten Schaltergruppe 3A und der Schalter "S254B" der zweiten Schaltergruppe 3B gemeinsam betrieben, um ein- /auszuschalten. Schließlich wird der Schalter "S255A" der ersten Schaltergruppe 3A und der Schalter "255B" der zweiten Schaltergruppe 3B gemeinsam betrieben, um ein-/auszuschalten.

Daher führen, wie durch die Schalterbetriebstabelle 11 gezeigt ist, wenn "0" als "Signal" vom Decoder 4 an die Spannungsauswahlschaltung 3 ausgegeben wird, die jeweili­ gen Schalter S0A und S0B den Einschaltebetrieb aus, und die entsprechenden anderen Schal­ ter SIA bis S255A und SIB bis S255B führen den Ausschaltebetrieb durch. Wenn außerdem "1" als "Signal" vom Decoder 4 an die Spannungsauswahlschaltung 3 ausgegeben wird, füh­ ren die jeweiligen Schalter S1A und S1B den Einschaltebetrieb durch, und die anderen ent­ sprechenden Schalter S0A, S2A bis S255A, S0B, S2B bis S255B führen den Ausschaltebe­ trieb durch. Wenn "2" als "Signal" vom Decoder 4 an die Spannungsauswahlschaltung 3 aus­ gegeben wird, führen die jeweiligen Schalter S2A und S2B den Einschaltebetrieb durch, und die entsprechenden anderen Schalter S0A bis S1A, S3A bis S255A, S0B bis S1B, S3B bis S255B führen den Ausschaltebetrieb durch. Wenn weiter die "3" als "Signal" vom Decoder 4 an die Spannungsauswahlschaltung 3 ausgegeben wird, führen die entsprechenden Schalter S3A und S3B den Einschaltebetrieb durch, und die entsprechenden anderen Schalter S0A bis S2A, S4A bis S255A, S0B bis S2B, S4B bis S255B führen den Ausschaltebetrieb durch.

Wenn weiter "n" als "Signal" vom Decoder 4 an die Spannungsauswahlschaltung ausgegeben wird, führen die entsprechenden Schalter SnA und SnB den Einschaltebetrieb durch, und die anderen entsprechenden Schalter S0A bis Sn-1A, Sn+1A bis S255A, S0B bis Sn-1B, Sn+1B bis S255B führen den Ausschaltebetrieb durch. Wenn weiter "n+1" als "Signal" vom Decoder 4 an die Spannungsauswahlschaltung 3 ausgegeben wird, führen die jeweiligen Schalter Sn+1A und Sn+1B den Einschaltebetrieb durch, und die anderen entsprechenden Schalter S0A bis SnA, Sn+2A bis S255A, S0B bis SnB, Sn+2B bis S255B führen den Ausschaltebe­ trieb durch. Wenn weiter "254" als "Signal" vom Decoder 4 an die Spannungsauswahlschal­ tung 3 ausgegeben wird, führen die jeweiligen Schalter S254A und S254B den Einschaltebe­ trieb durch, und die anderen entsprechenden Schalter S0A bis S253A, S255A, S0B bis S253B, S255B führen den Ausschaltebetrieb durch. Wenn weiter "255" als "Signal" vom De­ coder 4 an die Spannungsauswahlschaltung 3 ausgegeben wird, führen die jeweiligen Schalter S255A und S255B den Einschaltebetrieb durch, und die anderen entsprechenden Schalter S0A bis S254A, S0B bis S254B führen den Ausschaltebetrieb durch.

Daher wird durch das "Signal" gemäß den 8-Bit-Daten D7 bis D0 vom Decoder 4 ein Schalterpaar gemäß dem "Signal" der jeweiligen Schaltergruppen 3A und 3B der Span­ nungsauswahlschaltung 3 ausgewählt und führt den Einschaltebetrieb durch, und die anderen entsprechenden Schalter führen den Ausschaltebetrieb durch.

Wie ausführlich erklärt wurde wird gemäß dem D/A-Umsetzungsgerät 1 nach der ersten Ausführungsform, wenn 8-Bit-Daten D7 bis D0 an den Decoder 4 ausgegeben werden, durch das Steuersignal vom Decoder 4 von den entsprechenden Schaltern S0A bis S255A, S0B bis S255B der jeweiligen Schaltergruppen 3A und 3B der Spannungsauswahlschaltung 3 ein Schalterpaar, welches mit beiden Enden eines vorher-festgelegten Paars der R0-Wider­ stände verbunden ist, ausgewählt und führt simultan den Einschaltebetrieb durch, und die an­ deren entsprechenden Schalter führen den Ausschaltebetrieb durch. Weiter wird die Spannung bei beiden Enden des Widerstands R0 der Spannungserzeugungsschaltung 2, die mit dem Schalterpaar verbunden sind, die den Einschaltebetrieb durchführt, zum Differentialverstärker 5 geliefert, und die Durchschnittsspannung der Spannungen über beide Enden des Wider­ stands R0, der mit den Schaltern, die den Einschaltebetrieb ausführt, verbunden sind, wird als Analogsignal vom Ausgangsanschluß 6 ausgegeben.

Daher wird ein vorher-festgelegter Widerstand der Widerstände R0 vom Ab­ zweigwiderstand, der aus 256 Widerstandsteilen R0 besteht, durch die Spannungsauswahl­ schaltung 3 ausgewählt, und die Spannung über beiden Enden des ausgewählten Widerstands R0 wird zum Differentialverstärker 5 geliefert und entsprechend, wenn ein Fehler der Teil­ spannung durch eine Streuung in jeweiligen Widerständen 0 verursacht wird, die auf dem Halbleiterchip gebildet sind, kann der Fehler der individuellen Teilspannung gemittelt wer­ den, und es kann eine hochgenaue Bildung der Ausgangsspannung des Analogsignals erreicht werden.

Außerdem sind die jeweiligen Transistoren TR1 bis TR6, die den Differentialver­ stärker 5 bilden, so gebildet, um die gleiche Charakteristik bereitzustellen, und somit bildet der Durchschnittswert der beiden Teilspannungen, die zum Differentialverstärker 5 geliefert werden, die Ausgangsspannung des Analogsignals, wobei der Fehler der jeweiligen Teilspan­ nung gemittelt werden kann und eine hochgenaue Bildung der Ausgangsspannung des Ana­ logsignals erzielt werden kann.

Außerdem sind die jeweiligen Transistoren TR1 bis TR7, die den Differentialver­ stärker 5 bilden, aus MOS-Transistoren gebildet und können daher die Differentialverstärker­ schaltung realisieren, die eine hohe Genauigkeit hat, ohne durch die Herstellungsstreuung beeinflußt zu werden.

Anschließend wird ein D/A-Umsetzungsgerät gemäß einer zweiten Ausführungs­ form mit Hilfe von Fig. 5 erläutert. Fig. 5 ist eine graphische Darstellung, die eine Übersicht über einen Aufbau des D/A-Umsetzungsgeräts gemäß der zweiten Ausführungsform zeigt.

Wie in Fig. 5 gezeigt ist, werden gemäß dem D/A-Umsetzungsgerät 15 nach der zweiten Ausführungsform ähnlich wie bei dem D/A-Umsetzungsgeräts 1 gemäß der ersten Ausführungsform die jeweiligen nichtinvertierten Eingangsanschlüsse (+)5A und 5B des Differentialverstärkers 5 mit entsprechenden Spannungen beliefert, die von einer ersten Span­ nungsverschiebungsschaltung 16 und einer zweiten Spannungsverschiebungsschaltung 17 ausgegeben werden, und die Durchschnittspannung der gelieferten Teilspannungen wird als Analogsignal vom Differentialverstärker 5 ausgegeben. Die 4-Bit-Datensignale D3 bis D0 werden von außenher geliefert. Wie später beschrieben wird, unterscheidet sich das D/A-Um­ setzungsgerät 15 gemäß der zweiten Ausführungsform gegenüber dem D/A-Umsetzungsgerät 1 gemäß der ersten Ausführungsform dahingehend, daß die jeweiligen Spannungsverschie­ bungsschaltungen 16 und 17 zum Erzeugen der Teilspannungen durch entsprechende Kon­ densatoren C1 bis C4, durch entsprechende Reset-Schalter SR und durch entsprechende Schalterschaltungen S1 bis S4 gebildet sind. Weiter bezeichnen die Bezeichnungen, die die gleichen wie in Fig. 5 sind, gleiche oder entsprechende Teile.

Da die erste Spannungsverschiebungsschaltung 16 und die zweite Spannungsver­ schiebungsschaltung 17 den gleichen Schaltungsaufbau aufweisen, wird hier der Schaltungs­ aufbau der ersten Spannungsverschiebungsschaltung 16 erläutert.

Gemäß der ersten Spannungsverschiebungsschaltung 16 sind die einen Enden des ersten Kondensators C1, des zweiten Kondensators C2, des dritten Kondensators C3 und des vierten Kondensators C4 parallel geschaltet, und die anderen Enden der jeweiligen Konden­ satoren C1, C2, C3 und C4 sind mit den jeweiligen Schalterschaltungen S1, S2, S3 und S4 verbunden. Außerdem sind die einen Enden der jeweiligen Kondensatoren C1, C2, C3 und C4 mit dem niedrigen Bezugspotential VRL über den Reset-Schalter SR geschaltet und mit dem nichtinvertierten Eingangsanschluß (+)5A des Differentialverstärkers 5 verbunden. Weiter ist die Kapazität des zweiten Kondensators C2 so ausgebildet, daß diese zweimal so groß ist wie die Kapazität des ersten Kondensators C1. Weiter ist die Kapazität des dritten Kondensators C3 so ausgebildet ist, daß sie das 4-fache Kapazität wie die Kapazität des ersten Kondensators C1 hat. Weiter ist die Kapazität des vierten Kondensators C4 so ausgebildet, daß sie die 8- fache Kapazität wie die Kapazität des ersten Kondensators C1 hat.

Weiter ist der Aufbau der jeweiligen Schalterschaltungen S1, S2, S3 und S4 der gleiche und so ausgebildet, mit dem hohen Referenzpotential VRH oder dem niedrigen Refe­ renzpotential VRL, wie später erwähnt wird, durch die 4-Bit-Digialsignale D3 bis D0 verbun­ den zu werden. Außerdem wird der Reset-Schalter SR durch ein Reset-Signal beim Initialisie­ ren auf Ein/Aus angesteuert, und in dem Fall, wo Ein-angesteuert wird, wird der Reset- Schalter SR mit dem niedrigen Referenzpotential VRL verbunden, und in dem Fall der Aus- Schaltansteuerung wird der Reset-Schalter SR ausgeschaltet.

Anschließend wird die Wirkungsweise der entsprechenden Schalterschaltungen S1, S2, S3 und S4 der ersten Spannungsverschiebungsschaltung 16 und der Teilspannung, die von der ersten Spannungsverschiebungsschaltung 16 ausgegeben wird, mit Hilfe von Fig. 6 erläutert. Fig. 6 ist eine graphische Darstellung, die ein Beispiel der Wirkungsweise der je­ weiligen Schalterschaltungen S1, S2, S3 und S4 der ersten Spannungsverschiebungsschaltung 16 gemäß der zweiten Ausführungsform und die Teilspannung zeigt, die von der ersten Span­ nungsverschiebeschaltung 16 ausgegeben wird. Weiter werden beim Einschalten der Schal­ tung die jeweiligen Schalterschaltungen S1, S2, S3 und S4 mit den anderen Enden des jewei­ ligen Kondensators C1, C2, C3 und C4 mit dem niedrigen Referenzpotential VRL verbunden. Außerdem wird beim Einschalten der Schaltung der Reset-Schalter SR ausgeschaltet. Weiter ist der Betrieb der jeweiligen Schalterschaltungen S1, S2, S3 und S4 der zweiten Spannungs­ verschiebungsschaltung 17 und die Teilspannung, die von der zweiten Spannungsverschie­ bungsschaltung 17 ausgegeben wird, der gleiche wie der bei der ersten Spannungsverschie­ bungsschaltung 16.

Wie in Fig. 6 gezeigt ist, wird zunächst als Initialisierungssignal, bevor 4-Bit-Da­ ten D3 bis D0 geliefert werden, der Reset-Schalter SR auf "Ein" gesteuert, die jeweiligen Kondensatoren C1, C2, C3 und C4 mit dem niedrigen Referenzpotential VRL verbunden, und die Restladung, die auf die jeweiligen Kondensatoren C1, C2, C3 und C4 geladen ist, entla­ den. Bei dieser Gelegenheit ist die Teilspannung, die von der ersten Spannungsverschie­ bungsschaltung 16 geliefert wird, das niedrigere Referenzpotential VRL.

Anschließend entsprechen die jeweiligen Schalterschaltungen S1, S2, S3 und S4 wiederum einer Ordnung von unteren Bits zu oberen Bits der gelieferten 4-Bit-Daten D3 bis D0. Wenn weiter die Werte der jeweiligen Bits D3, D2, D1 und D0 "1" sind, wird die Schal­ terschaltung entsprechend dem Bit "1" mit den hohen Referenzpotential VRH verbunden. Wenn die Werte der jeweiligen Bits D3, D2, D1 und D0 "0" sind, wird eine Schalterschaltung entsprechend dem Bit "0" mit dem niedrigen Referenzpotential VRL verbunden.

Wenn beispielsweise die 4-Bit-Daten "0000" sind, d. h., in dem Fall von Dezimal "0", werden die jeweiligen Schalterschaltungen S1, S2, S3 und S4 mit dem niedrigen Refe­ renzpotential VRL verbunden. Wenn weiter 4-Bit-Daten "0001" sind, d. h., in dem Fall von Dezimal "1 ", wird die Schalterschaltung S1 mit dem hohen Referenzpotential VRH verbun­ den und die weiteren Schaltungen S2, S3 und S4 werden mit dem niedrigen Referenzpotential VRL verbunden. Wenn weiter 4-Bit-Daten "0010" sind, d. h., im Fall von Dezimal "2", wird die Schalterschaltung S2 mit dem hohen Referenzpotential VRH verbunden, und die weiteren Schalterschaltungen S1, S3 und S4 werden mit dem niedrigen Referenzpotential VRL ver­ bunden. Wenn weiter 4-Bit-Daten "0011" sind, d. h., im Fall von dem Dezimal "3" sind, wer­ den die jeweiligen Schaltungen S1 und S2 mit dem hohen Referenzpotential VRH verbunden, und die anderen Schalterschaltungen S3 und S4 werden mit den niedrigen Referenzpotential VRL verbunden. Wenn außerdem 4-Bit-Daten "0100" sind, d. h., im Fall von Dezimal "4", wird die Schalterschaltung S3 mit dem hohen Referenzpotential VRH verbunden und die an­ deren Schalterschaltungen S1, S2 und S4 werden mit dem niedrigen Referenzpotential VRL verbunden. Wenn weiter 4-Bit-Daten "0101" sind, d. h., im Fall von Dezimal "5", werden die jeweiligen Schalterschaltungen S1 und S3 mit dem hohen Referenzpotential verbunden und die anderen Schalterschaltungen S2 und S4 werden dem niedrigen Referenzpotential VRL verbunden. Wenn weiter 4-Bit-Daten "0110" sind, d. h., im Fall von Dezimal "6", werden die jeweiligen Schalterschaltungen S2 und S3 mit dem hohen Referenzpotential VRH verbunden und die anderen Schalterschaltungen S1 und S4 werden mit dem niedrigen Referenzpotential VRL verbunden. Wenn weiter 4-Bit-Daten "0111" sind, d. h., im Fall von Dezimal "7", wer­ den die jeweiligen Schalterschaltungen S1, S2 und S3 mit dem hohen Referenzpotential VRH verbunden, und die andere Schalterschaltung S4 wird mit dem niedrigen Referenzpotential VRL verbunden. Wenn 4-Bit-Daten "1000" sind, d. h., im Fall von Dezimal "8", wird die Schalterschaltung S4 mit dem hohen Referenzpotential VRH verbunden, und die anderen Schalterschaltungen S1, S2 und S3 werden mit dem niedrigen Referenzpotential VRL ver­ bunden. Wenn weiter 4-Bit-Daten "1001" sind, d. h., im Fall von Dezimal "9", werden die jeweiligen Schalterschaltungen S1 und S4 mit dem hohen Referenzpotential VRH verbunden, und die anderen Schalterschaltungen S2 und S3 werden mit dem niedrigen Referenzpotential VRL verbunden. Wenn weiter 4-Bit-Daten "1010" sind, d. h., im Fall von Dezimal "10", wer­ den die jeweiligen Schalterschaltungen S2 und S4 mit dem hohen Referenzpotential VRH verbunden, und die anderen Schalterschaltungen S1 und S3 werden mit dem niedrigen Refe­ renzpotential VRL verbunden. Wenn weiter 4-Bit-Daten "1011" sind, d. h., im Fall von dezi­ mal "11", werden die jeweiligen Schalterschaltungen S1, S2 und S4 mit dem hohen Referenz­ potential VRH verbunden, und die andere Schalterschaltung S3 wird mit dem niedrigen Refe­ renzpotential VRL verbunden. Wenn weiter 4-Bit-Daten "1100" sind, d. h., im Fall von Dezi­ mal "12", werden die jeweiligen Schalterschaltungen S3 und S4 mit dem hohen Referenzpo­ tential VRH verbunden, und die anderen Schalterschaltungen S1 und S2 werden mit dem niedrigen Referenzpotential VRL verbunden. Wenn weiter 4-Bit-Daten "1101" sind, d. h., im Fall von Dezimal "13", werden die jeweiligen Schalterschaltungen S1, S3 und S4 mit dem hohen Referenzpotential VRH verbunden, und die andere Schalterschaltung S2 wird mit dem niedrigen Referenzpotential VRL verbunden. Wenn weiter 4-Bit-Daten "1110" sind, d. h., im Fall von Dezimal "14", werden die jeweiligen Schalterschaltungen S2, S3 und S4 mit dem hohen Referenzpotential VRH verbunden, und die andere Schalterschaltung S1 wird mit dem niedrigen Referenzpotential VRL verbunden. Wenn weiter 4-Bit-Daten "1111" sind, d. h., im Fall Dezimal "15", werden die jeweiligen Schalterschaltungen S1, S2, S3 und S4 mit dem hohen Referenzpotential VRH verbunden.

Die jeweiligen Schalterschaltungen S1, S2, S3 und S4 werden nacheinander mit dem niedrigen Referenzpotential VRL verbunden. Dadurch wird die gesamte elektrische La­ dung, die auf die Kondensatoren C1, C2, C3 und C4 geladen wurde, bei gleichem Potential auf die jeweiligen Kondensatoren C1, C2, C3 und C4 neu verteilt. Weiter wird das gleiche Potential der Kondensatoren C1, C2, C3 und C4 nach Neuverteilung an den nichtinvertierten Eingangsanschluß 5A ausgegeben.

Wenn beispielsweise die 4-Bit-Daten "0000" sind, d. h., im Fall von Dezimal "0", wird der nichtinvertierte Eingangsanschluß 5A des Differentialverstärkers 5 mit der Teilspan­ nung der Spannung V = niedriges Referenzpotential VRL beliefert. Wenn weiter 4-Bit-Daten "0001" sind, d. h., im Fall von Dezimal "1", wird der nichtinvertierte Eingangsanschluß 5A des Differentialverstärkers 5 mit der Teilspannung der Spannung V = niedriges Referenzpo­ tential VRL + (hohes Referenzpotential VRH - niedriges Referenzpotential VRL) /15 × 1 beliefert. Wenn weiter 4-Bit-Daten "0010" sind, d. h., im Fall von Dezimal "2", wird der nichtinvertierte Eingangsanschluß 5A des Differentialverstärkers 5 mit der Teilspannung der Spannung V = niedriges Referenzpotential VRL + (hohes Referenzpotential VRH - niedriges Referenzpotential VRL)/15 × 2 beliefert. Wenn weiter 4-Bit-Daten "0011" sind, d. h., im Fall von Dezimal "3", wird der nichtinvertierte Eingangsanschluß 5A des Differentialverstärkers 5 mit der Teilspannung der Spannung V = niedriges Referenzpotential VRL + (hohes Referenz­ potential VRH - niedriges Referenzpotential VRL)/15 × 3 ausgegeben. Wenn weiter 4-Bit- Daten "0100" sind, d. h., im Fall von Dezimal "4", wird der nichtinvertierte Eingangsanschluß 5A des Differentialverstärkers 5 mit der Teilspannung der Spannung V = niedriges Referenz­ potential VRL + (hohes Referenzpotential VRH - niedriges Referenzpotential VRL)/15 × 4 beliefert. Wenn weiter 4-Bit-Daten "0101" sind, d. h., im Fall von Dezimal "5", wird der nichtinvertierte Eingangsanschluß 5A des Differentialsverstärkers 5 mit der Teilspannung der Spannung V = niedriges Referenzpotential VRL + (hohes Referenzpotential VRH - niedriges Referenzpotential VRL)/15 × 5 beliefert. Wenn weiter 4-Bit-Daten "0110" sind, d. h., im Fall von Dezimal "6", wird der nichtinvertierte Eingangsanschluß 5A des Differentialverstär­ kers 5 mit der Teilspannung der Spannung V = niedriges Referenzpotential VRL + (hohes Referenzpotential VRH - niedriges Referenzpotential VRL)/15 × 7 beliefert. Wenn weiter 4- Bit-Daten "1000" sind, d. h., im Fall von Dezimal "8", wird der nichtinvertierte Eingangsan­ schluß 5A des Differentialverstärkers 5 mit der Teilspannung der Spannung V = niedriges Referenzpotential VRL + (hohes Referenzpotential VRH - niedriges Referenzpotential VRL) 15 × 8 beliefert. Wenn weiter 4-Bit-Daten "1001" sind, d. h., im Fall von Dezimal "9" wird der nichtinvertierte Eingangsanschluß 5A des Differentialverstärkers 5 mit der Teilspannung der Spannung V = niedriges Referenzpotential VRL + (hohes Referenzpotential VRH - nied­ riges Referenzpotential VRL)/15 × 9 beliefert. Wenn 4-Bit-Daten "1010" sind, d. h. im Fall von Dezimal "10", wird der nichtinvertierte Eingangsanschluß 5A des Differentialverstärkers 5 mit der Teilspannung der Spannung V = niedriges Referenzpotential VRL + (hohes Refe­ renzpotential VRH - niedriges Referenzpotential VRL)/15 × 10 beliefert. Wenn weiter 4- Bit-Daten "1011" sind, d. h., im Fall von Dezimal "11", wird der nichtinvertierte Eingangsan­ schluß 5A des Differentialverstärkers 5 mit der Teilspannung der Spannung V = niedriges Referenzpotential VRL + (hohes Referenzpotential VRH - niedriges Referenzpotential VRL) 15 × 11 beliefert. Wenn weiter 4-Bit-Daten "1100" sind, d. h., im Fall von Dezimal "12", wird der nichtinvertierte Eingangsanschluß 5A des Differentialverstärkers S mit der Teilspan­ nung der Spannung V = niedriges Referenzpotential VRL + (hohes Referenzpotential VRH- niedriges Referenzpotential VRL)/15 × 12 beliefert. Wenn weiter 4-Bit-Daten "1101" sind, d. h., im Fall von Dezimal "13", wird der nichtinvertierte Eingangsanschluß 5A des Differenti­ alverstärkers 5 mit der Teilspannung der Spannung V (niedriges Referenzpotential VRL + (hohes Referenzpotential VRH - niedriges Referenzpotential VRL)/15 × 13 beliefet. Wenn weiter 4-Bit-Daten "1110" sind, d. h., im Fall von Dezimal "14", wird der nichtinvertierte Ein­ gangsanschluß 5A des Differentialverstärkers mit der Teilspannung der Spannung V = nied­ riges Referenzpotential VRL + (hohes Referenzpotential VRH - niedriges Referenzpotential VRL)/15 × 14 beliefert. Wenn weiter 4-Bit-Daten "1111" sind, d. h., im Fall von Dezimal "15", wird der nichtinvertierte Eingangsanschluß 5A des Differentialverstärkers 5 mit der Teilspannung der Spannung V = hohes Referenzpotential VRH beliefert.

Außerdem wird der Reset-Schalter SR und die entsprechenden Schalterschaltun­ gen 51, 52, 53 und 54 der zweiten Spannungsverschiebungsschaltung 17 ähnlich wie der Re­ set-Schalter SR und wie die jeweiligen Schalterschaltungen S1, S2, S3 und S4 der ersten Spannungsverschiebungsschaltung 16 betrieben. Dadurch werden Teilspannungen mit einem niedriges Referenzpotential VRL bis zum hohen Referenzpotential VRH von der zweiten Spannungsverschiebungsschaltung 17 zum nichtinvertierten Eingangsanschluß 5B des Diffe­ rentialverstärkers 5 gemäß den gelieferten 4-Bit-Daten D3 bis D0 ausgegeben (siehe Fig. 6).

Weiter wird die Durchschnittsspannung der Teilspannungen der entsprechenden Spannungsverschiebeschaltungen 16 und 17, die zu den jeweiligen nichtinvertierten Ein­ gangsanschlüssen 5A und 5B geliefert wird, über einen Ausgangsanschluß 18 als Analogsi­ gnal ähnlich wie bei der ersten Ausführungsform vom Differentialverstärker 5 ausgegeben.

Hier bilden die erste Spannungsverschiebeschaltung 16 und die zweite Span­ nungsverschiebeschaltung 17 eine Teilspannungs-Erzeugungseinheit. Außerdem arbeiten die jeweiligen Schalterschaltungen 51 bis 54 als Teilspannungs-Auswahleinheit. Weiter arbeitet der Differentialverstärker 5 als Spannungsausgabeeinheit und Differentialverstärkerschaltung. Außerdem bilden die jeweiligen N-Kanal-MOS-Transistoren TR3 und TR5 und die jeweili­ gen N-Kanal-MOS-Transistoren TR4 und TR6 jeweils Differentialverstärkerpaare. Weiter bilden die jeweiligen N-Kanal-MOS-Transistoren TR3 und TR5 und die jeweiligen N-Kanal- MOS-Transistoren TR4 und TR6 entsprechend Differentialpaare.

Wie oben ausführlich erklärt wurde, werden im Fall des D/A-Umsetzungsgeräts 15 gemäß der zweiten Ausführungsform entsprechend den jeweiligen Schalterschaltungen S1, S2, S3 und S4 beim Starten der Schaltung die anderen Enden der jeweiligen Kondensatoren C1, C2, C3 und C4, bei denen die einen Enden parallel geschaltet sind, mit dem niedrigen Referenzpotential VRL verbunden. Weiter wird beim Starten der Schaltung der Reset-Schal­ ter SR so angesteuert, daß er ausgeschaltet ist. Weiter wird beim Initialisierungsbetrieb der Reset-Schalter SR so angesteuert, daß er einschaltet, und die entsprechenden Kondensatoren C1, C2, C3 und C4 werden auf das niedrige Referenzpotential VRL entladen. Danach wird/werden gemäß den jeweiligen Schalterschaltungen S1 bis S4, wenn die jeweiligen ent­ sprechenden 4-Bit-Daten 1 sind, der jeweilige Schalter mit dem hohen Referenzpotential VRH verbunden, um dadurch die Kondensatoren zu laden. Danach werden die jeweiligen Schalterschaltungen S1 bis S4 mit dem niedrigen Referenzpotential VRL verbunden, und die gesamte elektrische Ladung der jeweiligen Kondensatoren C1 bis C4 wird auf die entspre­ chenden Kondensatoren C1 bis C4 als gleiches Potential neu verteilt. Danach wird das gleiche Potential der jeweiligen Spannungsverschiebeschaltungen 16 und 17 zum entsprechenden nichtinvertierten Eingangsanschluß 5A bzw. 5B des Differentialverstärkers 5 geliefert, und die Durchschnittspannung der jeweiligen Spannungsverschiebeschaltungen 16 und 17 wird vom Ausgangsanschluß 18 als Analogsignal ausgegeben.

Nachdem die gesamte elektrische Ladung der jeweiligen Kondensatoren C1 bis C4 der jeweiligen Spannungsverschiebeschaltungen 16 und 17 auf die Kondensatoren C1 bis C4 als gleiches Potential neu verteilt wurde, wird daher das gleiche Potential der jeweiligen Spannungsverschiebeschaltungen 16 und 17 zu den jeweiligen nichtinvertierten Eingangsan­ schlüssen 5A und 5B des Differentialverstärkers 5 geliefert, und, sogar wenn ein Fehler der Teilspannung durch die Streuung der jeweiligen Kondensatoren C1 bis C4 verursacht wird, die im Halbleiterchip gebildet sind, kann der Fehler der einzelnen Teilspannung gemittelt werden, und es kann eine hochgenaue Bildung der Ausgangsspannung des Analogsignals er­ reicht werden.

Weiter sind die jeweiligen Transistoren TR1 bis TR6, die den Differentialverstär­ ker 5 bilden, so gebildet, daß sie die gleiche Charakteristik bereitstellen, und somit wird der Durchschnittswert von zwei der Teilspannungen, die zum Differentialverstärker 5 geliefert werden, zur Ausgangsspannung des Analogsignals, wobei der Fehler der entsprechenden Teilspannung gemittelt werden kann und eine hochgenaue Bildung der Ausgangsspannung des Analogsignals erreicht werden kann.

Außerdem sind die jeweiligen Transistoren TR1 bis TR7, die den Differentialver­ stärker 5 bilden, durch MOS-Transistoren gebildet und können durch die Differentialverstär­ kerschaltung realisiert werden, die eine hohe Genauigkeit besitzt, ohne durch die Herstel­ lungsstreuung beeinflußt zu werden.

Weiter ist die vorliegende Erfindung nicht auf die oben beschriebenen Ausfüh­ rungsformen beschränkt, sondern sie kann durch Variationen in einem Bereich, der vom Kern der vorliegenden Erfindung nicht abweicht, verbessert oder modifiziert werden. Beispiels­ weise kann die vorliegende Erfindung wie folgt sein.

• a) Obwohl gemäß der ersten Ausführungsform die Spannung über beiden Enden des entsprechenden Widerstands R0 durch die Spannungsauswahlschaltung 3 ausgewählt wird, kann ein Aufbau ausgebildet sein, bei dem, wie in Fig. 7 gezeigt ist, die Spannung über beide Enden von zwei Teilen von Widerständen R0, die seriell geschaltet sind, oder, wie in Fig. 8 gezeigt ist, die Spannung über beiden Enden von drei Teilen von Widerständen R0, die in Reihe geschaltet sind, ausgewählt wird und zu den jeweiligen nichtinvertierten Eingangs­ anschlüssen 5A und 5B des Differentialverstärkers 5 geliefert wird. Weiter kann ein Aufbau so ausgebildet sein, bei dem die Spannung über beiden Enden von vier Teilen oder mehr der Widerstände, die in Reihe geschaltet sind, ausgewählt wird und zu den jeweiligen nichtinver­ tierten Eingangsanschlüssen 5A und 5B des Differentialverstärkers 5 geliefert wird. Fig. 7 zeigt eine Schalterbetriebstabelle 21, die ein anderes Betriebsbeispiel der entsprechenden Schalter S0A bis S255A und S0B bis S255B der Spannungsauswahlschaltung 3 des D/A-Um­ setzungsgeräts gemäß der ersten Ausführungsform durch das Steuersignal vom Decoder 4 zeigt. Fig. 8 zeigt eine Schalterbetriebstabelle 22, die ein anderes Beispiel des Betriebs der jeweiligen Schalter S0A bis S255A und S0B und S255B der Spannungsauswahlschaltung 3 des D/A-Umsetzungsgeräts 1 gemäß der ersten Ausführungsform durch das Steuersignal vom Decoder 4 zeigt. Dadurch kann, sogar wenn ein Fehler der Teilspannung durch die Streuung in den jeweiligen Widerständen R0, die auf dem Halbleiterchip gebildet sind, verursacht wird, ein Fehler der individuellen Teilspannung gemittelt werden, und es kann eine hochgenaue Bildung der Ausgangsspannung des Analogsignals erreicht werden.
• b) Obwohl gemäß der ersten Ausführungsform die Spannungserzeugungsschal­ tung 2 durch ein einzelnes Teil eines Abzweigwiderstands gebildet ist, kann diese einen Auf­ bau haben, bei dem zwei Teile von Abzweigwiderständen gebildet sind oder jede der entspre­ chenden Schaltergruppen 3A und 3B mit einem von entsprechenden Abzweigwiderständen verbunden ist. Dadurch kann der Einfluß der Relativgenauigkeit unter den jeweiligen Wider­ ständen R0 reduziert werden.
• c) Obwohl gemäß der ersten Ausführungsform die Teilspannungen bei zwei Orten der Spannungserzeugungsschaltung 2 durch den Differentialverstärker 5 gemittelt und ausge­ geben werden, kann eine gewünschte vorher festgelegte Spannung durch proportionales Ver­ teilen von Teilspannungen an drei Orten oder mehr durch proportionales Verteilen der Einheit ausgegeben werden. Wenn es weiter einen Aufbau gibt, bei dem die Proportionalverteilungs­ einheit mit einer Differentialverstärkerschaltung versehen ist, zu der Teilspannungen bei drei Orten oder mehr geliefert werden und die vorher festgelegte Spannung zurückgeführt wird, wird eine Ausgangsspannung eines Analogsignals, welche proportional mit vorher-festgeleg­ ten Verhältnissen verteilt ist, erzeugt. Daher kann der Fehler durch die entsprechende Teil­ spannung, die durch Streuung des entsprechenden Elements erzeugt wird, welches auf dem Halbleiterchip gebildet ist, proportional durch vorher festgelegte Verhältnisse verteilt sein, und es kann daher eine hochgenaue Bildung der Ausgangsspannung des Analogsignals er­ reicht werden.

Wenn weiter die Differentialverstärkerschaltung so aufgebaut ist, daß sie mehrere Differentialverstärkerpaare umfaßt und mit einem Aufbau aufgebaut ist, bei dem die Diffe­ rentialverstärkerpaare mit einer vorher-festgelegten Wichtung versehen sind, um Teilspan­ nungen bei drei Orten oder mehr proportional zu verteilen, werden die Differentialverstärker­ paare mit der vorher-festgelegten Wichtung bereitgestellt und proportional mit Teilspannun­ gen auf drei Orte oder mehr verteilt. Dadurch können die Teilspannungen proportional durch Bereitstellen der vorher-festgelegten Wichtung verteilt werden. Daher kann der Fehler der entsprechenden Teilspannung proportional durch Bereitstellung der vorher-festgelegten Wichtung verteilt werden, es wird eine hochgenaue Bildung der Ausgangsspannung des Analogsignals erreicht und es kann die gewünschte Ausgangsspannung bereitgestellt werden.

Wenn weiter ein Aufbau vorgesehen wird, bei dem Teilspannungen bei drei Orten oder mehr durch Wählen einer vorher-festgelegten Wichtung im wesentlichen mit dem glei­ chen Verhältnis gemittelt werden, wird ein Durchschnittswert der Teilspannungen bei drei Orten oder mehr zur Ausgangsspannung des Analogsignals, und somit kann der Fehler der entsprechenden Teilspannung gemittelt werden, und es kann daher eine hochgenaue Bildung der Ausgangsspannung des Analogsignals erreicht werden.

Das heißt, daß eine Spannung mit einem Durchschnittswert von mehreren Teil­ spannungen als Ausgangsspannung eines Analogsignals gemäß gelieferten Digitalsignalen erzeugt wird, und daher ein Fehler der individuellen Teilspannung, der durch Streuung in den jeweiligen Elementen, die auf dem Halbleiterchip gebildet sind, verursacht wird, gemittelt werden kann und dadurch eine hochgenaue Bildung der Ausgangsspannung des Analogsi­ gnals erreicht werden kann. Weiter ist die Spannungsausgabeeinheit durch mehrere Differen­ tialverstärkerpaare gebildet, die mit mehreren Teilspannungen und der vorher-festgelegten Spannung beliefert werden, und können daher leicht als Ausgangsschaltung ausgebildet sein, um eine vorher festgelegte Teilspannung zu mitteln und diese auszugeben.

• a) Obwohl gemäß der zweiten Ausführungsform das gleiche Potential der ent­ sprechenden Kondensatoren C1 bis C4 von zwei Teilen der entsprechenden Spannungsver­ schiebeschaltungen 16 und 17 durch den Differentialverstärker 5 gemittelt und ausgegeben wird, kann die gewünschte vorher festgelegte Spannung durch Bildung von drei Teilen oder mehr von Spannungsverschiebeschaltungen ausgegeben werden und das gleiche Potential der entsprechenden Kondensatoren durch die proportional Aufteilungseinheit proportional verteilt werden. Wenn weiter ein Aufbau gewählt wird, bei dem die Proportionalverteilungseinheit mit einer Differentialverstärkerschaltung versehen ist, die mit drei Orten oder mehr von Teil­ spannungen beliefert wird und die vorher festgelegte Spannung zurückgeführt wird, wird eine Ausgangsspannung eines Analogsignals, welches proportional mit einem vorher-festgelegten Verhältnis verteilt wird, erzeugt. Daher kann ein Fehler der entsprechenden Teilspannung, welcher durch Streuung in entsprechenden Elementen, die auf dem Halbleiterchip gebildet sind, verursacht wird, proportional mit einem vorher-festgelegten Verhältnis gestreut sein, und es kann daher eine hochgenaue Bildung der Ausgangsspannung des Analogsignals er­ reicht werden.

Wenn weiter ein Aufbau gewählt wird, bei dem die Differentialverstärkerschaltung so ausgebildet ist, um mehrere Differentialverstärkerpaare bereitzustellen, und die Differenti­ alverstärkerpaare mit einer vorher-festgelegten Wichtung versehen sind, um drei Orte oder mehr von Teilspannungen proportional zu verteilen, werden die Differentialverstärkerpaare mit der vorher-festgelegten Wichtung versehen, und es werden drei Orte oder mehr von Teil­ spannungen proportional verteilt. Dadurch kann die vorher festgelegte Wichtung vorgesehen und verteilt sein. Das heißt, daß ein Fehler der entsprechenden Teilspannung mit einer vorher festgelegten Wichtung vorgesehen sein kann und verteilt sein kann, wodurch eine hochgenaue Bildung der Ausgangsspannung des Analogsignals erreicht werden kann und eine gewünschte Ausgangsspannung bereitgestellt werden kann.

Wenn weiter der Aufbau so ausgebildet ist, bei dem die vorher festgelegte Wich­ tung im wesentlichen mit dem gleichen Verhältnis durchgeführt wird und drei Orte oder mehr von Teilspannungen gemittelt werden, wird ein Durchschnittswert von drei Orten oder mehr von Teilspannungen zur Ausgangsspannung des Analogsignals, und daher kann ein Fehler der entsprechenden Teilspannung gemittelt werden, und es kann eine hochgenaue Bildung der Ausgangsspannung des Analogsignals erreicht werden.

Das heißt, daß die Spannung des Durchschnittswerts von mehreren Teilspannun­ gen als Ausgangsspannung des Analogsignals gemäß dem gelieferten Digitalsignal erzeugt wird, und gemäß damit kann ein Fehler in der individuellen Teilspannung, die durch Streuung in entsprechenden Elementen, die auf dem Halbleiterchip gebildet sind, erzeugt wird, gemit­ telt werden, und es kann eine hochgenaue Bildung des Ausgangssignals des Analogsignals erreicht werden. Außerdem ist die Spannungsausgabeeinheit durch mehrere Differentialpaare gebildet, die mit mehreren Teilspannungen und der vorher festgelegte Spannung beliefert werden, und folglich kann eine Ausgangsschaltung einfach aufgebaut werden, um die mehre­ ren Teilspannungen zu mitteln und diese auszugeben.

• a) Obwohl gemäß der ersten und zweiten Ausführungsform die Kennlinien der jeweiligen MOS-Transistoren TR1 bis TR6, die den Differentialverstärker 5 bilden, im we­ sentlichen gleich ausgebildet sind, wird die gleiche Wichtung gleichmäßig vorgesehen, wobei die Kennlinien der jeweiligen Transistoren TR1 bis TR6 so ausgebildet sind, daß sie vonein­ ander sich unterscheiden, und die vorher festgelegte Wichtung kann für die jeweiligen Transi­ storen vorgesehen sein. Dadurch kann die Spannung des Analogsignals, welches vom Diffe­ rentialverstärker 5 ausgegeben wird, auf eine Spannung gewählt werden mit einem ge­ wünschten Verhältnis von Teilspannungen, die zu den jeweiligen nichtinvertierten Eingangs­ anschlüssen 5A und 5B geliefert werden.

Durch Aufbauen der Differentialverstärkerpaare oder Differentialpaare durch MOS-Transistoren können die Differentialverstärkerpaare oder Differentialpaare realisiert werden, die eine hohe Genauigkeit besitzen, ohne durch Herstellungsstreuung beeinflußt zu werden.

• a) Obwohl gemäß der zweiten Ausführungsform das gleiche hohe Differenzpo­ tential VRH zu den jeweiligen Spannungsverschiebeschaltungen 16 und 17 geliefert wird, können die hohen Referenzpotentiale VRHA und VRHB, die unterschiedliche Potentiale ha­ ben, zu den Spannungsverschiebeschaltungen 16 und 17 geliefert werden. Dadurch kann die Spannung des Analogsignals, das vom Differenzverstärker 5 ausgegeben wird, auf die ge­ wünschte Spannung eingestellt werden.
• b) Obwohl gemäß der ersten und zweiten Ausführungsform der Differentialver­ stärker 5 durch MOS-Transistoren ausgebildet ist, kann der Verstärker 5 durch Bipolar-Tran­ sistoren ausgebildet sein.

Gemäß der vorliegenden Erfindung kann durch Erzeugen des Ausgangssignals des Analogsignals durch Mittelwertbildung der mehreren Teilspannung, die gemäß den Digitalsi­ gnalen des D/A-Umsetzungsgeräts ausgewählt sind, der Fehler der entsprechenden Teilspan­ nung, der durch die Streuung in den jeweiligen Elementen, die auf dem Halbleiterchip gebil­ det sind, verursacht wird, gemittelt werden, und es kann daher ein D/A-Umsetzungsgerät be­ reitgestellt werden, welches in der Lage ist, eine hochgenaue Bildung der Ausgangsspannung des Analogsignals zu erreichen.

Die obige Beschreibung der bevorzugten Ausführungsform der Erfindung wurde für Darstellungszwecke und Beschreibungszwecke vorgenommen. Es ist nicht beabsichtigt, die Erfindung auf die genaue offenbarte Form zu entkräften oder zu beschränken, wobei Mo­ difikationen und Variationen im Lichte der obigen Lehre möglich sind oder aus der Ausübung der Erfindung erworben werden können. Die Ausführungsform, die dazu ausgewählt und be­ schrieben wurde, die Prinzipien der Erfindung und ihre praktische Anwendung zu erläutern, um den Fachmann in die Lage zu versetzen, die Erfindung bei verschiedenen Ausführungs­ formen und bei verschiedenen Modifikationen zu nutzen, sind für den besonderen in Betracht gezogenen Gebrauch geeignet. Es ist beabsichtigt, daß der Rahmen der Erfindung durch die beigefügten Patentansprüche und ihre Äquivalente festgelegt ist.

Claims (12)

1. D/A-Umsetzungsgerät, welches umfaßt:
eine Teilspannungs-Erzeugungseinheit (2; 16, 17), um Teilspannungen durch Un­ terteilen einer Spannung einer Referenzspannungsquelle (VR) zu erzeugen;
eine Auswahlsignal-Ausgabeeinheit (4), um ein Auswahlsignal durch Decodieren von gelieferten Digitalsignalen auszugeben;
eine Teilspannungs-Auswahleinheit (3), um mehrere der Teilspannungen aus den Teilspannungen auf Basis des Auswahlsignals auszuwählen und auszugeben; und
eine Spannungsausgabeeinheit (5), um eine vorher festgelegte Spannung auf Basis der mehreren Teilspannungen, die von der Teilspannungs-Auswahleinheit ausgegeben wer­ den, auszugeben.

2. D/A-Umsetzungsgerät nach Anspruch 1, wobei die Teilspannungs-Erzeugungseinheit (2) die Teilspannungen durch Wider­ standselemente (R0) erzeugt.

3. D/A-Umsetzungsgerät nach Anspruch 2, wobei die Widerstandselemente einen Abzweigwiderstand, der durch mehrere Widerstände gebildet ist, umfassen.

4. D/A-Umsetzungsgerät nach Anspruch 1, wobei die Teilspannungs-Erzeugungseinheit (16, 17) die Teilspannungen durch Kondensatoren (C1, C2, C3, C4) erzeugt.

5. D/A-Umsetzungsgerät nach Anspruch 1, wobei die Spannungsausgabeeinheit (5) eine Verteilungseinheit umfaßt, um die mehreren Teilspannungen zu verteilen und um die vorher festgelegte Spannung zu erzeugen.

6. D/A-Umsetzungsgerät nach Anspruch 5, wobei die Verteilungseinheit eine Differentialverstärkerschaltung umfaßt, die mit den mehreren Teilspannungen beliefert und die vorher festgelegte Spannung zurück zur Dif­ ferentialverstärkerschaltung geführt wird.

7. D/A-Umsetzungsgerät nach Anspruch 6, wobei die Differentialverstärkerschaltung mehrere Differentialverstärkerpaare um­ faßt und die Differentialverstärkerpaare mit einer vorher-festgelegten Wichtung versehen sind, um die mehreren Teilspannungen zu verteilen.

8. D/A-Umsetzungsgerät nach Anspruch 7, wobei durch die vorher festgelegte Wichtung die mehreren Teilspannungen mit im wesentlichen dem gleichen Verhältnis gemittelt werden.

9. D/A-Umsetzungsgerät, welches umfaßt:
eine Teilspannungs-Erzeugungseinheit (16, 17), um mehrere Teilspannungen auf Basis von gelieferten Digitalsignalen (D3-D0) zu erzeugen; und
eine Spannungsausgabeeinheit (5), die mit den mehreren Teilspannungen beliefert wird, um einen Durchschnittswert der mehreren Teilspannungen auszugeben.

10. D/A-Umsetzungsgerät nach Anspruch 9, wobei die Spannungsausgabeeinheit mehrere Differentialpaare umfaßt, die mit den mehreren Teilspannungen und mit der vorher-festgelegten Spannung beliefert werden.

11. D/A-Umsetzungsgerät nach Anspruch 7, wobei die Differentialverstärkerpaare oder die Differentialpaare durch MOS-Tran­ sistoren gebildet sind.

12. D/A-Umsetzungsgerät nach Anspruch 7, wobei die Differentialverstärkerpaare oder die Differentialpaare durch Bipolar- Transistoren gebildet sind.