DE60114534T2

DE60114534T2 - Kondensatorarray-d/a-wandler mit einem temperaturmessgerät-decoder sowie kondensatorray

Info

Publication number: DE60114534T2
Application number: DE60114534T
Authority: DE
Inventors: Ltd. Chikashi c/o NEC Micro Systems Kamimashiki-gun Yoshinaga
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2000-09-26
Filing date: 2001-09-25
Publication date: 2006-08-10
Anticipated expiration: 2021-09-26
Also published as: EP1191698B1; EP1191698A3; DE60114534D1; KR100509899B1; US20020036580A1; KR20020024797A; JP2002100991A; EP1191698A2; US6496131B2

Description

Hintergrund der Erfindung
Diese Erfindung betrifft einen Kondensatorarray-D/A-Wandler, welcher ein Kondensatorarray und insbesondere ein Kondensatorarray zur Verwendung in dem Kondensatorarray-D/A-Wandler aufweist.
Ein bestehender D/A-Wandler (Digital/Analog-Wandler) wird in unterschiedlichen Arten von Elektronikschaltkreisen verwendet, um ein digitales Signal in ein entsprechendes analoges Signal umzuwandeln. Durch eine Leistungsverbesserung der Elektronik schaltkreise ist es erforderlich, dass der D/A-Wandler eine hohe Genauigkeit aufweist.
Beispielsweise offenbaren die US-Patente 5,949,362 und 6,236,346 Verfahren zum Erhöhen der Genauigkeit des D/A-Wandlers, d.h. Verfahren zur Verbesserung der Linearität einer Umwandlungskennlinie im Anschluss an eine Umwandlung von einem digitalen Code in eine analoge Spannung.
Mit Bezug auf 1 erfolgt eine Beschreibung einer aktuellen Zellenanordnung eines im US-Patent Nr. 5,949,362 offenbarten D/A-Wandlers als ein erstes herkömmliches Verfahren zum Ver bessern der Linearität. Eine Stromzellenmatrix 25 weist ein erstes Array 31 bestehend aus einer Vielzahl von Stromquellenzellen 32 auf, die rechts von einer gestrichelten Linie 33 angeordnet sind. Die Zellen des ersten Arrays 31 erstrecken sich in eine erste und zweite senkrecht zueinander liegende Richtung. Die Stromzellenmatrix 25 weist eine zweidimensionale symmetrische Steuervorrichtung 35 für das Betreiben vorbestimmter Stromquellenzellen des ersten Arrays 31 basierend auf mindestens einem Abschnitt digitaler Eingabewörter und in einer Symmetriefolge in sowohl die erste als auch die zweite Richtung im Hinblick auf eine Durchschnittsposition des ersten Arrays auf. Die Durchschnittsposition definiert einen Flächenschwerpunkt für das erste Array, wie es durch einen imaginären Punkt 39 dargestellt ist. Da eine zunehmende Anzahl von Stromquellen geschaltet wird, werden die mit 1–31 bezeichneten Stromquellenzellen nacheinander angetrieben. Dementsprechend ist der in 1 gezeigte D/A-Wandler weniger anfällig für Abweichungen der Schwellenspannung und des Stromfaktors, was ansonsten durch Prozessgefälle verursacht werden könnte.
Das erste Array 31 weist weiter eine Vielzahl von zweiten Stromquellenzellen oder LSB-Zellen 32a auf, die mit D0 bis D4 in 1 bezeichnet werden. Die zweidimensionale, symmetrische Steuervorrichtung 35 weist weiter eine LSB-Zellen-Steuervorrichtung zum Betreiben der LSB-Stromquellenzellen 32a basierend auf vorbestimmten niedrigstwertigen Bits (LSBs) der digitalen Eingabewörter auf. Die LSB-Stromquellenzellen (D1–D4) sind in einem Mittelabschnitt des ersten Arrays positioniert, um den Einfluss von Prozessgefällen zu verringern. Der D/A-Wandler 25 schließt ein zweites Array 38 ein, das dem ersten Array 31 im Wesentlichen ähnelt und das benachbart zu dem ersten Array 31 angeordnet ist. Die zweidimensionale, symmetrische Steuervorrichtung 35 schließt eine geometrische Vorrichtung zur Durchschnittsbildung ein, um die Stromquellenzellen 32 in dem ersten und zweiten Array 31 und 38 paarweise und in einer im Wesentlichen richtigen Spiegelbildfolge zu be treiben. Beispielsweise können beide Zellen eines Paars mit demselben Steuersignal verbunden sein, und die Ausgabe einer jeden Zelle beträgt die Hälfte des gewünschten kombinierten Ausgangsstroms.
Mit Bezug auf 2 wird eine Kondensatoranordnung eines D/A-Wandlers beschrieben, die im US-Patent Nr. 6,236,346 als ein zweites herkömmliches Verfahren zur Verbesserung der Linearität beschrieben wird. Jeweilige Kapazitätselemente C sind in unterschiedlichen Zellen 44 eines Zellenarrays 42 enthalten. Die Zellen 44 weisen jeweils Schaltkreise 46-1 bis 46-16 auf. Jeder Schaltkreis 46 weist einen Eingangsknoten auf, der mit einem Ausgangsknoten (mit "x" in 2 bezeichnet) einer entsprechenden Zelle 44 verbunden ist. Der Ausgangsknoten ist mit einer Bodenplatte des Kapazitätselements C in der Zelle verbunden. Jeder Schaltkreis 46 weist drei Anschlüsse, d.h. erste bis dritte Anschlüsse, auf. Die ersten Anschlüsse der Schaltkreise 46 sind miteinander verbunden, um eine Eingangsspannung VIN zu empfangen. Die zweiten Anschlüsse sind miteinander verbunden, um eine negative Referenzspannung VSS zu empfangen. Die dritten Anschlüsse sind miteinander verbunden, um ein vorbestimmtes Referenzpotential VREF zu empfangen. Jeder Schaltkreis 46 ist ansprechend auf ein an ihn geliefertes Auswahlsignal S steuerbar, um den Eingangsknoten entweder mit den ersten, den zweiten oder den dritten Anschlüssen zu verbinden. Die Kapazitätselemente C in den unterschiedlichen Zellen weisen obere Endplatten auf und sind als Ausgabe VTOP des D/A-Wandlers miteinander verbunden.
Mit Bezug auf 3 sind fünf binär-gewichtete Kondensatoren C0 bis C4 durch die Kapazitätselemente C in unterschiedlichen Zellen bereitgestellt. Der Kondensator C0 wird mit Hilfe des Kapazitätselements C der Zelle 1 allein bereitgestellt. Der Kondensator C1 wird durch das Kapazitätselement C der Zelle 2 allein bereitgestellt. Der Kondensator C2 wird mit Hilfe der Kapazitätselemente C der Zellen 3 und 4 bereitgestellt, die parallel geschaltet sind. Der Kondensator C3 wird mit Hilfe der Kapazitätselemente C der Zellen 5 bis 8 bereitgestellt, die parallel geschaltet sind. Der Kondensator C4 wird mit Hilfe der Kapazitätselemente C der Zellen 9 bis 16 bereitgestellt, die parallel geschaltet sind. Daher beträgt das Kapazitätsverhältnis der Kondensatoren C0 bis C4 1:1:2:4:8.
Für jede Reihe, jede Spalte und jede Diagonale des Zellenarrays 42 ist die Summe der jeweiligen Auswahl-Folgepositionen der Zellen die gleiche (in diesem Fall 34). Mit Bezug auf 4 zeigt eine Tabelle einen Fehler x sowie einen Fehler y für jede Ordnungszahlposition in der Auswahlreihenfolge der Zellen. Für die Zellen, die ansprechend auf einen vorgegebenen Eingabecode ausgewählt werden, werden die x-Fehler addiert, um einen gesamten x-Fehler Σx zu erzeugen, und die y-Fehler werden addiert, um einen gesamten y-Fehler Σy zu erzeugen. Durch Anordnen des Zellenarrays in der Konfiguration eines Zauberwürfels gemäß Darstellung in 2 ist es möglich, einen Schaltkreis mit hochgenauem Zellenarray zu realisieren, der in der Lage ist, eine Anhäufung gedrifteter und symmetrischer Fehler in unterschiedlichen Reihen und Spalten zweidimensional zu löschen und einen hochgenauen D/A-Wandler zu realisieren.
Wenn jedoch das erste herkömmliche Verfahren auf ähnliche Weise bei einem Kondensatorarray-D/A-Wandler oder bei dem Kondensatorarray-D/A-Wandler gemäß dem zweiten herkömmlichen Verfahren angewendet wird, treten die folgenden Nachteile auf.
Als erstes Problem verschlechtert sich die Linearität des D/A-Wandlers unter dem Einfluss einer parasitären Kapazität.
Die Gründe hierfür lauten wie folgt. Eine Ausgangsspannung des D/A-Wandlers eines Stromzellenmatrixtyps gemäß dem ersten herkömmlichen Verfahren wird ausschließlich durch Stromwerte der jeweiligen Stromquellenzellen bestimmt. Andererseits wird eine Ausgangsspannung des Kondensatorarray-D/A-Wandlers durch eine kapazitive Spannungsteilung der Summe aus (1) den Kapazitätswerten der jeweiligen Array-Kondensatoren, (2) den Kapazitätswerten der zwischen den Kondensatoren und den Verbindungsleitungen zum Verbinden der Array-Kondensatoren mit den Schaltern erzeugten Verbindungskondensatoren, und (3) den Kapazitätswerten der zwischen den Array-Kondensatoren und Verbindungsleitungen zum Verbinden der Array-Kondensatoren miteinander erzeugten Verbindungskondensatoren. Bei dem ersten herkömmlichen Verfahren erfolgt die Steuerung mit Hilfe einer Spiegelbild- (oder symmetrischen) Anordnung sowie einer Spiegelbild- (oder symmetrischen) Reihenfolge. Unter einer derartigen Steuerung wird jedoch lediglich der Einfluss einer Abweichung bei der Herstellungsgenauigkeit der Stromquellenzellen unterdrückt. Vielmehr hat die Komplexität des Arrays und der Steuerung ein kompliziertes Layout der Verbindungsleitungen zur Übertragung von Steuersignalen zur Folge. Daher tritt eine komplizierte Verbindung zwischen den Array-Kondensatoren und den Verbindungsleitungen zum Verbinden der Array-Kondensatoren und der Schalter und zwischen den Array-Kondensatoren und den Verbindungsleitungen zum Verbinden der Array-Kondensatoren miteinander auf. Als Ergebnis verschlechtert sich die Linearität der Ausgangsspannung. In dem zweiten herkömmlichen Verfahren sind die Kondensatorzellen in der Konfiguration des Zauberwürfels angeordnet. In diesem Fall wird lediglich der Einfluss einer Abweichung bei der Herstellungsgenauigkeit von Kondensatorzellen unterdrückt und die Komplexität bei Anordnungsergebnissen führt zu einem komplizierten Layout der Verbindungsleitungen für die Steuersignale. Die Linearität verschlechtert sich unter dem Einfluss der Kopplungskondensatoren auf ähnliche Weise, wie in Verbindung mit dem ersten herkömmlichen Verfahren erwähnt worden ist.
Ein zweites Problem liegt in der Zunahme der Schaltkreisabmessung.
Der Grund hierfür liegt darin, dass das Array zur Realisierung der Spiegelbildanordnung in obere und untere Reihen geteilt ist. Die Spiegelbildanordnung gemäß dem ersten herkömmlichen Verfahren kann nicht als Einzelreihen-Array ausgeführt oder realisiert werden. Wenn das in obere und untere Reihen unterteilte Array durch den Steuerschaltkreis, der auf einer Seite des Arrays angeordnet ist, gesteuert wird, gelangt ein Steuersignal für einen Schalter, der einem weiteren Kondensator auf der anderen Seite entspricht, zu einem Kondensator auf der einen Seite. In diesem Fall verschlechtert sich die Linearität unter dem Einfluss einer Verbindung zwischen dem Array-Kondensator und dem Steuersignal für den einem weiteren Array-Kondensator entsprechenden Schalter. Um zu verhindern, dass das Steuersignal für den einem weiteren Array-Kondensator entsprechenden Schalter über den Array-Kondensator hinaus gelangt, müssen Steuerschaltkreise an zumindest 2 Seiten, d.h. an oberen und unteren Seiten angeordnet werden. In diesem Fall ist viel Raum für Verbindungsleitungen zur Übertragung der Steuersignale erforderlich, da die Steuerschaltkreise separat angeordnet und mit Signalen von einem einzelnen gemeinsamen Decoder versorgt werden. Darüber hinaus sind zur Realisierung der Spiegelbild-Reihenfolge zwei ähnliche Arrays bereitgestellt. Als Ergebnis wird eine Arrayfläche, die Anzahl der Steuerschaltkreise sowie die Anzahl der Steuersignale verdoppelt.
Die Druckschrift US A 5,640,162 betrifft einen D/A-Wandler zum Umwandeln digitaler Daten in ein analoges Signal durch die Verwendung eines Kondensatorarrays, das eine Vielzahl von Kondensatoren (32a–32h) (2, Spalte 6, Zeilen 44–48) aufweist, wobei der D/A-Wandler weiter einen Thermometer-Decoder (18) zur Erzeugung eines Steuersignals (107) (Spalte 5, Zeilen 65–67) für das Steuern des Kondensatorarrays aufweist.
Jedoch werden, wie es aus 2 dieser Druckschrift und gemäß Beschreibung in dem entsprechenden Text in Spalte 6, Zeile 33 bis Spalte 7, Zeile 15 ersichtlich ist, Kondensatoren des Kondensatorarrays des offenbarten D/A-Wandlers sequentiell aus einer möglichst linken Position ansprechend auf die umzuwandelnden Daten ausgewählt.
Die Veröffentlichung "An 80-MHz 8-bit CMOS-D/A Converter; 80-MHz 8-Bit CMOS-D/A-Wandler", Miki, T. et al, IEEE Journal of Solid-State Circuits, Band SC-21, Nr. 6, Dezember 1986, Seiten 983 bis 988, beschreibt eine symmetrisch selektierte Stromzelle aus einem Stromzellen-Array ansprechend auf die umzuwandelnden Eingangsdaten.
Es ist die Aufgabe dieser Druckschrift, das Auftreten eines Linearitätsfehlers während der Umwandlung zu verhindern. Aufgrund eines Stromzellentyps fließt ein elektrischer Strom, der durch eine ausgewählte Stromzelle fließt, zu einer Erdleitung, und als Ergebnis wird eine elektrische Spannung an der Erdleitung erzeugt, um die Veränderung der Vorspannung einer jeden Stromzelle zu bewirken, wodurch der Linearitätsfehler (Seite 986, linke Spalte, "Symmetrical Switching") verursacht wird.
Zusammenfassung der Erfindung
Es ist eine Aufgabe dieser Erfindung, einen Kondensatorarray-D/A-Wandler bereitzustellen, der in der Lage ist, die vorstehend genannten Probleme zu lösen, und insbesondere einen D/A-Wandler, der in der Lage ist, eine Nichtlinearität basierend auf Schwankungen unter Kondensatoren und auf einer parasitären Kapazität zwischen einer Kondensatorelektrode und einer Verbindungsleitung zu verhindern.
Diese Aufgabe wird mit Hilfe eines D/A-Wandlers nach Anspruch 1 gelöst.
Die Kondensatorarray-D/A-Wandler gemäß dieser Erfindung sind Folgende:

(1) ein D/A-Wander zur Umwandlung von digitalen Daten in ein analoges Signal unter Verwendung eines Kondensatorarrays, wobei der D/A-Wandler Folgendes aufweist: einen Temperaturmessgerät-Decoder (103) zum Decodieren eines Decoder-Eingangssignals mit einem ersten bis m-ten Eingangsbit in einem Temperaturmessgerät, um ein Ausgangssignal zu erzeugen, das wiederum ein erstes bis n-tes Ausgangsbit aufweist, wobei m eine ganze Zahl nicht kleiner als zwei ist, und wobei n sich aus der Gleichung (2^m – 1) ergibt; und einen ersten bis n-ten Schalter, der jeweils dem ersten bis n-ten Ausgangsbit des Temperaturmessgerät-Decoders entspricht; wobei das Kondensatorarray einen ersten bis n-ten Kondensator aufweist, welche jeweils dem ersten bis n-ten Schalter entsprechen; wobei der este bis n-te Kondensator symmetrisch vom Mittelpunkt aus nach außen links und rechts in der Reihenfolge angeordnet sind, in der sie ansprechend auf die digitalen Daten ausgewählt worden sind.
(2) D/A-Wandler gemäß Beschreibung in (1), wobei: das erste und das m-te Eingangsbit des Decoder-Eingangssignals des Temperaturmessgerät-Decoders ein niedrigstwertiges (am wenigsten signifikantes) Bit bzw. ein höchstwertiges (am meisten signifikantes) Bit des Decoder-Eingangssignals darstellen, wobei das erste und das n-te Ausgangsbit des Ausgangssignals des Temperaturmessgerät-Decoders ein niedrigstwertiges Bit bzw. ein höchstwertiges Bit des Ausgangssignals darstellen.
(3) D/A-Wandler gemäß Beschreibung in (1), welcher weiter eine erste mit n-te Verbindungsleitung (312) aufweist, welche jeweils dem ersten mit n-ten Schalter entsprechen; wobei jeder erste bis n-te Schalter derart arbeitet, dass wenn das entsprechende Bit einen logischen Pegel "1" aufweist, ein entsprechender Kondensator mit einer vorher festgelegten Spannung durch eine entsprechende Verbindungsleitung aus der ersten bis n-ten Verbindungsleitung (312) angelegt wird, und dass wenn das entsprechende Bit einen logischen Pegel "0" aufweist, der entsprechende Kondensator durch die entsprechende Verbindungsleitung geerdet ist, wobei die entsprechende Verbindungsleitung dem jeweiligen ersten bis n-ten Schalter entspricht.
(4) D/A-Wandler gemäß Beschreibung in (3), wobei das Kondensatorarray in Spaltenrichtung, die senkrecht zu der Reihenrichtung liegt, einen zusätzlichen Bereich benachbart zu dem Hauptbereich aufweist, wobei: der erste bis n-te Schalter im benachbarten Bereich zu dem Kondensatorarray und in Reihenrichtung aufeinanderfolgend vom Mittelpunkt nach außen links und rechts angeordnet sind, um symmetrisch zueinander zu liegen; die erste bis n-te Verbindungsleitung sich in Spaltenrichtung erstrecken, ohne sich zu schneiden.
(5) Kondensatorarray-D/A-Wandler gemäß Beschreibung in (4), wobei: das Kondensatorarray weiter Pseudo-Kondensatoren (8CD1, 8CD2) aufweist, welche jeweils keinem der ersten bis n-ten Schalter entsprechen, und welches ständig geerdet ist, wobei die Pseudo-Kondensatoren in dem Hauptbereich auf beiden Seiten des ersten bis n-ten Kondensators angeordnet sind.

Weitere Einzelheiten, Vorteile und Merkmale ergeben sich aus der nachfolgenden Beschreibung der Erfindung anhand der Zeichnungen.
Kurzbeschreibung der Zeichnungen
Es zeigen:
1 eine Stromzellenanordnung in einem ersten herkömmlichen Verfahren;
2 eine Kondensatoranordnung in einem zweiten herkömmlichen Verfahren;
3 eine Ansicht zur Beschreibung von binär-gewichteten Kondensatoren in der Kondensatoranordnung aus 2;
4 eine Tabelle zur Beschreibung der Auswirkungen von abgestuften und symmetrischen Fehlern in der Kondensatoranordnung von 2;
5 ein Blockdiagramm eines D/A-Wandlers gemäß einer erfindungsgemäßen Ausführungsform;
6 eine Ansicht, die einen Schaltkreisaufbau einer in 5 dargestellten höherwertigen Kondensatoranordnung und einer niederwertigen Kondensatoranordnung zeigt;
7 eine Ansicht zur Beschreibung der Beziehung zwischen einem Eingangs- und einem Ausgangssignal eines Temperaturmessgerät-Decoders, der in 5 gezeigt ist;
8 eine Ansicht zur Beschreibung der Beziehung zwischen einem Eingangssignal und einem Ausgangssignal eines 3-Bit-Eingangssignal-Temperaturmessgerät-Decoders;
9 eine Ansicht, die eine Kondensatoranordnung in den in 6 dargestellten höherwertigen und niedrigwertigen Kondensatoranordnungen zeigt;
10 eine Ansicht, die einen Abschnitt der in 9 veranschaulichten Kondensatoranordnung zeigt;
11 eine Schnittansicht, die entlang einer Linie 405 in 10 genommen wurde;
12 eine Ansicht, die einen Abschnitt der in 9 veranschaulichten Kondensatoranordnung zeigt;
13 eine Schnittansicht, die entlang einer Leitung 405 in 12 genommen wurde; und
14 eine Ansicht zur Beschreibung einer Kondensatoranordnung eines D/A-Wandlers gemäß einer weiteren erfindungsgemäßen Ausführungsform.
Beschreibung der bevorzugten Ausführungsformen
Nachfolgend folgt eine Beschreibung erfindungsgemäßer Ausführungsformen mit Bezug auf die Zeichnungen.
Mit Bezug auf 5 handelt es sich bei dem D/A-Wandler 101 gemäß einer erfindungsgemäßen Ausführungsform um einen 8-Bit D/A-Wandler, an den ein digitaler Eingangscode 102 mit acht Bits D0 mit D7 geliefert wird und der die 5 höchstwertigen Bits D3 mit D7 und die niedrigstwertigen drei Bits D0 mit D2 separat verarbeitet. Der D/A-Wandler 101 weist einen Temperaturmessgerät-Decoder 103, ein höherwertiges Kondensatorarray 104, ein niederwertiges Kondensatorarray 105 sowie einen Ausgangsverstärker 106 auf.
Mit Bezug auf 6 weist das höherwertige Kondensatorarray 104 eine Vielzahl von Kondensatoren 210, 31 in Zahl, auf, wobei jeder davon einen Kapazitätswert 8C aufweist, der das Achtfache eines Einheitskapazitätswerts C oder 1C beträgt. In diesem Zusammenhang werden die Kondensatoren 210 auch mit den Bezugszeichen 8C1 mit 8C31 bezeichnet. Das höherwertige Kondensatorarray 104 wird mit Hilfe eines Steuersignals 107 vom Temperaturmessgerät-Decoder 103 gesteuert.
Der Temperaturmessgerät-Decoder 103 wird mit den höchstwertigen fünf Bits D3 mit D7 des digitalen Eingangscodes 102 als erstes mit fünftes Eingangsbit eines Decoder-Eingangssignals versorgt. Der Temperaturmessgerät-Decoder 103 decodiert die höchstwertigen fünf Bits D3 mit D7 des digitalen Eingangscodes 102 (das erste mit fünfte Eingangsbit des Decoder-Eingangssignals), um das Steuersignal 107 zum Steuern der Anzahl von ausgewählten Kondensatoren 210 (8C1 mit 8C31 in 6) des höherwertigen Kondensatorarrays 104, welche an die Referenzspannung VREF angeschlossen werden sollen, zu erzeugen (6).
Mit Bezug auf 7 weisen die Eingangsbits D3 mit D7 und die Ausgangsbit T1 mit T31 des Signals 107 des Temperaturmessgerät-Decoders 103 in 5 eine in der Figur veranschaulichte Beziehung zueinander auf.
Mit Bezug auf 8 weist ein Temperaturmessgerät-Decoder mit einem Eingang von 3 Bits eine Beziehung zwischen den Eingangsbits D3 mit D5 und den Ausgangsbits T1 mit T7 gemäß Darstellung in der Figur auf. Die ähnliche Beziehung zwischen dem Eingang und dem Ausgang des Temperaturmessgerät-Decoders ist ebenfalls in 2 des vorstehend erwähnten US-Patents 6,236,346 gezeigt.
Im Allgemeinen wird davon ausgegangen, dass die Anzahl der Eingangsbits und die Anzahl der Ausgangsbits des Temperaturmessgerät-Decoders gleich m bzw. n ist, wodurch die Beziehung n = 2^m – 1 weiterhin besteht. Wie aus den 7 und 8 ersichtlich ist, arbeitet der Temperaturmessgerät-Decoder wie folgt. Wenn die durch die Eingangsbits (D3, D4, D5) dargestellte Zahl gleich "1" ist, dann wird das erste Bit (das niedrigstwertige Bit) T1 unter den Ausgangsbits T1 mit Tn aktiviert (auf "1" gesetzt). Wenn die durch die Eingangsbits (D3, D4, D5) dargestellte Zahl gleich "2" ist, dann werden das erste und das zweite Bit T1 und T2, insgesamt zwei Bits, unter den Ausgangsbits T1 mit Tn aktiviert. Wenn die durch die Eingangsbits (D3, D4, D5) dargestellte Zahl "3" beträgt, dann werden das erste, das zweite und das dritte Bit T1, T2 und T3, d.h. drei Bits insgesamt, unter den Ausgangsbits T1 mit Tn aktiviert.
Daher folgen die Ausgangsbits T1 mit Tn, die vom Temperaturmessgerät-Decoder erzeugt werden, einer sogenannten Temperaturmessgerät-Codierregel, in der, wenn ein r-tes Ausgangsbit Tr aktiviert wird (auf "1" gesetzt wird), alle niederwertigen Ausgangsbits T1 mit Tr-1 (d.h. das erste mit das (r-1)-te Bit) ebenfalls aktiviert werden. Im Allgemeinen verschlechtert sich die Linearität in einem gewichteten D/A-Wandler oft bei einem Code, bei dem sich ein höherwertiges Bit von 0 auf 1 verändert. Durch die Verwendung des Temperaturmessgerät-Decoders ist es jedoch möglich, die Verschlechterung der Linearität erheblich zu unterdrücken. Der Decodiervorgang des Temperaturmessgerät-Decoders ist in dem vorstehend erwähnten US-Patent 6,236,346 offenbart.
Unter Bezugnahme von 5 weist die niederwertige Kondensatoranordnung 105 ein Array aus einer Vielzahl von Kondensatoren 206 bis 208 auf, die Kapazitätswerte aufweisen, die in drei Bits gewichtet werden, wie später noch beschrieben wird. Das niederwertige Kondensatorarray 105 wird direkt von den niederwertigen drei Bits D0, D1 und D2 des digitalen Eingangscodes 102 gesteuert.
Der Ausgangsverstärker 106 wird mit einem kombinierten Ausgangssignal 108 der höher- und niederwertigen Kondensatorarrays 104 und 105 versorgt und liefert ein verstärktes Ausgangssignal mit einer niedrigen Impedanz. Ein Löschsignal (CLR) 110 dient zum Löschen elektrischer Ladungen eines jeden Kondensators in den höher- und niederwertigen Kondensatorarrays 104 und 105.
Mit Bezug auf 6 wird ein Schaltkreisaufbau beschrieben, welcher die in 5 dargestellten höher- und niederwertigen Kondensatorarrays 104 und 105 einschließt.
Das niederwertige Kondensatorarray 105 weist die Kondensatoren 206 bis 209 auf, die in drei Bits gewichtet sind. Insbesondere weist jeder Kondensator 206 und 209 einen Einheitskapazitätswert 1C auf. Der Kondensator 208 weist einen Kapazitätswert 2C auf, der dem Doppelten des Einheitskapazitätswerts 1C entspricht. Der Kondensator 209 weist einen Kapazitätswert 4C auf, der dem Vierfachen des Einheitskapazitätswerts 1C entspricht.
Der Kondensator 206 (1C) ist zwischen dem Ausgang 108 und Masse (GND) 205 angeschlossen.
Der Kondensator 207 (1C) ist über einen Schalter 211 (SL0) mit der Referenzspannung VREF 204 oder der Masse GND 205 verbunden. Der Schalter 211 (SL0) wird mit Hilfe des null-ten Bit (D0 in 5) des digitalen Eingangscodes gesteuert. Insbesondere ist der Kondensator 207 (1C) mit Hilfe des Schalters 211 (SL0) mit VREF 204 und Masse GND 205 verbunden, wenn das null-te Bit (D0) des digitalen Eingangscodes einen logischen Pegel "1" bzw. einen logischen Pegel "0" aufweist.
Der Kondensator 208 (2C) ist über einen Schalter 212 (SL1) mit der Referenzspannung VREF 204 oder Masse GND 205 verbunden. Der Schalter 212 (SL1) wird mit Hilfe des ersten Bit (D1 in
5) des digitalen Eingangscodes gesteuert. Insbesondere ist der Kondensator 208 (2C) mit Hilfe des Schalters 212 (SL1) mit VREF 204 und der Masse GND 205 verbunden, wenn das erste Bit (D1) des digitalen Eingangscodes einen logischen Pegel "1" bzw. einen logischen Pegel "0" aufweist.
Der Kondensator 209 (4C) ist über einen Schalter 213 (SL2) mit der Referenzspannung VREF 204 oder der Masse GND 205 verbunden. Der Schalter 213 (SL2) wird mit Hilfe des zweiten Bit (D2 in 5) des digitalen Eingangscodes gesteuert. Insbesondere ist der Kondensator 209 (4C) mit Hilfe des Schalters 213 (SL2) mit VREF 204 und der Masse GND 205 verbunden, wenn das zweite (D2) des digitalen Eingangscodes einen logischen Pegel "1" bzw. einen logischen Pegel "0" aufweist.
Die höherwertige Kondensatoranordnung 104 weist die Kondensatoren 210 (8C1 mit 8C31), 31 in Zahl, auf, die über 31 Schalter 214 (SU1 mit SU31) mit der Referenzspannung VREF 204 bzw. mit Masse verbunden sind. Die Schalter 214 (SU1 mit SU31) werden jeweils mit Hilfe der Ausgangsbits T1 mit T31 (7) des 31-Bit Ausgangssignals 107 des Temperaturmessgerät-Decoders 103 in 5 gesteuert. Zu diesem Zeitpunkt führt jeder Schalter 214 (SU1 mit SU31), an welche die Ausgangsbits T1 mit T31 des Temperaturmessgerät-Decoders 103 geliefert werden, einen Umschaltvorgang aus, so dass ein entsprechender Kondensator 210 (8C1 mit 8C31) mit der Referenzspannung VREF 204 und der Masse GND 205 verbunden wird, wenn das entsprechende zugeführte Ausgangsbit einen logischen Pegel "1" bzw. einen logischen Pegel "0" aufweist.
Jeder der Kondensatoren 210 des höherwertigen Kondensatorarrays 104 wird von den höherwertigen fünf Bits D3 mit D7 des digitalen Eingangscodes über den Temperaturmessgerät-Decoder 103, der an VREF 204 oder an Masse 205 angeschlossen werden soll, gesteuert. Andererseits werden die Kondensatoren 207 mit 209 der niederwertigen Kondensatoranordnung 105 direkt über die niederwertigen drei Bits D0 mit D2 des digitalen Eingangscodes gesteuert, damit diese individuell an VREF 204 oder an Masse 205 angeschlossen werden. Auf die vorstehend erwähnte Art und Weise führt eine Kombination der höherwertigen und der niederwertigen Kondensatorarrays 104 und 105 eine kapazitive Spannungsteilung durch. Eine sich aus der kapazitiven Spannungsteilung ergebende resultierende Spannung wird an dem Ausgang 108 als VCM erzeugt.
Ein Schalter 215 dient zum Löschen anfänglicher Ladungen eines jeden Kondensators der höherwertigen und der niederwertigen Kondensatorarrays 104 bzw. 105, so dass die kapazitive Spannungsteilung richtig ausgeführt wird. Der Schalter 15 wird ansprechend auf das Löschsignal (CLR) 110 in 5 steuerbar eingeschaltet.
Zwei Pseudo-Kondensatoren 216 (8CD1, 8CD2) werden außerhalb des höherwertigen Kondensatorarrays 104 derart angeordnet, dass sie den Einfluss einer Veränderung der Herstellungsgenauigkeit der Kondensatoren 210 (8C1 mit 8C31) des höherwertigen Kondensatorarrays 104 unterdrücken. Auf ähnliche Weise ist ein Pseudo-Kondensator 217 (8CD3) außerhalb des niederwertigen Kondensatorarrays 105 derart angeordnet, dass er den Einfluss einer Veränderung bei der Herstellungsgenauigkeit der Kondensatoren 206 mit 209 (1C, 1C, 2C, 4C) des niederwertigen Kondensatorarrays 105 unterdrückt. Jeder Pseudo-Kondensator 216 und 217 weist einen Kapazitätswert 8C auf.
Mit Bezug auf 9 erfolgt eine Beschreibung einer Anordnung der Kondensatoren der höherwertigen und der niederwertigen Kondensatorarrays 104 und 105 in 6 gemäß dieser Erfindung. Das höherwertige Kondensatorarray 104 weist einen Hauptbereich auf, in dem die 31 Kondensatoren 210 (8C1 bis 8C31) angeordnet sind. In diesem Fall sind die 31 Kondensatoren 210 (8C1 bis 8C31) in dem Hauptbereich und in Reihenrichtung des höherwertigen Kondensatorarrays 104 nacheinander von der Mitte der Anordnung 104 aus nach außen links und rechts derart angeordnet, dass sie symmetrisch zueinander sind. Das niederwertige Kondensatorarray 105 ist auf einer Seite des höherwertigen Kondensatorarrays 104 angeordnet. Der Pseudo-Kondensator 217 (8CD3) ist außerhalb des niederwertigen Kondensatorarrays 105 angeordnet, um den Einfluss einer Veränderung bei der Herstellungsgenauigkeit der Kondensatoren 206 bis 209 (1C, 1C, 2C, 4C) zu unterdrücken. In dem höherwertigen Kondensatorarray 104 sind die Pseudo-Kondensatoren 216 (8CD1, 8CD2) in dem Hauptbereich an beiden Seiten der 31 Kondensatoren 210 (8C1 bis 8C31) angeordnet, um den Einfluss der Veränderung bei deren Herstellungsgenauigkeit zu unterdrücken. Die Schalter 214 (SU1 bis SU31) zur Verbindung de s. höherwertigen Kondensatorarrays 104 mit der Referenzspannung VREF oder Massespannung GND sind in einer zusätzlichen Fläche des höherwertigen Kon densatorarrays 104 angeordnet. Der zusätzliche Bereich liegt benachbart zum Hauptbereich in Spaltenrichtung, die senkrecht zu der Reihenrichtung liegt und entlang welcher Einheitskondensatoren (oder Kapazitätselemente), welche jeweils einen Einheitskapazitätswert 1C aufweisen, in jedem der Kondensatoren 8C1 mit 8C31 angeordnet sind. Die Schalter 214 (SU1 mit SU31) sind in Reihenrichtung nacheinander von der Mitte aus nach außen links und rechts so angeordnet, dass sie symmetrisch zueinander liegen. Die Schalter 214 (SU1 mit SU31) und die 31 Kondensatoren 210 (8C1 mit 8C31) des höherwertigen Kondensatorarrays 104 sind über Verbindungsleitungen 312, die sich nur in Spaltenrichtung erstrecken, ohne sich zu schneiden, miteinander verbunden. Die Schalter 211 mit 213 (SL0 mit SL2) zum Verbinden des niederwertigen Kondensatorarrays 105 mit der Referenzspannung VREF oder der Massespannung GND sind in einem benachbarten Bereich angeordnet, der an das niederwertige Kondensatorarray 105 in die Spaltenrichtung angrenzt. Die Schalter 211 mit 213 (SL0 mit SL2) sowie die Kondensatoren 209 (4C), 208 (2C) und 207 (1C) des niederwertigen Kondensatorarrays 105 sind über Verbindungsleitungen 312, die sich nur in Spaltenrichtung erstrecken, miteinander verbunden. Die Pseudo-Kondensatoren 216 (8CD1 und 8CD2) sind über Verbindungsleitungen 313, die sich nur in Spaltenrichtung erstrecken, an die Massespannung GND 205 angeschlossen.
Wie vorstehend bereits erwähnt wurde, weist der erfindungsgemäße D/A-Wandler das erste Kondensatorarray auf, das den höherwertigen Bits entspricht, die einer Temperaturmessgerät-Steuerung unterzogen werden, sowie das zweite Kondensatorarray, das den niederwertigen Bits entspricht, die keiner Temperaturmessgerät-Steuerung unterzogen werden. In dem ersten Kondensatorarray sind die Einheitskondensatoren in jedem der Kondensatoren 210 (8C1 mit 8C31) in einer einzigen Spalte angeordnet. Die Kondensatorspalten der 31 Kondensatoren 210 sind symmetrisch vom Mittelpunkt aus nach außen links und rechts in der ausgewählten Reihenfolge angeordnet. Mit diesem Aufbau ist es möglich, die Verschlechterung bei der Linearität des D/A-Wandlers aufgrund der Veränderung des Kapazitätswerts der jeweiligen Einheitskondensatoren als Ergebnis einer Veränderung bei der Herstellungsgenauigkeit zu unterdrücken. Die Schalter zum Steuern des ersten und des zweiten Kondensatorarrays sind nur auf einer Seite in Spaltenrichtung angeordnet, so dass sich die Verbindungsleitungen, welche die Einheitskondensatoren und die Schalter verbinden, nur in Spaltenrichtung erstrecken. Darüber hinaus sind die Pseudo-Kondensatoren zum Unterdrücken des Einflusses einer Veränderung bei der Herstellungsgenauigkeit mit der Massespannung GND über die Verbindungsleitungen verbunden, die sich nur in Spaltenrichtung erstrecken. Mit diesem Aufbau ist es möglich, die Verschlechterung bei der Linearität aufgrund des Fehlers in der Augabespannung des D/A-Wandlers als Ergebnis der Verbindung zwischen dem Kondensator und der Verbindungsleitung zu unterdrücken, um den Kondensator mit dem Schalter zum Steuern des Kondensators zu verbinden.
Mit Bezug auf 10 ist ein Teil des Kondensatorarrays, welche die Kondensatoren 210 (8C5, 8C3, 8C1 und 8C2) in 9 aufweist, ausführlich gezeigt. Jeder Kondensator 210 (8C5, 8C3, 8C1 und 8C2) weist acht Einheitskondensatoren 401 auf, die parallel geschaltet sind. Jeder Einheitskondensator 401 weist einen Einheitskapazitätswert 1C auf und umfasst eine Elektrode 402 auf der Schalterseite und eine herkömmliche Elektrode 403. In jedem Kondensator 210 sind die Elektroden 402 der acht Einheitskondensatoren 401 auf der Schalterseite über die Verbindungsleitung 312 miteinander verbunden. In jedem Kondensator 210 sind die herkömmlichen Elektroden 403 der acht Einheitskondensatoren 401 über eine Verbindungsleitung 404 miteinander verbunden.
Die verbleibenden Kondensatoren 210 (8C1 mit 8C31) in 9 weisen ebenfalls einen ähnlichen Aufbau wie die in 10 veranschaulichten Kondensatoren 210 (8C5, 8C3, 8C1 und 8C2) auf.
In 10 wird jeder Kondensator 210 (8C) durch Verbinden der acht Einheitskondensatoren 401 gebildet, wobei jeder Einheitskondensator die Elektrode 402 auf der Schalterseite und die herkömmliche Elektrode 403 aufweist. Die herkömmlichen Elektroden 403 sind über die Verbindungsleitung 404 miteinander verbunden, während die Elektroden 402 auf der Schalterseite über die Verbindungsleitung 312 miteinander verbunden sind. Die herkömmlichen Elektroden 403 aller Kondensatoren 210 (8C) sind mit Hilfe der Verbindungsleitung 404 verbunden, um den in 5 dargestellten VCM 108 zu erzeugen.
Mit Bezug auf 11 sind die Elektrode 402 auf der Schalterseite und die Verbindungsleitung 312 über einen Kontakt 701 miteinander verbunden. Ein Substrat wird mit einem Bezugszeichen 702 beschrieben. Kondensatoren C1, C2 und C3 wirken über die Verbindungsleitung 312, die mit dem Kondensator 210 (8C3) verbunden ist, auf die herkömmlichen Elektroden 403 (in diesem Fall auf alle herkömmlichen Elektroden 403, da sie miteinander verbunden sind). Eine kapazitive Spannungsteilung wird mit Be zug auf die Gesamtsumme der Kapazitätswerte der Kondensatoren C1, C2 und C3 für alle Verbindungsleitungen 312 ausgeführt, um die Ausgangsspannung des D/A-Wandlers zu bestimmen. Der Kondensator C1 weist einen Kapazitätswert auf, der dem des Einheitskondensators 401, welcher den Kondensator 210 (8C3) bildet, entspricht. Bei dem Kondensator C2 handelt es sich um einen Verbindungskondensator zwischen der Elektrode 402 auf der Schalterseite des Kondensators 210 (8C3) und der herkömmlichen Elektrode 403 des Kondensators 210 (8C1). Der Kondensator C3 ist ein Verbindungskondensator zwischen der Elektrode 402 auf der Schalterseite des Kondensators 210 (8C3) mit der Verbindungsleitung 312 und dem damit verbundenen Kontakt 701 und der herkömmlichen Elektrode 403 des Kondensators 210 (8C5). Obwohl es gewünscht ist, dass der Kondensator C1 allein auf die herkömmliche Elektrode 403 mit Hilfe der Verbindungsleitung 312 in dem Kondensator 210 (8C3) wirkt, sind die Verbindungskondensatoren C2 und C3 wie vorstehend beschrieben vorhanden. Dies führt zu einem Auftreten eines Fehlers entsprechend den Verbindungskondensatoren C2 und C3. Das Gleiche gilt für die Verbindungsleitungen 312, die mit den verbleibenden Kondensatoren 210 (8C1 bis 8C31) verbunden sind.
Mit Bezug auf die 9 mit 11 erfolgt eine Beschreibung der charakteristischen Eigenschaft der Anordnung zusammen mit einer Beschreibung des Betriebs des in 5 veranschaulichten D/A-Wandlers.
Der in 5 veranschaulichte Temperaturmessgerät-Decoder 103 wird mit den höherwertigen fünf Bits D3 mit D7 unter den Eingangsbits D0 mit D7 des digitalen Eingangscodes 102 versorgt. Der Temperaturmessgerät-Decoder 103 führt einen Decodiervorgang auf solche Art und Weise aus, dass jedesmal dann, wenn die durch den digitalen Eingangscode 102 dargestellte Zahl um 8 ansteigt, einer der Kondensatoren 210 (8C) des höherwertigen Kondensatorarrays 104 in 9 zusätzlich an die Referenzspannung VREF angeschlossen wird. In dem höherwertigen Kon densatorarray 104 sind die 31 Kondensatoren 210 (8C) symmetrisch von der Mitte aus nach außen links und rechts angeordnet. Aus diesem Grund werden jedesmal, wenn die durch den digitalen Eingangsscode 102 dargestellte Zahl um 8 ansteigt, die Kondensatoren 210 (8C) nacheinander einer nach dem anderen an die Referenzspannung VREF angeschlossen, und zwar in der Reihenfolge beginnend mit dem Kondensator 210 (8C1), der in der Mitte der Anordnung angeordnet ist.
Mit Bezug auf 12 ist ein Teil der Kondensatoranordnung, welche die Kondensatoren 216 (8CD1) und 210 (8C31, 8C29 und 8C27) einschließt, ausführlich gezeigt. Die Kondensatoren 210 (8C31, 8C29 und 8C27) sind auf ähnliche Weise wie in 10 angeordnet, und der Pseudo-Kondensator 216 (8CD1) zum Unterdrücken des Einflusses einer Abweichung der Herstellungsgenauigkeit ist ähnlich angeordnet. Mit Bezug auf 13 wirken die Kondensatoren C1, C2 und C3 ähnlich, da der Pseudo-Kondensator 216 (8CD1) auf ähnliche Weise wie die Kondensatoren 210 (8C1 mit 8C31) angeordnet ist.
Als Nächstes wird eine weitere Ausführungsform der Erfindung ausführlich mit Bezug auf die Zeichnung beschrieben.
Mit Bezug auf 14 ist ein weiteres Kondensatorarray für den Fall veranschaulicht, dass der D/A-Wandler in 5 modifiziert ist, so dass der Temperaturmessgerät-Decoder 103 mit den höherwertigen sechs Bits D2 mit D7 des digitalen Eingangscodes 102 versorgt wird. In diesem Fall steuert der Temperaturmessgerät-Decoder 103 63 Kondensatoren 210 (4C1 mit 4C63), von denen jeder einen Kapazitätswert aufweist, der gleich dem Vierfachen des Einheitskapazitätswerts 1C ist. Da die Anzahl der Bits, die mit Hilfe des Temperaturmessgerät-Decoders gesteuert werden, um eins erhöht wird, kann eine größere Genauigkeit erzielt werden. Für die Kondensatoren in einer einzelnen Spalte sind zwei Schalter (siehe 214 in 6 und 9) angeordnet. In jeder Spalte sind die Elektroden 402 auf der Schalterseite der vier Einheitskondensatoren 401 über eine Verbindungsleitung 312-1 an einen der beiden Schalter angeschlossen, während die Elektroden 402 auf der Schalterseite der verbleibenden vier Einheitskondensatoren 401 über eine Verbindungsleitung 312-2 an den anderen der beiden Schalter angeschlossen sind. In diesem Fall sind die Schalter ebenfalls auf der einen Seite angeordnet. Die Verbindungsleitungen, welche die Einheitskondensatoren und die Schalter miteinander verbinden, erstrecken sich nur in Spaltenrichtung.
Nun werden die Auswirkungen der Erfindung beschrieben.
Als erster Aspekt der Erfindung ist es möglich, die Verschlechterung der Linearität des D/A-Wandlers aufgrund der Veränderung des Kapazitätswerts als Ergebnis der Veränderung bei der Herstellungsgenauigkeit zu unterdrücken.
Die Gründe hierfür sind wie folgt. Falls alle Kapazitätswerte der Einheitskondensatoren in dem Kondensatorarray identisch zueinander sind, zeigt der D/A-Wandler eine ideale Kennlinie als Ausgangsspannungs-Kennlinie. Im Gegensatz hierzu verschlechtert sich die Linearität der Ausgangsspannungs-Kennlinie des D/A-Wandlers, wenn sich die Kapazitätswerte der Einheitskondensatoren voneinander unterscheiden. Im Allgemeinen hat im Falle des gewichteten Kondensatorarrays die Abweichung des Kapazitätswerts des Kondensators, welcher den höherwertigen Bits des digitalen Eingangscodes entspricht, einen großen Einfluss auf die Linearität des D/A-Wandlers. Tatsächlich jedoch ist die Abweichung bei der Herstellungsgenauigkeit unvermeidbar. Beispielsweise verursachen die Abweichung der Form der die Kondensatoren bildenden Elektroden sowie die Abweichung der Dicke eines dielektrischen Films zwischen den Elektroden die Veränderung des Kapazitätswerts. Die Abweichung des Kapazitätswerts schließt eine zufällige Abweichung ein, wobei die Abweichung eine gewisse Tendenz aufweist, in der gleichen Ebene aufzutreten. Wie es in 8 veranschaulicht ist, weist das höherwertige Kondensatorarray 104, die einen großen Einfluss auf die Linearität des D/A-Wandlers hat, einen Aufbau auf, bei dem die 31 Kondensatoren 210 (8C) von der Mitte der Anordnung aus nach außen hin angeordnet sind. Unter der Steuerung durch den Temperaturmessgerät-Decoder 103 wird einer der Kondensatoren 210 (8C) zusätzlich an die Referenzspannung VREF jedesmal dann angeschlossen, wenn die durch den digitalen Eingangscode 102 dargestellte Zahl um acht erhöht wird. Aus diesem Grund sind die Kondensatoren 210 (8C), die an die Referenzspannung VREF jedesmal dann angeschlossen werden, wenn die durch den digitalen Eingangscode 102 dargestellte Zahl um 16 erhöht wird, benachbart zueinander angeordnet. Die Abweichung des Kapazitätswerts zwischen allen benachbarten Kondensatoren ist sehr klein, so dass der D/A-Wandler als Gesamtes eine Ausgangsspannungs-Kennlinie aufweist, die eine exzellente Linearität zeigt. Da die 31 Kondensatoren 210 (8C) symmetrisch zueinander angeordnet sind, ist es möglich, den Einfluss der zufälligen Abweichung des Kapazitätswerts des höherwertigen Kondensatorarrays im Gesamten zu verringern.
Als zweite Auswirkung dieser Erfindung ist es möglich, eine Verschlechterung der Linearität des D/A-Wandlers unter dem Einfluss der parasitären Kapazität zu verhindern.
Der Grund hierfür ist wie folgt. Die Schalter zum Verbinden der Einheitskondensatoren in dem Kondensatorarray mit der Referenzspannung VREF oder der Massespannung GND sind oberhalb des Kondensatorarrays angeordnet, und die Verbindungsleitungen zum Verbinden der Kondensatoren mit dem Schalter erstrecken sich nur auf einer Seite. Auf diese Weise wird der Einfluss der parasitären Kapazität, welche die Linearität verschlechtert, verringert. Die Ausgangsspannung des D/A-Wandlers des Kondensatorarrays wird mit Hilfe einer kapazitiven Spannungsteilung einer Gesamtsumme aus (1) den Kapazitätswerten der jeweiligen Einheitskondensatoren, (2) den Kapazitätswerten der Verbindungskondensatoren, die zwischen den Array-Kondensatoren und den Verbindungsleitungen zum Verbinden der Array-Kondensatoren mit den Schaltern erzeugt werden, und (3) den Kapazitätswerten der Verbindungskondensatoren, die zwischen den Array-Kondensatoren und den Verbindungsleitungen zum Verbinden der Array-Kondensatoren miteinander angeordnet sind, bestimmt. Da die Schalter zum Verbinden der Kondensatoren mit der Referenzspannung VREF oder der Massespannung GND nur auf einer Seite angeordnet sind, wie es in 9 veranschaulicht ist, erstreckt sich jede Verbindungsleitung zum Verbinden der Array-Kondensatoren und der Schalter ausschließlich über den entsprechenden Array-Kondensator, der von der Verbindungsleitung gemäß Darstellung in 10 gesteuert wird. Bei diesem Aufbau wird kein Verbindungskondensator zwischen dem Array-Kondensator und der Verbindungsleitung zum Steuern eines weiteren Array-Kondensators (d.h. die Verbindungsleitung, die einen weiteren Array-Kondensator mit dem entsprechenden Schalter verbindet) erzeugt. Die Array-Kondensatoren sind von der Mitte der Anordnung aus nach außen in der Reihenfolge des Anschlusses an die Referenzspannung VREF, die unter der Steuerung des Temperaturmessgerät-Decoders steht, angeordnet. Dementsprechend existiert die folgende Beziehung immer. Im Falle, dass der besondere Kondensator (welcher eine einzige Spalte des Einheitskondensators aufweist) an die Referenzspannung VREF angeschlossen ist, sind alle Kondensatoren, die näher zur Mitte als der besondere Kondensator angeordnet sind, an die Referenzspannung VREF angeschlossen, während alle Kondensatoren abgesehen von dem besonderen Kondensator an die Massespannung GND angeschlossen sind. Dies bedeutet, dass die Verbindungskapazitäten C2 und C3, die auf die gemeinsamen Elektroden in benachbarten Spalten wirken, wie es in 11 veranschaulicht ist, einen konstanten Kopplungsvorgang aufweisen. Dementsprechend ist der Gesamtkapazitätswert als Summe von C1, C2 und C3 immer konstant. Als Ergebnis wird die Linearität nicht beeinflusst. Die Pseudo-Kondensatoren (216 (8CD1, 8CD2) in 9) sind auf beiden Array-Seiten angeordnet, um den Einfluss einer Abweichung bei der Herstellungsgenauigkeit zu ver ringern und sind an die Massespannung GND angeschlossen. Bei diesem Aufbau ist der Einfluss der parasitären Kapazität an dem gesamten Array bis hin zu den am weitesten außen angeordneten Kondensatoren mit Ausnahme der Pseudo-Kondensatoren konstant. Auf diese Weise kann eine ausgezeichnete Linearität über eine Bandbreite aller Eingangscodes beibehalten werden.
Als dritte Auswirkung dieser Erfindung kann eine Zunahme der Genauigkeit erzielt werden, während eine Zunahme der Schaltkreisabmessung und des Schaltkreislayouts unterdrückt wird.
Der Grund hierfür liegt darin, dass die Anzahl der höherwertigen Bits, die einer Temperaturmessgerät-Steuerung unterzogen werden, leicht erhöht werden kann. In dem Kondensatorarray-D/A-Wandler wird die Zahl der Einheitskondensatoren erheblich erhöht, wenn die Auflösung erhöht wird, inbesondere bei einer Erhöhung auf 8 Bits oder mehr. Beispielsweise erfordern eine 8-Bit-Auflösung und eine 10-Bit-Auflösung die Einheitskondensatoren, und zwar 256 Stück bzw. 1024 Stück davon. Um die Fläche des Kondensatorarrays effizient für eine derart große Anzahl von Einheitskondensatoren freizuhalten, muss eine viereck-ähnliche Anordnung verwendet werden. Für Fachleute in der Technik ist es leicht verständlich, dass die Genauigkeit des D/A-Wandlers erhöht werden kann, indem die Anzahl der höherwertigen Bits, die der Temperaturmessgerät-Steuerung unterzogen werden, erhöht wird. Wenn jedoch die Anzahl der höherwertigen Bits, die einer Temperaturmessgerät-Steuerung unterzogen werden, in dem D/A-Wandler mit der hohen Auflösung, wie z.B. 8 Bits oder 10 Bits, erhöht wird, erhöht sich die Anzahl der Schalter zum Verbinden der Kondensatoren mit der Referenzspannung VREF oder der Massespannung GND und die Anzahl der Verbindungsleitungen zum Verbinden der Schalter mit den Kondensatoren, erheblich. Beispielsweise entspricht im Falle der höherwertigen fünf Bits und der höherwertigen sechs Bits die Anzahl der Schalter oder der Verbindungsleitungen der Zahl 31 bzw. 63. In dem Kondensatorarray-D/A-Wandler kann sich die Li nearität möglicherweise aufgrund der Verbindungskondensatoren zwischen den Array-Kondensatoren und den Verbindungsleitungen gemäß Beschreibung in Verbindung mit der zweiten Auswirkung verschlechtern, wenn die viereck-ähnliche Anordnung verwendet wird, um die Fläche des Kondensatorarrays effizient freizuhalten und wenn die Anzahl der höherwertigen Bits, die einer Temperaturmessgerät-Steuerung unterzogen werden, erhöht wird, um so die Genauigkeit wie oben beschrieben zu erhöhen. Jedoch verschlechtert sich in der erfindungsgemäßen Anordnung die Linearität unter dem Einfluss der Verbindungskondensatoren zwischen den Kondensatoren und den Verbindungsleitungen nicht. In 14 sind zwei Schalter für eine einzelne Spalte von Einheitskondensatoren angeordnet. Bei diesem Aufbau kann die Anzahl der höherwertigen Bits, die der Temperaturmessgerät-Steuerung unterzogen werden, zur Verbesserung der Genauigkeit erhöht werden, während der Einfluss der Verbindungskondensatoren unterdrückt wird.

Claims

D/A-Wandler zum Umwandeln von digitalen Daten in ein analoges Signal unter Verwendung eines Kondensatorarrays (104), wobei der D/A-Wandler Folgendes aufweist: einen Temperaturmessgerät-Decoder (103) zum Decodieren eines Eingangssignals mit einem ersten bis m-ten Eingangsbit (D3 bis D7) in einem Temperaturmessgerät, um ein Ausgangssignal (107) zu erzeugen, das wiederum ein erstes bis n-tes Ausgangsbit (T1 bis T31) aufweist, wobei m eine ganze Zahl nicht kleiner zwei ist, und wobei n sich aus der Gleichung (2^m – 1) ergibt; und einen ersten bis n-ten Schalter (SU1 bis SU31), der jeweils dem ersten bis n-ten Ausgangsbit des Temperaturmessgerät-Decoders entspricht; wobei das Kondensatorarray (104) einen ersten bis n-ten Kondensator (8C1 bis 8C31) aufweist, der dem jeweiligen ersten bis n-ten Schalter entspricht; dadurch gekennzeichnet, dass der erste bis n-te Kondensator (8C1 bis 8C31) jeweils symmetrisch vom Mittelpunkt aus nach außen links und rechts ansprechend auf die digitalen Daten in der ausgewählten Reihenfolge angeordnet wird.
D/A-Wandler nach Anspruch 1, dadurch gekennzeichnet, dass der erste bis n-te Schalter (SU1 bis SU31) so ausgelegt ist, dass er jeweils einen entsprechenden Kondensator aus dem ersten bis n- ten Kondensator (8C1 bis 8C31) ansprechend auf die digitalen Daten auswählt, wobei der erste bis n-te Schalter (SU1 bis SU31) jeweils in einer Richtung angeordnet ist, die parallel zu einer Anordnungsrichtung des ersten bis n-ten Kondensators (8C1 bis 8C31) liegt; und dadurch gekennzeichnet, dass der D/A-Wandler weiter eine erste bis n-te Verbindungsleitung (312) zwischen dem ersten bis n-ten Schalter (SU1 bis SU31) und dem entsprechenden Kondensator (8C1 bis 8C31) des Kondensatorarrays (104) aufweist, wobei sich die erste bis n-te Verbindungsleitung (312) jeweils in einer Richtung erstreckt, die senkrecht zu der angeordneten Richtung des ersten bis n-ten Kondensators (8C1 bis 6C31) liegt.
D/A-Wandler nach Anspruch 1 und 2, dadurch gekennzeichnet, dass jeder erste bis n-te Schalter (SU1 bis SU31) derart arbeitet, dass wenn ein entsprechendes Bit einen logischen Pegel "1" aufweist, ein entsprechender Kondensator mit einer vorher festgelegten Spannung durch eine entsprechende Verbindungsleitung aus der ersten bis n-ten Verbindungsleitung (312) angelegt wird, und dass wenn das entsprechende Bit einen logischen Pegel "0" aufweist, der entsprechende Kondensator durch diese entsprechende Verbindungsleitung geerdet ist, wobei die entsprechende Verbindungsleitung dem jeweiligen ersten bis n-ten Schalter (SU1 bis SU31) entspricht.
D/A-Wandler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Kondensatorarray (104) zur Umwandlung von höherwertigen Bits der digitalen Daten verwendet wird, wobei der D/A-Wandler weiter ein zusätzliches Kondensatorarray (105) aufweist, welche einen ersten bis n-ten zusätzlichen Kondensator (207 bis 209) zur Umwandlung von niederwertigen Bits der digitalen Daten aufweist, wobei der D/A-Wandler noch weiter einen ersten bis n-ten zusätzlichen Schalter (211 bis 213) zur Auswahl eines jeweils entsprechenden zusätzlichen Kondensators aus dem ersten bis n-ten zusätzlichen Kondensator (207 bis 209) aufweist, wobei das zusätzliche Kondensatorarray (105) außerhalb des Kondensatorarrays (104) angeordnet ist, wobei die zusätzlichen Schalter (211 bis 213) außerhalb des ersten bis n-ten Schalters (SU1 bis SU31) in paralleler Richtung zu der Anordnungsrichtung des ersten bis n-ten Kondensators angeordnet sind, wobei der D/A-Wandler noch weiter eine erste bis n-te zusätzliche Verbindungsleitung (313 bis 315) zwischen den zusätzlichen Schaltern (211 bis 213) und den entsprechenden Kondensatoren des zusätzlichen Kondensatorarrays (105) aufweist, wobei sich die erste bis n-te zusätzliche Verbindungsleitung (313 bis 315) in die Richtung senkrecht zu der Anordnungsrichtung des ersten bis n-ten Kondensators erstreckt.
D/A-Wandler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass: der erste bis n-te Schalter (SU1 bis SU31) in einem Bereich des zusätzlichen Kondensatorarrays (105) und in Reihenrichtung im Anschluss an die Mitte nach außen links und rechts derart angeordnet ist, dass die Schalter symmetrisch zueinander sind; sich die erste mit n-te Verbindungsleitung (312) in die Spaltenrichtung erstreckt, ohne dass sich die Verbindungsleitungen schneiden.
D/A-Wandler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der D/A-Wandler weiter einen ersten und einen zweiten Pseudo-Kondensator (8CD1 und 8CD2) aufweist, die jeweils auf gegenüberliegenden Seiten des Kondensatorarrays (104) angeordnet sind.
D/A-Wandler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass keiner der Pseudo-Kondensatoren (8CD1, 8CD2) einem der ersten bis n-ten Schalter (SU1 bis SU31) entspricht und permanent mit Masse (205) verbunden ist, wobei die Pseudo-Kondensatoren (8CD1 und 8CD2) in dem Kondensatorarray (104) an beiden Seiten des ersten bis n-ten Kondensators (8C1 bis 8C31) angeordnet sind.
D/A-Wandler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass er weiter einen dritten Pseudo-Kondensator (8CD3) aufweist, wobei das zusätzliche Kondensatorarray (105) zwischen dem ersten oder zweiten Pseudo-Kondensator (8CD1 und 8CD2) und dem dritten Pseudo-Kondensator (8CD3) angeordnet ist.
D/A-Wandler nach Anspruch 1, dadurch gekennzeichnet, dass das erste und m-te Eingangsbit des Decoder-Eingangssignals des Temperaturmessgerät-Decoders (103) ein niedrigstwertiges (am wenigsten signifikantes) bzw. ein höchstwertiges (am meist signifikantes) Bit des Decoder-Eingangssignals darstellen, wobei das erste und n-te Ausgangsbit des Ausgangssignals (107) des Temperaturmessgerät-Decoders (103) ein niedrigstwertiges Bit bzw. ein höchstwertiges Bit des Ausgangssignals darstellen.