KR930009431B1 - 2차원 대칭적 온도계형 매트릭스 디코더의 디지탈/아날로그 변환기 - Google Patents

2차원 대칭적 온도계형 매트릭스 디코더의 디지탈/아날로그 변환기 Download PDF

Info

Publication number
KR930009431B1
KR930009431B1 KR1019910025760A KR910025760A KR930009431B1 KR 930009431 B1 KR930009431 B1 KR 930009431B1 KR 1019910025760 A KR1019910025760 A KR 1019910025760A KR 910025760 A KR910025760 A KR 910025760A KR 930009431 B1 KR930009431 B1 KR 930009431B1
Authority
KR
South Korea
Prior art keywords
decoder
row
current source
current
column
Prior art date
Application number
KR1019910025760A
Other languages
English (en)
Other versions
KR930015368A (ko
Inventor
강구창
Original Assignee
현대전자산업주식회사
정몽헌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 정몽헌 filed Critical 현대전자산업주식회사
Priority to KR1019910025760A priority Critical patent/KR930009431B1/ko
Priority to US07/998,049 priority patent/US5453743A/en
Priority to TW081110547A priority patent/TW207002B/zh
Publication of KR930015368A publication Critical patent/KR930015368A/ko
Application granted granted Critical
Publication of KR930009431B1 publication Critical patent/KR930009431B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0643—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain
    • H03M1/0651—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain by selecting the quantisation value generators in a non-sequential order, e.g. symmetrical
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • H03M1/685—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type the quantisation value generators of both converters being arranged in a common two-dimensional array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals

Abstract

내용 없음.

Description

2차원 대칭적 온도계형 매트릭스 디코더의 디지탈/아날로그 변환기
제 1 도는 종래의 비가중치 온도계형 방식의 디지탈/아날로그 변환기 설명도.
제 2 도는 제 1 도에 따른 전류원의 전류분포도.
제 3 도는 전류 비균일성에 의해 발생된 누적 비선형 오차특성도.
제 4 도는 본 발명 대칭적 온도계형 디코드 방식 디지탈/아날로그변환기의 순서설명도.
제 5 도는 제 4 도에 따른 출력파형도.
제 6 도는 본 발명 대칭적 온도계형 매트릭스 디코드 방식의 설명도.
제 7 도는 본 발명에 따른 디지탈/아날로그 변환기의 블록도.
제 8 도는 제 7 도에 따른 2차원 디코더의 회로도.
제 9 도는 제 7 도에 따른 전류원 선택순서도.
제 10 도는 디지탈입력이 십진수 6일때 선택되는 전류원 선택순서도.
* 도면의 주요부분에 대한 부호의 설명
10 : 1차 디코더 11 : 컬럼 디코더
12, 14 : 레지스터 13 : 로 디코더
20 : 전류원 및 2차 디코더 ADI : 앤드게이트
ORI : 오아게이트
본 발명은 디지탈/아날로그 변환기에 관한 것으로, 특히 전류원 선택시 2차원 대칭적으로 하여 전류원 비균일성에 따른 누적비선형 오차를 줄이도록 한 2차원 대칭적 온도계형 매트릭스 디코더의 디지탈/아날로그 변환기에 관한 것이다.
종래의 디지탈/아날로그 변환기는 제 1 도에 도시된 바와같이 전류를 흘릴수 있는 전류원(Ⅰ1-Ⅰn)을 구동하여 전류를 얻도록된 구성된 비가중치 온도계형(Unweighted Thermometer)방식이 사용된다.
이와같이 구성된 디지탈/아날로그 변환기의 출력(Ⅰ0)은 Ⅰ0=Ⅰ1＋12＋...Ⅰn=NⅠ...(1)가 된다. 그러나 실제 다이(Die)상에서는 꼭 같은 전류원을 만들 수 없어서 제 2 도와 같이 각 전류원의 전류값이 다르게 나타나 제 3 도에서와 같이 실제치와 이론치가 다른 누적비선형 오차가 발생한다.
디지탈/아날로그 변환기에서는 이 오차가 1/2LSB, 즉 한개의 전류원이 구동되었을때 흐르는 전류의 절반보다 작아야 하는데 제 3 도에서와 같이 전류원의 갯수가 많을수록 누적비선형 오차값이 커져 디지탈/아날로그 변환기의 디지탈비트(bit)수를 높일 수 없는 제액이 된다.
따라서, 본 발명은 종래의 결함을 감안하여 전류원 배열의 중간에 위치한 절류원에서 시작하여 좌우로 하나씩 더 구동시킴으로써 바로 다음 전류원에서 오차가 서로 상쇄되도록 한 2차원 대칭적 온도계형 매트릭스 디코더의 디지탈/아날로그 변환기를 창안한 것으로 이하 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제 7 도는 본 발명 디지탈/아날로그 변환기의 블록도로서 컬럼에 인가되는 신호를 디코딩하는 컬럼디코더(11)와 로우(row)에 인가되는 신호를 디코딩하는 로우 디코더(13)와 상기 컬럼디코더(11) 및 로우 디코더(13)에 인가되는 신호를 증가시키는 레비스터(12)(14)로 구성된 1차 디코더(10)와, 전류를 흘릴수 있도록 함과 아울러 상기 1차 디코더(10)와 대칭적으로 컬럼 및 로우(row)에 인가되는 신호를 디코딩하는 전류원 및 2차 디코더(20)로 구성한다.
이와같이 구성된 본 발명의 작용 및 효과를 상세히 설명하면 다음과 같다.
제 6 도에서와 같이 전류원 배열의 중간에 위치한 전류원에서 시작하여 좌우로 하나씩 더 구동시킴으로써 바로 다음 전류원에서 오차가 서로 상쇄되어 누적비선형 오차를 줄이고, 전류원 배열의 거리를 단축하여 디지탈 입력 한개간의 오차인 인접 비선형성 오차를 줄이도록 하는데 효과가 있었으나 이 방식은 한쪽 방향 즉, 컬럼(column)으로만 대칭적으로 디코드를 함으로써 로우(row)간의 전류원의 비균일성에 대한 대책이 없는 한계가 있다.
따라서 제 9 도에서와 같이 대칭적 온도계형 디코드 방식의 한계인 로우 방향으로의 전류원 비균일성에 따른 누적비선형 오차를 줄이기 위하여 로우방향으로도 대칭적으로 디코딩하는데, 디지탈 입력이 십진수 6일때 선택되는 전류원(4×4 전류원)을 예를들어 설명하면 다음과 같다.
먼저 1차 디코더(10)는 로우 디코더(13)와 컬럼 디코더(11)로 구성되는데 디코더의 n＋1번째 출력이 "1" 이면 1번째부터 n번째 출력은 늘 "1"이 되게 구성하는데, 즉 제 10 도에서와 같은 경우엔 로우 디코더의 출력에 있어서, R1, R2는 "1" R3, R4는 "0"이 되고 컬럼 디코더의 출력은 C1, C2는 "1", C3, C4는 "0"이 된다.
이 출력들은 2차 디코더(20)의 입력으로 들어간다.
그리고 1차 디코더(10) 앞단의 레지스터(12), (14)는 1차 디코더의 컬럼 및 로우 디코더(11), (13)에 들어오는 신호를 동기시키기 위하여 필요하다.
2차 디코더(20)의 구성은 제 8 도에 도시한 바와같이 로우(row)의 N번째 신호와 컬럼(column)의 M번째 신호를 인가되는 앤드게이트(AD1)의 출력 및 로우(row)의 N＋1번째 신호를 인가받는 오아게이트(ORI)에서 오아링하여 최종출력하도록 한다.
이와같은 구성을 갖는 회로에서 N번째 로우(row)의 M번째 컬럼의 2차 디코더(20)는 먼저 n＋1번째로우(row)가 선택되었는지를 판단하여 N＋1번째로우(row)가 선택되었으면 "1"을 출력시키고, N＋1번째로우(row)가 선택되지 않았으면 N번째 로우와 M번째 컬럼을 판단한다. 즉, N번째로우가 선택되었으면 M번째 컬럼이 "1"이면 "1", 아니면 "0"을 출력시킨다.
이와같이 동작하는 전류원의 전류에 대한 비균일성이 0.1%, 0.01%일때 누적비선형성 오차에 따른 최대 디지탈/아날로그 변환기 입력 비트수는 다음과 같다(여기서 이 수치는 측정치가 아닌 이론적 계산값임).
온도계형 디코드 방식 ; 6비트, 8비트
대칭적 온도계형 방식 ; 8비트, 10비트
대칭적 온도계형 매트릭스 방식 ; 8비트, 10비트
2차원적 대칭적 온도계형 매트릭스 방식 ; 10비트, 12비트
즉, 2차원 대칭적 온도계형 매트릭스 방식은 종래의 방식보다 누적비선형 오차면에서 우월하며, 그로인해 더 높은 해상도의 디지탈/아날로그 변환기의 제작이 가능하다.
이상에서 상세히 설명한 바와같이 본 발명은 디지탈/아날로그 변환기 자체는 물론 디지탈/아날로그 변환기가 사용되는 칩에서 사용 가능하며, 시스템 측면에서는 모니터나 차후의 고화질 티브이 등에 사용가능하다.
여기서, 2차원 대칭적이란 의미는 같은 로우(row)에서는 좌우로 대칭이며, 전류원의 집단 즉, 로우(row)간에는 상하로 대칭된다는 의미이다.
참고로, 대칭적온도계형 매트릭스 디코드방식에서 전류원이 선택되는 순서와, 2차원 대칭적 온도계형 매트릭스 디코드방식에서 전류원이 선택되는 순서를 다음의 표로 나타내었다.
[표 1]

Claims (2)

  1. 컬럼에 인가되는 신호를 디코딩하는 컬럼 디코더(11)와 로우(row)에 인가되는 신호를 디코딩하는 로우 디코더(13)와 상기 컬럼 디코더(11) 및 로우 디코더(13)에 인가되는 신호를 동기시키는 레지스터(12), (13)로 이루어진 1차 디코더(10)와, 전류를 흘릴 수 있도록 함과 아울러 상기 1차 디코더(10)와, 전류를 흘릴 수 있도록 함과 아울러 상기 1차 디코더(10)와 대칭적으로 컬럼 및 로우에 인가되는 신호를 디코딩하는 전류원 및 2차 디코더(20)로 구성함을 특징으로 하는 2차원 대칭적 온도계형 매트릭스 디코더의 디지탈/아날로그 변환기.
  2. 제 1 항에 있어서, 상기 2차 디코더(20)는 로우(row)의 N번째 신호와 컬럼(column)의 M번째 신호를 인가받는 앤드게이트(ADI)의 출력 및 로우(row)의 N＋1번째 인가받는 오아게이트(ORI)에서 오아링하여 최종출력(OUT)하도록 구성함을 특징으로 하는 2차원 대칭적 온도계형 매트릭스 디코더의 디지탈/아날로그 변환기.
KR1019910025760A 1991-12-31 1991-12-31 2차원 대칭적 온도계형 매트릭스 디코더의 디지탈/아날로그 변환기 KR930009431B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019910025760A KR930009431B1 (ko) 1991-12-31 1991-12-31 2차원 대칭적 온도계형 매트릭스 디코더의 디지탈/아날로그 변환기
US07/998,049 US5453743A (en) 1991-12-31 1992-12-29 Two-dimensional symmetric thermometer matrix decoder of digital/analog converter
TW081110547A TW207002B (en) 1991-12-31 1992-12-30 Two-dimensional symmetric thermometer matrix decoder of digital/analog converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910025760A KR930009431B1 (ko) 1991-12-31 1991-12-31 2차원 대칭적 온도계형 매트릭스 디코더의 디지탈/아날로그 변환기

Publications (2)

Publication Number Publication Date
KR930015368A KR930015368A (ko) 1993-07-24
KR930009431B1 true KR930009431B1 (ko) 1993-10-04

Family

ID=19327239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910025760A KR930009431B1 (ko) 1991-12-31 1991-12-31 2차원 대칭적 온도계형 매트릭스 디코더의 디지탈/아날로그 변환기

Country Status (3)

Country Link
US (1) US5453743A (ko)
KR (1) KR930009431B1 (ko)
TW (1) TW207002B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07212234A (ja) * 1994-01-25 1995-08-11 Hitachi Ltd Ｄａ変換器およびそれを用いた周波数シンセサイザ
GB2333171A (en) * 1998-01-08 1999-07-14 Fujitsu Microelectronics Ltd Thermometer coding circuitry
US6081217A (en) * 1998-07-13 2000-06-27 Tenx Technology, Inc. Decoder for 2-dimensional input devices
EP1202791B1 (en) * 1999-06-11 2006-12-27 Gas Separation Technology, Inc. Porous gas permeable material for gas separation
JP2002100991A (ja) * 2000-09-26 2002-04-05 Nec Kyushu Ltd Ｄ／ａコンバータ
DE60313119T2 (de) * 2003-03-31 2007-12-20 Ami Semiconductor Belgium Bvba Strom DAC mit einem zweidimensionalen Matrixdecoder
DE10331545A1 (de) * 2003-07-11 2005-02-10 Infineon Technologies Ag Digital-Analog-Wandler und Verfahren zur Digital-Analog-Wandlung
TWI246670B (en) * 2004-06-08 2006-01-01 Au Optronics Corp Digital to analog converter and OLED display utilizing the same
US9231546B2 (en) * 2014-06-06 2016-01-05 The Regents Of The University Of Michigan Multi-dimensional array of impedance elements

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56153832A (en) * 1980-04-30 1981-11-28 Nec Corp Digital to analog converter
JPS59193621A (ja) * 1983-04-18 1984-11-02 Toshiba Corp デジタル−アナログ変換回路
JPS6188619A (ja) * 1984-09-28 1986-05-06 シーメンス、アクチエンゲゼルシヤフト Ｄ‐ａ変換器
GB8803431D0 (en) * 1988-02-15 1988-03-16 Gen Electric Co Plc Digital to analogue convertors
JP2597712B2 (ja) * 1989-05-22 1997-04-09 株式会社東芝 ディジタル・アナログ変換器

Also Published As

Publication number Publication date
US5453743A (en) 1995-09-26
KR930015368A (ko) 1993-07-24
TW207002B (en) 1993-06-01

Similar Documents

Publication Publication Date Title
US7948418B2 (en) Digital-to-analog conversion circuit and column driver including the same
KR100229380B1 (ko) 디지탈방식의 액정표시판넬 구동회로
US6100868A (en) High density column drivers for an active matrix display
KR100517734B1 (ko) 감마보정 디지털 아날로그 변환기 및 그 변환방법과, 이를사용한 소스구동 집적회로 및 평판표시장치
US6670938B1 (en) Electronic circuit and liquid crystal display apparatus including same
KR930009431B1 (ko) 2차원 대칭적 온도계형 매트릭스 디코더의 디지탈/아날로그 변환기
KR970022938A (ko) 액정표시장치 및 데이타라인 · 드라이버
US8274417B2 (en) Coarse digital-to-analog converter architecture for voltage interpolation DAC
US6559836B1 (en) Source driver for liquid crystal panel and method for leveling out output variations thereof
US6507332B1 (en) Active-matrix-type image display and a driving method thereof
US20200118522A1 (en) Data driving circuit and driving method thereof, data driving system and display device
US5568145A (en) MOS current source layout technique to minimize deviation
US6317066B1 (en) Layout arrangement of current sources in a current-mode digital-to-analog converter
JPS6188619A (ja) Ｄ‐ａ変換器
US8237596B2 (en) Apparatus and method for simplifying Digital-to-Analog Converter circuitry using gray code
KR100343411B1 (ko) 도트 역 구동 설계의 액티브 매트릭스 엘시디 디바이스를구동하는 구동 유닛
US5760725A (en) Current cell type digital-analog converter
JPS63161495A (ja) 液晶駆動装置
EP0903861B1 (en) Method for selecting a sequence of cells inside a bidimensional matrix structure of a digital-analog converter and corresponding converter
US5191333A (en) Two stage digital to analog connecting circuit
SU1037848A3 (ru) Строчный преобразователь дл устройства воспроизведени изображени
JP2001313568A (ja) 内挿式ｄ−ａ変換器
US6304240B1 (en) Drive circuit for liquid crystal display apparatus
JPH0460583A (ja) 液晶表示装置の駆動回路
CN101277116B (zh) 数字模拟转换器及转换方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020918

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee