JP3232457B2 - デルタシグマ方式d/a変換器 - Google Patents
デルタシグマ方式d/a変換器Info
- Publication number
- JP3232457B2 JP3232457B2 JP02917099A JP2917099A JP3232457B2 JP 3232457 B2 JP3232457 B2 JP 3232457B2 JP 02917099 A JP02917099 A JP 02917099A JP 2917099 A JP2917099 A JP 2917099A JP 3232457 B2 JP3232457 B2 JP 3232457B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- digital signal
- output
- signal
- unit amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/662—Multiplexed conversion systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
- H03M1/0665—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/464—Details of the digital/analogue conversion in the feedback path
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Description
シグマ方式D/A変換器に関するものであり、特に3以
上の量子化レベルを持つ量子化器の出力をアナログ量に
変換する構成に関するものである。
ーヤー等のデジタルオーディオ装置では、デルタシグマ
変調方式D/A変換器を用いるものがある。これは、C
Dから読み出される多ビットデジタル信号をオーバーサ
ンプリングし、マルチレベルのデジタル信号に変換し、
このデジタル信号をD/A変換するものである。例え
ば、図7に示すように、多ビットデジタル信号を受ける
ノイズシェーパ演算を行い後述の量子化器より発生する
量子化雑音の低周波成分をキャンセルするノイズシェー
パ演算器X1と、ノイズシェーパ演算器X1に含まれて
おり、入力を複数のレベルと比較してマルチレベル量子
化する量子化器X2と、量子化器からの出力をD/A変
換を行うためのローカルD/A変換器X3とからなる。
ノイズシェーパ演算器としては、例えば、図8に示すよ
うな3次ノイズシェーパ演算器があり、乗算器Y1、Y
2、遅延回路Y3、Y4、Y5、加算器Y6、Y7から
なる。遅延回路Y3、Y4、Y5はそれぞれ1サンプル
周期の遅延を有し、順次縦列に接続されている。入力さ
れた多ビットデジタル信号は加算器Y6で、遅延回路Y
5の出力と、乗算器Y1、Y2を介してそれぞれ係数
3、−3を乗算された遅延回路Y3、Y4の出力と加算
され、量子化器X2に出力される。量子化器の出力は加
算器Y7でその入力から減算され、遅延回路Y3の入力
となっている。なお、図8では22ビットのデジタル信
号を入力とし、11レベルのデジタル信号に変換するも
のを示してある。
て、高精度・高S/N化するには、ノイズシェーパ演算
器の次数、サンプリング周波数、量子化器のレベル数を
増加することが理論上必要である。ノイズシェーパ演算
器の次数を上げることは、すなわち、ノイズシェーパ演
算器を構成する積分器、乗算器、遅延回路の組を増加さ
せ、回路量の増大を招く。また、むやみに次数を大きく
しても逆に高周波数域の雑音を増大させる。サンプリン
グ周波数にしても、デジタルオーディオ装置のシステム
クロック周波数を上げることとなるが、これとともにク
ロックジッタに弱くなるので限界がある。また、コスト
アップは他ならず、消費電力の上昇、アナログオーディ
オ回路系への干渉ノイズの発生の恐れを招く。このた
め、量子化器のレベル数を増加することが不可欠であ
る。
/A変換器は、量子化器の出力レベル数に応じて、たか
だか数10レベル程度の少ない分解能しか持っていな
い。しかし、その各々のレベル値の精度については、非
常に高い相対精度が要求されている。例えば、16ビッ
トを越える精度が要求されるような場合、D/A変換用
の変換エレメントとして単に抵抗やコンデンサ等を並べ
ただけでは、D/A変換器のICの製造に用いられる半
導体プロセスに起因する各変換エレメントの相対ばらつ
きのため、この相対精度に対する厳しい要求を満たすこ
とは出来ない。そのため、単に量子化器のレベル数を増
加させるだけでなくPWM(パルス幅変調)方式やDE
M(ダイナミック・エレメント・マッチング)方式のロ
ーカルD/A変換器が用いられている。
のパルス幅を変えることにより複数のレベルを表現する
方式であり、主として時間軸方向のクロック精度によっ
て変換精度が決定される。このため、IC等の製造誤差
によって変換精度が影響されることが少なく、高い精度
を簡単に実現できるという特徴を持っている。その反
面、サンプリング周波数の数倍以上の高いシステムクロ
ックを必要とする。また、そのクロックのジッタによ
り、変換精度が大きく影響されるという欠点を持ってい
る。
応し、抵抗やコンデンサ等からなる同一変換能力の複数
の変換エレメントを持ったD/A変換器である。具体的
には図7に示すように、量子化器X2の出力レベル数N
に応じたN個の出力を有するDEM変換器30、変換エ
レメントとしての同一抵抗値の2N個の抵抗r1〜r1
2、反転部31、オペアンプ32からなり、DEM変換
器30によって量子化器X2の出力レベルに応じた数の
抵抗r1〜rN、r’1〜r’Nに選択的に電流(単位
量)を供給し、各抵抗に供給される単位量をアナログ加
算してオペアンプ32に入力し、量子化器X2の出力レ
ベルに応じたアナログ出力を発生させる。これはPWM
方式とは違ってサンプリング周波数以上の変換クロック
を必要としない。この方式は、抵抗やコンデンサ等のア
ナログ的な変換エレメントを複数もっているため、各エ
レメントの相対的なばらつきの影響を受けて変換精度が
悪くなってしまう。DEM方式では、各エレメントを順
番に使用して、平均して全てのエレメントが同じ時間だ
け使用する。これにより、変換エレメントの相対ばらつ
きによって発生する雑音成分を高周波数域に追いやり、
実際に使用される低周波数成分については高い変換精度
を実現している。
方式の欠点は抵抗やコンデンサ等の変換エレメントを多
く使用するため、ICのチップ面積が増大してしまい、
その結果コストアップを招くことである。さらに、一般
的には電源ハム等の直流成分のノイズをキャンセルする
ために、図7に示すようにオペアンプ32の正相入力、
逆相入力に互いにレベル反転した入力を与える差動方式
を取っており、必要とされる変換エレメントの数は量子
化レベル数Nの2倍となっていた。
子化器のサンプリング周期を前半の1/2周期、後半の
1/2周期に分け、量子化器の出力レベルをその2等分
またはそれに近い整数値の出力レベルの第2、第3のデ
ジタル信号の出力レベルの和で表されるように分割し、
サンプリング周期の前半の1/2周期に第2のデジタル
信号に対応したレベル信号より第3のデジタル信号の反
転信号に対応した反転レベル信号を減算し、後半の1/
2周期に第3のデジタル信号に対応したレベル信号より
第2のデジタル信号の反転信号に対応した反転レベル信
号を減算してアナログ信号を発生する。これによって、
サンプリング周波数の2倍のクロックを使用するのみ
で、従来のDEM方式と比較して変換エレメントを構成
する抵抗やコンデンサ等の素子数を1/2に減少させ
る。言い換えれば、従来の素子数をそのままに高精度の
D/A変換器を提供するものである。
周期で、複数出力レベルの第1のデジタル信号を発生す
るものであり、出力レベルの数はN(3以上の整数)で
ある量子化器と、上記量子化器より発生する量子化雑音
の低周波成分をキャンセルするノイズシェーパ演算器
と、上記第1のデジタル信号をその出力レベルの2等分
またはそれに近い整数値の出力レベルを示す第2、第3
のデジタル信号の出力レベルの和で表されるように分割
する分割器と、上記サンプリング周期の前半の1/2周
期に第2のデジタル信号に対応したレベル信号より第3
のデジタル信号に対応したレベル信号を反転した反転レ
ベル信号を減算し、後半の1/2周期に第3のデジタル
信号に対応したレベル信号より第2のデジタル信号に対
応したレベル信号を反転した反転レベル信号を減算して
量子化器の出力レベルに対応したアナログ信号を発生す
る差動増幅器とを備えるデルタシグマ方式D/A変換器
を構成する。
(Qは0以上、(N−1)の整数)とすれば、上記分割
器は、Qが偶数の場合は第2、第3のデジタル信号の出
力レベルA、Bを共にQ/2とし、Qが奇数の場合は第
2、第3のデジタル信号の出力レベルA、Bをそれぞれ
(Q+1)/2、(Q−1)/2とするように第1のデ
ジタル信号を分割することが好ましい。
(Lは(N−1)/2以上の整数)個の変換エレメント
を有し、上記前半の1/2周期に上記第2のデジタル信
号を受けて当該第2のデジタル信号レベルAに対応した
A個の上記変換エレメントに単位量を与えて当該単位量
をアナログ加算して上記第2のデジタル信号に対応した
上記レベル信号を発生し、上記後半の1/2周期に上記
第3のデジタル信号を受けて当該第3のデジタル信号の
レベルBに対応したB個の上記変換エレメントに単位量
を与えて当該単位量を加算して上記第3のデジタル信号
に対応した上記レベル信号を発生する第1の加算器と、
互いに等価な重み付けをされたL個の変換エレメントを
有し、上記前半の1/2周期に上記第3のデジタル信号
を受けて当該第3のデジタル信号のレベルBに対応して
(L−B)個の上記変換エレメントに単位量を与えて当
該単位量をアナログ加算して上記第3のデジタル信号に
対応した上記反転レベル信号を発生し、上記後半の1/
2周期に上記第2のデジタル信号を受けて当該第2のデ
ジタル信号のレベルAに対応して(L−A)個の上記変
換エレメントに単位量を与えて当該単位量をアナログ加
算して上記第2のデジタル信号に対応した上記反転レベ
ル信号を発生する第2の加算器とを備えることも好まし
い。
/A変換器について説明する。まず、図1を参照しなが
ら、本例の構成について説明する。同図において1は量
子化器、2はノイズシェーパ演算器であり、これらは従
来より用いられているものと同様の構成、例えば図8に
示すようなのものである。なお、3次のノイズシェーパ
演算器に限らず、2次のノイズシェーパ演算器でも良い
し、量子化器の出力レベル数も11レベルに限らず、3
レベル以上のものであればよい。以降、便宜上本例で
は、量子化器1の出力レベル数Nを8として説明する。
ノイズシェーパ演算器2は複数ビット構成のデジタル信
号を受け、所定のサンプリング周期Tでノイズシェーパ
演算を行って量子化器1より発生する量子化雑音の低周
波成分をキャンセルする。量子化器1はノイズシェーパ
演算出力を所定のサンプリング周期で量子化し、複数出
力レベルの第1のデジタル信号を発生する。
子化器1の出力レベル数Nと同じN(本例では、N=
8)個の出力端子SB1〜SB8を有し、量子化器1よ
り入力される出力レベルQに応じてQ個の出力を選択し
“1”とする。図2に示すように、量子化器1の出力レ
ベルQに対応するバイナリーコード001〜111に対
応して、出力端子SB1〜SB7を順次“1”とする。
例えば、バイナリーコード001では出力端子SB1が
“1”、010では出力端子SB1、SB2が“1”と
なる。なお、出力端子SB8は常に“0”とする。
1〜P4及びN1〜N4を備える。初期状態では、出力
端子P1、N1、P2、N2、P3、N3、P4はそれ
ぞれ出力端子SB1〜SB8からの出力をそのままに出
力する。偶奇ビット切換部4はサンプリング周期の1/
2周期毎に反転される切換信号に応じて、出力端子SB
1〜SB8からの出力の偶奇ビットを入れ換えて出力す
る。この入れ替えは、例えば、切り換え信号が“1”の
ときは入力、出力の対応は初期状態のままに、“0”の
ときは出力端子P1と出力端子N1とに対する入力信号
を入れ替え、出力端子P2と出力端子N2とに対する入
力信号を入れ替え、出力端子P3と出力端子N3とに対
する入力信号を入れ替え、出力端子P4と出力端子N4
とに対する入力信号を入れ替える。これによってサンプ
リング周期の1/2周期毎に、出力端子P1〜P4、出
力端子N1〜N4からは出力レベルQの2等分またはそ
れに近い整数値の出力レベルを示す第2のデジタル信
号、第3のデジタル信号が交互に発生する。
レメントとしての抵抗であり、互いに同一の抵抗値を有
し、互いに等価な重み付けされたものてある。なお、変
換エレメントとしては抵抗に限らずコンデンサを用いて
も良い。5は反転部であり、6は差動増幅器としてのオ
ペアンプである。抵抗RP1〜RP4はそれぞれ一方の
端子を偶奇ビット切換部4の出力端子P1〜P4に接続
し、他方の端子を互いに接続し、オペアンプ6の正相入
力に接続している。これにより、出力端子P1〜P4の
“1”に応じて各抵抗にには単位量として所定の電流が
供給され、これら単位量が加算されてオペアンプ6の正
相入力に与えられる。この単位量の加算値によって第2
または第3のデジタル信号に対応するレベル信号が与え
られる。抵抗RN1〜RN4はそれぞれ一方の端子に反
転部5を介して偶奇ビット切換部4の出力端子N〜N4
に接続し、他方の端子を互いに接続し、オペアンプ6の
逆相入力に接続している。これにより、出力端子N1〜
N4の“0”に応じて各抵抗に単位量として所定の電流
が供給され、これらの加算値によって第2または第3の
デジタル信号に対応するレベル信号を反転した反転レベ
ル信号が与えられ、オペアンプ6の逆相入力に印加され
る。すなわち、抵抗RP1〜RP4によって第1の加算
器7が構成され、反転部5及び抵抗RN1〜RN4によ
っては第2の加算器8が構成される。第1、第2の加算
器7、8はそれぞれL=4個の変換エレメントを有す
る。第1の加算器7は第2、第3のデジタル信号の出力
レベル値A、Bに応じてサンプリング周期の前半でA
個、後半でB個の単位量を加算し、第2の加算器8は前
半で(L−B)個、後半で(L−A)個の単位量を加算
する。オペアンプ6はレベル信号から反転レベル信号を
減算して量子化器1の出力レベルに対応したアナログ信
号を発生する。
第8のサンプリング周期T〜8Tに量子化器1の出力レ
ベル、言い換えればサーモメータコードの出力値が0〜
7まで順次増加したとし、図3及び図4を参照しながら
本例の動作について説明する。図3はサーモメータコー
ド変換部3の出力値、偶奇ビット切替部4の出力端子P
1〜P4、N1〜N4それぞれの出力状態及びその加算
値ΣPi、ΣNiを示してあり、半周期のオペアンプ6
のによるレベル信号から反転レベル信号を減算して得ら
れる加算値ΣPi−ΣNiバーを示してあり、1周期に
わたるオペアンプ6によって加算される単位量の全加算
値を示してある。また、抵抗RP1〜RP4、RN1〜
RN4への単位量の供給状態をonとして示している。
図4(a)には、第1の周期T〜第8の周期8Tにおけ
るオペアンプ6の正相入力に与えられるレベル信号を実
線+として示してあり、逆相入力に与えられる反転レベ
ル信号を一点鎖線−で示してあり、同図(b)にはオペ
アンプ6の出力するアナログ信号を示してある。
子化器1の出力レベルは0であり、サーモメータコード
変換部3の出力端子SB1〜SB8は全て“0”であ
り、これらは周期の前半T1の間偶奇ビット切替部4の
出力端子P1、N1、P2、〜N4からそのまま出力さ
れる。図3に示すように出力端子P1、N1、P2、〜
N4は全て“0”になる。このため、出力端子P1、P
2、P3、P4からそれぞれ“0”、“0”、“0”、
“0”が出力されており、これらの加算値ΣPiが第2
のデジタル信号の出力レベルであり、ここでは出力レベ
ル0である。このため、第1の加算器7では0個の単位
量が加算される。すなわち、抵抗RP1〜RP4に単位
量の供給が行われておらず、これらの加算によるレベル
信号は図4(a)に示されるように0レベルとなる。ま
た、また、出力端子N1、N2、N3、N4からそれぞ
れ“0”、“0”、“0”、“0”が出力されており、
これらの加算値ΣNiが第3のデジタル信号の出力レベ
ルであり、ここでは出力レベル0である。このため、第
2の加算器8では、4個の単位量が加算されることとな
る。すなわち、出力端子N1、N2、N3、N4の状態
は反転部5により反転されて“1”となり、抵抗RN1
〜RN4の全てに単位量供給がなされ、これらの加算に
よるレベル信号は図4(b)に示されるように0レベル
となる。これにより、オペアンプ6の加算値ΣPi−Σ
Niバーは0レベルとなり、図4(b)に示されるよう
に0レベルのアナログ信号が出力される。後半T2にお
いて、偶奇ビット切替部4によって偶奇ビット切り替え
が行われ、サーモメータコード変換部の出力端子SB1
〜SB8の出力はそれぞれ出力端子N1、P1、N2、
P2〜N4、P4から出力される。出力端子SB1〜S
B8の出力は全て“0”であるから、オペアンプ6から
出力されるアナログ信号は前半T1と同じく0レベルと
なる。
子化器1の出力レベルは1であり、サーモメータコード
変換部3の出力端子SB1は“1”となる。出力端子S
B2〜SB8は“0”のままである。これらは周期の前
半T1では、間偶奇ビット切替部4の出力端子P1、N
1、P2、〜N4からそのまま出力され、図3に示すよ
うに出力端子P1、P2、P3、P4からそれぞれ
“1”、“0”、“0”、“0”が出力されており、こ
れらの加算値ΣPiは1であり、第1の加算器7では0
個の単位量が加算されるものである。出力端子P1から
抵抗RP1にのみ単位量の供給が行われ、図4(a)に
示されるようにレベル信号+は1レベルとなる。また、
出力端子N1、N2、N3、N4からそれぞれ“0”、
“0”、“0”、“0”が出力されており、これらの加
算値ΣNiは0となる。抵抗RN1〜RN4の全てに単
位量供給がなされ、これらの加算による反転レベル信号
−は図4(a)に示されるように0レベルとなる。これ
により、オペアンプ6の加算値ΣPi−ΣNiバーは1
レベルとなり、図4(b)に示されるようにオペアンプ
6からは1レベルのアナログ信号が出力される。後半T
2において、偶奇ビット切替部4によって偶奇ビット切
り替えが行われ、出力端子P1、P2、P3、P4から
それぞれ“0”、“0”、“0”、“0”が出力され、
これらの加算値ΣPiは0である。出力端子N1、N
2、N3、N4からそれぞれ“1”、“0”、“0”、
“0”が出力され、これらの加算値ΣNiは1となる。
出力端子N1が“1”となり、この状態は反転部5によ
って反転されて“0”となり、抵抗RN1への単位量供
給は途絶える。抵抗RN1〜RN4に供給される単位量
は1つ減り、これらの加算による反転レベル信号−は図
4(a)に示されるように−1レベルとなる。また、加
算値ΣPiは0となり、図4(a)に示されるようにレ
ベル信号+は0レベルとなる。これにより、前半T1と
同様にオペアンプ6の加算値ΣPi−ΣNiバーは1レ
ベルとなり、図4(b)に示されるようにオペアンプ6
からは1レベルのアナログ信号が出力される。また、1
周期にわたる単位量の全加算値は2となる。
子化器1の出力レベルは2であり、サーモメータコード
変換部3の出力端子SB1及びSB2が“1”となる。
出力端子SB3〜SB8は“0”のままである。これら
は周期の前半T1では、間偶奇ビット切替部4の出力端
子P1、N1、P2〜N4からそのまま出力され、図3
に示すように出力端子P1、P2、P3、P4からそれ
ぞれ“1”、“0”、“0”、“0”が出力され、これ
らの加算値ΣPiは1である。出力端子P1から抵抗R
P1に単位量の供給が行われ、図4(a)に示されるよ
うにレベル信号+は1レベルとなる。また、出力端子N
1、N2、N3、N4からそれぞれ“1”、“0”、
“0”、“0”が出力されており、これらの加算値ΣN
iは1となる。出力端子N1の状態は反転部4によって
反転されて“0”となり、抵抗RN1への単位量の供給
が途絶え、抵抗RN2〜RN4に単位量供給がなされ
る。これらの加算による反転レベル信号−は図4(a)
に示されるように−1レベルとなる。これにより、オペ
アンプ6の加算値ΣPi−ΣNiバーは2レベルとな
り、図4(b)に示されるようにオペアンプ6からは2
レベルのアナログ信号が出力される。後半T2におい
て、偶奇ビット切替部4によって偶奇ビット切り替えが
行われるが、抵抗RP2〜RP4、RN2〜RN4への
単位量供給に変化はなく図4(a)に示されるようにレ
ベル信号+、反転レベル信号−はそれぞれ1レベル、−
1レベルとなり、前半T1と同様にオペアンプ6の加算
値ΣPi−ΣNiバーは2レベルとなり、図4(b)に
示されるようにオペアンプ6からは2レベルのアナログ
信号が出力される。また、1周期にわたる単位量の全加
算値は4となる。
子化器1の出力レベルは3であり、サーモメータコード
変換部3の出力端子SB1、SB2及びSB3が“1”
となる。出力端子SB4〜SB8は“0”のままであ
る。これらは周期の前半T1では、間偶奇ビット切替部
4の出力端子P1、N1、P2、〜N4からそのまま出
力され、図3に示すように出力端子P1、P2、P3、
P4からそれぞれ“1”、“1”、“0”、“0”が出
力され、これらの加算値ΣPiは2である。出力端子P
1、P2からそれぞれ抵抗RP1、RP2に単位量の供
給が行われ、図4(a)に示されるようにレベル信号+
は2レベルとなる。また、出力端子N1、N2、N3、
N4からそれぞれ“1”、“0”、“0”、“0”が出
力され、これらの加算値ΣNiは1となる。N1の状態
は反転部4によって反転されて“0”となり、抵抗RN
1への単位量の供給が途絶え、抵抗RN2〜RN4に単
位量供給がなされる。これらの加算による反転レベル信
号−は図4(a)に示されるように−1レベルとなる。
これにより、オペアンプ6による加算値ΣPi−ΣNi
バーは3レベルとなり、図4(b)に示されるようにオ
ペアンプ6からは3レベルのアナログ信号が出力され
る。後半T2において、偶奇ビット切替部4によって偶
奇ビット切り替えが行われ、図3に示すように出力端子
P1、P2、P3、P4からそれぞれ“1”、“0”、
“0”、“0”が出力され、これらの加算値ΣPiは1
となる。抵抗RP2への単位量供給が途絶え、図4
(a)に示されるようにレベル信号+は1レベルとな
る。また、出力端子N1、N2、N3、N4からそれぞ
れ“1”、“1”、“0”、“0”が出力され、これら
の加算値ΣNiは2となる。抵抗RN2への単位量供給
が途絶え、図4(a)に示されるように反転レベル信号
−は−2レベルとなり、前半T1と同様にオペアンプ6
の加算値ΣPi−ΣNiバーは3レベルとなり、図4
(b)に示されるようにオペアンプ6からは3レベルの
アナログ信号が出力される。また、1周期にわたる単位
量の全加算値は6となる。
4の第5のサンプリング周期5Tの前半T1、T2とも
にレベル信号+は2レベル、反転レベル信号−は−2レ
ベルとなり、アナログ信号は4レベルとなる。量子化器
1の出力レベル5の第6のサンプリング周期6Tの前半
T1では、レベル信号+は3レベル、反転レベル信号−
は−2レベルとなり、アナログ信号は5レベルとなる。
後半T2では、レベル信号+は2レベル、反転レベル信
号−は−3レベルとなり、アナログ信号は5レベルとな
る。量子化器1の出力レベル6の第7のサンプリング周
期7Tの前半T1、T2ともにレベル信号+は3レベ
ル、反転レベル信号−は−3レベルとなり、アナログ信
号は6レベルとなる。量子化器1の出力レベル7の第8
のサンプリング周期7Tの前半T1では、レベル信号+
は4レベル、反転レベル信号−は−3レベルとなり、ナ
ログ信号は7レベルとなる。後半T2では、レベル信号
+は3レベル、反転レベル信号−は−4レベルとなり、
アナログ信号は7レベルとなる。
サーモメータコード変換部3の出力端子SB1〜SB8
は、偶奇ビット切替部2によって偶数番目のグループと
奇数番目のグループとに分けられ、サンプリング周期の
前半では奇数番目のグループは第1の加算器7に入力さ
れ、偶数番目のグループは第2の加算器8に入力され
る。量子化器1の出力レベルQが奇数の場合は第1の加
算器7では(Q+1)/2個の単位量が、偶数の場合は
Q/2個の単位量が加算されてレベル信号が発生され
る。第2の加算器8では、奇数の場合は(Q−1)/2
の単位量が、偶数の場合はQ/2個の単位量が加算され
て得られるレベル信号を反転したものに相当する反転レ
ベル信号が発生される。これらをそれぞれオペアンプ6
の正相入力、逆相入力に与え、出力レベルQに相当する
アナログ信号を発生する。サンプリング周期の後半では
奇数番目のグループと偶数番目のグループを切替え、偶
数番目のグループは第1の加算器7に入力され、奇数番
目のグループは第2の加算器8に入力される。量子化器
1の出力レベルQが奇数の場合、第1の加算器7では
(Q−1)/2個の単位量が、偶数の場合はQ/2個の
単位量が加算されてレベル信号が発生される。第2の加
算器では、奇数の場合は(Q+1)/2の単位量が、偶
数の場合はQ/2個の単位量が加算されて得られるレベ
ル信号を反転したものに相当する反転レベル信号が発生
される。これらをそれぞれオペアンプ6の正相入力、逆
相入力に与え、出力レベルQに相当するアナログ信号を
発生する。
ント、例えば、抵抗やコンデンサの数を従来の差動方式
のD/A変換器に比べて1/2とすることができる。ま
た、オペアンプ6の正相入力、逆相入力のバランス誤差
は、Qが偶数の場合は0、奇数の場合は単位量1個分と
少なく、サンプリング周期の1/2周期毎に正相入力、
逆相入力に与えられるレベルの絶対値が入れ替わるの
で、バランス誤差による問題もサンプリング周期毎にう
ち消され、オーディオ帯域に問題が及ぶことを防ぐこと
ができる。すなわち、前半、後半のバランス誤差、ノイ
ズ等はたすき掛けで相殺される。
1実施例では偶奇ビット切替部4を用いてサンプリング
周期の1/2周期毎にオペアンプ6の正相入力、逆相入
力に与えられるレベルの絶対値を入れ替えたが、本発明
はこれに限るものではなく、本例では偶奇ビット切替部
4に代えてバレルシフタ部を設けたものである。図5は
本例の構成を示す説明図であり、同図において図1の符
号と同じものは図1と同じ構成を示している。同図にお
て、9はバレルシフタ部であり、サーモメータコード変
換部3の出力端子SB1〜SB8の出力を受けるもので
あり、偶奇ビット切替部4と同様に出力端子SB1〜S
B8と同数の出力端子を有し、これらの出力端子は便宜
上同じ符号で、出力端子P1、N1、P2、N2、P
3、N3、P4、N4として示す。バレルシフタ部9
は、初期状態において出力端子P1、N1、P2、N
2、P3、N3、P4、N4からそれぞれ出力端子SB
1、SB2、SB3、SB4、SB5、SB6、SB
7、SB8の状態を出力しているものとすると、次のサ
ンプリング周期の1/2周期ではそれぞれ出力端子SB
8、SB1、SB2、SB3、SB4、SB5、SB
6、SB7の状態を出力し、さらに次のサンプリング周
期の1/2周期では、それぞれ出力端子SB7、SB
8、SB1、SB2、SB3、SB4、SB5、SB6
の状態を出力するというようにサンプリング周期の1/
2周期毎に各入力に対する出力端子をサイクリックにシ
フトさせて出力するものである。これによって平均して
全ての変換エレメント(すなわち、抵抗RP1〜RP
4、RN1〜RN4)が同じ時間だけ使用されるのであ
る。
外は第1実施例と同様のものであり、各出力端子の状態
及び加算される単位量の状態を図3に対応して示すと図
6のようになる。同図の加算値ΣPi、ΣNi、ΣPi
−ΣNiバーは図3のものと同じものとなる。これから
分かるように本例でも第1実施例と同じく、量子化器1
の出力レベルは2等分またはそれに近い値で分割され、
一方はそのままオペアンプ6の正相入力に与えられ、他
方は反転されて逆相入力に与えられ、サンプリング周期
の1/2周期毎にこれらを入れ替えられており、第1実
施例の作用効果を奏する。加えて全エレメントが平均し
て同じ時間だけ使用されるので、エレメントの相対ばら
つきによって発生する雑音成分を従来のDEM方式と同
様に実質的に無くすことが可能となる。
グ周期を前半の1/2周期、後半の1/2周期に分け、
量子化器の出力レベルをその2等分またはそれに近い整
数値の出力レベルの第2、第3のデジタル信号の出力レ
ベルの和で表されるように分割し、サンプリング周期の
前半の1/2周期に第2のデジタル信号に対応したレベ
ル信号より第3のデジタル信号の逆相信号に対応したレ
ベル信号を減算し、後半の1/2周期に第3のデジタル
信号に対応したレベル信号より第2のデジタル信号の逆
相信号に対応したレベル信号を減算してアナログ信号を
発生する。このため、サンプリング周波数の2倍のクロ
ックを使用するのみで、DEM方式における変換エレメ
ントを構成する抵抗やコンデンサ等の素子数を1/2に
減少させることが可能となる。ひいてはデルタシグマ方
式D/A変換器のICのチップサイズを抑えることが可
能となる。また、従来の素子数はそのままに高精度のD
/A変換器を提供することも可能となる。
変換器の構成を説明するための説明図。
変換器の構成を説明するための説明図。
説明するための説明図。
Claims (3)
- 【請求項1】 所定のサンプリング周期で、複数出力レ
ベルの第1のデジタル信号を発生するものであり、出力
レベルの数はN(3以上の整数)である量子化器と、 上記量子化器より発生する量子化雑音の低周波成分をキ
ャンセルするノイズシェーパ演算器と、 上記第1のデジタル信号をその出力レベルの2等分また
はそれに近い整数値の出力レベルを示す第2、第3のデ
ジタル信号の出力レベルの和で表されるように分割する
分割器と、 上記サンプリング周期の前半の1/2周期に第2のデジ
タル信号に対応したレベル信号より第3のデジタル信号
に対応したレベル信号を反転した反転レベル信号を減算
し、後半の1/2周期に第3のデジタル信号に対応した
レベル信号より第2のデジタル信号に対応したレベル信
号を反転した反転レベル信号を減算して量子化器の出力
レベルに対応したアナログ信号を発生する差動増幅器と
を備えることを特徴とするデルタシグマ方式D/A変換
器。 - 【請求項2】 上記第1のデジタル信号の出力レベルを
Q(Qは0以上、(N−1)の整数)とすれば、上記分
割器は、Qが偶数の場合は第2、第3のデジタル信号の
出力レベルA、Bを共にQ/2とし、Qが奇数の場合は
第2、第3のデジタル信号の出力レベルA、Bをそれぞ
れ(Q+1)/2、(Q−1)/2とするように第1の
デジタル信号を分割することを特徴とする請求項1に記
載のデルタシグマ方式D/A変換器。 - 【請求項3】 互いに等価な重み付けをされたL(Lは
(N−1)/2以上の整数)個の変換エレメントを有
し、上記前半の1/2周期に上記第2のデジタル信号を
受けて当該第2のデジタル信号レベルAに対応したA個
の上記変換エレメントに単位量を与えて当該単位量をア
ナログ加算して上記第2のデジタル信号に対応した上記
レベル信号を発生し、上記後半の1/2周期に上記第3
のデジタル信号を受けて当該第3のデジタル信号のレベ
ルBに対応したB個の上記変換エレメントに単位量を与
えて当該単位量を加算して上記第3のデジタル信号に対
応した上記レベル信号を発生する第1の加算器と、 互いに等価な重み付けをされたL個の変換エレメントを
有し、上記前半の1/2周期に上記第3のデジタル信号
を受けて当該第3のデジタル信号のレベルBに対応して
(L−B)個の上記変換エレメントに単位量を与えて当
該単位量をアナログ加算して上記第3のデジタル信号に
対応した上記反転レベル信号を発生し、上記後半の1/
2周期に上記第2のデジタル信号を受けて当該第2のデ
ジタル信号のレベルAに対応して(L−A)個の上記変
換エレメントに単位量を与えて当該単位量をアナログ加
算して上記第2のデジタル信号に対応した上記反転レベ
ル信号を発生する第2の加算器とを備えることを特徴と
する請求項2に記載のデルタシグマ方式D/A変換器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02917099A JP3232457B2 (ja) | 1999-02-05 | 1999-02-05 | デルタシグマ方式d/a変換器 |
US09/498,049 US6292124B1 (en) | 1999-02-05 | 2000-02-04 | Delta-sigma D/A converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02917099A JP3232457B2 (ja) | 1999-02-05 | 1999-02-05 | デルタシグマ方式d/a変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000228630A JP2000228630A (ja) | 2000-08-15 |
JP3232457B2 true JP3232457B2 (ja) | 2001-11-26 |
Family
ID=12268778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02917099A Expired - Fee Related JP3232457B2 (ja) | 1999-02-05 | 1999-02-05 | デルタシグマ方式d/a変換器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6292124B1 (ja) |
JP (1) | JP3232457B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002100991A (ja) * | 2000-09-26 | 2002-04-05 | Nec Kyushu Ltd | D/aコンバータ |
JP2002374170A (ja) * | 2001-06-12 | 2002-12-26 | Nippon Precision Circuits Inc | 1ビットd/a変換器 |
WO2003055195A2 (en) * | 2001-12-18 | 2003-07-03 | Globespan Virata Incorporated | System and method for rate enhanced shdsl |
US6670902B1 (en) * | 2002-06-04 | 2003-12-30 | Cirrus Logic, Inc. | Delta-sigma modulators with improved noise performance |
US6720897B1 (en) * | 2003-05-09 | 2004-04-13 | Broadcom Corporation | State-delayed technique and system to remove tones of dynamic element matching |
US6864819B2 (en) * | 2003-05-09 | 2005-03-08 | Broadcom Corporation | State delayed technique and system to remove tones of dynamic element matching |
CN102647191B (zh) | 2006-05-21 | 2015-09-02 | 株式会社特瑞君思半导体 | 数字扬声器系统 |
JP5396588B2 (ja) | 2008-06-16 | 2014-01-22 | 株式会社 Trigence Semiconductor | デジタルスピーカー駆動装置,デジタルスピーカー装置,アクチュエータ,平面ディスプレイ装置及び携帯電子機器 |
CN104901693B (zh) | 2009-12-09 | 2018-07-10 | 株式会社特瑞君思半导体 | 选择装置 |
JP5748657B2 (ja) | 2009-12-16 | 2015-07-15 | 株式会社 Trigence Semiconductor | 音響システム |
JP2012065322A (ja) * | 2010-09-17 | 2012-03-29 | Asahi Kasei Electronics Co Ltd | 高速データ加重平均 |
US9350379B1 (en) * | 2015-01-15 | 2016-05-24 | Huawei Technologies Co., Ltd. | System and method for data conversion of signals using noise shaping |
JP6792137B2 (ja) * | 2016-03-03 | 2020-11-25 | ミツミ電機株式会社 | D/a変換器、及びa/d変換器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0253950B1 (de) * | 1986-07-21 | 1991-07-17 | Deutsche ITT Industries GmbH | Monolithisch integrierter Digital/Analog-Wandler |
US4972188A (en) * | 1989-09-15 | 1990-11-20 | International Business Machines Corporation | Push pull double digital-to-analog converter |
JP3112605B2 (ja) * | 1993-07-21 | 2000-11-27 | 株式会社東芝 | D/a変換回路 |
US5404142A (en) * | 1993-08-05 | 1995-04-04 | Analog Devices, Incorporated | Data-directed scrambler for multi-bit noise shaping D/A converters |
JP3469326B2 (ja) * | 1994-08-16 | 2003-11-25 | バー−ブラウン・コーポレーション | デジタル−アナログ変換器 |
US5760726A (en) * | 1996-08-23 | 1998-06-02 | Motorola, Inc. | Digital-to-analog converter with dynamic matching and bit splitting |
-
1999
- 1999-02-05 JP JP02917099A patent/JP3232457B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-04 US US09/498,049 patent/US6292124B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6292124B1 (en) | 2001-09-18 |
JP2000228630A (ja) | 2000-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3232457B2 (ja) | デルタシグマ方式d/a変換器 | |
US5610606A (en) | 1-bit D/A conversion circuit | |
US6362765B2 (en) | D/A converter | |
KR100343063B1 (ko) | 델타 시그마 방식 d/a 변환기 | |
US6885330B2 (en) | Data converters with ternary pulse width modulation output stages and methods and systems using the same | |
JP3942091B2 (ja) | デジタルアナログ変換器 | |
JPH0621824A (ja) | デルタ−シグマ変調器 | |
US6753799B2 (en) | Randomizer for sigma-delta-type converter | |
JP3927478B2 (ja) | D/aコンバータ | |
JP3992845B2 (ja) | デジタル−アナログ変換器 | |
US6624774B2 (en) | Delta sigma D/A converter | |
JP3340404B2 (ja) | D/a変換器 | |
US6473011B1 (en) | Serial D/A converter compensating for capacitor mismatch errors | |
JP2002374170A (ja) | 1ビットd/a変換器 | |
WO2001045267A1 (fr) | Circuit de surechantillonnage et convertisseur numerique-analogique | |
US6486814B2 (en) | Digital-to-analog converter using different multiplicators between first and second portions of a data holding period | |
JP3388143B2 (ja) | D/a変換回路 | |
US6642875B2 (en) | PWM converting circuit, D/A converter and PWM converting method with improved resolution | |
US6489910B1 (en) | Oversampling circuit and digital/analog converter | |
US6476747B1 (en) | Digital to analog converter | |
JP3290873B2 (ja) | 1ビットd/a変換器およびd/a変換器 | |
WO2001045270A1 (fr) | Convertisseur numerique-analogique | |
JP2000232361A (ja) | D/aコンバータ | |
JPH10308671A (ja) | Pwm回路/加重回路併用式デルタシグマ型d/a変換装置 | |
WO2001045268A1 (fr) | Circuit de surechantillonnage et convertisseur numerique/analogique |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010802 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 12 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |