DE3044037A1

DE3044037A1 - Verfahren und schaltung zur ratenaenderung

Info

Publication number: DE3044037A1
Application number: DE19803044037
Authority: DE
Inventors: Syed Vicker Gillette N.J. Ahamed
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1979-11-23
Filing date: 1980-11-22
Publication date: 1981-05-27
Also published as: DE3044037C2; NL8006374A; GB2064921A; GB2064921B; JPS5693446A; IT8026177A0; NL185644B; JPS648860U; US4316061A; JPH0441646Y2; SE456296B; FR2470494B1; CA1164112A; SE8008083L; IT1134421B; FR2470494A1; NL185644C

Description

BLUIVeBÄCH . WESER · BÜRGZN - KRÄDER

PATENTANWÄLTE IN MÜNCHEN UND V/IESBADEN

-8-

Patentconsult RadeckostraSe 43 8000 München 60 Telefon (089)883603/883604 Telex 05-212313 Telegromme Patenlconsull Patenltonsult Sonnenbcrgar Slraße 43 6200 Wiesbaden Telefon (06121) 562943/551998 Telex 04-186237 Telegramme PatentconsuM

Western Electric Company Incorporated AHAMED-6

New York , N.Y. 10038, USA

Verfahren und Schaltung zur; Ratenänderung

Die Erfindung betrifft Verfahren zur Ratenänderung und Schaltungen zur Datenübertragung.

Eine Ratenänderung bei der Datenübertragung beinhaltet die Transformation von Daten mit einer Rate in Daten mit einer anderen, vorbestimmten Rate. Es .gibt zwar Ratenänderungsschaltungen bei vielen Daten-Anwendungsfällen, aber das Interesse konzentriert sich insbesondere auf Zeitkompressions-Multiplexsystem© (TCM) unter Verwendung dispersiver Kanäle.

Generell v/eist ein TCM-System (das auch als Burst-Betrieb-System bekannt ist) Schaltungen an beiden Enden des Kanals auf, die abwechselnd Daten-Bursts in Blöcken mit einer Vielzahl von Abtastwerten aussenden. Jedem Burst ist ein geeignetes Schutzband zugeordnet, um ein Abklingen von Störimpulsen sowie die Synchronisation und Taktwiedergewinnung zu ermöglichen. An jedem Ende des Kanals ist eine Pufferung in Form von Ratenänderungsschaltungen erforderlich, um Daten

München: R. Kramer Dipl.-Ing. · W.Weser Dipl.-Phys. Dr. rer. nat. · E. Holfmann Dipl.-Ing. Wiesbaden: P.G. Blumbach Dipl.-Ing. · P. Bergen Prof. Dr-JUr-DiPL-InQ-(PaU-AsS-(PaU-AnW.bis 1979 · G. Zwirner Dipl.-!ng. Dipl.-W.-Ing.

130022/0078

für die Aussendung isamer darm an2usammeln_s nenn die Schaltung am jeweiligen Ende im Enrofangsbetrieo arbeitete

Bei der TCM-Betriebsweise für die Datenübertragung ist die Umlauf-Verzögerungszeit ein kritischer Parameter im Hinblick auf eine als Echo bekannte Signalstörung, die auf Einflüsse von Kanal-Unregelmäßigkeiten bei der Signalübertragung zurückgeht. Eine bedeutsame Komponente bei dieser Gesamtverzögerung ist die überschüssige Verzögerung, d.h. die Verzögerung bei der Leerung des letzten Pufferbereichs, der bei konventionellen Ratenänderungsschaltungen verwendet wird, die die Rate von der Primärrate (Endstellenrate) in die Sekundärrate (Burst-Rate) umwandelt und umgekehrt. Vor 1971 wurde eine Null-Überschußverzögerung mit konventionellen Anordnungen von Ratenänderungsschaltungen, typisch Schieberegistern, nur erreicht, wenn die Anzahl der unabhängigen Schieberegister bis auf die Anzahl von Bits in einem Block erhöht worden ist, wodurch sich außerordentlich komplizierte Anordnungen hinsichtlich der Weiterleitungs- und Schiebefunktionen ergeben.

Der aufschlußreichste Stand der Technik mit Bezug auf Ratenänderungsschaltungen mit einer Null-Überschußverzögerung findet sich in einem Aufsatz "A General Class of Rate-Change Circuits" in "The Bell System Technical Journal", Dezember 1971. In dem Aufsatz wird eine Schaltungsauslegung erläutert, die in erster Linie in Verbindung mit der Magnetblasen-Technologle zweckmäßig ist. Die durch diese Technologie bei der

130Ö22/0878

304403?

/iu^ls-güng der Schaltungen bedingte Einschränkung besteht darin, daß alle individuellen Informationsbits in einem Taktzykius um eins Periode "weitergeführt v/erden müssen. Dazu sind die Muster der Schaltungswege nach einer geometrischen Reihe angeordnet. Die Schaltungsauslegung arbeitet, wenn sie mit Schieberegistern verwirklicht wird, zufriedenstellend, um eine Mull-Überschußverzögerung zu erreichen. Die Schaltungsauslegung bedingt jedoch zwei unnötige Beschränkungen: (i) Die Fähigkeit von Schieberegistern, daß mit einer Rate eingeschoben und mit einer anderen Rate ausgeschoben werden kann, wird nicht ausgenutzt; (ii) eine Bruchteils-Ratenänderung bedingt ein zweistufiges Verfahren, so da/3 eine zu große Anzahl von Schieberegistern erforderlich ist.

Zur Lösung des erläuterten Problems ist eine Ratenänderungsschaltung nach der Erfindung gekennzeichnet durch eine Vielzahl von Abtastwert-Speichern mit einer nach einer gemetrischen Reihe ansteigenden Zahl von Abtastwert-Positionen, und einer Einrichtung zur Überführung von Abtastdaten mit unterschiedlichen Raten in die bzw. aus den Speichern.

Nach einem zweiten Merkmal der Erfindung ist eine Ratenänderungsschaltung zur Umsetzung eines ankommenden, in Blöcke von Abtastwerten unterteilten Signals in ein Ausgangssignal mit veränderter Rate vorgesehen, die gekennzeichnet ist durch eine Einrichtung zur sequentiellen Speicherung einer Vielzahl "der Abtastwerte in Speicherstellen, deren Länge propor-

130Ö22/0878

30UQ37

tional einer geometrischen Reihe ist, und durch eine Einrichtung zur sequentiellen Überführung des Inhalts der Speicherstellen während vor best iinmter Zeitintervalle an den Ausgang der Schaltung. Dabei kann eine Schaltung vorge·» sehen sein, die gekennzeichnet ist durch eine Speichereinrichtung, deren Länge durch die restlichen, nicht durch die geometrische Reihe zugeordneten Abtastwerte abzüglich eines Wertes bestimmt ist. Eine Schaltung mit Null-Verzögerung ist dadurch gekennzeichnet, daß zur Erhöhung der Rate um ein Verhältnis von wenigstens zwei eine Einrichtung zur Weiterführung aller Abtastwerte außer dem letzten beginnend reit der maximalen Länge zum ersten zur Speichereinrichtung und zum zweiten zur Einrichtung zur sequentiellen Speicherung aufweist, daß die Einrichtung zur sequentiellen Weiterleitung im Verhältnis zum einen zur Länge der Speichereinrichtung und zum anderen zur Länge der Einrichtung zur sequentiellen Speicherung, und zwar beginnend mit dem Maximalwert , daß ferner eine Einrichtung zur Verzögerung der Operation der Einrichtung zur sequentiellen Weiterleitung um eine durch das Verhältnis vorbestimmten Dauer vorgesehen ist, sowie eine Einrichtung zur Übertragung des letzten Abtastwertes zum Ausgang beim Eintreffen am Eingang. Eine Schaltung mit Null-Verzögerung ist dadurch gekennzeichnet, daß zur Erniedrigung der Rate um ein Verhältnis von höchstens ein Halb eine Einrichtung zur Weiterführung aller Abtastwerte außer dem ersten zu einmal der Einrichtung zur sequentiellen Speicherung, beginnend mit der maximalen Länge, und zum anderen zur Speichereinrichtung vorgesehen ist, ferner eine Einrichtung zur

130022/0878

Aufnahme des ersten Abtastwertes, und daß die Einrichtung zur Weiterleitung eine Einrichtlang zur seriellen Erzeugung der Zeitintervalle im Verhältnis zu erstens einem der Abtaütwerte, zweitens der Länge der Einrichtung zur sequentiellen Speicherung, beginnend mit dem I-linirnalwert, und drittens der Länge der Speichereinrichtung enthält. Dabei kann vorgesehen sein, daß die Schaltung minimale Verzögerung besitzt und zur Erhöhung der Rate um ein Verhältnis zwischen Eins und Zwei eine Einrichtung zur Weiterführung aller Abtastwerte außer dem letzten zum einen zur Einrichtung zur sequentiellen Speicherung, beginnend mit dem Maximalwert der Länge, und zum anderen an die Speichereinrichtung aufweist, ferner eine Einrichtung zur Aufnahme des letzten Abtastwertes, und daß die Einrichtung zur Weiterleitung eine Einrichtung zur seriellen Erzeugung der Zeitintervalle im Verhältnis zu erstens der Länge der Speichereinrichtung, zweitens der Länge der Einrichtung zur sequentiellen Speicherung, beginnend mit dem Maximalwert, und drittens einem der Abtastwerte aufweist, ferner eine Einrichtung zur Verzögerung der Operation der Einrichtung zur Weiterleitung um eine Zeitdauer, die sowohl durch das angegebene Verhältnis als auch den Maximalwert der Länge vorbestimmt ist.

Entsprechend einem weiteren Merkmal der Erfindung ist eine Schaltung zur Bruchteils-Ratenerhöhung mit Null-Verzögerung für Daten in Blöcken der Länge N, die während der Zeitdauer T zu verarbeiten sind vorgesehen- die dadurch gekennzeichnet

^BAD ORiGl_NAL

130022/0878

ist,daß eine Blocli-Bingang^rate R - τϊ und eine Ausgangsrcte R vorgesehen ist, wobei IT ein Vielfaches von R und R_r, ist, und das Verhältnis R : R , das we<vigctens ~- 2 ist, eine

° P

Wurzel R als ganzzahligen Teil des Verhältnisses R_ : R._ bo-

s ρ

stimmt, daß eine Vielzahl von Speiehereinrichtungen parallel zwischen dem Eingang und dem Ausgang der Schaltung vorgesehen ist, daß die Anzahl J der Speichereinrichtungen der Bedingung R^J"¹ <(N-1) (R-1) .<_ R^J genügt, daß die Länge der Spei-

0 12 i ehereinrichtungen der Reihe R , R , R , ..., R , ...,

J-2 _±
(N-1-^ R ) der ersten zur letzten Speichereinrichtung folgt,

i=Ö

daß eine Einrichtung, die mit der Rate R getrieben und am Beginn jedes Zeitabschnittes T- vorbereitet und aktiviert wird, vorgesehen ist, um die Abtastwerte vom Eingang an die Speichereinrichtungen im Verhältnis zur Länge der Speichereinrichtungen weiterzuführen, und zwar beginnend mit der letzten Speichereinrichtung und endend mit der ersten Speichereinrichtung, und daß eine Einrichtung, die mit der Rate R be-

trieben und während jedes Zeitabschnitts T nach einem Ver-zö-

R
gerungsintervall von (1- B^)T aktiviert wird, vorgesehen

ist, um die in den Speichereinrichtungen abgelegten Abtastwerte sequentiell zum Ausgang zu führen, und eine Einrichtung, die den letzten Abtastwert im Block zum Ausgang führt.

Entsprechend einem vierten Merkmal der Erfindung ist eine Schaltung zur Bruchteils-Ratenerniedrigung mit Null-Verzögerung für Daten in Blöcken der Länge N, die während eines Zeitabschnittes T zu verarbeiten sind, vorgesehen, die dadurch gekennzeichnet ist, daß eine Block-Eingangsrate R und

130022/0878 2;ο optimal

eine AuGi-'-ung&rate R = τη vorgesehen c-Ziid, wobei M ein Viel-

o X

faches von R und R_r ist und das Verhältnis R : R , das wenigsten« = 2 ist, eine YTursel R als ganz zahl ig en Teil des

Verhältnisses R : R bestimmt, daß eine Vielzahl von Spei-P °

chereinr-ichtungen parallel zwischen dem Eingang und dem Ausgang der Schaltungen angeordnet ist ., daß die Anzahl der Speicher einrichtungen der Bedingung R-^(N-I)(R-I) <-_ R' genügt, daß die Länge der Speichereinrichtungeii der Reihe

) _{von der ers}ton zur

«0 _p1 _R2 _Ri J-2.

letzten Speichereinrichtung folgt, daß eine Einrichtung;, die mit der Rate R betrieben und am Anfang jedes Zeitabschnitts T vorbereitet und aktiviert wird, vorgesehen ist, um Abtastwerte vom Eingang zu den Speichereinrichtungen im Verhältnis zur Länge der Speichereinrichtungen zu führen, und zwar beginnend mit der ersten Speichereinrichtung und endend mit der letzten Speichereinrichtung, und daß eine Einrichtung vorgesehen ist, die mit der Rate R₀ getrieben und am Anfang jedes Zeitabschnitts T vorbereitet und aktiviert wird, um die in den Speichereinrichtungen abgelegten Abtastwerte sequentiell zum Ausgang zu führen.

Entsprechend einem fünften Merkmal der Erfindung ist eine Schaltung zur Bruchteils-Ratenvergrößerung für Daten in Blöcken der Länge N vorgesehen, die während eines Zeitabschnitts T zu verarbeiten sind, die dadurch gekennzeichnet ist, daß die Schaltung minimale Verzögerung, eine Block-

Eingangsrate R„ = -k und eine Ausgangsrate R_ besitzt, wobei ρ j. s

N ein Vielfaches von R_n und R ist, und das Verhältnis R_t, :R.

130022/0878

BAD

304403?

zwischen 1 und 2 liegt, daß eine Vielzahl von Speicnereinrichtungen parallel zwischen dem Eingang und dem Ausgang der Schaltung liegt, daß die Anzahl (J-i-1) der Speichereinrichtungen der Bedingung 2 <CN-1 N 2 genügt, daß die Länge der

O 1 ° i Speichereinrichtungen der Reihe 1,2,2,2', ..., 2 , ..., (N--2 ~ ) von der ersten Speichereinrichtung zur letzten Speichereinrichtung folgt, und daß eine Einrichtung, die mit der Rate R betrieben und am Anfang jedes Zeitabschnitts T vorbereitet und aktiviert wird, vorgesehen ist, um Abtastwerte vom Eingang zu den Speichereinrichtungen im Verhältnis zur Länge der Speiehereinrichtungen zu führen, und zwar beginnend mit der letzten Speichereinrichtung und endend mit der ersten Speichereinrichtung, und eine Einrichtung, die mit der Rate R getrieben und während ,jedes Zeitabschnitts ΐ nach

R _J2 2R einem Verzögerungsintervall: (1+ ö^)T + 2 ("ΊΓ" - Ό^τ akti-

s ^us

viert wird, die in den Speiohereinrichtungen abgelegten Abtastwerte sequentiell zum Ausgang führt.

Entsprechend einem sechsten Merkmal der Erfindung ist ein Verfahren zum Umsetzen eines in Abtastwert-Blöcke unterteilten Eingangssignals in ein Signal mit veränderter Rate vorgesehen, das dadurch gekennzeichnet ist, daß eine Vielzahl der Abtastwerte sequentiell in Speicherstellen abgelegt wird, deren Länge proportional einer geometrischen Reihe ist, und daß die gespeicherten Abtastwerte sequentiell aus den Speicherstellen geführt werden, derart, daß sie wenigstens einen Teil des Ausgangsüi^nals bilden.

130022/0876

304403?

Dabei kann vorgesehen sein, daß die verbleibenden, nicht durch die geometrische Reihe erfaßten Abtastwerte außer einem gespeichert v/erden.

Die Erfindung sieht eine erste Klasse von Ratenänderungsschaltungen vor, die eine Null-Überschußverzögerung zeigen, wobei die Zahl der Schieberegister und die Kompliziertheit der Schiebe- und Weiterleitfunktionen ein Minimum wird. Für Ratenvergrößerungsschaltungen ist die Überschußverzögcrung immer dann Null, wenn die erforderliche Ratenänderung größer als 2 ist. Entsprechend ist für Ratenverringerungsschaltungen die Überschußverzögerung für Ratenänderungen bis zu 1/2 glejrh Null. Die Erfindung sieht außerdem eine zweite Klasse von Ratenänderungsschaltungen vor, die eine minimale Überschußverzögerung aufgrund eines vom Benutzer auswählbaren Kompromisses zwischen der Anzahl von Schieberegistern und der Kompliziertheit der Schiebe- und Weiterleitfunktionen zeigen. Für Ratenvergrößerungsschaltungen läßt sich diese zweite Klasse immer dann anwenden, wenn die Ratenänderung zwischen 1 und 2 liegt. Entsprechend tritt für Ratenverringerungsschaltungen eine minimale Verzögerung für Ratenänderungen zwischen 1/2 und 1 auf.

Ratenvergrößerungsschaltungen beider Klassen können eine Parallelanordnung von Speiehereinrichtungen aufweisen, wobei die individuelle Größe der verschiedenen Speichereinrichtungen geometrisch bei nur logarithraischer Zunahme der Anzahl von Speichereinrichtungen ansteigt. Die Basis des Logarith-

1 30022/0878

und der ceometrische Vervielfacher werden beide als der ganzzahlige Teil des Verhältnisses der Endstellenrate zur Burst-Rate bestimmt. Eingangεtakteinrichtungen führen Datenabtastwerte vom ankommenden Datenblock zur jeweiligen Speichereinrichtung, während eine Ausgangstakteinrichtung nach einer geeigneten Verzögerung die in den Speichereinrichtungen angesammelten Abtastwerte zura Ausgang führen. Darüberhinaus wird das letzte Bit im Block entweder direkt zum Aysgang gegeben oder für eine Ratenänderung größer als 2 bzw. zwischen 1 und 2 in einer Speichereinrichtung abge3-egt.

Für Ratenverringerungsschaltungen kann die Schaltungsauslegung ähnlich der oben beschriebenen Auslegung sein. Eine zusätzliche, zwischen den Eingang und Ausgang gelegte Schaltung speichert das erste Bit des Blocks, und die Ausgangstakteinrichtung beginnt mit der Verarbeitung am Anfang des Blocks. Die Basis und der Multiplizierer sind der ganzzahlige Teil des Verhältnisses der Burst-Rate zur Sndstellenrate.'

Für beide Klassen der Ratenerhöhungs- und Erniedrigungsschaltung verwenden die Eingangs- und Ausgangstakteinrichtungen Signale, die als Kombinationen logarithmischer Zählwerte entweder der Endstollenrate oder der Burst-Rate ableitbar sind.

Im Prinzip beruhen die Schaltungsanordnungen auf der Möglichkeit, aus einer beliebigen Speichereinrichtung auszuschieben, während in die nächstkleinere Speichereinrichtung eingeschoben wird. Zwei wesentliche Vorteile ergeben sich durch

130022/0878

diese Anordnung: (i) Die Anzahl der Speichereinrichtungen kann exponentiell für eine gegebene Verzögerung verringert v/erden; (ii) die Weiterleitung kann sehr einfach durch identische Zähler bewirkt v/erden, die exponentiell sich ändernde Zeitspannen mit der Primär- und der Sekundär-Taktrate aufgeben.

Die Erfindung wird nachfolgend anhand der Zeichnungen beschrieben. Es zeigen:

Fig. 1 das Schaltbild einer Ratenvergrößerungsschaltung mit Null-Überschußverzögerung für die Basis 2 nach der Erfindung;

Fig. 2 Zeitsteuermigsinforrnationen mit Bezug auf die Eingangs- und Ausgangstakteinrichtung in Fig.1;

Fig. 3 das Schaltbild einer Ratenvergrößerungsschaltung mit Null-Überschußverzögerung für die Basis oder Wurzel R nach der Erfindung;

Fig. 4 das Schaltbild einer Ratenverringerungsschaltung mit Null-Überschußverzögerung für die Basis 2 nach der Erfindung als Gegenstück für die Schaltung nach Fig. 1;

Figo 5 Zeitsteuerungsinformatlonen mit Bezug auf die Eingangs- und Ausgangstakteinrichtung in Fig. 4;

Fig. 6 das Schaltbild einer Ratenvergrößerungsschaltung für minimale Überschußverzögerung und die Basis 2 entsprechend der Erfindung, mit der Ratenverhältnisse zv.'ischen 1 und 2 verwirklicht werden können;

Fig. 7 Zeitsteuerungsinformationen mit Bezug auf die

130Ö22/0878 _BAn ^

BAD ORiGi_NAL

Eingangs- und Ausgangstakteinrichtung in Fig.6 unter Darstellung des Intervalls minimaler Verzögerung;

Fig. O das Schaltbild einer verallgemeinerten Ratenvergrößerungsschaltung nach der Erfindung für minimale Überschußverzögerung und Raten zwischen 1 und 2.

Für die Klarheit der Darstellung ist es zweckmäßig, die Erläuterung der Ausführungsbeispiele aufzuteilen in zuerst eine unabhängige Beschreibung von Ratenerhöhungsschaltungen mit Null-Versögerung,gefolgt von einer Beschreibung von Ratenverringerungsschaltungen mit Null-Verzögerung und anschliessend eine Beschreibung von Ratenerhöhungsschaltungen minimaler Verzögerung. Darüberhinaus werden zwar Bruchteils-Ratenveränderungsschaltungen besonders herausgestellt, eine ganzzahlige Ratenänderung läßt sich aber leicht unter Verwendung der hier beschriebenen Schaltungsanordnungen verwirklichen.

1. Bruchteils-Ratenvergrößerungsschaltungen mit Nullverzögerung

Vor einer Erläuterung der allgemeinen Schaltungsauslegung vermittelt ein spezielles Beispiel einen Einblick in das allgemeine Schema.

Es seien Datenblöcke betrachtet, die 42 Abtastwerte, typisch Bits, enthalten, die seriell in Blöcken durch die PCM-Endstellenschaltung gemäß Fig.1 verarbeitet werden sollen. Das RaterväiKlerungsverhältnis beträgt 3:7, d.h. die Ausgangsrate soll gleich 2 1/3 der Eingangsrate sein. Da 42 ein Vielfaches

130022/0878

von 3 und 7 i»t, ergibt sich der Fall, daß Datenblöcke mit je 42 Bits in Ahschnitten mit 42 Bits verarbeitet werden. Jeder Block mit 42 Bits auf der Leitung 100 wird durch die gleiche Gruppe von Weiterleit- oder Gatterfunktionen verarbeitet, die auch eine Verarbeitung bei früheren Blöcken durchgeführt haben. Es sei zunächst die Anordnung von 6 Schieberegistern 101-106 gemäß Fig.1 betrachtet. Die Länge der Schieberegister entspricht der Folge 2,2,2, 2?, 2 ' und (42-2 ). Demgemäß hat das Schieberegister 101 die Länge 1, das Schieberegister 102 die Länge 2 usw. bis zum letzten Schieberegister 106 mit der Länge 10. Der geometrische Vervielfacher 2 wird als ganzzahliger Teil des Ratenänderungsverhältnisses bestimmt. Die Länge des letzten Registers 106 ergibt sich aus der Differenz zwischen der Anzahl von Bits im Datenblock (42) und der Summe aller Bits, die vorhergehenden Schieberegistern 101-105 zugeordnet worden sind, zuzüglich des Bits, das direkt zwischen den UND-Gattern 201 und 501 übertragen wird. Bei diesem Beispiel ergeben sich

^- i 5 für die vorhergehenden Bits insgesamt 1 + «> 2 = 2 = 32,

i=0 so daß das letzte Register 106 die Länge 10 hat.

Das Signal C , das die UND-Gatter 301 bis 3O6 treibt, und das Signal C . das die UND-Gatter 401 bis 406 treibt, sind Eingangs- bzw. Ausgangstaktsignale, die mit Vielfachen von

T„ und T auftreten, wobei T die primäre (Endstellen-) Takt-ρ s ρ

dauer und T die sekundäre (Burst-) Taktdauer in Sekunden angeben.

130Ö22/0878

BAD ORIGINAL

Die Signale A_Q, A-, ..., Ag auf den Leitungen 211 IdIs 217 werden alle 42 T Sekunden erzeugt und dauern fur 1T , 2 T. , 2¹T , ..., 2^Z|r und (42-2⁵)T Sekunden an, beginnend mit dem Signal Ag und endend mit dem Signal Ag . Die Gattersignale A_Q bis Α,- werden auf einfache ¥eise durch Binärzäliler erzeugt, wenn das Ratenänderungsverhältnis zwischen 2 und 3 liegt, wobei jeder Zähler durch das Taktsignal C₀ weitergeschaltet wird. Auf entsprechende ΐ/eise v/erden Signale Bq, B^, ..., Bg auf den Leitungen 511 bis 517 durch identische Schaltungen erzeugt, die mit dem sekundären Taktsignal T betrieben werden, das aber für die ersten (1-4 )^2.Τ_χ} - 24 T Sekunden verzögert ist, wiederum beginnend mit dem Signal Bg und endend mit Bq. Demgemäß führen die Signale A_Q bis Ag, die Eingangssignale für UND-Gatter 201 bis 207 darstellen, die ersten (4Σ--2·⁵) Abtastwerte zum Schieberegister 106, die nächsten 2^ Abtastwerte zum Schieberegister 105 und so weiter, bis das letzte Bit auf der Leitung 100 direkt über das UND-Gatter 201 zum UND-Gatter 501 gegeben ist. Außerdem ermöglicht die Kombination der Signale A. bis Ag und C , die Eingangssignale der UND-Gatter 301 bis 306 bilden, ein getaktetes Einführen der Datenbits in die jeweiligen Schweregister 101 bis 106 zu den jeweils richtigen Zeitpunkten. Darüberhinaus führen die Sigsnale B^ bis B_r und C₀, die Eingangssignale der UND-Gatter 401

O O S

bis 406 darstellen, die Datenbits sequentiell aus den entsprechenden Schieberegistern 101 bis 106 zum jeweils richtigen Zeitpunkt zum ODER--Gatter 601. Die TCM-Daten erscheinen auf der Ausgangsleitung 600 des ODER-Gatters 601.

190022/0878

304403?

Die Eingangs- und Ausgangs-Zeltsteuerungsinformation für einen Burst mit 42 Abtastwerten wird im Zeitdiagraiaia gemäß Fig.2-zusammengefaßt. In Fig. 2 ist der als Bezugswert verwendete Zeitabschnitt entsprechend dem oberen Zeitdlagramm der volle Wert des primären Taktsignals T . Mit diesem Takt werden die Eingangsdaten verarbeitet. Der sekundäre Takt ist entsprechend der Darstellung im unteren Zeitdiagramm mit Bezug auf den primären Takt maßstäblich verändert. Im unteren Diagramm sind die Zeitpunkte für das Auftreten sowie die Übertragungsintervalle der AusSchiebeoperationen dargestellt. Entsprechend dem oberen Diagramm werden die ersten 10 Daten-Abtastwerte wahrend des Intervalls 0 bis 10 T in das Schieberegister 106 gegeben. Zwischen 11 T und 26 T werden die nächsten 16 Abtastwerte in das Schieberegister 105 gegeben und so weiter, bis während der einzigen Zeitlage, die bei 42 T endet, der zweitletzte Abtastwert in das Register 101 geschoben wird. Wegen der speziellen Anordnung der Register kann das Ausschieben aus einem vorher geladenen Register beginnen, während das nächste Register der Anordnung geladen v/ird. Darüberhinaus ist die Zeitsteuerung so gewählt, daß das letzte Bit im Datenblock bei seinem.Eintreffen direkt zum Ausgang geführt werden kann, da alle vorhergehenden Bits gespeichert und auf geeignete Weise zum Ausgang geführt worden sind. Bei der Ausgangsoperation werden entsprechend dem unteren Diagramm in Fig. 2 die 10 im Register 106 gespeicherten Abtastwerte während des Intervalls zwischen 24

T und 2OyT zum Ausgang übertragen. Während dieses Intervalls ist das Register 105 vollständig geladen worden, und

1 30022/0878

beim Register 104 hat das Laden begonnen. Das Regster 105 wird während des Zeitintervalls zwischen 28 ·£- T und 35 ~- T. geleert, während für das Register 104 das Laden beendet wird und das Register 103 mit der Verarbeitung beginnt, ϋειε letzte Bit wird direkt bei seinem Eintreffen während des bei 42 T

endenden Intervalls sura Ausgang geführt. Da T, = d T ist,

to (P

wird zur Erzeugung des Ausgangssignals ein Intervall von

(42-24)T = (1B)Zt₀ = 42T Sekunden benötigt.

P .2 ο S

Es wird jetzt die Verallgemeinerung des speziellen Ausführungsbeispiels nach Fig. 1 anhand der Schaltungsanordnung gemäß Fig. 3 dargestellt. (Bauteile in Fig. 3, die Bauteilen in Fig. 1 entsprechen, tragen um 1000 erhöhte Bezugszeichen in Fig. 3.) Die Eingangsdaten treffen in Blöcken mit N Abtastwerten auf der Leitung 1100 mit einer Rate von R Blöcken je Sekunde ein. Diese Abtastwerte sollen während einer Zeit-

dauer T = «— Sekunden verarbeitet und auf der Ausgangslei-P

tung 1600 mit einer Rate von R_ (>R„) Blöcken je Sekunde ge-

s ρ

liefert werden. Das Ratenvergrößerungsverhältnis R„:R„ , das

s ρ

wenigstens gleich 2 ist, bestimmt eine Wurzel R als ganzzahligen Teil des Verhältnisses R :R_.

s ρ

O 2 Die Schieberegisterlänge entspricht der Folge R , R , ...,

R¹, ..., R^J~², (Ν-1-Σ R¹). Die Zahl J der Schieberegister

i=0 ■ , _Λ ,

ist so gewählt, daß sie der Bedingung R < (N-1)(R-1) < R für alle Werte von N>R genügt. Diese Bedingung gilt, da die Anzahl von Abtastwerten für die vorhergehenden J-1-Register zuzüglich des direkt übertragenen Abtastwertes kleiner sein

130022/0878

muß als Ii, wobei Ii kleiner oder gleich der Summe aller Abtastwerte sein muß, wenn man das J-te Register der Länge R voraussetzt. Demgemäß gilt:

J-2 . J-I .

1 4- Σ R ^K^" 1 + ΊΕ1 & 3

i=0 i=0

J-1 _± J₁J_-1

i=0 ^{Ä J}

so daß sich die gewünschte Bedingung ergibt. Die J Schieberegister tragen in Fig. 3 die Bezugsziffern 1101 bis 1106.

Das Signal C , das die IMD-Gatter 1301 bis 1306 treibt, und das Signal C_c} das die UMD-Gatter 1401 bis 1406 treibt, sind Eingangs- bzw. Aus gangs takt signale, die bei Yielfachen von

T = ~— und T = Js₅- auftreten, wobei T die primäre (End-M !»^S ^s M P

stellen-) Taktdauer und T die sekundäre (Burst-) Taktdauer in Sekunden angeben.

Die Signale A₀, A₁, ..., A^₁, ..., Aj_-1, Aj auf den Leitungen 1211 bis 1217 werden alle T = NT Sekunden erzeugt und

η λ τ ο ^J-2 λ

dauern 1Τ , S\, R^JT , ..., R^U~^ZT toad <Ν-1-*>~ ΉΓ)T Sekun-

PPP P i=0 -^

den an, beginnend mit dem Signal Aj und endend mit dem Signal Aq. Die Gatter signale A_Q bis Aj werden durch Zähler der Basis R erzeugt. Entsprechend werden Signale B_Q bis Bj , die auf den Leitungen 1511 bis 1517 erscheinen, durch identische Schaltungen erzeugt, die durch den sekundären Takt T_ verzö-

R ^S

gert um die ersten (1- W^)T Sekunden, betätigt, -wiederum be-

ginngnd mit dem Signal Bj und endend mit dem Signal Bq. Demgemäß führen die Signale A_Q bis Aj, die Eingangssignale der

130Ö22/0878 bad original

~²⁵~ 3044Q37

UND-Gatter 1201 bis 120? bilden, die ersten (H-I-\>." R^:")~ Abtastwerts zum Schieberegister- 106_P £3Ie nächsten P.^u~~ Abtastwerte zum Schieberegister 105 usv/.„ bis der letste Abtastv/ert auf" der- Leitung 1100 direkt über das UND-Gatter 1201 zum UiID-Gatter 1501 übertragen ist. Demgemäß ermöglicht die Kombination der Signale A₁ bis A₁- und C , die Eingangssignale der UHD-Gatter 1301 bis 1306 darstellen, ein taktgesteuertes Eingeben der Datenbfe in die entsprechenden Schieberegister 1101 bis 1?06 zu den jeweils richtigen Zeitpunkten. Weiterhin führen die Signale B_n bis B₁- und C ,, die Eingangssignale der UND-Gatter 1401 bis 1406 darstellen, sequentiell die Daten-Abtastwerte aus den entsprechenden Schieberegistern 1101 bis 1106 zu den jeweils richtigen Zeitpunkten zum ODER-Gatter 16O1. Die TCM-Daten erscheinen auf der Ausgangsleitung 1600 des ODER-Gatters 16O1.

2. Bruchteils-Ratenverringerungsschaltungen mit Null-Verzögerung

Wenn die gewünschte Ratenverringerung ein Ratenänderungsverhältnis zwischen 0 und 0,5 besitzt, kann die bereits anhand von Beispielen in Fig.1 und 3 dargestellte Grundschaltungsanordnung mit nur 2 kleineren Veränderungen verwendet v/erden. Die erforderlichen Änderungen sind:

(i) Ersetzen des direkten Weges, der bisher den letzten Abtastwert im Block vom Eingang zum Ausgang übertragen hat, durch ein Speicherelement, beispielsweise ein Flipflop oder ein Schieberegister, um jetzt den ersten Abtastv/ert für eine Neuaussendung zu speichern; (ii) Umkehrung der Reihenfolge bei der Erzeugung der Signale A_n, A,., ..., Aj und B_Q, B^,

130022/0878

o... Ej₅ d.h. A₀ wird zuerst erzeugt ₉ gefolgt von A^ usw. Er-tsnrechendes gilt für B_n bis B_TC

AIe Beispiel ist die Schaltungsanordnung gemäß Fig. 4 die duale Ausführung der Schaltung gemäß Fig. 1, da Blöcke mit 42 Abtastwerten unter Anwendung eines Datenverringerungsverhältnisses von 7ϊ3 verarbeitet v/erden, d.h. die Eingangsrate beträgt = 2 ■? der Ausgangsrate. (Bauteil in Fig.4,. die Bauteilen in Fig. 1 entsprechen, tragen um 2000 erhöhte Bezugszeichen.)

Das Schieberegister 2107 ist hinzugefügt worden, um das erste Bit des auf der Leitung 2100 ankommenden Blocks zu speichern. Wiederum läßt sich die Länge der Schieberegister 2101 bis 2106 schreiben als 2°, 2¹ _f ..., (42-2⁵). Die Taktsignale CL und C , die Eingangssignale der UND-Gatter 2301 P ^fa

bis 2307 und 2401 bis 2407 sind, stehen im Verhältnis 3:7. Die Signale A_Q bis Ar auf den Leitungen 2211 -2217 und die Signale B_Q bis Bg auf den Leitungen 2511-2517 werden für

(1, 2°, 2¹ 2⁴, 1O)T und (1, 2°, 2¹, .".., 2⁴)T Sekun-

P ^s

den erzeugt, beginnend am Anfang des Blockes. Die Anfangszeitpunkte dieser Signale liegen (0, 1, 2°, 2*, ..., 2 )T Sekunden und (0, 1, 2°, 2¹, ..., 2 )T_e Sekunden von der Anfangsposition des Blockes für die Signale A_Q bis A₇ bzw. B_Q bis By entfernt. Die ZeitSteuerungsinformation wird durch das Diagramm gemäß Fig.5 zusammengefaßt. Das Bezugsintervall ist der Burst-Takt T_, und der Ausgangstakt ist in diesem Maßstab im unteren Diagramm dargestellt. Der Eingangstakt

130Ö22/0878

ist mit Bezug auf T maßstäblich "verändert. Die Eingangsschie"be- und Gatter-Intervalle sind Im oberen Diagramm gezeigt»

Das Prinzip dieses Beispiels läßt sich auf einen U-BIt-Block der Vurzel R und eine Schaltungsanordnung ähnlich der FIg»3 mit den oben beschriebenen, kleineren Änderungen anwenden.

3. Bruehteils-RatenerhöhunR zwischen 1 und 2 Durch Erweiterung der oben beschriebenen Grundgedanken läßt sich auch eine Schaltungsanordnung mit Kull-Überschußverzögerung für diese Ratenänderungen ableiten. Die Anzahl der Schieberegister erhöht sich jedoch wie bei den konventionellen Ratenänderungsschaltungen auf die Anzahl von Bits Im Block, Es 1st jedoch möglich, die Forderung nach einer Null-Verzögerung Im liege eines Kompromisses geringfügig abzuändern und auf vorteilhafte Weise die Anzahl der Schieberegister zu verringern sowie die Gatter- und Schiebefunktionen zu vereinfachen, Diese Überlegungen geben Veranlassung für eine zweite Klasse -von Ratenänderungsschaltungen, den sogenannten Schaltungen alt minimaler Verzögerung, die jetzt besprochen werden,

Es sei wiederum das spezielle Beispiel eines Datenblockes mit einer Länge von 84 Bits betrachtet, der durch die Schaltungsanordnung gemäß Fig. 6 verarbeitet werden soll. Die gewünschte Ratenerhöhung beträgt 4:7, d.h. die Ausgangsrate Ist = 1 -£ der Eingangsrate» Für Ratenänderungsverhältnisse

13ÖÖ22/Q818

zwischen 1 und 2 wird die Wurzel im Voraus zu 2 gewählt. Die Schaltungsanordnung gemäß Bg.6 stimmt also mit der Anordnung gemäß Fig. 1 überein, für die ebenfalls die Wurzel 2 gilt. (Bauteile in Fig. 6, die Bauteilen in Fig.1 entsprechen, haben un 3000 erhöhte Bezugszeichen.)

Wenn jedoch das Schieberegister 3107 nach einer Verzögerung von (1- τ?) 8^T₁₀ = 36 T geleert wird, dann wird das nächstniedrigere Schieberegister 3106 nicht vollständig geladen. Aus diesem Grund wird der Kompromiß notwendig. Wenn die Ausschiebefolge zum Ausgang 3600 um einen kleinen Betrag verzögert wird, der gerade eine Anpassung an die Ladeanforderungen für das Register 3106 berücksichtigt, dann ergibt sich die inkrementelle Verzögerung zu
4 I T_p = 20 T_p + 32 T_p - 36 T_p - 20φ T_p.

Zum besseren Verständnis dieses Verzögerungsfaktors wird auf das Zeitdiagramm gemäß Fig. 7 verwiesen. Dieses Diagramm entspricht in seinem Aufbau dem nach Fig. 2. Der Bezugszeitabschnitt ist T und die im unteren Teil von Fig. 7 gezeigte Ausgangszeitfolge ist mit Bezug auf die Eingangszeitfolge im oberen Teil maßstäblich verändert.

Wenn das Schieberegister 3107 mit dem Ausschieben um Zeitpunkt 36 T beginnen würde, wäre die Schiebe op er at ion bei 47 4 T beendet'(vgl. das gestrichelte Intervall unterhalb des .zweiten Diagramms). Das Schieberegister 3106 wird jedoch weiter geladen und ist zum Zeitpunkt 52 T voll geladen.

130022/0878

Erst vom Zeitpunkt 52 T an kann der Inhalt des Schieberegisters 3106 zum Ausgang geführt werden. Die bevorzugte Lösung dieses Problems besteht darin, das Ausschieben des Registers 3107 um 4 -η T Sekunden zu verzögern, so daß das endgültige Ausschieben vom Register 3107 und das endgültige Laden des Registers 3106 zusammenfallen.

Die minimale Verzögerung von 4 -η Τ Sekunden spielt eine zentrale Rolle bei der Arbeitsweise der Schaltung. Diese Verzögerung, die für die richtige Funktion des Schieberegisters 3106 wesentlich ist, wird in 2 η T , 1 η T , η T , | T, -T und schließlich -η T für die Schieberegister 3105 bis 3101 bzw. 3108 aufgeteilt. Wenn diese Verzögerung von 4s T durch zusätzliche Schaltungen erzeugt ist, läßt sich die Funktion der UND-Gatter 3201 bis 3208, 3300 bis 3307, 3400 bis 3407 und 3501 bis 3508 sowie der Signale A_Q bis Ay und B_Q bis By mit Hilfe normaler Binärzähler verwirklichen, die um den entsprechenden Viert verzögert sind. Dieses Markmal macht komplizierte Gatterschaltungen selbst dann überflüssig,wenn die Bruchteils-Erhöhungsrate kleiner als 2 ist.

, 4 Es zeigt sich, daß die Gesamtverzögerung von 4s T Sekunden durch Aufteilung des Registers 3106 in zwei 16-Bit-Register (nicht gezeigt) halbiert werden kann. In diesem Fall wird

das Register 3107 um 2 -η T verzögert und die restliche Verzögerung wird in 1 4 T , η T , η T , «Τ und i T für die restlichen Schieberegister 3107 bis 3101 und 3108 aufgeteilt.

130Ö22/0878

304403?

Führt man diese Überlegungen unbegrenzt weiter, so würde sich ergeben, daß alle Schieberegister für eine Null-Verzögerung in Einzelbit-Register aufgeteilt werden müssen. An dieser Stelle wird der Kompromiß zwischen der Kompliziertheit hinsichtlich der Schieberegister und minimaler Verzögerung offensichtlich. Beispielsweise wurden konventionelle Schaltungsanordnungen mit 7 Schieberegistern für je 12 Bits zu einer Verzögerung von 12 T Sekunden führen, während 12 Schieberegister mit je 7 Bits eine Verzögerung von 7 T Sekunden bewirken würden. Dies steht einer Verzögerung von 4 -η T und 2.4 T Sekunden für 8 bzv/. 9 Schieberegister bei der Schaltungsanordnung gemäß Fig.6 gegenüber. Die Kompliziertheit der Schaltung läßt sich abhängig von den jeweiligen Anforderungen durch den Konstrukteur wählen.

Die Verallgemeinerung des fepeziellen Ausführungsbeispiels in Fig.6 wird durch die Schaltungsanordnung in Fig.8 dargestellt. (Bauteile in Fig. 8, die Bauteilen in Fig.1 entsprechen, v/eisen um 4000 erhöhte Bezugszeichen auf.) Die Eingangsdaten kommen in Blöcken mit N Abtastwerten auf der Leitung 4100 mit einer Rate von R Blöcken je Sekunde an. Diese

Abtastwerte werden während einer Zeitspanne T=^- Sekunden verarbeitet und auf der Ausgangsleitung 4600 mit einer Rate

von R_(>R_) Blöcken je Sekunde ausgegeben. Das Ratenerhöhungss ρ _R

verhältnis r = ^= liegt zwischen 1 und 2.

0 12

Die Schieberegisterlänge entspricht der Folge 1, 2 , 2 , 2 , ...,^%2^J"³, 2^J"², (N-2^J"¹). Die Anzahl J ist so gewählt, daß sie der Bedingung 1+2^J"¹ <N < 1+2^J genügt.

130022/0878

Die erforderliche Verzögerung wird wie folgt bestimmt: Um sicherzustellen, daß das Ausschieben des Registers 4106 unmittelbar nach dem Einschieben des Registers 4105 stattfinden kann, wird die erforderliche Veisögerung berechnet

^{aus :} r J-1 1

D = [(N-2^J-¹)+ 2^J-²-N(^pl) - (S=LL.)^ Sekunden

D = 2^J~² (| - 1) T Sekunden.

Im ersten, obenstehenden Ausdruck geben die ersten beiden Terme die zur Auffüllung der letzten Register 4107 und 4106 mit (N-2 ) und 2 Schieberegisterpositionen bei der pri mären Rate von T Sekunden je Block an. Der dritte Term gibt den Beginn des zweiten Blocks aufgrund einer Taktratendifferenz zwischen C und C an. Der vierte Term stellt die Zeit zur Leerung des Registers 3107 mit der sekundären Rate dar. Wie vorherzusehen, geht im Grenzfall für. r-»2 die erforderliche Verzögerung gegen Null.

130Ö22/0878

Claims

ΡΑΤΠίίΤΛΝν/ALTt: IN !--.'.UHCHEN SJHDXViELnAL)LN

nGL-lt (;.-:.r!--:..l:er.!iüße43 £Q!l3!-.V-:>'.i-.Gn 60 Tclcicn (Ci-Jj 835603/SCiJ-O-!- Telex 05-212SIi Tfi.-grnnr.tf:-: riilv-.it^cnsiiH fcimti.tergcr Elrsfle 45 fSi Vw^bi-icn Tr-lof'.-^ (^r;i1i1) 5i ?9 :Ä/5iΊ993 Telex 0!-ί:Λ?'/ Telegroirmc Pnlc-niconsult

Western Electric Company Incorporated. AHAKSD~6

222 Broadway

New York, U,Y. 1003S, USA

Λ . Ratenänderimgßöchaltimg,
g ek en η ζ e i chn e t el ur ch ι

eine Vielzahl von Abtastv/ert-Spoicliern (101-105) mit einer nach einer geometrischen Reihe ansteigenden Zahl von Abtas tv? er t-Pü s ix i onen,

und einer Einrichtung (202-206; 502-306) zur Überführung von Abtastdaten mit unterschiedlichen Raten in die bzw, aus den Speichern.

2. RatenänderungGschaltung zur UmSetzung eines ankommenden, in Blöcke von Abtastwerten unterteilten Signals in ein Ausgangssignal mit veränderter Rate,
gekennzeichnet durch:

eine Einrichtung (101-105; 202-206; 301-305) zur sequentiellen Speicherung einer Vielzahl der Abtastv/erte in Speicher stellen (101-105)} deren Länge proportional einer geometrischen Reihe ist,

Münciien: R. Kreme' Dipl.-Ing. . W. Westir Dipl.-Phys. Dr. rer. nat. · E. Hoffmann Dipl.-Ing. Wiesbaden: P. G. Blumri3c.li Dipl.-Ing. . P. Bergen Prof.Dr. jur.Dipl.-i.ig., Pat.-Ass., Pst.-Anv/. bis 1979 · G. Zwirner Üipl.-lr.Q. Dipl.-W. Ing.

130Ö22/0878 ORiGfMAL INSPECTED

304403?

mid Ui¹Ch eine: Einrichtung (401-405j 502-506) zur sequentielle·^ überführung der; Inhaltes der Speicherstollen während vorl?c;-:"L.imriitGr Zeitintervalle an den Ausgang (600) der Schaltung .

3. Schaltung nach Anspruch 2,

gekennzeichnet durch eine Speichereinrichtung (106), deren Län₍~e durch die restlichen, nicht durch die geometrische Reiho zugeordneten Abtastwerte abzüglich eines Wertes bestimmt ist.

4. Schal-tang nach Anspruch 3 mit Null-Verzögerung, dadurch gekennzeichnet, daß zur Erhöhung der Rate um ein Verhältnis von wenigste3is zwei eine Einrichtung (207, 206-202) zur Weiterxührung aller Abtastwerte außer dem letzten beginnend mit der maximalen Länge zum ersten zur Speichereinrichtung und zum zweiten zur Einrichtung zur sequentiellen Speicherung auf v/eist, daß die Einrichtung zur sequentiellen Weiterleitung eine Einrichtung zur seriellen Erzeugung der Zeitintervalle im Verhältnis zum einen zur Länge der Speichereinrichtung und zum anderen zur Länge der Einrichtung zur sequentiellen Speicherung, und zwar beginnend mit dem Maximalwert, daß ferner eine Einrichtung zur Verzögerung der Operation der Einrichtung zur sequentiellen Weiterleitung um eine durch das Verhältnis vorbestimmte Dauer vorgesehen ist, sowie eine Einrichtung (201, 501) zur Übertragung des letzten Abtastwertes zum Ausgang beim Eintreffen am Eingang _K

130022/0878 bad original

Schaltung nach Annpruch 3 i-it NuIl-Vor£Ogerv.ng.

dadurch gekennzeichnet, di.G zur Erniedrigu":;, der Rate urn ein Verhältnis von höchstens ein Hall) eine Einrichtung (2206-2202, 2207') zur leiter führung aller Äbtastwerte außer dem ersten zu einmal der Einrichtung zur sequentiellen Speicherung, beginnend mit der maximalen Länge, und zum anderen zur Speichereinrichtung vorgesehen ist, ferner eine Einrichtung (2107) zur Aufnahme des ersten Abte.stwertes, und daß die Einrichtung zur Weiterleitung eine Einrichtung zur seriellen Erzeugung der Zeitintervalle im Verhältnis zu erstens einem der Abtastwerte, zweitens der Länge der Einrichtung zur sequentiellen Speicherung, beginnend mit dem Minimalwert , und drittens der Länge der Speichereinrichtung enthält.

6. Schaltung nach Anspruch 3»

dadurch gekennzeichnet, daß die Schaltung minimale Verzögerung besitzt und zur Erhöhung der Rate um ein Verhältnis zwischen Eins und Zwei eine Einrichtung (3207-3202, 3208) zur Weiterführung aller Abtastwerte außer dem letzten zum einen zur Einrichtung zur sequentiellen Speicherung, beginnend mit dem Maximalwert der Länge, und zum anderen an die Speichereinrichtung aufweist, ferner eine Einrichtung (3108) zur Aufnahme des letzten /btastwertes, und daß die Einrichtung zur Weiterleitung eine Einrichtung zur seriellen Erzeugung der Zeitintervalle irn Verhältnis zu erstens der Länge der Speichereinrichtung, zweitens der Länge der Einrichtung zur r*equentiellen Speicherung, beginnend mit dem Maximalwert,

BAD ORlGIiSJAL

130022/0878 ^AL

3GU037

und drittens eino;-i dor Äbtoistwerte aniVeist, ferner eine Einrichtung zur Verzögerung der Operation der Einrichtung zur V/eitorloitung um eine Zeitdauer, die sowohl durch das angegebene Verhältnis als auch den Maximalwert der Länge vor— ■beistimmt ic;fc.

7. Schaltung zur Bruchteils-Ratenerhöhung mit Null-Verzögerung für Daten in Blöcken der Länge W, die während der Zeitdauer T zu verarbeiten sind,

dadurch gekennzeichnet, daß eine Block-Eingangsrate (R = -~) und eine Ausgangsratc (R,,) vorgesehen ist, wobei N ein Vielf aches von R und R ist, und das Verhältnis R^ : R , das wenigstens gleich 2 ist, eine Wurzel R als ganzzahligen Teil des Verhältnisses R_ : R_ bestimmt, daß eine Vielzahl

s ρ

vor Speiehereinrichtungen (101 bis 106) parallel zwischen dem Eingang (100) und dem Ausgang (600) der Schaltung vorgesehen ist, daß die Anzahl J der Speichereinrichtungen der Be-

T Λ Τ

dingung R <(N-1) (R-1)<Tr genügt, daß die Länge der Spei-

0 12 i ehereinrichtungen der Reihe R , R , R , ..., R , ...,

Jr2 .
(Ν-1-Σ R ) der ersten (101) zur letzten (106) Speicherein-

i=0
richtung folgt, daß eine Einrichtung (207-202) , die mit der Rate R getrieben und am Beginn jedes Zeitabschnittes T vorbereitet und aktiviert wird, vorgesehen ist, um die Abtastwerte vom Eingang an die Speiehereinrichtungen im Verhältnis zur Länge der Speichereinrichtungen weiterzuführen, und zwar beginnend mit der letzten Speichereinrichtung und endend mit der ersten Speichereinrichtung, und daß eine Einrichtung (507-502), die mit der Rate R getrieben und während jedes Zeitab-

130022/0878 bad original

schnittes T nach einem Ver^ögerungf.intervall \^ron (1- y·;'=)!'

aktiviert wird, vorgesehen ist,, um die in den Speiehercin-. richtungen abgelegten Abtantv/erte sequentiell sum Ausgang zu führen, und eine Einrichtung (201, 501), die den letzten Abtastv;ert im Block zum Ausgang führt.

8. Schaltung zur Bruchteils-Ratenernieurigung mit HuIl-Verzögerung für Daten in Blöcken der Länge K, die während eines Zeitabschnittes T zu verarbeiten sind, dadurch gekennzeichnet, daß eine Block-Eingangsrate R und eine Ausgangsrate R = τκ vorgesehen sind, wobei N ein Vielfaches von R_ und R_ ist und das Verhältnis R_ : R,,,

ρ s ρ s

das wenigstens = 2 ist, eine Wurzel R als ganzzahligen Teil des Verhältnisses R : R bestimmt, daß eine Vielzahl von Speichereinrichtungen (2101-2107) parallel zwischen dem Eingang (2100) und dem Ausgang (2600) der Schaltungen angeordnet ist , daß die Anzahl^(J+1) der Speichereinrichtungen der Bedingung R^J~¹ <C(N-1)(R-1) <T R^J genügt, daß die Länge der Speichereinrichtungen der Reihe 1, R , R , R , ...,R¹,..., J-2 .

(N-1-]> R) von der ersten (2107) zur letzten (2106) Speii=0

chereinrichtung folgt, daß eine Einrichtung (2201 bis 2207). die mit der Rate R getrieben und am Anfang jedes Zeitabschnittes T vorbereitet und aktiviert wird, vorgesehen ist, um Abtastwerte vom Eingang zu den Speichereinrichtungen irn Verhältnis zur Länge der Speichereinrichtungen zu führen, und zwar beginnend mit der ersten Speichereinrichtung und endelid mit der letzten Speichereinrichtung, und daß eine

130022/0878

Einrichtung (2501-2507) , die wit der Rate R_r, getrieben und οίο Anfang jedes Zeitabschnittes T vorbereitet und aktiviert wird, vorgesehen ist, um die in den Speichereinrichtungen abgelegten Abtastwerte sequentiell zum Ausgang zu führ¹ en.

9. Schaltung zur Bruchteils-Ratenvergrößerung für Daten in Blöcken der Länge N, die während eines Zeitabschnittes T su verarbeiten sind,

dadurch gekennzeichnet, daß die Schaltung minimale Verzöge™ rung, eine Block-Eingangsrate (R = ψ) und eine Ausgangsrate R besitzt, wobei N ein Vielfaches von R und R ist, und das Verhältnis R_ : R_ zwischen 1 und 2 liegt, daß eine Viei-

o ρ

zahl von Speichereinrichtungen (4101-4107) parallel zwischen dfcui Eingang (4100) und dem Ausgang (4600) der Schaltung liegt, daß die Anzahl (J+1) der Speichereinrichtungen der Bedingung 2 ⁵Cl-I-I ;^C 2 genügt, daß die Länge der Sp ei eher einrichtungen der Reihe 1, 2°, 2¹, 2², ..., 2¹, ..., (N-2^J~¹) von der ersten Speichereinrichtung (4107) zur letzten Speichereinrichtung (4106) folgt, und daß eine Einrichtung (4201-4207); die mit der Rate R_ betrieben und am Anfang jedes Zeitab-

schnittes T vorbereitet und aktiviert wird_s vorgesehen isi; um Äbtistwerte vom Eingang zu den Speichereinrichtungen im Verhältnis zur Länge der Speichereinrichtungen zu führen, und zwar beginnend mit der letzten Speichereinrichtung und endend mit der ersten Speichereinrichtung , und eine Einrichtung (4501-4307), die mit der Rate R₀ getrieben und während jedes Zeitabschnittes T nach einem Verzögerungsintervall:

13ÖÖ22/0878

R_{n τ} „ 2IC,
(1+ ρ")ϊ + 2'^"^ (~ΤΓ~ -I)T aktiviert wirci, die in den Speichei-einrichtungen abgcJ ogten Abtastwerte sequentiell zum Ausgang führt.

10. Verfahren zum Uras et ζ en eines in Abtastv/ert-Blöcke unterteilten Eingangssignals in ein Signal mit veränderter Rate, dadurch gekennzeichnet, daß eine Vielzahl der Abtastwerte sequentiell in Speiclierctellen (101-105) abgelegt v.'ird, deren Länge proportional einer geometrischen Reihe ist, und daß die gespeicherten Abtastwerte sequentiell aus den Speichersteilen geführt werden, derart, daß sie wenigstens einen Teil des Ausgangssignals (600) bilden.

11. Verfahren nach Anspruch 10,

daaurch gekennzeichnet, daß die verbleibenden , nicht durch die geometrische Reihe erfaßten Abtastwerte außer einem gespeichert werden.

Γϊαγ> ORIGINAL

130Ö22/0878