DE2659621C2 - Anordnung zum Übertragen von Datenblöcken zwischen zwei Geräten einer Datenverarbeitungsanlage - Google Patents

Anordnung zum Übertragen von Datenblöcken zwischen zwei Geräten einer Datenverarbeitungsanlage

Info

Publication number
DE2659621C2
DE2659621C2 DE2659621A DE2659621A DE2659621C2 DE 2659621 C2 DE2659621 C2 DE 2659621C2 DE 2659621 A DE2659621 A DE 2659621A DE 2659621 A DE2659621 A DE 2659621A DE 2659621 C2 DE2659621 C2 DE 2659621C2
Authority
DE
Germany
Prior art keywords
data
input
output
arrangement
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2659621A
Other languages
English (en)
Other versions
DE2659621A1 (de
Inventor
Daniel René Sucy-en-Brie Vinot
Original Assignee
Compagnie Internationale Pour L'informatique Cii-Honeywell Bull, Paris
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Compagnie Internationale Pour L'informatique Cii-Honeywell Bull, Paris filed Critical Compagnie Internationale Pour L'informatique Cii-Honeywell Bull, Paris
Publication of DE2659621A1 publication Critical patent/DE2659621A1/de
Application granted granted Critical
Publication of DE2659621C2 publication Critical patent/DE2659621C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Description

— die beiden Schnittstellen (1, 3) jeweils wenigstens ein Pufferregister (302 bzw. 303,304) aufweisen;
— die Anordnung an das Daten (Dl)sendende Geräte in Abhängigkeit von der Verfügbarkeit von Speicherplätzen innerhalb der Anordnung ein Signal (IAE) abgibt, welches diesem Gerät anzeigt, daß die Anordnung zur Entgegennahme von zu sendenden Daten bereit ist;
— das an «iis Daten (DI) sendende Gerät angeschlossene Pufferregister (302) in Abhängigkeit von einem von dem Gerät abgegebenen Daten-Verfügbarkeitssignal (SEE) die von diesem gesendeten Datenwörter übernimmt;
— die Daten aus dem Pufferregister (302), das an das Daten (DI) sendende Gerät angeschlossen ist, taktgesteuert in den seriellen Speicher (301) eingegeben werden;
gekennzeichnet durch folgende Merkmale:
a) die Anzahl der in jedem zu übertragenden Datenblock enthaltener, Wörter wird durch das empfangende Gerät mitlcls c.oes von ihm abgegebenen Signals (LCE) bestimmt, das an eine Steuereinrichtung (308, 309) angelegt ist, welche die Übernahme der in dem seriellen Speicher (301) enthaltenen Daten in das mit dem empfangenden Gerät verbundene Pufferregister (303,304) steuert; und
b) die Steuereinrichtung enthält einen Zähler (308), der die Anzahl der aus dem seriellen Speicher (301) in das mit dem empfangenden Gerät verbundene Pufferregister (303, 304) eingegebenen Wörter zählt und bei Erreichen einer der Anzahl der in jedem zu übertragenden Datenblock enthaltenen Wörter entsprechenden Zählrate die Ausgabe dieser eingegebenen Wörter aus dem mit dem empfangenden Gerät verbundenen Pufferspeicher (303, 304) zur Übertragung an dieses Gerät freigibt.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß das die Anzahl der in jedem Datenblock enthaltenen Wörter steuernde Signal (LCE)In Form eines Worts mit χ + 1 Bits an die Steuereinrichtung (308, 309) angelegt wird und die Auswahl von 2 ' unterschiedlichen Datenblockbreiten festlegt.
3. Anordnung nach Anspruch I oder 2, dadurch gekennzeichnet, daß die Anzahl der in jedem zu übertragenden Datenblock enthaltenen Wörter durch ein an das mit dem Daten (Dl) abgebenden Gerät verbundene Pufferregistcr (302) angelegtes Signal (SCiVgesteuert wird.
4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das mit dem Daten
(DI) sendenden Gerät verbundene Pufferregister (302) ein solches mit Paralleleingang ist, in das mehrere Datenwörter parallel eingegeben und aus dem Datenwörter Wort für Wort durch Multiplexierung der Ausgänge ausgelesen werden können.
5. Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das mit dem Daten empfangenden Gerät verbundene Pufferregister (303,304) aus seriellen Schieberegistern gebik'et ist, deren Eingänge mit den Ausgängen des seriellen Speichers (301) verbunden sind.
6. Anordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß eine UND-Schaltung (320) ein vor. dem seriellen Speicher (301) abgegebenes Signal (FE) mit einem von dem mit dem Daten (Dl)sendenden Gerät verbundenen Pufferregister (302) abgegebenes Signal zu einem an das sendende Gerät angelegten Signal (IAFE) verknüpft, welches anzeigt, ob dieses Pufferregister (302) und der serielle Speicher (301) leer sind.
7. Anordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Steuereinrichtung (308, 309) einen Subtrahierer (309) enthält, dessen Ausgänge mit dem Zähler (308) zum Zählen der Anzahl der in dem Pufferregister (303, 304) für die Ausgangsdaten vorhandenen Wörter verbunden sind und der an seiren ersten Eingängen (5,6,7,8) als ersten Operanden die vom Zustand des Zählers (308) angezeigte Binärzahl und an seinen zweiten Eingängen (1, 2, 3, 4) als zweiten Operanden das die Breite der Ausgangsworter bestimmende Signal (LCE) empfängt.
8. Anordnung nach einem der Ansprüche I bis 7. dadurch gekennzeichnet, daß die Datenübertragung in zwei Richtungen erfolgt.
9. Verwendung der Anordnung nach einem der Ansprüche 1 bis 8 in einem System zum Übertragen von Datenblöcken zwischen zwei unterschiedlich breiten Schnittstellen, dadurch gekennzeichnet, daß mehrere dieser Anordnungen parallelgeschaltet sind.
10. Verwendung der Anordnung nach einem der Ansprüche 1 bis 8 in einem System zum Übertragen von Datenblöcken zwischen zwei unterschiedlich breiten Schnittstellen, dadurch gekennzeichnet, daß mehrere dieser Anordnungen in Serie geschaltet sind.
11. Verwendung der Anordnung nach einem der Ansprüche 1 bis 8 in einem System zum Übertragen von Datenblöcken zwischen zwei unterschiedlich breiten Schnittstellen, dadurch gekennzeichnet, daß mehrere dieser Anordnungen in Serie und parallelgeschaltet sind.
Die Erfindung betrifft eine Anordnung zum Übertragen von Datenblöcken, nach dem Oberbegriff des Pa-
ho tenlanspruchs I.
Aus der BE-PS 7 06 066 ist bereits eine solche Anordnung zum Übertragen von Datenblöcken bekannt, die zwischen einem elektronischen Rechner und einem Daten-Ausgabegerät, insbesondere einem Lochstreifcn-
bi drucker, angeordnet ist. Sie enthält ein als Schieberegister ausgebildetes Eingaberegister, in das 8 Bit-Daienwörter parallel eingegeben werden. Aus dem Schieberegister werden die Daten seriell ausgegeben und in eine
Verzögerungsschleife eingegeben, die aus einer auf ihren Eingang zuröckgeschleiften Verzögerungsleitung besteht. In dieser Schleife ist eine Torschaltung angeordnet, durch die der Umlauf der Daten in der Schleife unterbrochen wird, um die Daten in ein Ausgangsregister zu übernehmen, das ebenfalls als Schieberegister ausgebildet ist. Die aus der Vcr/ögerungsschleife entnommenen und seriell in das Ausgangsregister übernommenen Dater können dann parallel als 8 Bit-Datenblock in das Ausgabegerät eingegeben werden. Die Übernahme der Datenblöcke vom Rechner in das Eingaberegister, die Einspeisung der Daten in die Verzögerungsschleife, ihre Übergabe an das Ausgangsregister und die Weitergabe der Datenblöcke vom Ausgangsregister an das Ausgabegerät werden durch Steuersignale gesteuert, die von einer zentralen Steuerung erzeugt werden. Eine solche Anordnung zum Übertragen von Datenblöcken dient zur Datenpufferung zwischen dem Rechner und dem Ausgabegerät, damit die Datenflußrate der Übertragung vom Rechner zum Ausgabegerät an dessen Arbeiisgeschwindigkeit angepaßt werden kann.
Die Erfindung befaßt sich mit der Problem::Uk der Datenpufferung zwischen schnellen peripheren Geräten und einem schnellen Datenspeicher. Für eine soiche Datenpufferung können dynamische serielle Speicher verwendet werden. Die Anpassungsfähigkeit von derartigen dynamischen seriellen Speichern läßt jedoch zu wünschen übrig, weil zur Anpassung an das spezielle Puffcrproblem externe Maßnahmen getroffen verden müssen, die sich auf Materialkosten, Bauvolumen. Leistungsfähigkeit und Zuverlässigkeit negativ auswirken.
Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung zum Übertragen von Datenblöcken zwischen zwei Geräten einer Datenverarbeitungsanlage zu schaffen, die durch große Anpassungsfähigkeit den strukturellen Anforderungen Rechnung trägt, die in der Praxis an Schnittstellen zwischen Geräten mit unterschiedlichen Geschwindigkeiten gestellt werden, die Datenblöcke von unterschiedlicher Breite und unterschiedlicher Länge empfangen und aussenden können.
Diese Aufgabe wird bei der gattungsgemäßen Anordnung durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst.
Die erfindungsgemäße Anordnung ermöglicht die Übertragung von Dalenblöcken variabler Länge zwischen zwei Geräten einer Datenveraibeitungseinheit, wobei die Schnittstellen zwischen diesen zwei Geräten unterschiedlich groß sein können Diese Anordnung ist besonders geeignet zur Datenpufferung /wischen einem schnellen peripheren Gerät und einem schnellen Speicher. Sie kann in einfacher Weise unter Anwendung der LSI-Technologie (hochintegrierte Schaltungstechnik) realisiert werden, wodurch beträchtliche Kosteneinsparungen, eine Vereinfachung des Aufbaus elektronischer Maschinen und eine Verbesserung der Zuverlässigkeit erreicht werden.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Eine besondere Ausführungsform der Erfindung wird nun unter Bezugnahme auf die Zeichnung näher beschrieben. In der Zeichnung zeigt
F i g. 1 die erfindungsgemäße Anordnung in vereinfachter Form,
F i g. 2 Verbindungspunkte der Anordnung mit externen Baueinheiten sow;e die die Anordnung bildenden I lauptbaueinheiten,
F i g. 3 eine genaue Darstellung eines Ausführungsbcispicls der internen Schaltungen der Anordnung, die das Übertragen von Daten zwischen unterschiedlichen Schnittstellen ermöglichen.
Fig.4 ein Zeildiagramm zur Veranschaulichung der bei der Übertragung eines Worts erforderlichen Opcrationen,
Fig.5 ein Zeitdiagramm zur Veranschaulichung der bei der Übertragung von zwei Wörtern eriordcrlichcn Operationen und
F i g. 6 eine spezielle Ausführungsform bei des Puffeto rung von zwei in Serie geschalteten Anordnungen.
Für das Lesen der nachfolgenden Beschreibung wird vereinbart, daß unter dem Ausdruck »das Flipflop oder die Leitung geht auf »1« über« zu verstehen ist, daß es sich dabei beim Übergang des Flipflops oder der Leitung vom Binärwert »0« auf den Binärwert »1« handelt, und daß der Übergang dieser Elemente auf den Zustand »1« am Ausgang Q des Flipflops oder an der Leitung einem Signal entspricht, das einen positiven oder einen negativen Spannungswert bezüglich eines Bezugspotentials hat, das vereinbarungsgemäß *τ Spannungswert »0« ist uv.d dem Binärwert »0« entsteht
Die in F i g. 1 dargestellte Anordnung besteht aus drei Teilen:
— der erste Teil 1 besteht aus Registern zum Speichern von Daten vor ihrer Übertragung zum Ausgang oder nach ihrer Übertragung zum Eingang des Kabels 5. Die Verbindung /wischen dem Hingang und dem Ausgang des Teils 1 ini' dem Kabel 5
jo ist in zwei Richtungen wirksam.
— Der zweite Teil 2 besteht aus einem seriellen dynamischen Speicher, der die Steuerungs- und Überwachungselemente enthält, die die Übertragung der Datenwörter zwischen dem ersten Teil und dem dritten Teil der Anordnung ermöglichen.
— Der dritte Teil 3 besteht aus Registern zum Speichern von Daten vor ihrer Übertragung zum Ausgang oder nach ihrer Übertragung zum Eingang des Kabels 4. Die Verbindung zwischen dem tingang und dem Ausgang des Teils 3 mit dem Kabel 4 i:. in zwei Richtungen wirksam.
Das hier beschriebene Ausführungsheispiel gilt für Daten aus zwei Wörtern, wenn es sich um eine übcriragung auf dem Kabel 5 handelt, und für Daten aus acht Wörtern, wenn es sich um eine Übertragung auf dem Kabel 4 hundeil. Bei der Berücksichtigung in der nachfolgenden Beschreibung stellt dies jedoch keine Einschränkung dar.
5() In F i g. 2 sind die Verbindungspunkte der Anordnung mit externen Baueinheiten, sowie die die Anordnung bildenden Baueinheiten selbst dargestellt. Der serielle dynamische Speicher 2 ist a!s Rechteck zwischen dem ebenfalls als Rechteck dargestellten Puffer-Speicherbereich 1 mit kleiner Kapazität, der den erster. Teil von F i g. 1 bildet, und dem ebenfalls als Rechteck dargestellten Puffer-Speicherbereich 3 mit großer Kapazität dargestellt, der den dritten Teil von Fig. 1 bildet. Das Rechteck 6 stellt dei. Steuer- und Kontrollbereich dar, der den zwei Puffer-Speicherbereichen 1 und 3 und dem seriellen dynamischen Speicher 2 gemeinsam angehört.
Die Datenkabel 4 und 5 sind mit dem ;ine große
Kapazität aufweisenden Puffer-Speicherbereich 3 bzw. mit dem eine kleine Kapazität aufweisenden Speicher-
b5 bereich 1 verbunden.
An der rechten Seite von Fig. 2 sind verschiedene Leitungen dargestellt, mit deren Hilfe digitale Schaltungen im Innern der Anordnung kontrolliert und gesteuert
werden können.
Ihre Symbole haben folgende Bedeuiung:
Die Leitung DIR gibt an. in welcher Richtung die Übertragung zwischen den zwei Schnittstellen stattfindet.
Wenn angenommen wird, daß die Anordnung über das Kabel 4 einerseits mit einem seriellen Speicher und über das Kabel 5 andererseits mit einer Periphieeinheit verbunden ist, dann nimmt das Signal DIR den Wert »1« an, damit die Eingabe von Daten, die von der Peripherieeinheit kommen, in den Speicher gekennzeichnet wird, während es den Wert »0« annimmt, wenn die Übertragung in der anderen Richtung erfoigen soll, d. h. bei der Datenausgabe aus dem Speicher.
Die Leitung MR dient der Initialisierung des Steuer- und Kontrollbereichs 6 der Anordnung vor jedem neuen Beginn einer Eingabe/Ausgabe-Operation.
Die Leitung SC wird zur Synchronisierung der An-
uiunüng VCrwcndCi.
Die Leitung OTV ist im Aiisführiingsbeispiel vieradrig: sie hat zwei verschiedene Bedeutungen. Bei der Dateneingabe gibt sie die im natürlichen Binärcode codierte Anzahl von Datenwörtern an, die im Speicherbereich 3 mit großer Kapazität vorhanden sind. Im beschriebenen Ausführungsbeispie! liegt die Anzahl zwischen 0 und 8. Diese Information wird synchron mit den an der Leitung SCerscheinenden Taktsignalen abgegeben. Bei der Datenausgabe haben nur zwei Adern eine Bedeutung; sie geben die Anzahl der veränderlichen Daten an, die im Speicherbereich mit kleiner Kapazität vorhanden sind. Im beschriebenen Ausführungsbeispiel liegt diese Anzahl zwischen 0 und 2. Diese Information wird synchron mit den an der Leitung SC erscheinenden Taktsignalen abgegeben.
Die Leitung IAE ermöglicht bei der Eingabe die Anzeige, daß die zwei Register im Speicherbereich 2 mit kleiner Kapazität leer sind und daß eine neue Operation ausgeführt werden kann, während sie bei der Ausgabe die Anzeige ermöglicht, daß die acht Register im Speicherbereich 3 mit großer Kapazität leer sind und daß eine neue Operation ausgeführt werden kann.
Die Leitung MFf gestattet die Meldung von zwei Tatsachen: Bei der Eingabe zeigt sie an, daß der serielle dynamische Speicher 2 und der Puffer-Speicherbereich 1 mit kleiner Kapazität leer sind; bei der Ausgabe zeigt sie an, daß der serielle dynamische Speicher und der Speicherbereich mit großer Kapazität leer sind. Diese Leitung kann zusammen mil anderen externen Signalen dazu verwendet werden, das Ende einer gerade stattfindenden Übertragung zu bestimmen und die Benutzung der verbleibenden Daten freizugeben.
Die Leitung LEE zeigt der Anordnung an, daß eine Operation ausgeführt worden ist, entweder zur Erfassung von Daten oder zum Schreiben von Daten bei einer Eingabeoperation. Diese Leitung gibt die an der Leitung LCEangezeigten Werte frei.
Die Leitung LCE ist vieradrig, und sie zeigt an, wie viele Daten im Verlauf einer Operation verarbeitet werden, wenn das Signal an der Leitung LEE vorhanden ist
Die Leitung SEE zeigt der Anordnung an, daß eine Operation ausgeführt worden ist, entweder zum Einschreiben eines Datenwerts bei einer Eingabeoperation oder zur Erfassung eines Datenwerts bei einer Ausgabeoperation. Diese Leitung gibt den von den Adern der !.eiiung SCEangc/eigten Wert frei.
Die Lcilung SCF ist zweiadrig; sie zeigt an. wieviele Dulcn im Verlauf einer Operation erfaßt wurden, wenn das Signal an der teilung SEt'vorhanden ist.
Die Leitungen 4 für die ankommenden und abgehenden Daten sind für die Übertragung von acht Wörtern aus zwei Bits ausgelegt, und sie sind dem Puffer-Speicherbereich 3 mit großer Kapazität zugeordnet; die Übertragungen finden in zwei Richtungen statt. Auf den Datenleitungen 5, die dem Puffer-Speicherbereich 1 mit kleiner Kapazität zugeordnet sind, erfolgt die Übertragung von zwei Wörtern aus zwei Bits in zwei Richtungen.
ίο In Fig. 3 ist ein Ausführungsbeispiel der internen Schaltungen der Anordnung im einzelnen genau dargestellt. Zur Vereinfachung der Beschreibung ist eine Ausführungsform dargestellt worden, die Informationseingabeoperationen in den schnellen Speicher gestattet.
Die Informationsausgabeoperationen erfordern Schaltungen, die den für Eingabeoperationen zu beschreibenden Schaltungen gleichen, so daß es zum Verständnis der Erfindung nicht notwendig ist, diese Schaltungen
Die in F i g. 3 dargestellte Schaltung besteht aus einer Gruppe von sieben Baueinheiten. Die erste Baueinheit ist ein serieller dynamischer Speieher 301, der nach dem Prinzip arbeitet, das zuerst eingegebene Daten zuerst wieder ausgegeben werden (first-in-first-out). Die in diesen. Speicher zu übertragenden Daten gelangen über die Klemmen I und 2 in diesen Speicher. Es kann jeweils nur ein Datenwort auf einmal eingegeben werden. Das Wort eni'ilt zwei Bits, wobei das niedrigstwertige Bit am Eingang I und das andere Bit am Eingang 2 eingegeben wird.
Der Eingang 3 ist an die Leitung angeschlossen, an der das Signal S/zur Steuerung der Übertragung des an den Eingängen 1 und 2 anliegenden Worts in den seriellen Speicher 301 übertragen wird.
Der Ausgang 4 ist an die Leitung angeschlosεen, die das Signal überträgt, das anzeigt, daß der Eingang des seriellen Speichers 301 für den Empfang eines Worts verfügbar ist.
Der Eingang 5 ist an die Leitung angeschlossen, die das Signal SO überträgt, das die Abgabe eines Worts an den Ausgängen 7 und 8 des seriellen Speichers 301 steuert.
Der Ausgang 6 ist an die Leitung angeschlossen, die das Signal OR überträgt, das anzeigt, daß ein Wort zur Abgabe aus dem seriellen Speicher 301 bereit ist.
Der Eingang 9 ist mit der Leitung verbunden, die das Sy nchronisicrungslakisigna! 5'C übertragt.
Der Ausgang 10 ist mit dem Eingang 1 der UND-Schaltung 320 verbunden. Er erzeugt das Signal FL.
so wenn der serielle dynamische Speicher leer ist.
Der serielle Speicher 301 besteht aus Registern, d.<: zu einem Stapel zusammengeschaltet sind: sobald ein Wort in das erste Register des Stapels (am unteren Stapelende) eingegeben worden ist, wird es nacheinander im Takt des Taktsignals SC in den Registern übertragen, damit es in das letzte freigebliebene Register gelangt, das dem vom zuletzt eingegebenen Wort besetzten Register vorangeht
Die die Schnittstelle mit den Baueinheiten außerhalb der Anordnung bildenden Einrichtungen enthalten eine erste Einrichtung, deren Aufgabe die Speicherung der in die Anordnung eintretenden Daten ist, sowie eine zweite Einrichtung, deren Aufgabe die Speicherung der abgehenden Daten ist; die erste Einrichtung ist dabei
fa-, durch das Register 302 dargestellt, das zwei Wörter mit einer Länge von jeweils zwei Bits speichern kann. Die zwei (als erstes und als zweites Wort) bezeichneten Wörter kommen über die vier Adern des Kabeis Dl an.
das die Anordnung mit einer externen Peripherieeinheit verbindet. Zur Vereinfachung des Schaltbildes ist nur ein einziger Ringang dargestellt worden, der mit I bezeichnet ist. Das Register 302 empfängt an seinem Eingang 2 das Synchronisierungstaktsignal SC. Ein uder zwei Wörter werden im Register 302 dadurch geschrieben, daß an dessen Eingang 6 ein Schreibsteuersignal angcleg. ./ird. Es ist möglich, nur ein Wort zu schreiben, wenn dieses Wort stets einem festen Bereich des Registers entspricht (beispielsweise das erste Wort).
Die Ausgabe der Daten aus dem Register 302 erfolgt wortweise an den Ausgängen 4 und 5, die mit den Eingängen I und 2 des Speichers 301 verbunden sind. Die Auswahl der zwei im Register 302 enthaltenen Wörter beim Lesen erfolgt durch Anlegen eines Signals an den Eingang 3 dieses Registers. Wenn beispielsweise am Eingang 3 der Signalwert »0« anliegt, dann wird das erste Wort gelesen, während beim Signalwert »1« am Eingang 3 das zweite Wtii'i gcicse-n Wird.
Das Steuersignal zum Schreiben in das Register 302 wird an der Leitung geliefert, die die Klemme 6 dieses Registers mit der Klemme der Übertragungsanordnung verbindet, an die das Signal SEEangelegt wird.
Das Steuersignal zum Lesen des Registers 302 wird an der Leitung geliefert, die die Klemine 3 des Registers mit dem //(-Flipflop 313 verbindet, und an der jedesmal dann der Signalwert »1« auftritt, wenn das zweite Wort im Register 303 gelesen werden soll.
Die zweite Einrichtung wird von der Gruppe der zwei Register 303 und 304 gebildet. Dies sind Serienschiebercgistc·. Die Eingänge 1 dieser Register sind jeweils mit den Ausgängen 7 und 8 des seriellen Speichers 301 verbunden. Sie empfangen an ihrem Eingang 2 das Taktsignal, das in jeder Taktperiode die serielle Verschiebung eines Bits um eine Bilstellc zur nächsten Bitstcllc in jedem der Register steuert. Der Eingang 2 jedes dieser Register ist mit dom Ausgang 5 der UND-Schaltung 305 verbunden, die vier Eingänge aufweist; die Aufgabe dieser UND-Schaltung besteht darin, die Übertragung der Taktsignale SC zum Eingang 2 jedes der Register 303 und 304 freizugeben.
Die Ausgänge 3 bis 10 der Schieberegister 303 und 304 sind an Leitungen A\ bis /48 bzw. B\ bis Ba angeschlossen, die das Kabel DO bilden, das die Anordnung mit dem externen schnellen Speicher verbindet.
Wenn ein Wort den dynamischen seriellen Speicher 301 über die Klemmen 7 und 8 verläßt, dann gelangt es über den Eingang 1 in die Register 303 und 304, wobei das Bit mit dem niedrigsten Signalwert in den Eingang 1 des Registers 304 eingegeben wird. Wenn die zwei Register 303 und 304 gefüllt sind, dann entspricht jede Bitposition in einem Register im anderen Register der Bitposition des entsprechenden Datenworts. Das erste eingegebene Wort wird daher durch das Wertpaar BgAx ... repräsentiert, während das letzte eingegebene Wort durch das Wertpaar B\A\ repräsentiert wird. Eine aus acht Wörtern zu je zwei Bits bestehende Dateninformation wird über das Kabel DO in der folgenden Leitungsreihenfolge übertragen:
Bt Aj B2 A2 ... B7 A7 Bi Ag
8.Wort 7.Wort ... 2.Wort I.Wort
Die vierte Einrichtung der Übertragungsanordnung bildet die Steuervorrichtungen, die das Lesen der Datenspeichervorrichtungen am Eingang der Übertragungsanordnung abhängig von der Anzahl der verarbeiteten Wörter und somit die Folge der Datenwörter in das Innere des seriellen Speichers 301 freigeben. Diese Steuervorrichtungen worden von der Gruppe aus zwei /?S-Flipflops 310 und 31 i und zwei /Al-Flipflnps 313 und 314 gebildet.
Die /?5-Flipflops 310 und 311 siiid mit ihrem i'-Eingang jeweils an eine von zwei Ade n der Leitung SCL·' angeschlossen, die die Übcrtragungsanordnung mit den externen Baueinheiten verbindet, und sie zeigen bei einer Eingabcüberiragung an, ob die Übertragung der Daten in das Register 302 in der Länge eines Worts oder in der Länge von zwei Wörtern stattfindet.
Falls die Übertragung der Länge eines Worts stattfindet, nimmt das Flipflop 310 den Zustand »1« an, während bei einer Länge von zwei Wörtern das Flipflop 311
r> den Zustand»!« annimmt.
Die Nullstellung dieser zwei Flipflops findet statt, wenn an ihren Eingang R ein Signal mit dem Wert »1« angelegt wird.
Der Eingang R der zwei FlipHops 3!0 imrl 311 ist jeweils mit dem Ausgang 3 der ODER-Schaltung 312 verbunden, die zwei Eingänge aufweist.
Der Eingang 1 der ODER-Schaltung 312 ist mit dem Ausgang Q1 des Flipflops 314 verbunden, und ihr Eingang 2 ist mit dem Ausgang (?des Flipflops 313 verbunden.
Die Flipflops 310 und 311 werden somit jedesmal dann auf den Wert »0« zurückgestellt, wenn sich das Flipflop 314 im Zustand »0« oder das Flipflop 313 im Zustand »I« befindet. Das Nullstellen und das Einstellen
jo auf den Wert »1« erfolgt bei den Flipflops 310 und 311 synchron mit dem Taktsignal, das an die Leitung angelegt ist, die den Eingang CK jedes Flipflops mit der Außenklcmmc der Übcrtragungsanordnung verbindet, die das Signal -S'Ceinpfängt.
r, Das IK-Flipflop 314 erzeugt das Signal IAl-. Das Signal IAH ist vorhanden, wenn sich das FlipNop 314 im Zustand »1« befindet. Der Übergang dieses Flipflops in den Zustand »I« erfolgt dadurch, daß an seinen Eingang J ein Signal mit dem Wert »1« angelegt wird. Der Eingang / dieses Flipflops 314 ist mit dem Ausgang 3 der ODER-Schaltung 315 verbunden, die zwei Eingänge aufweist. Der Eingang 1 dieser ODER-Schaltung 315 ist mit dem Ausgang 5 der UND-Schaltung 317 verbunden. Der Eingang 2 der ODER-Schaltung 315 ist mit dem Ausgang 4 der UND-Schaltung 318 verbunden.
Der Eingang 1 der UND-Schaltung 317 ist mit dem Ausgang 2 des Negatorverstärkers 319 verbunden, dessen Eingang 1 mit der externen Klemme der Übertragungsanordnung verbunden ist, die das Signal SEEempfängt.
Der Eingang 2 der UND-Schaltung 317 ist am Ausgang ζ) des Flipflops 311 angeschlossen, so daß auf diese Weise die UND-Schaltung 317 freigegeben wird, wenn eine Zweiwortübertragung vorliegt
Der Eingang 3 der UND-Schaltung 317 ist mit dem Ausgang 4 des seriellen Speichers 301 verbunden, so daß sie freigegeben wird, wenn das Eingangsregister des Speichers 301 leer und zur Aufnahme eines Worts bereit ist
Der Eingang 4 der UND-Schaltung 317 ist mit dem Ausgang Q des L 2-Flipf!ops 313 verbunden, das die UND-Schaltung 317 während des Lesezyklus des zweiten Worts im Register 302 freigibt
Die UND-Schaltung 318 wird für Lesezyklen eines Worts freigegeben. Der Eingang 1 der UND-Schaltung 318 ist mit dem Ausgang 2 des Negatorverstärkers 319 verbunden.
Der Eingang 2 der UND-Schaltung 318 ist mit dem
Ausgang 4 des seriellen Speichers 301 verbunden.
Der Eingang 3 der UND-Schaltung 318 ist mit dem Ausgang Q des /?S-Flipflops 310 verbunden, das diese UND-Schaltung für die Dauer eines Lesezyklus eines Worts im Register 302 freigibt. Die Nullstellung des Flipflops 314 erfolgt dadurch, daß an seinen Eingang K ein Signal mit dem Wert »1« angelegt wird; dieser Eingang K ist an di? externe Klemme der Übertragungsanordnung angeschlossen, die das Signal SE£empfängt.
Das /K-Flipflop 313 erzeugt das Signal Li. Das Signal Li ist dann vorhanden, wenn sich das /K-Flipflop 313 im Zustand »1« befindet. Der Eingang Jdes Flipflops ist mit dem Ausgang 4 der UND-Schaltung316 verbunden,deren Eingang I mit dem Ausgang Q· des IA E- Flipflops 314 verbunden ist; der Eingang 2 dieser UND-Schaltung ist mit dem /Ä-Ausgang 4 des seriellen Speichers 301 verbunden, während ihr Eingang 3 mit dem Ausgang Qdts Flipflops 311 verbunden ist.
Der Eingang K des Flipflops 313 ist durch feste Verdrahtung auf den Signalwert »1« gelegt. Die Nullstellung des Flipflops 313 erfolgt somit bei dem Taktzyklus, der auf den Taktzyklus folgt, der es auf den Zustand »1« eingestellt hat.
Die fünfte Einrichtung der Übertragungsanordnung wird von den Steuervorrichtungen gebildet, die das Schreiben der aus dem seriellen Speicher 301 kommenden Datenwörter freigeben und in die Speichereinrichtungen 303 und 304 die Daten am Ausgang der Übertragungsanordnung abhängig von verfügbaren Speicherplätzen eingeben. Diese Steuervorrichtungen werden von der Gruppe gebildet, die aus der UND-Schaltung 305 und den Negatorverstärkern 306 und 307 besteht.
Der Ausgang5 der UND-Schaltung 305 ist an die zwei Eingänge 2 der Register 303 und 304 angeschlossen. Der Eingang 1 der UND-Schaltung 305 ist mit dem Ausgang 2 des Verstärkers 306 verbunden.
Der Eingang 2 der UND-Schaltung 305 ist an den Ausgang 2 des Verstärkers 307 angeschlossen.
Der Eingang 3 ist mit der externen Klemme der Übertragungsanordnung verbunden, die das Taktsignal SCempfängL
Der Eingang 4 ist am Ausgang 6 des seriellen Speichers 301 angeschlossen; das an ihm auftretende Signal hat den Wert »1«, wenn das Signal OR vorhanden ist.
Der Eingang 1 des Negatorverstärkers 306 ist mit dem Ausgang Qi des Zählers 308 verbunden; das an ihm anliegende Signal hat den Wert »1«, wenn acht Wörter in den Ausgangsregistern 303 und 304 vorhanden sind.
Der Eingang 1 des Negatorverstärkers 307 ist mit der externen Klemme der Übertragungsanordnung verbunden, die das Signal LfE empfängt.
Die sechste Einrichtung der Ubertragungsanordnung wird von einem Zähler 308 aus vier Kippschaltungen und aus einem Subtrahierer 309 gebildet. Der Zähler weist einen Zähleingang CK auf, der mit dem Ausgang 5 der UND-Schaltung 305 verbunden ist; sein Fortschalten erfolgt synchron mit der Füllung der Register 303 und 304, wobei ein Eingang 1 den Beginn der Zählung bei einem Wert ermöglicht, der vom Zustand der an den Paralleleingängen Eo und Ei anliegenden Bits bestimmt wird. Der Zählvorgang erfolgt im natürlichen Binärcode. Die Eingänge 1,2,3 und 4 des Subtrahierers 309 sind an externe Anschlußklemmen der Übertragungsanordnung angeschlossen, die die vier Adern der Leitung LCE aufnehmen; die Eingänge 5, 6, 7 und 8 sind an die Ausgänge Q0, Qi, Qi bzw. Qi des Zählers 308 angeschlossen, die ihrerseits an externe Klemmen der Ubertragungsanordnung angeschlossen sind, die die vier Adern der Leitung OTVaufnehmen.
Der Subtrahie; ir 309 hat die Funktion, die an den Leitungen OTV und LCE auftretenden Binärwerte zu subtrahieren, wobei das Subtraktionsergebnis an den Ausgängen 9,10 und 11 des Subtrahierers 309 erscheint. Die Ausgänge 9, 10 und 11, die anzeigen, wieviele Zeichen in den Registern 303 und 304 verbleiben, sind an die Eingänge eo, ei bzw. e2 des Zählers 308 angcschlos-
Die siebte Einrichtung besteht aus der UND-Schaltung 320, die an ihrem Eingang 1 das vom dynamischen seriellen Speicher 301 kommende Signal FE und an ihrem Eingang 2 das Signal IAE empfängt, das über die Leitung übertragen wird, die den Eingang 2 mit dem Ausgang Q des IAE-Flipflops 314 verbindet. Der Ausgang 3 der UND-Schaltung 320 erzeugt das Signal IAFE, das von der Übertragungsanordnung abgegeben wird und das anzeigt, daß der serielle dynamische Speicher und der Speicherbereich mit kleiner Kapazität leer sind.
Wenn also eine Übertragung am Kabel Dl beendet ist, dann erlangt die externe Baueinheit durch Lesen des Zustandes des Signals IAFE Kenntnis über das, was noch im Register 302 und im seriellen dynamischen
Speicher der Übertragungsanordnung vorhanden ist.
Unter der Annahme, daß das Kabel Dl an eine Peripherieeinheit angeschlossen ist, erfolgt ein Schreibvorgang in den schnellen Speicher, bei dem in der Peripherieeinheit mittels der hier zu beschreibenden Übertragungsanordnung gelesenen Informationen geschrieben werden, in der folgenden Weise:
Bei jeder Beendigung eines Lesevorgangs des Registers 302 wird das M£-Flipflop 314 von der ODER-Schaltung 315 in den Zustand »1« zurückgestellt, wenn das Signal IR aus dem Speicher 301 vorhanden ist. d. h., wenn das Eingangsregister dieses Speichers leer ist. Es kann also ein neuer Datenwert zu der Anordnung über das Kabei Di übertragen werden. Die Leitung SEE zeigt in ihrem Zustand »1« an, daß die am Kabel Dl vorhandenen Daten verfügbar sind. Gleichzeitig mit dem Übergang des Signalzustandes an der Leitung SEE auf den Wert »1« zeigt die Leitung SCEdie Anzahl der für die Übertragung zugelassenen Wörter an. Wenn nur ein einziges Wort zugelassen ist, nimmt das Flipflop 310 den Zustand »1« an.
Wenn zwei Wörter zugelassen sind, nimmt das Flipflop 311 den Zustand »1« an.
Der Übergang des Signals an der Leitung SEE auf den Wert »1« gibt das Schreiben der am Kabel D/vorhandenen Daten in das Register 302 frei, indem der Eingang 6 dieses Registers auf den Zustand »1« gebracht wird.
Das Schreiben in das Register 302 findet während eines Taktzyklus statt, und am Ende dieses Taklzykius wird das ME-Flipflop 314 auf Grund der Bedingung SEE = 1 an seinem Eingang K und dem Abfall des Taktsignals SCin den Zustand »0« zurückgestellt.
Das Signal am Ausgang Q* des IA E-Flipflops hat somit den Wert »1« und gibt den S/-Eingang 3 des seriellen Speichers 301 frei, so daß das Schreiben eines Worts in diesen Speicher freigegeben wird; das Schreiben findet während eines Taktzyklus nach dem Abfall des Signals /AFstatL
Bei der Übertragung eines einzigen Worts befindet sich das Flipflop 310 im Zustand »1«, und es gibt den Eingang der UND-Schaitung 318 frei. Die Rückstellung des Flipflops 314 in den Zustand »1« erfolgt, wenn die drei Bedingungen SEE = 0, IR = 0 und Ausga^gssignal
des f lipfiops 310 am Ausgang Q =·- 1 beim Abfall des Taktsignal SC erfüllt sind. Dies findet im Augenblick des .Schreiben.· eines Worts in den Speicher 301 statt. Da • -:h das IAE-Flipflop wieder im Zustand »I« befindet, kann eine neue Übertragungsoperation beginnen.
Bei der Übertragung von zwei Wörtern nimmt das Flipflop 311 den Zustand »1« an und gibt den Eingang 2 der UND-Schaltung 317 frei. Das Rückstellen des IAE-Flipflops 314 in den Zustand »1« erfolgt dann, wenn die vier folgenden Bedingungen erfüllt sind: SEE = 0, Ausgnngssignal des Flipflops 311 um Ausgang Q = 1, IR = 1 und Ausgangssignal des ΙΛΛ lipflops 313 am Ausgang Q = \. Beim übergang des L2-Flipflops 313 in den Zustand »I« wird das Schreiben des zweiten Worts in den Speicher 301 freigegeben. Dieses Flipflop geht in den Zustand »I« über, wenn die drei folgenden Bedingungen am Eingang der UND-Schaltung 316 erfüllt sind: IAE = 0, IR = 1 und Ausgangssignal des Flipflor»w IM am AiistTuncr D = 1 · Ηΐρς erfolcr! dann wenn
""I— — - - — —ei ο χ .,..- - v
das erste Wort ii. den Speicher 301 übertragen worden ist. Das ME-Fii,;flop zeigt bei der Rückkehr in den Zustand »1«, an, daß das Register 302 leer ist und daß eine neue Operation ausgeführt werden kann.
Die im Register 302 gelesenen Daten werden im Takt des Taktsignals SCin den seriellen Speicher 301 geschoben.
Wenn am Ende des seriellen Speichers 301 ein Wort erscheint, dann wird dessen Ankunft durch den Übergang des Signals OR auf den Wert »1« gemeldet, der dann den Eingang 4 der UND-Schaltung 305 freigibt. Wenn keine Datenentnahme an der Leitung DO vorliegt (LEE - 0) und wenn sich der Zähler 308 nicht in seinem achten Zählerstand befindet, wird das Wort zur Abgabe aus dem Speicher 301 durch das an seinem Eingang 5 vorliegende Signal SO freigegeben, und es erfolgt die Übertragung in die erste Position der Register 303 und 304. Für die zur Abgabe aus dem Speicher 301 bereitstehenden Wörter erfolgt die Operation bei jedem folgenden Taktimpuls. Wenn auf diese Weise acht Wörter in die Register 303 und 304 geschoben worden sind, nimmt das Signal am Ausgang Qi des Zählers 308 den Wert »1« an, der anzeigt, daß eine Entnahmeoperation ausgeführt werden kann.
Die Entnahmeoperation besteht darin, daß die in den Registern 303 und 304 gespeicherten Daten über das Kabel DO in den schnellen externen Speicher übertragen werden können.
Die Einstellung des Signals an der Leitung LEE auf den Wert »1« zeigt der Übsrtragungsanordnung an, daß die am Kabel DO anliegenden Daten erfaßt worden sind, und gleichzeitig zeigt die Leitung LCE in einem natürlichen Binärcode die Anzahl der Wörter an, die entnommen worden sind. Diese Informationen werden von der Kontrollogik der Übertragungsanordnung zur Akutalisierung des Werts verwendet, der an der Leitung OTV ebenfalls in einem natürlichen Binärcode angezeigt wird.
Der Subtrahierer 309 bildet die Differenz zwischen den Werten an den Leitungen OTV und LCE, und er stellt den Zähler 308 wieder auf den Binärwert zurück, der an seinen Eingängen E\, Eo und £3 erscheint Diese erneute Initialisierung hat zur Folge, daß das Signal am Ausgang Q3 des Zählers 308 abfällt, so daß das Aufüllen der Register 303 und 304 mit neuen Wörtern, die aus dem seriellen Speicher 301 kommen, erneut freigegeben wird.
Der mit dem Subtrahierer 309 verbundene Zähler 308 hat folgende Aufgabe:
1. Er gewährleistet die Regelung der Durchsatzmenge der abgehenden Datenwörter beim Auffüllen der Speicherregister durch diese Wörter hinsichtlich ihrer Anzahl auf die Anzahl der Wörter, die aus der Übertragungsanordnung nach außen übcrirngen worden sind.
2. Er wirkt auf die Breite der abgehenden Daien ;in der Schnittstelle ein. Diese Breite wird von einer außerhalb der Übertragungsunordnung gegebenen Angabe durch die über die Leiiung /XVf übertragenen Informationen gesteuert.
Wenn die Übertrugungsanordnung also mit einem
Ausgangsdaten-Spcicherbercich ausgestaltet ist. der η Wörter enthalten kann, und wenn sie an einen externen Empfänger mit Hilfe einer 2 n-adrigen Verbindung (für den Fall, daß ein Wort zwei Bits enthält) verbunden ist, dann kann das Lesen der Daten über eine beliebige Breite /wischen den möglichen Werten von 1 bis η Wörtern erfolgen, wobei die Einstellung der Breite mit Hilfe der Leitungen LCE gewährleistet wird, deren Anzahl χ + 1 beträgt, so daß sich ergibt: η = 2'.
Die gleichen Ausführungen gelten auch für die Regelung der Wortdurchsatzmenge im Speicherbereich der ankommenden Daten.
Die Regelung der Durchsatzmenge der ankommenden Daten wird durch das M£-Flipflop gewährleistet, das den Übertragungsdatenwert abhängig von der Anzahl der übertragenen Wörter kontrolliert, die von der jo Leitung SCEangcgcbcn wird.
Die Steuerung der Breite der ankommenden Daten der Schnittstelle wird ebenfalls über die Leitung SCE gesteuert.
Wenn die Übertragungsanordnung somit mit einem J5 Eingangsdaten-Speieherbereich mit m Wörtern versehen Ul, dann kann sieh das Schreiben der Daten in der Übertragungsanordnung über eine beliebige Breite zwischen lund m erstrecken, indem 2, 4,... 2 m Adern im Falle einer Wortbreite von 2 Bits benutzt werden, und es werden χ + 1 Steuerdaten SCE benötigt, wöbe gilt: m = 2 <.
In den F i g. 4 und 5 ist der zeitliche Ablauf der Signale IAE und SFf mit den aufeinanderfolgenden Übertragungszeiträumen dargestellt, die beschrieben wo;Jen sind.
Es ist zu erkennen, daß die Datenübertragung durch die eben beschriebene Übertragungsanordnung auch in der anderen Richtung vor sich gehen können muß.
In diesem Fall hat das Register 302 eine Kapazität von 16 Bits anstelle von vier Bits. Die Rollen der Verbindungskabel DO und Dl sind vertauscht. Das Kabel DO führt dabei an den Paralleleingang eines Registers 302 mit 16 Bits. Das Kabel DI ist mit dem Ausgang von zwei Schieberegistern mit jeweils zwei Bits verbunden. Der Zähler 308 hat die Kapazität 2. Die Umschaltung zwischen der einen Übertragungsart und der anderen muß vom Signal DIR gesteuert werden, das an eine externe Anschlußklemme der Übertragungsanordnung angelegt wird.
F i g. 6 zeigt eine spezielle Schaltung, bei der von einer Verbindung von zwei in Serie geschalteten Übertragungsanordnungen Gebrauch gemacht wird. Durch Zusammenfügen mehrerer Übertragungsanordnungen ist es möglich, mehrfache Anpassungen zwischen Schnittstellen mit unterschiedlichen Breiten vorzunehmen. F i g. 6 veranschaulicht eine Anpassung zwischen einer 4-Wort-Schnittstelle und einer 8-Wort-Schnittstelle. Die vier Wörter werden an den Eingang des Spei-
13
cherbereichs mit der Kapazität der Anordnung 2 angelegt die sie behalten kann, da ihre Kapazität den Wert 8 hat.
Am Ausgang ist der Speicherbereich mit kleiner Kapazität, der nur maxUnal zwei Wörter abgibt mit dem Speicherbereich mit kleiner Kapazität der Anordnung 1 verbunden, damit eine Abgabe zum Speicherbereich mit großer Kapazität in Form von 8 Wörtern erfolgt
Die Übertragung kann natürlich auch in der umgekehrten Richtung erfolgen.
Es sind auch andere Kombinationen solcher Anordnungen möglich; insbesondere könnten sie parallel oder parallel/seriell entsprechend der Art der gewünschten Anpassung geschaltet werden.
15 I iierzu 2 Blatt Zeichnungen
35 40
55 60
b'i

Claims (1)

Patentansprüche:
1. Anordnung zum Obertragen von Datenblöcken zwischen zwei Geräten einer Datenverarbeitungsanlage, mit je einer Schnittstelle (1,3) zum Anschließen eines der beiden Geräte und mit einem seriellen Speicher (301), bei dem zuerst eingegebene Daten zuerst wieder ausgegeben werden und der zwischen die beiden Schnittstellen (1,3) geschaltet ist, wobei:
DE2659621A 1975-12-31 1976-12-30 Anordnung zum Übertragen von Datenblöcken zwischen zwei Geräten einer Datenverarbeitungsanlage Expired DE2659621C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7540362A FR2337376A1 (fr) 1975-12-31 1975-12-31 Appareil permettant le transfert de blocs de donnees de longueur variable entre deux interfaces de largeur differente

Publications (2)

Publication Number Publication Date
DE2659621A1 DE2659621A1 (de) 1977-07-14
DE2659621C2 true DE2659621C2 (de) 1985-08-29

Family

ID=9164419

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2659621A Expired DE2659621C2 (de) 1975-12-31 1976-12-30 Anordnung zum Übertragen von Datenblöcken zwischen zwei Geräten einer Datenverarbeitungsanlage

Country Status (5)

Country Link
US (1) US4271480A (de)
JP (1) JPS5944655B2 (de)
DE (1) DE2659621C2 (de)
FR (1) FR2337376A1 (de)
NL (1) NL7614636A (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4238834A (en) * 1978-03-06 1980-12-09 International Business Machines Corporation Apparatus for coordinating real time transfer of data from a processor to a magnetic media device
JPS5652454A (en) * 1979-10-05 1981-05-11 Hitachi Ltd Input/output control method of variable word length memory
US4509113A (en) * 1982-02-02 1985-04-02 International Business Machines Corporation Peripheral interface adapter circuit for use in I/O controller card having multiple modes of operation
US4667305A (en) * 1982-06-30 1987-05-19 International Business Machines Corporation Circuits for accessing a variable width data bus with a variable width data field
US4716527A (en) * 1984-12-10 1987-12-29 Ing. C. Olivetti Bus converter
US4814978A (en) * 1986-07-15 1989-03-21 Dataflow Computer Corporation Dataflow processing element, multiprocessor, and processes
US4847812A (en) * 1986-09-18 1989-07-11 Advanced Micro Devices FIFO memory device including circuit for generating flag signals
US4995005A (en) * 1986-09-18 1991-02-19 Advanced Micro Devices, Inc. Memory device which can function as two separate memories or a single memory
US4814976C1 (en) * 1986-12-23 2002-06-04 Mips Tech Inc Risc computer with unaligned reference handling and method for the same
US5127104A (en) * 1986-12-29 1992-06-30 Dataflow Computer Corporation Method and product involving translation and execution of programs by automatic partitioning and data structure allocation
JP2690921B2 (ja) * 1987-12-25 1997-12-17 株式会社日立製作所 情報処理装置
US5115496A (en) * 1988-01-26 1992-05-19 Nec Corporation Queue device capable of quickly transferring a digital signal unit of a word length different from a single word length
JPH02168496A (ja) * 1988-09-14 1990-06-28 Kawasaki Steel Corp 半導体メモリ回路
US5442769A (en) * 1990-03-13 1995-08-15 At&T Corp. Processor having general registers with subdivisions addressable in instructions by register number and subdivision type
WO1993019424A1 (en) * 1992-03-18 1993-09-30 Seiko Epson Corporation System and method for supporting a multiple width memory subsystem
WO1997003444A1 (en) * 1995-07-10 1997-01-30 Xilinx, Inc. System comprising field programmable gate array and intelligent memory
GB9609833D0 (en) * 1996-05-10 1996-07-17 Memory Corp Plc Memory device
US6513105B1 (en) * 1999-05-07 2003-01-28 Koninklijke Philips Electronics N.V. FIFO system with variable-width interface to host processor
US20030002474A1 (en) * 2001-03-21 2003-01-02 Thomas Alexander Multi-stream merge network for data width conversion and multiplexing
FR2889328B1 (fr) * 2005-07-26 2007-09-28 Atmel Nantes Sa Sa Dispositif d'interfacage unidirectionnel de type fifo entre un bloc maitre et un bloc esclave, bloc maitre et bloc esclave correspondants
US9271229B2 (en) * 2012-07-20 2016-02-23 The Trustees Of Columbia University In The City Of New York Methods, systems, and media for partial downloading in wireless distributed networks

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1098797A (de) * 1953-03-20 1955-08-22
BE706066A (de) * 1967-11-03 1968-05-03
US3643221A (en) * 1970-04-16 1972-02-15 Ibm Channel buffer for data processing system
GB1289249A (de) * 1971-05-05 1972-09-13
US3739352A (en) * 1971-06-28 1973-06-12 Burroughs Corp Variable word width processor control
US3878513A (en) * 1972-02-08 1975-04-15 Burroughs Corp Data processing method and apparatus using occupancy indications to reserve storage space for a stack
US3818461A (en) * 1972-04-10 1974-06-18 Litton Systems Inc Buffer memory system
US3810117A (en) * 1972-10-20 1974-05-07 Ibm Stack mechanism for a data processor
US3889241A (en) * 1973-02-02 1975-06-10 Ibm Shift register buffer apparatus
DD112533A1 (de) * 1973-06-12 1975-04-12
GB1441817A (en) * 1973-07-19 1976-07-07 Int Computers Ltd Data processing apparatus
US4021782A (en) * 1974-01-07 1977-05-03 Hoerning John S Data compaction system and apparatus
US3978452A (en) * 1974-02-28 1976-08-31 Burroughs Corporation System and method for concurrent and pipeline processing employing a data driven network
CA1071332A (en) * 1974-05-01 1980-02-05 Toshio Kashio Data processing system
US4047243A (en) * 1975-05-27 1977-09-06 Burroughs Corporation Segment replacement mechanism for varying program window sizes in a data processing system having virtual memory
US4071887A (en) * 1975-10-30 1978-01-31 Motorola, Inc. Synchronous serial data adaptor

Also Published As

Publication number Publication date
JPS5944655B2 (ja) 1984-10-31
JPS5285426A (en) 1977-07-15
FR2337376B1 (de) 1979-07-06
US4271480A (en) 1981-06-02
DE2659621A1 (de) 1977-07-14
FR2337376A1 (fr) 1977-07-29
NL7614636A (nl) 1977-07-04

Similar Documents

Publication Publication Date Title
DE2659621C2 (de) Anordnung zum Übertragen von Datenblöcken zwischen zwei Geräten einer Datenverarbeitungsanlage
DE2503111A1 (de) Vermittlungs-verfahren zur multiplexen uebertragung von informationen und schaltungsanordnung zur durchfuehrung dieses verfahrens
DE2620220B2 (de) Schaltungsanordnung zum Übertragen von Datenpaketen über einen Zwischenspeicher
DE1802646B2 (de) Schaltungsanordnung für die Nachrichtenübertragung in Fernmelde-, insbesondere Fernsprechvermittlungsanlagen
DE2363846A1 (de) Verfahren zum steuern des transfers von daten zwischen einem speicher und einem oder mehreren peripheren geraeten und nach diesem verfahren arbeitende datenverarbeitungsanlage
DE1474351C3 (de) Datenspeicher
DE1119567B (de) Geraet zur Speicherung von Informationen
DE3843372C2 (de) Verfahren und Schaltungsanordnung zur Taktanpassung in der digitalen Nachrichtentechnik
DE2610428C3 (de) Anordnung zur Steuerung der Zwischenspeicherung von zwischen zwei Funktionseinheiten zu übertragenden Daten in einem Pufferspeicher
DE3044037A1 (de) Verfahren und schaltung zur ratenaenderung
DE2831887C2 (de) Anordnung zum Übertragen von Daten zwischen einer zentralen Verarbeitungseinheit und mehreren peripheren Einheiten
DE2160567B2 (de) Datenübertragungs-Anschlussgerät
DE2348452B2 (de) Anschluss taktgebundener datenuebertragungseinrichtungen an ein datenendgeraet, das zur aussendung von daten nach dem start-stop-prinzip ausgelegt ist
DE2458388C2 (de) Elektronische Koppelgruppe für datenverarbeitende Anlagen, insbesondere Fernmeldeanlagen
DE2004762A1 (de) Übertragungsanschlussgerät
DE2233893C3 (de) Multiplexer
DE1152837B (de) Elektronische Maschine zur Informationsverarbeitung
DE1192271B (de) Schaltungsanordnung fuer Fernmelde-, insbesondere Fernsprechvermittlungsanlagen mit Verbindungssaetzen
DE2732068B2 (de) Schaltungsanordnung zur Steuerung des Informationsaustauschs zwischen den peripheren Einrichtungen und der zentralen Steuereinrichtung einer Fernmelde-, insbesondere Fernsprechvermittlungsanlage
DE1524182A1 (de) Akkumulator zur Ausfuehrung von Additionen und Subtraktionen
DE2653996A1 (de) Schaltanordnung zum uebertragen von daten zwischen einer zentrale und einer vielzahl von endstellen
DE1905659A1 (de) Verfahren und Schaltungsanordnung zum UEberwachen von Verbindungen in speicherprogrammierten Fernmeldevermittlungs-anlagen fuer binaere,codierte Nachrichten
DE1524133C2 (de) Von einem Rechner gesteuerter Puffer
DE1437794C3 (de) Verfahren zum Übertragen von binären Nachrichten
DE2100887B2 (de) Verfahren zur Überwachung des Infor mationsinhalts eines Umlaufspeichers

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee