DE2160567B2 - Datenübertragungs-Anschlussgerät - Google Patents
Datenübertragungs-AnschlussgerätInfo
- Publication number
- DE2160567B2 DE2160567B2 DE2160567A DE2160567A DE2160567B2 DE 2160567 B2 DE2160567 B2 DE 2160567B2 DE 2160567 A DE2160567 A DE 2160567A DE 2160567 A DE2160567 A DE 2160567A DE 2160567 B2 DE2160567 B2 DE 2160567B2
- Authority
- DE
- Germany
- Prior art keywords
- shift register
- line
- data
- bpz
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Communication Control (AREA)
Description
a) Das Schieberegister (58) ist zur Parallelserienumsetzung
auf der Sendeseite so ausgebildet, daß es die zu übertragenden Daten parallel is
aufnimmt und seriell ausgibt, während das Schiebevegister (58) zur Serienparallelumsetzung
.-uf der Empfangsseite von der höchsten Stelle ner seriell geladen wird und seinen Inhalt
parallel abgibt.
b) Es ist ein Schieberegisterpuffer (44) zur parallelen
Aufnahme des Nutzinformationsinhaltes aus dem Schieberegister (58) nach jeweils einer Verschiebung um eine Binärstelle im
Schieberegister (58) vorgesehen, wobei das aus dem Schieberegister (58) herausgeschobene
Bit jeweils in einem Einbitspeicher (Flipflops 62 und 64) zwischengespeichert wird.
c) Es ist ;in erster Blockprüfzeichenpuffer (46) vorgesehen, dessen Inhalt nach der Nutzdatenverschiebung
um ein Bit und der Nutzdatenübertragung des S hieberegisterinhaltes
in den Schieberegisterpuffer (44) parallel unter Verknüpfung mit dem bei der vorangegangenen
Bitverschiebung in dem Einbitspeicher (Flipflops 62 und 64) eingestellten Binärwert
in das Schieberegister (58) übertragen wird, wobei der Schieberegisterinhalt anschließend
wiederum unter Abgabe der wertniedrigsten Stelle in den Einbitspeicher iFlinflops 62 und
64) und Rückführung in die werihöcr te Schieberegisterstelle um eine Stelle nach rechts
verschoben wird und dann der Schieberegisterinhalt in den ersten Biockprüfzeiehenpuffer(46)
parallel übertragen wird,
d) Es ist ein zweiter Blockprüfzeichenpuffer (48) vorgesehen, dessen Inhalt anschließend unter Verknüpfung mit dem jetzt im Einbitspeicher (Flipflops 62 und 64) gespeicherten Binärwert in das Schieberegister (58) übertragen wird, wobei der Schieberegisterinhalt anschließend wiederum um eine Stelle nach rechts verschoben wird, der herausgeschobene Binarwert in die werthöchste Schieberegisterstelle zurückgeführt wird und dann der Schieberegisterinhalt in den zweiten Blockprüfzeichenpuffer (48) parallel übertragen wird.
d) Es ist ein zweiter Blockprüfzeichenpuffer (48) vorgesehen, dessen Inhalt anschließend unter Verknüpfung mit dem jetzt im Einbitspeicher (Flipflops 62 und 64) gespeicherten Binärwert in das Schieberegister (58) übertragen wird, wobei der Schieberegisterinhalt anschließend wiederum um eine Stelle nach rechts verschoben wird, der herausgeschobene Binarwert in die werthöchste Schieberegisterstelle zurückgeführt wird und dann der Schieberegisterinhalt in den zweiten Blockprüfzeichenpuffer (48) parallel übertragen wird.
2. Datenübertragungs-Anschlußgerät nach Anspruch 1, dadurch gekennzeichnet, daß die Verknüpfung
zur Prüfzeichenbildung durch Antivalenzglieder (106, 108, 110) erfolgt, deren erster
Eingang jeweils mit dem Ausgang einer zugeordneten Bitposition der Blockprüfzeichenpuffer (46.
48) und deren zweiter Eingang jeweils mit einer Steuersignalleitung verbunden ist. die über Verknüpfungsglieder
(88, 92, 94, 100) vom Inhalt des Einbitspeichers (Flipflops 62 und 64) beaufschlagt
wird.
Die vorliegende Erfindung betrifft ein Dalenübertragungs-Anschlußgerät
zur Verbindung einer Datenverarbeitungsanlage mit einer übertragungsleitung
zwecks Absendung und Empfang von Daten sowie zur sende- und empfangsseitigen Bildung zweier
Prüfzeichen unter Verwendung eines Schieberegistei s und Verwendung von Prüfzeichenspeichern.
Solche Datenübertragungs-Anschlußgeräte sind so
schon in verschiedenen Ausführungen bekannt. Sie erfordern zur Parallel-Serienumsetzung ein Schieberegister,
dessen Kapazität einem Datenzeichen, z. B. einem Byte von 8 Bits, entspricht. Zur Erzeugung
von zyklischen Blockprüfzeichen benutzt man nach dem Stande der Technik mindestens ein weiteres
Schieberegister mit einer Kapazität von z. B. 16 Bits, wenn entsprechend lange Prüfzeichen erzeugt werden
sollen. Im Empfänger verwendet man einen Vergleicher mit in der Regel gleich vielen Bitpositionen, um
die übertragenen mit den empfangsseitig erzeugten Prüfzeichen vergleichen zu können. — Als Beispie!
für das serielle Herausschieben der Nutzinformationen und die Erzeugung von Prüfzeichen unter Verwendung
mehrerer Schieberegister wird auf die deutsche Patent- ·.·.-. schrift 1 168 677 hingewiesen.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zum Senden und Empfangen
von Daten anzugeben, bei der unter Verwendung lediglich eines einzigen Schieberegisters sowohl die
Parallelserien- bzw. die Serienparallelumsetzung als
auch intermittierend pro Bitzeit die Bildung zweier Prüfzeichen erfolgt.
Die Lösung dieser Aufgabe ist im Anspruch 1 gekennzeichnet. Eine vorteilhafte Ausgestall ung des
betrachteten Datenübertragungs-Anschlußgerätes ist im Unteranspruch 2 genannt.
Es führen nach der vorgeschlagenen Lösung einzelne Funktionseinheiten mehrere Funktionen im
Multiplexbetrieb abwechselnd aus. Außerdem können einzelne Einrichtungen des Gerätes so ausgelegt
werden, daß Funktionseinheiten eingeschränkter Kapazität Teile von längeren Dateneinheiten schrittweise
nacheinander bearbeiten.
Im folgenden wird ein Ausführungsbeispiel der Erfindung an Hand von Zeichnungen beschrieben.
Es zeigt
F i g. 1 das Blockschaltbild eines erfindungsgemäßen Datenübertragungs-Anschlußgerätes,
Fig. 2a, 2b und 2c nähere Einzelheiten des
Datenübertragungs-Anschlußgerätes nach F i g. 1 und
F i g. 3 ein Zeitdiagramm der Funktionsabläufe im Datenübertragungs-Anschlußgerät im Zusammen-
hang mil den Zyklen und Taktsignalen der Zentraleinheit
der zusammenarbeitenden Datenverarbeitungsanlage.
Gemäß F i g. 1 enthält das Daienüheriragungs-Anschhißgerät
lim folgenden Text auch Df"-Anschlußgerät oder einfach Anschlußgerät genannt) ein
Datenausgabe-Register 20. welches Daten über eine Datenausgabeleiumg 21 der Zentraleinheit einer Datenverarbeitungsanlage
empfängt und diese Daten über eine Leitung 22 an eine Instruktions-Decodierschallung
23 und über eine ODER-Schaltung 24 und eine Schreibleitung 26 zu einer Anordnung von Puffern
weitergeben kann. Diese Pu ι'1 „τ liefern /wisehengespeicherte
Informationen an eine Leseleitung 36. Eine Steuerzcichen-Codierschaitung 38 liefert informationen
an eine ODER-Schaltung 39. Eine Vergleichsschaltung 40 empfängt Informationen über die
genannte Leitung 26 und vom Ausgang der ODER-Schaltung 39 über eine Leitung 41. Ein'Zvklus-Übernahme-Puffer
42. ein Schieberegisterputfer 44. ein erster Blockprüfzeichen-Puffer 46^ und ein zweiter
Blockprüfzeichen-Puffer 48 sind zwischen der Leitung 26 und der Leitung 36 vorgesehen. Eine Antivalenzschaltung
50 empfängt Informationen von der Leitung 36 und liefert solche an die ODER-Schaltung
39 weiter. Ein Ausgang der ODER-Schaltung 39 ist über eine Leitung 41 mit einem Dateneingabe-Register
52 verbunden, welches Informationen an die Dateneingabeleitung 54 der Zentraleinheit liefert. Die
Steuerzeichen-Decodierschaltung 56 empfängt Informationen von der Leitung 54. Ein Schieberegister 58
ist mit der UND-Schaltung 59 so verbunden, daß ein Datenbyte (8 Bits) parallel von der ODER-Schaltung
39 eingegeben werden kann. In derselben Weise kann ein Datenbyte über eine Leitung 60 zur ODER-Schaltung
24 weitergegeben werden. Ein Daten-Übertrags -Flipiiop 62 und ein Blockprüfzeichen-Ubertrags-Flipflop
64 sind an ein Ende des Schieberegisters 58 angeschlossen. Ein Sende-Flipflop 66 empfängt
Daten vom Daten-Ubertrags-Flipflop 62 und ein Modem 68 Daten vom Sende-Flipflop 66. Der
Modem 68 gibt modulierte Signale an eine übertragungsleitung 70 ab. Der Modem 74 demoduliert
Signale von einer übertragungsleitung 72. Der Modem 74 treibt einen Empfangs-Flipflop 76. der mit
dem anderen Ende cVs Schieberegisters 58 über das ODER.-Glied 77 verbunden ist, an welches auch der
BPZ-Ub^rtrags-Flipfiop 64 angeschlossen ist.
Das in F i g. 1 gezeigte Datenübertragungs-Anschlußgerät ist über die Mehrfachleitung 21 mit einer
Zentraleinheit verbunden. Die Leitung 21 kann ein Ausgabekanal sein, über den auch die Verbindung
mit anderen Einheiten, wie z. B. einem Drucker, erfolgt. Dieser Kanal enthält eine Anzahl von Signalleitungen
zur übertragung von Instruktionen, Daten und anderen Signalen. Der Datenfluß durch die Leitung
21 verläuft in Richtung von der Zentraleinheit zum DU-Anschlußgerät. Die einzelnen Leitungen in
der Mehrfachleitung 21 führen entsprechend den durch den Kanal übertragenen Instruktionen. Daten
und sonstigen Signalen Einsen und Nullen in codierter Kombination. Die Mehrfachleitung 54 gleicht
der Mehrfachleitung 21, liefert jedoch Instruktionen. Daten und andere Signale als Eingabewerte an die
zugehörige Zentraleirheit.
Die Fi g. 2a. 2b und 2c zeigen Einzelheiten verschiedener
obenerwähnter Funktionseinheiten. Die ODER-Schaltung 24 umfaßt die ODER-Glieder 24a
bis 24h: die Eingänge zu diesen Schaltungen sind die
Leitungen 22 a bis 22h. Diese Leitungen sind Teile der Mehrfachleitung 22 und führen die DAL-Bits 0
bis 7 (Bits der Datenausgabe-Leitung), die vorhor im
s Datenausgabe-Register 20 gespeichert und von der Zentraleinheit abgegeben wurden. Die ODER-Glieder
24a bis 24h weisen außerdem Eingangsleilungen 60a bis 60 h auf. die Teile der Mehrfachleitung 60 sind und
die SR-Bi^ O bis 7 fiib-cn. welche vom Schieberegister
58 aemäß späterer hrkläriinsi abee-jcben werden.
Die Puffer 28. 30. 32. 34. 42.^44.^46 und 48 sind
einfache Pufferspeicher, v. B. monolithische Lese-Schreib-Arbeitsspeicher
mit einer Kapazität von 8 Bi's. deren Bitpositionen der Reihe nach von 1
bis H numeriert sind. Die ODER-Glieder 24a bis 24h weisen Ausgangsleitungen 26a bis 20h der Leitung 26
auf. dir an die Bitposhionen S bis \ der Puffer 28. 30.
32. 34. 42. 44. 46 und 48 abgeschlossen sind. Die Puffer werden durch eine konventionelle Steuerschaltung
gesteuert und ihre Ausgänge in Form der Leitungen 36a bis 36h bilden Teile der Leitung 36.
Das Schieberegister 58 besteht aus acht bistabilen EIe aenten 58a bis 58h in den entsprechenden Positionen
1 bis 8 des Schieberegisters Ein ODER-Glied 77 ist mit dem Eingang des Schieberegisters verbunden
und weist die Eingangsleitungen 78 und 80 auf Wie aus Fig. 1 und 2c zu ersehen ist. führt die
Leitung 78 das Signal »EMPFANG«, und die Leitung 80 führt das Ausgangssignal (BPZ-ÜBERTRAG)
des Blockprüfzeichen-Ubertrags-Flipfiops 64. Die bistabilen Elemente 58a bis 58h werden alle von
einem Schiebesignal auf der Leitung 82 gesteuert, welches die Bits im Schieberegister 58 jedesmal um
ein Bit nach rechts verschiebt. Die Ausgänge der bistabilen Elemente 58a bis 58h sind mit den entsprechenden
Leitungen 60a bis 60h der Mehrfachleitung 60 verbunden, welche die an die ODER-Schaltung
24 anzulegenden SR-Bits 0 bis 7 des Schieberegisters weiterleitet.
Die beiden Ausgänge des Daten-Übertraus-Fliptiops
62 sind die Leitungen 84 und 86. weiche das Signal DATEN-ÜBERTRAG in normaler und in
komplementärer Form führen. Die Leitung 84 ist mit einem Eingang des UND-Glieds 88 verbunden.
Der zweite Eingang zum UND-Glied 88 ist esne Leitung 90, welche das Signal ERSTE BPZ-PHASE
führt. Das UND-Glied 88 hat eine Ausgangsleitung 91. die einen Eingang zu dem Antivalenzglied 92 darstellt,
dessen anderer Eingang indirekt über die Lei-
<jO tjng36a gespeist wird, welche einen Teil der Mehrfachleitung
36 bildet und an die ersten Bitpositionen der Puffer 28, 30. 32. 34. 40. 42. 46 und 48 angeschlossen
ist. Der Ausgang des Antivalenzgliedes. 92 stellt einen Eingang zum UND-Glied 94 dar. dessen
zweiter Ein j.ang die Leitun« 90 mit dem Signal ERSTE BPZ-PHASE ist. Das UND-Glied 94 liefert
ein Rückkopplungssignal auf eine Ausgangsleitung 96, und das UND-Glied 88 ebenfalls ein Rückkopplungssignal
auf eine andere Leitung 98.
Ein UND-Glied 100 hat einen Eingang vom BPZ-Ubertrags-Flipflop
64 und einen zweiten Eingang von einer Leitung 102. welche das Signal ZWEITE
BPZ-PHASE führt. Das UND-Glied 100 liefert ein weiteres Rückkopplungssignal auf seine Ausgaiigsleitung
104.
Die Antivalenzschaltung 50 enthält Antivalen/glieder
106, 108 und UO. wovon je ein Eingang an die Rückkopplungslcitungen 104. 96 und 98 angeschlos-
sen sind. Für das Antivalenzglied 110 dient die Leitung 36a der Mehrfachleitung 36, für das Antivalcnzglied
108 die Leitung 36b und für das Antivalenzglied 106 die Leitung 36g als zweiter Eingang. Die
Leitungen 36a, 36b und 36g sind entsprechend mit s der ersten, zweiten und siebten Bitposition der Puffer
28. 30, 32, 34, 42. 44, 46 und 48 verbunden.
Die Vergleichsschaltung 40 enthält die Antivalcnzglieder 40a bis 40h. Diese Schaltungen haben als
Eingang je eine der Leitunger 26a bis 26 h der Mehrfach-Schreibleitung
26. und als zweiten Eingang je eine der Leitungen 41a bis 41h, welche ein Teil der
Mehrfachleitung 41 sind. Die Ausgänge der Antivalenzglieder 40a bis 40h sind an ein UND-Glied
11?. gelegt, welches auf seiner Ausgangsleitung 114 is
ein Vergleichsergebnis-Signal führt, wenn die Antivalenzglieder 40 a bis 40 h alle ein Ausgangssignal
liefern.
Während der Zeit der ersten BPZ-Phase, die später genauer beschrieben wird, veranlaßt das UND-Glied
88 das Anlegen eines Bits vom Daten-Ubertrags-Flipflop 62 an das Antivalenzglied 92 und liefert
außerdem ein Rückkopplungssignal über die Leitung 98. welches als Eingangssignal an das Antivalenzglied
110 geleitet wird, um ein sogenanntes BPZ-Ubertragsbit
zu liefern. Das Antivalenzglied 92 empfängt und wiederholt das durch das Antivalenzglied
110 gelieferte Signal zur richtigen Zeitüberlappung. Das L'ND-Glied 94 empfängt ein Finonnpssignal
vom Antivalenzglied 92 und liefert während der ersten BPZ-Phase ein Rückkopplungssignal auf
die Leitung 96, welche als Eingang zum Antivalenzglied 108 dient: dieses verknüpft das Ausgangssignal
des UND-Gliedes 94 mit dem Inhalt der Bitposition 2 der Datenpuffer 28. 30, 32. 34. 42. 44. 46 und 48.
Die Eingangssignale zum UND-Glied 100 sind das Zeitsignal ZWEITE BPZ-PHASE, welches noch
genauer zu beschreiben ist, und der Blockprüfzeichenübertrag vom Flipflop 64. Das UND-Glied 100 liefert
ein Rückkopplungssignal auf die Leitung 104. die ihrerseits wieder das Antivalenzglied 106 treibt. Das
Antivalenzglied 106 empfängt als Eingänge außer dem Rückkopplungssignal auf der Leitung 104 den
Inhalt der Bitposition 7 der Datenpuffer 28. 30. 32. 34, 42.44.46 und 48 und erzeugt ein Ausgangssignal,
das zur ODER-Schaltung 39 gelangt.
Während einer Vergleichsphase (die eine sich mit der ersten BPZ-Phase gegenseitig ausschließende
Phase ist) wird die Vergleichsschaltung 40 durch das UND-Glied 112 abgefragt; wenn die Signale auf der
Mehrfachleitung 26 und der Mehrfachleitung 41 zu diesem Zeitpunkt einander entsprechen, wird dies
durch das Vergleichsergebnis-Signal angezeigt. Wie später noch genauer beschrieben wird, kann der Vergleich
während der Vergleichsphase erfolgen entweder zwischen dem ersten lokal erzeugten BPZ-Zeichen
und dem ersten empfangenen BPZ-Zeichen. cder zwischen dem zweiten lokal erzeugten BPZ-Zeichen
und dem zweiten empfangenen BPZ-Zeichen. oder es kann ein Adreßvergleich sein.
Die ODER-Schaltung 39 umfaßt die ODER-Glieder 39a bis 39h. Die ODER-Glieder 39a bis 39h
haben Eingänge von den entsprechenden Bitpositionen 1 bis 8 der Puffer 28 bis 34 und 42 bis 48.
wobei die Antivalenzglieder 110, 108 und 106 in den Verbindungen zu den ODER-Gliedern 39 a, 39 b und
39 g liegen. Die Steuerzeichen-Codierschaltung 38 ist ebenfalls mit der ODER-Schaltung 39 verbünden.
Die Codierschaltung 38 enthält die UND-Glieder 116, 118, 120 und 122 sowie die ODER-Glieder 124
und 126. Die Codierschaltung 38 weist folgende Eingänge auf: CODIEREN, TAKT 3/DATENPHASE/
BIT-PERIODE 8. SYNCHRONISATION, VORLAUF und NACHLAUF. Die Codierschaltung 38 weist als Ausgänge die Leitungen 128, 130, 132 und
134 auf. Diese Leitungen sind an verschiedene Eingänge der ODER-Glieder 39a bis 39h gemäß Darstellung
in den Fig. 2a. 2b und 2c angeschlossen.
Die ODER-Schaltung 39 leitet Ausgangssignale der Steuerzeichen-Codierschaltung 38 oder der Antivalenzschaltung
50 auf die mit der Vergleichsschaltung 40 gemäß obiger Beschreibung und mit dem
Dateneingabe-Register 52 verbundene Mehrfachleitung 41.
Die UND-Schaltung 59 umfaßt die UND-Glieder 59a bis 59h mit entsprechenden Eingängen von den
ODER-Gliedern 39a bis 39h und Ausgängen zu den bistabilen Elementen 58a bis 58h. Jedes der UND-Glieder
59a bis 59 h weist als Eingang außerdem eine Leitung 136 auf: ein Signal SCHIEBEREGISTER
LADEN auf dieser Leitung veranlaßt eine parallele Eingabe aller Bits eines von den ODER-Gliedern
39a bis .19 h abgegebenen Datenbytes über die Leitung
41 in die bistabilen Elemente 58a bis 58h des Schieberegisters 58.
Bei der übertragung sendet die Zentraleinheit zuerst Instruktionen an das in den Fig. 1. 2a. 2b
und 2c gezeigte Datenübertragungs-Anschlußgerät. das hier als Sendestation wirken soll. Nachdem die
Instruktionen vom DU-Anschlußgerät empfangen sind, fordert es die Daten von der Zentraleinheit an.
Diese Daten werden von der Zentraleinheit durch die Leitung 21 an das Anschlußgerät geliefert, welches
diese Daten dann auf eine übertragungsleitung 70 gibt, an derem anderen Ende ein Empfangs-Anschlußgerät
angeschlossen ist.
Die Daten werden aus dem Speicher der Zentraleinheit mit jeweils 8 Bits (1 Byte) entnommen, aber
durch das DU-Ansdiiui3gciäi über die übertragungsleitung
70 bitweise übertragen. Die Daten werden somit an das Anschlußgerät byteparallel zu jeweils
8 Bits und vom Anschlußgerät über die Leitung 70 bitsequentiell übertragen. Die so über die Leitung 70
übertragenen Daten laufen zum Datenübertraaungs-Anschlußgerät am Empfängerende der Leitung 70.
Dieses empfangende Anschlußgerät kann als abhängige Einheit betrachtet werden; diese wartet ein vollständiges
Datenbyte ab und überträgt dann das ganze Byte parallel an die empfängerseitig angeschlossene
Zentraleinheit. Die so übertragene Information kann aus Datenzeichen oder Steuerzeichen
bestehen. Je acht ein Datenbyte bildende Bits können jedes beliebige Zeichen (abhängig von der Codierung)
darstellen, wie z. B. die Buchstaben A, B. C. D usw. Außerdem können acht zusammenhängende
Bits ein Steuerzeichen darstellen.
Die übertragung von Informationen vom Dü-Anschlußgerät
über die Leitung 70 wird durch eine Instruktion von der zugehörigen Zentraleinheit gesteuert
; der Empfang der Instruktion wird durch die Decodierschaltung 23 bestätigt. Das Anschlußgerät
fordert dann Informationen von der Zentraleinheit zur übertragung an, und die Zentraleinheit antwortet
mit der Abgabe des ersten Datenbytes. Während dieses Datenbyte übertragen wird, fordert das
Anschlußgerät ein weiteren Datenbyte an. und diese
Reihenfolge läuft weiter, bis eine ganze Nachricht übertragen wurde.
Die über die Leitung 21 an das Anschlußgerät übertragenen Daten werden zunächst byteweise im
Datenausgabe-Register 20 gespeichert; je ein Daten- s byte ,vird über die ODER-Schaltung 24 und die
Schreibleitung 26 in den Zyklus-Übernahme-Puffer 42 übertragen. Der Puffer 42 wird so genannt, weil
die Daten von der Zentraleinheit i/.i Z>klusübernahme-Verfahren
(cycle stealing) abgegeben bzw. angenommen werden. Das in der Zentraleinheit
gerade bearbeitete Programm wird dabei nicht unterbrochen; die Verarbeitung wird nur Für einen einzelnen
Speicherzyklus angehalten, so daß an das wartende Anschlußgerät ein einzelnes Datenhyte aus
dem Speicher abgegeben (bzw. vom Anschlußgerät in den Speicher aufgenommen) werden kann. Wenn das
Anschlußgerät zur übertragung bereit ist, fordert es einen einzelnen Speicherzyklus an, und wenn die
Zentraleinheit ebenfalls bereit ist, gestattet sie eine Speicherzyklusübernahme; daraufhin gelangt das
Datenbyte von der Zentraleinheit über die Leitung 21 an das Datenausgabe-Register 20.
Das Datenbyte wird dann über den Zyklus-Übernahme-Puffer
42 entnommen und in das Schieberegister 58 eingegeben; und zwar über die Leseleituns
36. die Antivalenzschaltung SO, die ODER-Schaltung 39 und die UND-Schaltung 59. Das
Schieberegister 58 übernimmt das Byte in paralleler Form; es kann seinen Inhalt nach rechts zur Bitposition
1 hin verschieben. Jedesmal, wenn eine Verschiebung erfolgt, gelangt ein Bit aus der Einerposition
auf die beiden Flipflops 62 und 64. Das Schieberegister 58 dient dabei zur Parallel-Serienumsetzung.
Das in das Daten-Übertrags-Flipflop 62
gelangende Bit läuft von dort zum Sende-Flipflop 66
und weiter zum Modem 68. Die beiden Flipflops 62 und 66 sollen einfach ein einzelnes Bit vorübergehend
speichern. Der Modem 68 ist ein Gerät, das die sequentiell vom Übertrags-Flipflop 66 kommenden
Bits durch Modulation in Signale umsetzt, welche auf der übertragungsleitung 70, z. B. einer Telefonleitung,
sequentiell weitergegeben werden.
Beim Schieberegister 58 erfolgt für Datenzeichen keine Rückkopplung der Bits von einem Ende zum
anderen; der Hauptzweck des Registers 58 ist die Umsetzung in Serienform der bis zu diesem Punkt in
paralleler Form übertragenen Bits. Ein Byte befindet sich während einer vorgegebenen Verzögerung von
einigen Mikrosekunden jeweils im Datenausgabe-Register 20, im Zykhis-Übernahme-Puffer 42 und im
Schieberegister 58.
Im folgenden werden die Funktionen der Zusatzpuffer 44. 46 und 48 besenrieben. Wie bereits gesagt,
wird ein Byte, d. h. 8 Bits, parallel in das Schieberegister
58 eingegeben, und anschließend werden die 8 Bits um eine Bitposition nach rechts verschoben:
damit wird das wertniederste Bit auf die Telefonleitung 70 gegeben. Das Zeichen kann z. B. das
Zeichen A sein, welches im EBCDIC-Code durch 11000001 (hexadezimal C i) dargestellt wird; 7/8 dieses
Zeichens bleiben im Schieberegister 58, nachdem das erste Bit aus dem Register 58 ausgeschoben wurde.
Diese 7/8 des Zeichens werden parallel aus dem
Schieberegister 58 über die Leitung 60 und die 6«; ODER-Schaltung 24 in den Schieberegislerpuffer 44
übertragen. Diese Verschiebung des restlichen Teils des ersten über die Leitung 70 zu übertragenden Zeichens
in den Schieberegisterpuffer 44 sowie die vorherige übertragung des vollständigen Zeichens aus
dem Zyklus-Ubcrnahme-Puffer 42 in das Schieberegister 58 und die Verschiebung der Bits im Register
58 um eine Position nach rechts erfolgen alle innerhalb einer vorgegebenen Zeitspanne, die als
erste »Datenphasc« bezeichnet wird, in der Daten übertragen werden.
Aus dem Zeitdiagramm der F i g. 3 ist zu ersehen. daß die Datenphase einmal in jeder Bitperiode vorkommt.
Die Bitperiode betragt z. B. 20 msec und ist mit einem Taktgeber im Modem 68 synchronisiert,
welcher festlegt, wann die linzelbit-Signale auf die
Leitung 70 übertragen werden können. Die Datenphase sowie die gesamte übrige Zeiteinteilung des
Anschlußgerätes sind auch mit der Zeiteinteilung der angeschlossenen Zentraleinheit synchronisiert. Die
Datenphase ist ein Maschinenzyklus der Zentraleinheit, der von dem Anschlußgerät weder für einen
E-B-Zyklus noch für einen E/A-Zyklus gebraucht wird. Der E-B-Zyklus und der E/A-Zyklus dienen der
Informationsübertragung von der Zentraleinheit an eine periphere Anschlußeinheit oder umgekehrt. Nach
dem als Datenphase benutzten Maschinenzyklus sind gemäß Darstellung in F i g. 3 zwei weitere Maschinenzyklen
vorgesehen, um zwei Blockprüfzeichen (BPZ-Bytes) zu erzeugen, und zwar die erste und die
zweite BPZ-Phase. Die BPZ-Phasen treten nacheinander in ungenutzten Maschinenzyklen nach dem
Daienpnasen-mäschincnzyklus auf.
Während der folgenden Datenphase in der nächsten Bitperiode wird det Inhalt des Schieberegisterpuffers
44, der 7/e des ersten Zeichens (im vorliegenden
Beispiel »A«) beträgt, in das Schieberegister 58 zurückübertragen, und zwar über die Leseleitung 36,
die Antivalenzschaltung 50. die ODER-Schaltung 39 und die UND-Schaltung 59. Die Bits im Schieberegister
58 werden dann um eine weitere Stehe nach rechts verschoben, so daß das zweite Bit dieses
Zeichens an den Flipflop 62 und den Modem 68 übertragen wird, welcher ein entsprechendes Bitsignal auf der Leitung 70 erzeugt. % (oder 3U) des
ersten Zeichens bleiben im Schieberegister 58; wie vorhin beschrieben, wird dieser restliche Anteil parallel
durch die Leitung 60 in den Schieberegisterpuffer 44 übertragen. Nach weiteren BPZ-Phasen
wird dieser übrige Teil (3/4) des ersten Zeichens wieder
in das Schieberegister 58 übertragen, welches dann mit 6 Bits zu arbeiten hat. Während der folgenden
4., 5„ 6., 7. und 8. Bitperiode werden das 4., 5., 6., 7. und 8. Bit auf die übertragungsleitung 70 gegeben,
und am Ende der 8. Bitzeit enthält das Schieberegister 58 lauter Nullen, die in den Schieberegisterpuffer
44 übertragen werden, so daß dieser dann auch lauter Nullen enthält. Das erste Zeichen (der Buchstabe A)
ist dann ganz über die Leitung 70 übertragen worden.
Während das erste Byte oder Zeichen durch das Anschlußgerät verschoben und aus ihm herausgeschoben
wurde, hat das Anschlußgerät in einer weiteren Zyklus-Ubernahme-Anforderung von der Zentraleinheit
weitere Daten gefordert. Die Zentraleinheit kommt dann dieser Aufforderung nach, und das
nächste Zeichen, z. B. der Buchstabe B, kommt in Form paralleler Bits über die Datenausgabeleitung 21,
wird im Datenausgabe-Register 20 für tine kurze Zeitspanne gespeichert und läuft dann in den Zyklus-Ubernahme-Puffer
42 über die Leitungen 22 und 26 sowie die ODER-Schaltung 24. Der als Beispiel ge-
wählte Buchstabe B wird im EBCDIC-Code durch die Bitkombination 11000010 dargestellt (in hexadezimaler
Schreibweise C 2). Dieses zweite Zeichen gelangt vom Zyklus-Ubernahme-Puffer 42 in das
Schieberegister 58, wenn das erste Zeichen vollständig auf die Leitung 70 übertragen wurde, und wird
dann um eine Position nach rechts verschoben, so daß sein niedrigstes Bit als Einzelbit-Signal auf die
übertragungsleitung 70 gegeben wird, wie es oben im Zusammenhang mit dem ersten Bit des Buchstabens
A beschrieben wurde. Die volle übertragung
des zweiten Zeichens erfolgt genauso wie die des ersten Zeichens in acht aufeinanderfolgenden Datenphasen
und Bitperioden. Alle von der Zentraleinheit nacheinander abgegebenen Zeichen werden in gleicher
Weise über die Leitung 70 übertragen.
Der Hauptgrund für die fortlaufende Hin- und Herübertragung eines Zeichens zwischen dem Schieberegister
58 und dem Schieberegisterpuffer 44 mit laufend abnehmenden Anteilen des zu übertragenden
Zeichens ist die Zwischenbenutzung dieses Schieberegisters 58 zur Erzeugung eines Block Prüfzeichens
(BPZ) in Verbindung mit dem ersten BPZ-Puffer 46
und dem zweiten B PZ-Puffer 48. Wenn die Puffer (Schieberegisterpuffer und Blockprüfzeichenpuffer)
nicht vorgesehen wären, müßten sowohl für die Datenausgabe/Eingabe als auch für die Blockprüfzeichenerzeugung
separate Schieberegister vorgesehen werden. Durch die Zwischenspeicherung kommt man
mit einem einzigen Schieberegister von nur 8 Bits aus.
Die zu erzeugenden Blockprüfzeichen sind zyklische Prüfzeichen, die durch zyklische Schieberegister mit
speziellen Rückkopplungen zu einzelnen Bitpositionen erzeugt werden können. In der hier beschriebenen
Einrichtung werden ein Schieberegister, Pufferspeicher gleicher Kapazität sowie Verbindungen zur Hin-
und Herübertragung verwendet, wobei in den Verbindungen einige Schaltelemente (Antivalenzglieder) zur
Beeinflussung der Bits in bestimmten Positionen auf Grund eines aus dem Schieberegister ausgeschobenen
Bits vorgesehen sind.
Die Puffer 46 und 48 erzeugen ein erstes und. zweites
Blockprüfzeichen gemeinsam für alle in einer bestimmten Nachricht gesandten Datenbytes. Diese
Datenbytes werden über die Leitung 70 an ein Empfänger-Anschlußgerät gesandt, das dieselben Blockprüfzeichen
ebenfalls auf dieselbe Art erzeugt. Wenn die BPZ-Bytes der übertragenen Daten mit denen
übereinstimmen, die das Empfänger-Ansdilußgerät selbst erzeugt, ist die Nachricht fehlerfrei übertragen.
Die Eizeugung des ersten und zweiten BPZ-Bytes und der Vergleich stellen also sicher, daß die vom
Empfänger-Anschlußgerät empfangenen Daten dieselben sind, die vom Absender-Anschlußgerät abgegeben
wurden.
Für jedes übertragene Zeichen sind (entsprechend den 8 Bits im Zeichen) acht Bitperioden vorgesehen,
und jede dieser Bitperioden enthält eine Datenphase (s. F i g. 3). Während der Datenphase wird jeweils
ein Bit aus dem Schieberegister 58 (Bitposiuon 1) ir.
dem Ubertrags-Flipflop 62 verschoben, um nebenher
Eingangsdaten für die BPZ-Akkumulation zu liefern. Die BPZ-Akkumulation erfolgt in den Puffern 46 und
48 während der ersten und zweiten BPZ-Phase, nach der Datenphase. Während der ersten BPZ-Phase
wird der Inhalt des ersten BPZ-Puffers 46 in das Schieberegister 58 zur Taktzeit 3 geladen. Für die
Bitperiode I besieht der Inhalt des ersten BPZ-Puffers46
aus acht Nullen. Das Antivalenzglied 110 (Fig. 2b) empfängt Eingangssignale von der Bitposition
1 des ersten BPZ-Puffers 46 und von der s Rückkopplungsleitung 98. Das Ausgangssignal des
Antivalenzgliedes 110 wird in die Bitposition 1 des Schieberegisters 58 über das ODER-Glied 39a und
das UND-Glied 59a übertragen. Das Ausgangssignal der Bitposition I des Registers 58 gelangt als Rückkopplungssignal
auf die Leitung 96 durch das UND-Glied 88. das Antivalenzglied 92 und das UND-Glied
94. Dieses Rückkopplungssignal bildet zusammen mit dem Inhalt der Bitposition 2 des ersten
BPZ-Puffers 46 die Eingabe für das zweite Antivalenzglied 108. Das Ausgangssignal des Antivalenzgliedes
108 wird durch das ODER-Glied 39 b und das UND-Glied 59b in Bitposition 2 des Schieberegisters
58 bestimmt. Die Bitpositionen 3 bis 8 des Schieberegisters 58 werden mit dem Inhalt der Bit-Positionen
3 bis 8 des ersten BPZ-Puffers durch die ODER-Schaltung 39 und die UND-Schaltung 59 geladen.
Zur Taktzeit 4 der ersten BPZ-Phase hat das Schieberegister 58 seinen Inhalt um eine Position
nach rechts verschoben, wodurch der frühere Inhalt des BPZ-Ubertrags-Flipflops 64 in die Bitposition 8
des Schieberegisters 58 über die Leitung 80 und die ODER-Schaltung 77 gelangt. Zu diesem Zeitpunkt
gelangt der Inhalt der Bitposition 1 des Schieberegisters 58 in den BPZ-Ubertrags-Flipflop 64, und der
inhalt des Schieberegisters 58 wird im ersten BPZ-Puffer46
zur Taktzeit 5 der ersten BPZ-Phase gespeichert.
Während der anschließenden zweiten BPZ-Phase {in jeder Bitperiode) wird der Inhalt des zweiten
BPZ-Puffers 48 zur Taktzeit 3 in das Schieberegister 58 geladen. Für die erste Bitperiode des ersten Zeichens
besteht dieser Inhalt aus lauter Nullen. Die Eingangssignale der Antivalenzschalfng 106 entsprechen
dem Inhalt der Bitposition 7 des zweiten BPZ-Puffers 48 und dem Rückkopplungssignal auf der
Leitung 104, welches in der zweiten BPZ-Phase das Ausgangssignal vom Ubertrags-Flipflop 64 ist. Das
Ausgangssignal des Antivalenzgliedes 106 wird durch das ODER-Glied 39g und das UND-Glied 59g in
die Bitposition 7 des Schieberegisters 58 geladen. Der Inhalt der Bitpositionen 8 und 1 bis 6 des zweiten
BPZ-Puffers 48 wird durch die ODER-Schaltung 39 und die UND-Schaltung 59 zur selben Zeit in die
Bitpositionen 8 und 1 bis 6 des Schieberegisters 58 geladen. Zur Taktzeit 4 der zweiten BPZ-Phase wird
der Inhalt des Schieberegisters 58 um eine Position nach rechts verschoben, und dadurch gel igt der
Inhalt des BPZ-übertrags-Flipflops 64 in die Bitposition 8 des Schieberegisters 58, und zwar über die
Leitung 80 und das ODER-Glied 77. Zur Taktzeit 5 der zweiten BPZ-Phase wird der Inhalt des Schieberegisters
58 in den zweiten BPZ-Puffer geladen. Zur Taktzeit 6 der zweiten BPZ-Phase wird der Inhalt
der Bitposition 1 des Schieberegisters 58 in den BPZ-
f>o Ubertrags-Flipflop 64 geladen; dieses Bit wird später
in die Bitposition 8 des Schieberegisters 58 verschoben, und zwar während der nächsten ersten BPZ-Phase
vermittels der Leitung 80 und des ODER-Gliedes 77. Diese Verschiebung verbindet das in dem
zweiten BPZ-Puffer 48 erzeugte Byte mit dem vorher im ersten BPZ-Puffer 46 erzeugten Byte.
Diese Operation läuft für je^ss der 8 Bits in jedem
übertragenen Zeichen ab; daraus resultiert eine ein-
Ii
dculige Kombination von Bits im Puffer 46 und im
Puffer 48 zu dem Zeitpunkt, in dem die Nachricht vollständig übertragen worden ist. Der Inhalt des
ersten BPZ-Puffers 46 wird wahrend der Taktzeit 3 der Datenphase in der Bitperiode 8 nach dem Senden
des letzten Datenbytes der Nachricht in das Schieberegister 58 geladen. Dieser Inhalt des Schieberegisters
58 wird dann in ähnlicher Weise wie ein normales Datenbyte auf die Leitung 70 übertragen.
12
Während der nächsten Bhpciiode 8 wird dann der
Inhalt des zweiten BPZ-Puffers 48 in das Schieberegister 58 geladen und genauso über die Leitung
übertragen.
Während der Bildung des ersten und zweiten Blockprüfzeichens, die zusammen ein Prüfzeichen
von 16 Bits Länge bilden, stehen an den verschiedenen
Bitpositionen im ersten BPZ-Puffer 46, im zweiten BPZ-Puffer48 und im Schieberegister 58 Binärwerte
gemäß der nachfolgenden Tabelle:
Bitpcriode
1. BPZ-Puffcr 46
BPZ-Phase
Schiebe- r register 58 '
Funktion SR Taktzeit
■ V»E«lfc>t*'* »/U I
FFM
Daten-Üb. FF
2. BPZ-Puffer
00000000
00000001
2.
00000001
00000001
2.
00000001
00000001
2.
00000000
00000011
00000011
ÖOOOOOO!
00000000
01000000.
01000000.
io looooo
00000000
000000 Π
00000001
000000 Π
00000001
00000000
11100000
11110000
11100000
11110000
00000000
00000011
00000001
00000011
00000001
00000000
10110000
11011000
10110000
11011000
R I. V Z
R L V Z
00000000
10100000
3 4 5
Q 3 4 5
10100000
11110000
3 4
3 4 5
11110000
11011000
00000001
00000001
00000000
00000011
00000001
00000011
00000001
R L V Z 3 4 5
00000000
10011000
11001100
10011000
11001100
R L V Z 0 3 4 5
11011000
11001100
Funktionen Schieberegister (SR):
R = Rückstellen.
L = Laden.
V = Verschieben.
Z = Zwischenspeichern.
0(KK)OOOl i. | 2. | 2. | 2. | 2 | 160 | 567 | SR j Tukl/eil | \ | 14 | 2 BP/- PulTcr 43 |
|
O | |||||||||||
Fortsetzung | ' IF 64 | Daien-fb. FF 62 |
|||||||||
000(H)OU I | Schiebe- ' '■ reuter 58 ' |
Funktion | 4 | ||||||||
13 | - | 00000001 1. | 10000000 1. | Funktionen Schieberegister (SR): | 000(KlOOO | R | |||||
2. | R = | (HHKK)UI I | L | ||||||||
Biipe- 1 BP/ Bpj j)hive node ruffer 46 |
L = | 0000(K)O! | \ | O | 1 | O | |||||
10000000 | 11000001 | V = | Z | Λ | IH)I. MOO | ||||||
Z = | 4 | ||||||||||
00000001 1. | = Rückstellen. | --- | R | 5 | |||||||
- Laden. | 0000(KXXi | L | O | IKKX)IlO | |||||||
= Verschieben. | 10001100 | \ | 3 | O | |||||||
4 | 00000001 | = Zwischenspeichern. | 11000110 | Z | 4 | ||||||
R | 5 | ||||||||||
L | O | ||||||||||
oooooooo | V | 3 | 1 | O | |||||||
(X)OOOOH | Z | 4 | !!0001!O | ||||||||
00000001 | R | 5 | |||||||||
L | O | ||||||||||
V | 3 | 1 | I10000!1 | ||||||||
oooooooo | Z | 4 | |||||||||
10000110 | R | 5 | |||||||||
- | 11' K)OIl | L | |||||||||
- , | V | O | O | 1 | |||||||
oooooooo | Z | 3 | |||||||||
oooooooo | 4 | ||||||||||
10000000 | R | 5 | 11000011 | ||||||||
L | Q | ||||||||||
V | 3 | 1 | |||||||||
Z | 4 | 01100001 | |||||||||
oooooooo | R | 5 | |||||||||
1100001I | L | ||||||||||
Ol100001 | V | 0 | 1 | 1 | |||||||
Z | 3 | ||||||||||
oooooooo | 4 | ||||||||||
10000011 | R | 5 | |||||||||
11000001 | L | 01100001 | |||||||||
V | O | ||||||||||
Z | |||||||||||
10010000 | |||||||||||
000(XlOOO | |||||||||||
00100001 | |||||||||||
7 J | 10010000 | ||||||||||
> | |||||||||||
Die obige Tabelle zeigt die Veränderung des Inhaltes
des ersten und zweiten BPZ-Puffers 46 bzw. 48, während der Buchstabe Λ. im EBCDIC-Code
11000001, übertragen wird. Während der Bitperiode 8 wird das erste (ganz rechts stehende) Bit des Buchstabens
A in den Daten-Ubertrags-Flipflop 62 während
der Datenphase übertragen. Dieses erste Bit ist gemäß Darstellung in der Tabelle unter »Daten-Ub.
FF 62« während der Bitperiode 8 eine Eins. Am Anfang enthält der erste BPZ-Puffer lauter Nullen,
und der Inhalt des BPZ-Ubertrags-Flipflops 64
ftO
ist ebenfalls Null. Innerhalb der Bitperiode 8, während der ersten BPZ-Phase, wird das Schieberegister
58 bei Takt O auf lauter Nullen zurückgestellt. Bei Takt 3 während der Bitperiode 8 wird der Inhalt des
BPZ-Puffers 46 in das Schieberegister 58 über die Antivalenzschaltung 50, die ODER-Schaltung 39 und
die UND-Schaltung 59 geladen. Während dem Laden setzen die Antivalenzschallungen 108 und 110 die
Bits 1 und 2 von Null auf Eins, weil der Inhalt des Daten-Ubertrags-Flipflops 62 eine Eins, des BPZ-Ubertrags-Flipfiops
64 eine Null ist und die Bit-
Positionen 1 und 2 des BPZ-Puffers 46 beide Nullen
eninalten. Zur Taktzeit 4 während der Bitprriode 8 werden die Bits im Schieberegister 58 im eine Position
nach rechts verschoben, so daß das Schieberegister 58. mit Ausnahme der Eins in Bitposiiion I.
lauter Nullen enthält. Die aus dem Registei 58 ausgeschobene
Eins erscheint jetzt im BP/-C'hertrags-1
lipflop 64. und der vorherige Inhalt dieses FüpÜops.
eine Null. erscheint jetzt in Bitposition S de-* Schieberegisters
58. Zur Taktzeit 4 während der Bitperiode S wird tier Inhalt des Schieberegisters 58 in den BP/-Puffer
46 gespeichert und damit die ersie BIV-Mhase
während der Bitperiode 8 beendet.
Am Anfang enthalt der /weite BPZ-Puffer 48 ebenfalls
lauter Nullen und der BPZ-t'bertrags-Flipflop
eine Eins, wie es in der Tabelle zur Bitperiode 8 für
die zweite BPZ-Phase gezeigt ist. Zur Takt/eil 0 der zweiten BPZ-Phase während dt" Bitperiode 8
wird das Schieberegister 58 auf lauter Nullen zurück-' gestellt, und zur Taktzeit 3 der Inhalt des zweiten
BPZ-Puffers 48 über die Antivalenzschaltung 50. die ODER-Schaltung 39 und die UND-Schaltung 59 in
das Schieberegister 58 geladen. Während dem Laden ändert das Antivalenzglied 106 den Inhalt der Bitpositionen
7 von 0 auf 1 wegen der Eins im Bl'/-Übertrags-Flipflop
64 und der Null in Position 7 des zweiten BPZ-Puffers 48. Zur Taktzeit 4 wird Her
Inhalt des Schieberegisters 58 um eine Position nach rechts so verschoben, daß eine Null in den BPZ-Doertrags-Flipflop
64 übertragen und der vorherige Inhalt, eine Eins, in die Bitposition 8 des Schieberegisters
58 übertragen wird. Zur Taktzeit 5 wird der Inhalt des Schieberegisters 58 unverändert in
den zweiten BPZ-Puffer 48 geladen, und damit die zweite BPZ-Phase beendet.
Während der folgenden Bitperioden 1 bis 7 wird der oben beschriebene Vorgang mit neuen Daten-Ubertragsbits
wiederholt, und dadurch das Zeichen A abgegeben und übertragen. Am Ende der Bitperiode 7
ist das ganze Zeichen A übertragen worden, und im ersten und zweiten BPZ-Puffer 46 bzw. 48 sind entsprechende
Prüfzeichen angesammelt worden. Alle nachfolgenden Zeichen beginnen ihre BPZ-Akkumulation
während tier nächstfolgenden Bitr^riode S.
fangen jedoch mit dem Inhalt der BPZ-Puffer 46 und 48 an. der am Ende der vorangegangenen Bitperiode 7
übrigbleibt.
Wie oben beschrieben wurde, beeinflußt das Antivalenzglicd
110 den Inhalt des Flipflops 58a. das
■ ι Antivalenzglied 108 den Inhalt des Flipflops 58b und
das Antivalenzglied 106 den Inhalt des Flipflops 58g. Die Eingänge zum Antivalenzglied 110 sind der Inhalt
der ^itposition 1 des ersten BPZ-Puffers 46. welcher er die Leitung 36a kommi- und der Inhalt
κ des Daten-Ubertrags-Fhpfiops 62 auf seiner Ausgabeleitung
84, übertragen durch das UND-Glied 88 und die Leitung 98. Das Antivalenzglied 108 wird
indirekt durch den Inhalt der Bitposition 1 des ersten BPZ-Puffers 46, den Inhalt des Daten-Öbertrags-Flipflops
42 und den Inhalt der Bitposition 2 des ersten BPZ-Puffers 46 gesteuert. Die Leitung 36b
insbesondere liefert den Inhalt der Bitposition 2 des Puffers 46 an das Antivalenzglied 108. Das Antivalenzglied
92 empfängt das Ausgangssignal des Daten-Ubertrags-Flipflops 62 über das UND-Glied
98 und die Leitung 91. und den Inhalt der Bitposition 1 des Puffers 46 über die Leitungen 36 a/4 lh.
so daß das Ausgangssignal des Antivalenzgliedes 92 die Kombination dieser beiden Signale darstellt.
welche an das Antivalenzglied 108 über das UND-Glied 94 und die Leitung 96 angelegt wird. Das
Antivalenzglied 106 hat zwei Eingänge, einen von der Bitposition 7 des zweiten BPZ-Puffers 48 über
die Leitung 36g, und den anderen vom BPZ-Ubertrags-Flipfiop
64 über dessen Ausgangsleitung 80. das UND-Glied 100 und die Leitung 104.
Um die Beziehung zwischen den Eingängen und Ausgängen der Antivalenzglieder 106, 108 und 110
besser zu übersehen, wird auf die nachfolgenden Tabellen verwiesen.
Antivalenzgliec | + 1 | 106 | 58g | 36b | AnitValciizgücd | 108 | 58b | 84 | Antivalenzglied 110 | 58 a |
80 I 36g | -0 | 1 | + 1 | 84 | 36a | I | -1 | 0 | ||
-I | + 1 | 0 | + 1 | — i | + 1 | 0 | -1 | 1 | ||
-1 | -0 | 0 | + 1 | _ I 1 |
-0 | 0 | + 0 | 1 | ||
i-0 | 1 | + 1 | + 0 | + 1 | 1 | + 0 | 0 | |||
+ 0 | -0 | + 0 | -0 | 0 | ||||||
-0 | -1 | + 1 | 1 | |||||||
-0 | -1 | -0 | 1 | |||||||
-0 | + 0 | + 1 | 0 | |||||||
+ 0 | -0 | |||||||||
36a | ||||||||||
+ 1 | ||||||||||
-0 | ||||||||||
+ 1 | ||||||||||
-0 | ||||||||||
Für den richtigen Betrieb des Datenübertragungs-Anschlußgeräts muß der Programmierer bestimmte
Dinge beachten. Zuerst muß er einen Startpunkt im Kernspeicher der Zentraleinheit für die vom sendenden
Anschlußgerät zum empfangenden Anschlußgerät zu übertragende Nachricht festlegen, und zwar
durch ein STX-Zeichen (Textstart) im Speicherplatz, welcher unmittelbar vor dem ersten zu übertragenden
Datenbyte liegt. Das STX-Zeichen wird im EBCDIC-Code angegeben mit 00000010 (hexadezimale Schreibweise
02). Außerdem muß der Programmierer das Textende bezeichnen mit dem Zeichen ETX. Wenn
man als vollständige zu übertragende Nachricht die Buchstabenfolge ABC annimt, steht also im Kernspeicher
STX, A, B, C, ETX.
Außer den Begrenzungszeichen ETX und STX steuert das Datenübertragungs-Anschlußgerät von
sich aus noch einige Zeichen zu, die von der Steuerzeichen-Codierschaltung 38 geliefert werden. Das
erste Zeichen, welches das steuernde Anschlußgerät noch vor dem Zeichen STX überträgt, d. h. bevor es
eine Information vom Speicher der Zentraleinheit abfragt, ist ein Vorlaufzeichen (in Hexadezimalnotierung
55), welches ein abwechselndes Muster von Ein-
160
sen und Nullen ist. Dann überträgt das Datenübertragungs-Anschlußgerät
zwei Synchronisier/eichen, die ebenfalls von der Steuerzeichen-Codierschaltung
38 erzeugt werden, und von denen jede;- die Form
0011001 (f hat (in Hexadezimalnotierung 32). Uiese
Zeichen werden durch das Anschlußgerät in der Weise übertragen, daß sie in das Schieberegister 58 geschoben
und die einzelnen Bits unter Verwendung des Schieberegisterpuffers 44 sequentiell genauso gesendet
werden wie Datenbytes.
Das Hexadezimalzeichen 55 (Vorlauf/eichen 1 wird
vom empfangenden Modem zur Phaseneinsieliung auf die eintreffende Bitfolge benutzt, und die Svnchronisierzeichen
vom empfangenden Datenübertragungs-Anschlußgerät, um es mit der Zeichenphase zu
synchronisieren, d. h. um festzustellen, wo das Bit 1 in bezug zum Bit 8 steht, so daß das empfangene
Anschlußgerät die Abgrenzungen zwischen einzelnen Zeichen bestimmen kann. Nach der übertragung der
Hexadezimalzahl 55 und der beiden Synchronisierzeichen sendet das Anschlußgerät die Nachricht, die
das Zeichen STX. gefolgt von den Zeichen A, B und C, welche angenommenermaßen die Nutz-Nachricht
bilden sollen, und das Zeichen ETX umfaßt. Nachdem diese Nachricht durch das sendende D Ü-Anschlußgerät
übertragen wurde, werden die beiden Blockprüfzeirhen (»l.BPZ« und »2. BPZ«) gemäß
obiger Beschreibung gesendet, und dann eine Folge von acht Einsen (hexadezimal FF), welche Nachlaufzeichen
genannt wird. /\lk diese Zeichen weiden genauso übertragen, wie es für die Datenzeichen beschreiben
wurde. Die Steuerzeichen-Codierschaltung 38 liefert auch das Nachlaufzeichen.
Die empfangsseitig eintreffende Nachricht wird in den Speicher des empfangenen DU-Anschlußgerätes
eingegeben, und die durch das Anschlußgerät auf der Senderseite hinzugefügten Zeichen, insbesondere die
durch die Steuerzeichen-Codierschaltung 38 erzeugten Zeichen, werden durch das DU-Anschlußgerät
auf der Empfängerseite wieder eliminiert.
in den Fig. 2a, 2b und 2c ist der Teil der
Steuerzeichen-Codierschaltung 38 gezeigt, welcher die Zeichen für Synchronisation, hexadezimal 55
(Vorlauf) und hexadezimal FF (Nachlauf), liefert. Die Eingangsbedingungen des UND-Gliedes 116 sind
erfüllt, wenn das Steuersignal CODIEREN und ein bestimmtes Taktsignal an seine Eingänge geliefert
werden, und die Eingangsbedingungen der UND-Glieder 118, 120 und 122 sind erfüllt, wenn die
Steuersignale SYNCHRONISATION, VORLAUF und NACHLAUF sowie das Ausgangssignal des
UND-Gliedes 116 an ihre Eingänge angelegt werden. Die Ausgänge der Schaltungen 116, 124 und 126 sind
mit verschiedenen Teilen der ODER-Schaltung 39 verbunden, und das Ergebnis besteht darin, daß
Synchronisationszeichen, Vorlaufzeichen und Nachlaufzeichen für das Schieberegister 58 zum richtigen
Zeitpunkt geliefert werden und aus diesem Register genauso ausgeschoben werden wie die anderen Zeichen.
Bevor die übertragung einer Nachricht beginnt, führt das Programm für das sendende Datenübertragungs-Anschlußgerät
drei Operationen aus. Zuerst läßt das Programm eine laufende Adresse in einen Puffer in der Zentraleinheit auf der Scndeseite,
welche die Adresse des Anfangs des zu übertragenden Feldes ist und auf die Stelle im Speicher zeigt, an der
das STX-Zeichen steht. Als zweite Operation lädt das Programm eine Endadresse in den Endadreß-PuiTcr
N~{32) und den Endadreß-Puffer //(34| (über
Leitung 21. ODER-Schaltung 24 und Leitung 26). lJiese 16 Bu lange Adresse steht mit den ach ι niederen
Bits im Endadreß-Puffer ;V(32) und mit den acht höheren im EndadreLS-Puffer //(34). Diese Adresse
ist die Adresse des letzten Zeichens der Nach.icht plus 1 und zeigt an, daß die übertragung aufhören
muß. sobald diese Adresse aufgerufen wird. Bevor die übertragung begonnen wird, lädt das Programm
außerdem eine Stopadresse in den Siopadreß-Puffer ;V(28) und den Stopadreß-Puffer //(30). Diese Stopadresse
ist wie die Endadresse 16 Bits lang, von denen die acht niederen im Stopadreß-Puffer .V(28)
und die acht höheren im Stopadieß-Puffer //(30)
stehen. Die Stopadresse in den Puffern 28 und 30 bezeichnet die letzte Position im Speicher der sendeseitigen
Zentraleinheit, in welche das Datenübertragungs-Anschlußgerät beim Empfang Informationen
speichern darf.
Jedesmal, wenn eine Zyklus-Übernahme-Anforderung angenommen wird, werden Daten entweder
vom Speicher der Zentraleinheit geholt oder dort gespeichert. Zu diesem Zeitpunkt erhält man auch
die laufende Adresse, welche angibt, mit welcher Speicherposition da? DU-Anschlußgerät zu diesem
Zeitpunkt verbunden ist; die laufende Adresse ist am Anfang auf das STX-Zeichen im Speicher auf der
Sendeseite gesetzt. Beginnend mit dem ersten Abruf der Zyklus-Ubernahme-Anforderung erhält man ein
Zeichen aus dem Speicher auf der Sendeseite: die laufende Adresse wird beginnend beim STX-Zeichen
um 1 erhöht und weitere Zyklus-Übernahme-Anforderungen, die angenommen werden, erhöhen die
laufende Adresse jeweils wLder um 1. Wenn die laufende Adresse mit der Endadresse übereinstimmt,
geht das Datenübertraguiigs-Anschlußgerät von der Sendebedingung in die Empfangsbedingung über:
wenn die laufende Adresse gleich der Stopadresse ist. wird der Empfang beendet.
Die laufende Adresse ist in einem Arbeitsspeicher-Register in der Zentraleinheit gespeichert. Das niedrige
Byte (Bits 0 bis 7) der laufenden Adresse wird über die Leitung 21. Datenausgabe-Register 20. Leitung
22, ODER-Schaltung 24 und Leitung 26 direkt auf die Antivalenzglieder 40 a bis 40 h der Vergleichsschaltung
40 übertragen. Gleichzeitig werden die 8 Bits im Stopadreß-Puffer N(28) über die Leseleitung
36, die Antivalenzschaltung 50, die ODER-Schaltung 39 und die Leitung 41 an die Antivalenz-Glieder
in der Vergleichsschaltung 40 übertragen. In diesem Fall werden die Antivalenzglieder 106. 108
und 110 so eingestellt, daß sie die entsprechenden Bits unverändert weitergeben. Wenn durch eine Vergleichsoperation
Gleichheit der beiden Adressenteile festgestellt wird, geben sämtliche Antivalenzglieder
40a bis 40h ein negatives Signal an die UND-Sclialtung
12, was zu einem aktiven Vergleichsergebnis-Signal auf der Leitung 114 führt. Diese Vergleichsoperation erfolgt während der in F i g. 3 gezeigten
E/A-Zyklusphase.
Die höheren 8 Bits der Adresse werden dann von der Zentraleinheit auf die Vergleichsschaltung 40
genauso übertragen wie die niedrigen 8 Bits, nämlich über die Leitung 21, das Datenausgabe-Register 20,
Leitung 22, die ODER-Schaltung 24 und Leitung 26. Die 8 Bits im Stopadreß-Puffer H werden dann über
die Leseleitung 36, die Antivalenzschaltung 50, die
ODER-Schaltung 39 und die Leitung 41 an die Vergleichsschaltung
40 übertragen, und damit werden
die hohen Bytes der Adressen verglichen: wenn das
Vergleichsergebnis positiv ist. wird ein entsprechendes Signal auf die Leitung 114 gegeben.
Der" Inhalt des Er.dadreß-Puffers M32) und der
des Endadreß-Puffers H[M) werden genauso mit der
laufenden Adresse verglichen, wie es gerade beschrieben wurde, jedoch nur beim Empfang
Wenn das in Fig. 1 gezeigte Datenübertragur.gs-Anschlußgeriit
im Empfängerbetrieb benutzt wird, bildet es ein mit einer eigenen Zentraleinheit verbundenes,
abhängiges Ansc'.iußgerät. Der Modem 74 wirkt dann als Demodulator und setz! die Bitsignale
der übertragungsleitung 72 in andere Signale um. die an den Empfangs-Flipflop 76 angelegt werden.
Der Flipflop 76 ist genauso aufgebaut wie der
Flipflop 66, und die bitsequentiellen Daten von der Leitung 72 werden in das obere Ende des Schieberegisters
58 eingegeben. Der erste Empfang durch das abhängige Empfangsanschlußgerät erfolgt während
der ersten Datenphase, und zu diesem Zeitpunkt erfolgt eine parallele übertragung der Bits vom
Schieberegister-Puffer 44 in das Schieberegister 58 über die Antivalenzschaltung 50, die ODER-Schaltung
39 und die UND-Schaltung 59. Zu diesem Zeitpunkt enthält der Schieberegister-Puffer 44 lauter
Nullen, und somit werden auch lauter Nullen übertragen. Die Bits im Schieberegister 58 werden dann
um eine Bitposition nach rechts geschoben, und dabei der Inhalt des Empfangs-Flipflops 76 in die Bitposition
8 des Schieberegisters 58 eingegeben. Wenn das erste empfangene Zeichen z. B. ein A ist. gelangt also
das erste Bit des Zeichens A in die achte Position des Schieberegisters 58. Im EBCDIC-Code hat das Zeichen
A die Form 11000001 (hexadezimal Cl) und daher sieht das äußerste rechte Bit der obigen Bitreihe,
das EBCDIC-Bit 7, jetzt in Position 8 des Schieberegisters 58. Die jetzt im Schieberegister 58
stehenden Daten, mit Ausnahme des Einerbits in Position 8 lauter Nullen, werden nun parallel über
die Leitung 60, die ODER-Schaltung 24 und die Leitung 26 in den Schieberegister-Puffer 44 gespeichert.
Während der Datenphase für die zweite Bitperiode wird der Inhalt d~s Schieberegister-Puffers 44 über
die Antivalenzschaltung 50, die ODER-Schaltung 39 und d;e UND-Schakung 59 in das Schieberegister 58
geladen und dessen Inhalt um eine Position nach rechts verschoben, so daß das EBCDIC-Bit 6 (eine
Null) des Zeichens A. welches im Empfangs-Flipflcp 76 steht, in die achte Position des Schieberegisters
58 eingegeben wird und dadurch die ursprüngliche Eins des Zeichens A in die siebte Position des
Schieberegisters 58 verschoben wird. Die jetzt im Schieberegister 58 stehenden Daten, mit Ausnahme
der Eins in Bitposition 7 lauter Nullen, werden zu diesem Zeitpunkt parallel über die Leitung 60, die
ODER-Schaltung 24 und die Leitung 26 in den Schieberegister-Puffer 44 gespeichert. Die übrigen
Bits des Zeichens A werden genauso in das Schieberegister 58 eingegeben, wobei der Inhalt des Schieberegisters
58 vor jeder Bitverschiebung nach rechts parallel in den Schieberegister-Puffer 44 gespeichert
wird. Die erste BP7-Akkumulation im Puffer 46 und die zweite BPZ-Akkumulation im Puffer 48 erfolgen
während der ersten bzw. zweiten BPZ-Phase gemäß Darstellung in F i g. 3 genauso wie im Sendebetrieb.
Wenn alle 8 Bits im Schieberegister 58 stehen, wird das Zeichen in den Zyklus-Übernahme-Puffer 42
und nicht in den Schieberegister-Puffer 44 gespeichert: nun wird eine Zyklus-Übernahme anfordert.
Diese Vorgänge laufen während der Bitperiode 7 bei Empfang ab. Wenn die Anforderung durch die mit
dem empfangenden Anschlußgerät verbundene Zentraleinheit angenommen wird, wird der Inhalt des
Zvklus-übernahmt Puffers 42 in das Dateneingabe-Register
52 über die Antivalenzschailung 50. die ODER-Schaltung 39 und die Leitung 41 übertragen.
Das Dateneingabe-Register 52 puffert das Byte für eine kurze Zeit, und es wird dann von der Daieneingabeieitung
54 in den Kernspeicher der Zentralcin-
i< heit übertragen, mit der das empfangende Anschlußgerät
verbunden ist. Die nachfolgenden Zeichen werden genauso im Kernspeicher gespeichert.
Nach jeder Bitpenode .-nd "besonder nach jeder
Datenphase, in der ein neue.. Bit empfangen wird.
sollten der Inhalt des ersten BPZ-Puffers 46 und des zweiten BPZ-Puffers 48 des empfangerden Anschlußgerätes
genauso aussehen wie der Inhalt des Puffers 46 und 48 im Sende-Anschlußgerät, jedoch um eine
Bytezeit verzögert. Wenn die Nachricht nach obiger Beschreibung vollständig übertragen wurde, schickt
das sendeseitige Anschlußgerät sein erstes Blockprüfzeichen sequentiell genauso ab wie die Zeichen der
Nachricht. Das ers.te Blockprüfzeichen wird im Schieberegister 58 irn empfängerseitigen Anschlußgerät
genauso gespeichert wie die Zeichen der Nachricht, wobei der Inhalt des Schieberegister-Puffers 44
zuerst in das Schieberegister 58 und dann ein Bit vom Empfangs-Flipflop 76 in die achte Position des
Schieberegisters übertragen wird. Nachdem alle 8 Bits des ersten Block prüfzeichens so in das Schieberegister
58 eingegeben wurden, vergleicht die Vergleicherschaltung 40 das erste Blockprüfzeichen im
ersten BPZ-Puffer der Empfangsstadion mit dem ersten Blockprüfzeichen, das seitens der Sendestation
abgeschickt und gerade empfangen wurde, und das jetzt im Schieberegister-Puffer 44 gespeichert ist. Zu
dieser Zeit wird der Inhalt des ersten BPZ-Puffers 46 im empfangsseitigen Anschlußgerät über die Antivalenzschaltung
50, die ODER-Schaltung 39 und die Leitung 41 auf die Vergleichsschaltung 40 geleitet,
während der Inhalt des Schieberegister-Puffers 44 (das übertiagene und empfangene erste Blockprüfzeichen)
über die Leitung 60. die ODER-Schaltung 24 und die Leitung 26 an die Vergleichsschaltung 40
geleitet wird. Die Vergleichsschaltung 40 zeigt dann an. ob die im Sende- und im Empfangs-Anschlußgerät
erzeugten ersten Blockprüfzeichen miteinander übereinstimmen, und wenn das der Fall ist. kann das
zweite Blockprüfzeichen verglichen werden. Das zweite Bluckprüfzeichen von der Sendestation wird
im Schieberegister 58 bitweise genauso empfangen wie das erste Blockprüfzeichen von der Sendestation,
und dann wird das im Scnieberegister-Puffer 44 stehende zweite Blockprüfzeichen der Sendestation
mit dem im Puffer 48 des Empfangs-Anschlußgerätes stehenden zweiten Blockprüfzeichens mit Hilfe der
Vergleichsschaltung 40 verglichen. Wenn das erste und das zweite Blockprüfzeichen miteinander übereinstimmen,
ist die übertragung fehlerfrei ausgeführt worden. Wenn andererseits die ersten oder zweiten
Blockprüfzeichen nicht miteinander übereinstimmen, liegt ein Ubertragungsfehler vor. und die Nachricht
muß erneut gesendet werden.
(3
Die einzelnen Teile des Datenübertragungs-Anschlußgerätes wirken folgendermaßen: Während der
der Ubertragungsoperation schiebt das Schieberegister
58 Datenbits sequentiell in den Daten-Ubertrags-Flipflop
62 so, daß das Datenbyte in Serie übertragen wird, und erzeugt zusammen mit den BPZ-Puffern 46
und 48 und der Antivalenzschaltung 50 neue erste und zweite B^ockprüfzeichen für jedes in den Daten-Ubertragungs-Flipflop
62 geschobene Bit. Das erste und zweite Blockprüfzeichen können zusammen auch als ein Blockprüfzeichen aus 16 Bits betrachtet werden.
Das erste und zweite Blockprüfzeichen werden beim Empfang im wesentlichen genauso erzeugt wie
bei der Sendung, sind jedoch um eine Bytezeit verzögert. Die Vergleichsschaltung 40 vergleicht nicht
nur Stop- und Endadressen mit laufenden Adressen in der zugehörigen Zentraleinheit, sondern auch
empfangene Blockprüfzeichen mit lokal erzeugten Blockprüfzeichen, wenn das Dü-Anschlußgerät im
Empfangsbetrieb läuft, um so die Fehlerfreiheit der Übertragung zu prüfen. Der Schieberegister-Puffer 44
speichert die Schieberegisterdaten nach jeder Verschiebung des Registers 58 während der Sende- und
Empfangsdatenphasen, und daher kann das Schieberegister 58 auch während der Vergleichsphase oder
der ersten und zweiten BPZ-Phase benutzt werden.
Die Vergleichsschaltung 40 kann auch im Zeitmultiplex benutzt werden. Die Schaltung 40 hat nur
eine Kapazität von 8 Bits, obwohl sowohl die Endadresse als auch die Stopadresse 16 Bits lang sind:
diese beiden Adressen werden mit Hilfe der gekoppelten Puffer 28 und 30 für die Stopadresse und der
> pelten Puffer 32 und 34 für die Endadresse verglichen. Das Schieberegister 58 hat nur eine Kapazität von
8 Bits, liefert aber effektiv Blockprüfzeichen von 16 Bits Länge, von welchen eine Hälfte im ersten
BPZ-Puffer46 und die andere Hälfte im zweiten
ίο BPZ-Puffer48 gespeichert werden. Die Vergleichsschaltung
40 vergleicht bei einer Länge von nur 8 Bits auch das 16 Bit lange Blockprüfzeichen mit
einem entsprechenden, von einer Sendestation übertragenen Zeichen auf Grund der Zeitmultiplex-Benutzung
der Vergleichsschaltung im Zusammenhang mit dem ersten und zweiten BPZ-Puffer 46 bzw. 48. Das
für die Datenübertragung, den Datenempfang, die Blockprüfzeichen-Erzeugung und den Adreß- oder
Zeichenvergleich zeitmultiplex benutzte Schieberegister 58 vereinfacht den erforderlichen Geräteaufwand
wesentlich. Bei einer Kapazität von nur 8 Bits gestattet das Schieberegister 58 in Verbindung mit
anderen Schaltungen und insbesondere mit den Antivalenzgliedern 106, 108 und 110. die mit bestimmten
Ausgängen des ersten und zweiten BPZ-Puffers verbunden
sind, dieselbe Blockprüfzeichen-Erzeugung und -Prüfung im CRC-16-Betrieb, wie sie bisher nur
mit BPZ-Suiieberegistern mit einer vollen Länge
von 16 Bits möglich waren.
Hierzu 2 Blatt Zeichnungen
Claims (1)
- Patentansprüche:I. Datenübertragungs-Anschlußgeräl zur Verbindung einer Datenverarbeitungsanlage mil einer s übertragungsleitung zwecks Absendung und Empfang von Daten sowie zur sende- und empfangssei'.igen Bildung zweier Prüfzeichen unter Verwendung eines Schieberegisters und Verwendung von Priifzeichenspeichern. gekennzeichnet ι ο durch folgende Merkmale:
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US9769970A | 1970-12-14 | 1970-12-14 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2160567A1 DE2160567A1 (de) | 1972-07-06 |
DE2160567B2 true DE2160567B2 (de) | 1973-11-22 |
DE2160567C3 DE2160567C3 (de) | 1974-06-20 |
Family
ID=22264707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2160567A Expired DE2160567C3 (de) | 1970-12-14 | 1971-12-07 | Datenübertragungs-Anschlussgerät |
Country Status (12)
Country | Link |
---|---|
US (1) | US3710327A (de) |
JP (1) | JPS5121732B1 (de) |
AT (1) | AT330485B (de) |
AU (1) | AU445935B2 (de) |
BE (1) | BE776695A (de) |
CA (1) | CA947880A (de) |
CH (1) | CH536049A (de) |
DE (1) | DE2160567C3 (de) |
FR (1) | FR2127522A5 (de) |
GB (1) | GB1358436A (de) |
NL (1) | NL7117086A (de) |
SE (1) | SE366854B (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3825905A (en) * | 1972-09-13 | 1974-07-23 | Action Communication Syst Inc | Binary synchronous communications processor system and method |
US3764989A (en) * | 1972-12-20 | 1973-10-09 | Ultronic Systems Inc | Data sampling apparatus |
US3863226A (en) * | 1973-01-02 | 1975-01-28 | Honeywell Inf Systems | Configurable communications controller having shared logic for providing predetermined operations |
US4161778A (en) * | 1977-07-19 | 1979-07-17 | Honeywell Information Systems, Inc. | Synchronization control system for firmware access of high data rate transfer bus |
US4459665A (en) * | 1979-01-31 | 1984-07-10 | Honeywell Information Systems Inc. | Data processing system having centralized bus priority resolution |
US4418384A (en) * | 1980-10-06 | 1983-11-29 | Honeywell Information Systems Inc. | Communication subsystem with an automatic abort transmission upon transmit underrun |
JPS5816338A (ja) * | 1980-11-10 | 1983-01-31 | ゼロツクス・コ−ポレ−シヨン | 共用線受信装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2956124A (en) * | 1958-05-01 | 1960-10-11 | Bell Telephone Labor Inc | Continuous digital error correcting system |
US3103580A (en) * | 1959-10-29 | 1963-09-10 | Selective data shift register | |
US3054986A (en) * | 1960-09-14 | 1962-09-18 | Carroll A Andrews | Information transfer matrix |
US3270324A (en) * | 1963-01-07 | 1966-08-30 | Ibm | Means of address distribution |
US3437995A (en) * | 1965-03-15 | 1969-04-08 | Bell Telephone Labor Inc | Error control decoding system |
US3374467A (en) * | 1965-05-27 | 1968-03-19 | Lear Siegler Inc | Digital data processor |
US3274566A (en) * | 1966-02-15 | 1966-09-20 | Rca Corp | Storage circuit |
US3508197A (en) * | 1966-12-23 | 1970-04-21 | Bell Telephone Labor Inc | Single character error and burst-error correcting systems utilizing convolution codes |
US3524169A (en) * | 1967-06-05 | 1970-08-11 | North American Rockwell | Impulse response correction system |
-
1970
- 1970-12-14 US US00097699A patent/US3710327A/en not_active Expired - Lifetime
-
1971
- 1971-10-27 JP JP46084736A patent/JPS5121732B1/ja active Pending
- 1971-11-17 GB GB5341471A patent/GB1358436A/en not_active Expired
- 1971-11-22 AU AU36003/71A patent/AU445935B2/en not_active Expired
- 1971-11-30 CH CH1739671A patent/CH536049A/de not_active IP Right Cessation
- 1971-12-06 AT AT1049171A patent/AT330485B/de active
- 1971-12-06 CA CA129,328A patent/CA947880A/en not_active Expired
- 1971-12-07 DE DE2160567A patent/DE2160567C3/de not_active Expired
- 1971-12-09 FR FR7144970A patent/FR2127522A5/fr not_active Expired
- 1971-12-10 SE SE15861/71A patent/SE366854B/xx unknown
- 1971-12-13 NL NL7117086A patent/NL7117086A/xx not_active Application Discontinuation
- 1971-12-14 BE BE776695A patent/BE776695A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
AU445935B2 (en) | 1974-03-07 |
US3710327A (en) | 1973-01-09 |
JPS5121732B1 (de) | 1976-07-05 |
DE2160567A1 (de) | 1972-07-06 |
FR2127522A5 (de) | 1972-10-13 |
CH536049A (de) | 1973-04-15 |
CA947880A (en) | 1974-05-21 |
GB1358436A (en) | 1974-07-03 |
AT330485B (de) | 1976-07-12 |
AU3600371A (en) | 1973-05-31 |
DE2160567C3 (de) | 1974-06-20 |
SE366854B (de) | 1974-05-06 |
ATA1049171A (de) | 1975-09-15 |
BE776695A (fr) | 1972-04-04 |
NL7117086A (de) | 1972-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0156339B1 (de) | Verfahren und Anordnung zum Herstellen und Betreiben einer Zeitvielfach-Breitbandverbindung in einer Zeitvielfach-Vermittlungsstelle | |
DE2225549A1 (de) | Schleifenanordnung zur datenuebertragung | |
DE1933577B2 (de) | Einrichtung zum Übertragen von Daten zwischen einem Rechner und mehreren ent fernt liegenden Anschlußgeraten | |
DE2034170A1 (de) | Datenübertragungssteuergerät | |
DE3121540A1 (de) | "vorrichtung zur signaluebertragung zwischen zwei datenverarbeitungsstationen" | |
DE2659621A1 (de) | Anordnung zum uebertragen von datenbloecken | |
DE2655192A1 (de) | Raummultiplex-koppelfeld fuer eine zeitmultiplex-nachrichtenvermittlungsanlage | |
DE2461090A1 (de) | Sende- und empfangsgeraet zur ueberwachung von ereignissen | |
DE2160567B2 (de) | Datenübertragungs-Anschlussgerät | |
DE3524654C2 (de) | ||
DE3789824T2 (de) | Ein/Ausgabe-Einheit. | |
DE2252282A1 (de) | Verfahren zur folgesteuerung von datenuebertragungsleitungen | |
DE2440768B2 (de) | Verfahren und Vorrichtung zur Datenkompression für die Faksimile-Übertragung graphischer Information | |
DE68903986T2 (de) | Vermittlungssystem fuer leitungs- und/oder paketvermittelte nachrichtenuebertragungen. | |
DE2831887C2 (de) | Anordnung zum Übertragen von Daten zwischen einer zentralen Verarbeitungseinheit und mehreren peripheren Einheiten | |
DE2348452B2 (de) | Anschluss taktgebundener datenuebertragungseinrichtungen an ein datenendgeraet, das zur aussendung von daten nach dem start-stop-prinzip ausgelegt ist | |
DE2732068B2 (de) | Schaltungsanordnung zur Steuerung des Informationsaustauschs zwischen den peripheren Einrichtungen und der zentralen Steuereinrichtung einer Fernmelde-, insbesondere Fernsprechvermittlungsanlage | |
DE1964009A1 (de) | Anordnung zur UEbertragung von Daten | |
DE2014712B2 (de) | Zentrale Speichereinrichtung für die Steuerung einer Zeitmultiplex-Fernsprechvermittlungsanlage | |
DE3786052T2 (de) | Mehrfachknoten-Datenverarbeitungssystem. | |
DE2539533B2 (de) | Schaltungsanordnung zur Datenübertragung in Zeitmultiplex-Datenvermittlungsanlagen | |
DE2517097A1 (de) | Verfahren zur nachrichtenuebertragung | |
DE2945710C2 (de) | Schaltungsanordnung zum Austausch von Informationen zwischen Steuereinrichtungen von Fernmelde-, insbesondere Fernsprechvermittlungsanlagen | |
DE2835131C2 (de) | ||
DE2521018C3 (de) | Zeitmultiplexe Datenübermittlung in einem Schleifensystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |