DE2160567A1 - Datenübertragungs-Anschlussgerät - Google Patents
Datenübertragungs-AnschlussgerätInfo
- Publication number
- DE2160567A1 DE2160567A1 DE19712160567 DE2160567A DE2160567A1 DE 2160567 A1 DE2160567 A1 DE 2160567A1 DE 19712160567 DE19712160567 DE 19712160567 DE 2160567 A DE2160567 A DE 2160567A DE 2160567 A1 DE2160567 A1 DE 2160567A1
- Authority
- DE
- Germany
- Prior art keywords
- shift register
- data
- content
- buffer
- character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Description
Die vorliegende Erfindung betrifft ein Datenübertragungs-Anschlussgerät
zur Verbindung einer Datenverarbeitungsanlage mit einer Uebertragungsleitung zwecks Absendung
und Empfang von Daten sowie zur Erzeugung und lieberprüfung
von Fehlerprüfzeichen und des weiteren ein Verfahren zum Betrieb eines solchen Anschlussgerätes.
Solche Datenübertragungs-Anschlussgeräte sind schon in verschiedenen
Ausführungen bekannt. Sie erfordern zur Parallel-Serien-ümsetzung
ein Schieberegister, dessen Kapazität einem Datenzeichen/ z.B. einem Byte von 8 Bits, entspricht. Zur
Erzeugung von zyklischen Blockprüfzeichen benötigt man nach
209828/1082
dem Stande der Technik ein weiteres Schieberegister mit einer
Kapazität von z.B. 16 Bits, wenn entsprechend lange Prüfzeichen erzeugt werden sollen. Im Empfänger verwendet man einen
Vergleicher mit in der Regel gleich vielen Bitpositionen, um die übertragenen mit lokal erzeugten Prüfzeichen vergleichen
zu können.
Des weiteren ist die Verwendung einer Vergleichseinrichtung mit der Kapazität einer vollen Herkunfts- oder Bestimmungs-Adresse
bekannt zum Vergleich der gerade benutzten Speicheradresse mit einer Endadresse, um feststellen zu können, wann
bei der üebertragung das Ende einer Nachricht oder eines
Blockes erreicht wird.
Der Erfindung liegt die Aufgabe zugrunde, ein Datenübertragungs
-Anschlussgerät anzugeben, das mit einem reduzierten gerätemässigen Aufwand auskommt und doch alle diese vorgenannten
Funktionen oder zumindest einen Teil davon erfüllen kann.
Die Lösung dieser Aufgabe ist im Patentanspruch 1 der vorliegenden Erfindung gekennzeichnet. Vorteilhafte Ausgestaltungen des betrachteten Datenübertragungs-Anschlussgerätes
sowie Verfahren zu seinem Betrieb sind in den Unteransprüchen genannt.
Docket RO 970 007
20 98 28/1082
Es führen nach der vorgeschlagenen Lösung einzelne Funktionseinheiten
mehrere Funktionen im Multiplexbetrieb abwechselnd aus. Außerdem können-einzelne Einrichtungen des
Gerätes so ausgelegt werden, dass Funktionseinheiten eingeschränkter
Kapazität Teile von längeren Dateneinheiten schrittweise nacheinander bearbeiten.
Im folgenden wird ein Ausführungsbeispiel der Erfindung anhand
von Zeichnungen beschrieben. Es zeigen:
Fig. 1 das Blockschaltbild eines erfindungsgemässen
Datenübertragungs-Anschlussgerätes,
Fign. 2a, 2b nähere Einzelheiten des Datenübertragungsund 2c Anschlussgerätes nach Fig. 1 und
Fig. 3 ein Zeitdiagramm der Funktionsabläufe im
Datenübertragungs-Anschlussgerät im Zusammenhang
mit den Zyklen und Taktsignalen der Zentraleinheit der zusammenarbeitenden Datenverarbeitungsanlage.
Docket RO 970 007
209828/1082
H 2100557
In der Darstellung der "Fig. 1 enthält daw Dalenübertragungs-Anschlussgerät
(im folgenden Text auch Du-AnKehlussgerät "oder
einfach Anschlussgerät genannt) ein Datenausgabe-Register 20,
welches Daten von einer Datenau.sgabelcitung 21 der Zent j-aleinheit
einer Dateaverarbeitung.sanlage empfängt und diese über die
Leitung 22 an die Instruktions-Decodieryehaltung 23 und über die
ODER-Schaltung 24 an die Sehreibleitung 26, zwei Stopadres.spu.ffer
und 30, sowie zwei Endadresspuffer 32 und 34 weitergeben kann. Die J5 uff ei· 28, 30, 32 und 34 liefern Informationen an eine
Leseleitung 36. Eine Steuerzeichen-Codierschaltung 38 liefert Informationen an eine ODER-Schaltung 39, und eine \^ergleichsschaltung
40 .empfängt Informationen von der Leitung 26 üb ei· die
Leitung 41 vom Ausgang tier ODER-Schaltung 39. Ein Zyklus-Uebernahme-Puffer
42, ein Schieberegister 44, ein erster Blockprüfzeichen-Puffer 40 und ein zweiter Blockprüf zeichen- Puffer
empfangen Informationen'von der Leitung 2G.und können Informationen
an die Leitung 36 abgeben. Eine Antivalenzscbaltüng 50 empfängt
Informationen von dci· Leitung 36 und liefert solche an die
ODER-Schaltung 39. Ein Ausgang der ODER-Schaltung 39 ist über eine Leitung 41 mit einem Dateneingabe-Register 52 verbunden,
welches Informationen an die Dateneingabeleitung 54 der Zentraleinheit
liefert. Die Steuerzeichen-Decodiersehaltung 56 empfängt
RO9-70-007 . - .4 -
209828/1082 BAD original
Informationen von der Leitung 54. Ein Schieberegister 58 ist
mit der UND-Schaltung r">9 ho verbunden, da»« ein Datenbyte
(8 Bits) parallel von der ODER-Schaltung 30 eingegeben werden
kann. In derselben Weise kann ein Datenbyte über eine Leitung 00 zur ODFyR-Schaltung 24 weitergegeben werden. Ein Dal en-Uebertrags-Flipflop
62 und ein Blockprüfzeichen-Uebertrags-Flipflop
G4 sind an ein Ende des Schieberegisters 58 angeschlossen,-
Ein Sende-Flipflop GG empfängt Daten vom Daten-Uebertrags-Flipflop
62 und. ein Modem 68 Daten vom Sende- F lip. Π op 6G. Der
Modem 68 gibt modulierte Signale an eine■ Uebertragungsleitung 70
ab. Der Modem 74 demoduliert Signale von einer Ueberlragungsleitung
72. Der Modem 74 treibt einen Empfangs-Flipflop 76, der
mit dem anderen Ende des Schieberegisters 58 über das ODER-Glied 77 verbunden ist, an welches auch der BPZ- Uebertrags- Flipflop 64
angeschlossen ist.
Das in Fig. 1 gezeigte Datenübertragungs-Anschlussgerät ist über
die Mehrfachleitung 21 mit einer .Zentraleinheit verbunden. Die
Leitung 21 kann ein Ausgabekanal sein, über den auch die Verbindung
mit anderen Einheiten, wie z. B. einem Drucker, erfolgt. Dieser Kanal enthält eine Anzahl von Signalleitimgen zur Uebeilragung von .
Instruktionen, Daten und anderen Signalen. Der Datenfluss durch
ROO-70-007 - 5 -
209828/1082 BAD OR1GINAL
die Leitung 21 verlauft" in Richtung von der Zentraleinheit
zum DU-ÄnschluHsgerät. Die einzelnen Leitungen in der
Mehrfachleitung 21 führen entsprechend den durch" den Kanal Übertragenen Instruktionen, Daten und sonstigen Signalen
Einsen und Nullen in codierter Kombination, Die Mehrfachleitung
54 gleicht der Mehrfachleitung 21, liefert jedoch Instruktionen, ■
Daten und andere Signale als Eingabev/erte an die zugehörige Zentraleinheit. .
Die Fig. 2a, 2b und 2c zeigen Einzelheiten verschiedener· oben
erwähnter Funktionseinheiten. Die ODER-Schaltung 24 umfasst die ODER-Glieder 24a bis 24h ; die Eingänge zu diesen Schaltungen
sind die Leitungen 22a bis 22h. Diese Leitungen sind Teile der
Mehrfachleitung 22 und führen die DAL-Bits 0 bis 7 (Bits der Datenausgabe-Leitung), die vorher im Datenausgabe-Register
gespeichert und von der Zentraleinheit abgegeben wurden. Die ODER-Glieder 24a bis 24h weisen ausserdem Eingangsleitungen 60a
bis 60h auf, die Teile der Mehrfachleitung 60 sind und die SR-Bits
0 bis 7 führen, welche vom Schieberegister 58 gemäss späterer Erklärung abgegeben werden.
RO9-70-Q07 - 6 -
209828/1082
Die Puffer 28, 30, 32, 34, 42, 44, 4C und 48 sind einfache
Pufferspeicher, z.B. monolithische Lese-Schreib-Arbeitsspeicher
mit einer Kapazität von 8 Kits, deren BHpositioncn der Reilie nach
von 1 bis 8 numeriert sind. Die ODER-Glieder 24a bis 24h weisen
Ausgangsleitimgen 26a bis 2Gh der Leitung 2G auf, die an die
Bitpositionen 8 bis 1 der Puffer 28, 30, 32, 34, 42, 44 4G und 48
angeschlossen sind. Die Puffer werden durch eine konventionelle Steuers clialtung gesteuert und ihre Ausgänge in Form der Leitungen
36a bis 3Gh bilden Teile der Leitung 3(5.
Das Schieberegister 58 besteht aus acht bistabilen Elementen 58a bis
58h in den entsprechenden Positionen 1 bis 8 des Schieberegisters.
Ein ODER-Glied 77 ist mit dem Eingang"des-Schieberegisters
verbunden und weist die Eingangsleitungen 78 und 80 auf. \¥ie aus
Fig. 1 und 2c zu ersehen ist, führt die Leitung 78 das Signal "EMPFAXG", und die Leitung 80 führt das Ausgangssignal (BPZ-UEBE]ITRAG)
desBlockprüfzeichen-Uebertrags-Flipflops 64. Die
bistabilen Elemente 58a bis 58h werden alle von einem Schiebesignal auf der Leitung 82 gesteuert, welches die Bits im Schieberegister
jedesmal um ein Bit nach rechts verschiebt. Die Ausgänge der bistabilen
Elemente 58a bis 58h sind mit den entsprechenden Leitungen 60a bis GOh der Mehrfachleitung 60 verbunden, welche die an die ODER-Schaltung
24 anzulegenden SR-Bits 0 bis 7 des Schieberegisters weiterleitet.
BAD ORIGINAL
RO9-70-007 - 7 -
209828/1082 .
Die beiden Ausgänge des Daien-Uebertrags-Flipflops G2 sind
die Leitungen '8-1 und 86, solche das Signal DATEX-UEBERTIiAG
in normaler und in komplementärer Form führen. Die Leitung 84
ist mit einem Eingang des UND-Glieds 88 verbunden. Der zweite Eingang zum UND-Glied 88 ist eine Leitung 90, welche das Signal
ERSTE BPZ-PlIASE führt. Das UXD-GHed 88 hat eine Ausgang.--leitung
91, die einen Eingang zu dem Antivalenzglied 92 darstellt .
dessen anderer Eingang die Leitung 36a ist, welche einen Teil der Mehrfachleitung 36 bildet und an die ersten. Bitpositionen der Puffer
28, 30, 32, 34, 40, 42, 46 und 48 angeschlossen ist. Der Ausgang des Airi.ivalenzglic.des 92 stellt einen Eingang zum UXD-Glied 94
dar, dessen zweiter Eingang die Leitung 90 mit dem Signal ERSTE BPZ-PHASE ist. Das UXD-Glied 94 liefert ein RückkopplungssignaLauf
eine Ausgangsleitung 96, und das UXD-Glied ebenfalls ein Rückkopplungssignal auf eine andere Leitung 98.
Ein UXD-Glied 100 hat einen Eingang vom BPZ-Uebertrags.-Flipflop
und einen zweiten Eingang von einer Leitung 102, welche das Signal
ZWEITE BPZ-PHASE führt. Das UXD-Glied 100 liefert ein weiteres Rückkopplungssignal auf seine Ausgangsleitung 104.
RO9-70-007 ' - 8 -
209828/1082 BAD ORIGINAL
Die Antivalenzschaltung 50 enthält Antivalenzglieder 106, 108
und 110, wovon je ein Eingang an die Rückkopplungsleitungen 104, 96 und 98 angeschlossen sind. Für das AntivalcMizglied 110 dient
die Leitung 36a der Mehrfachleitung 36, für das Antivalenzglied die Leitung 36b und für das x\ntivalenzglied 106 die Leitung 36g
als zweiter Eingang. Die Leitungen 36a, 36b und 36g sind entsprechend
mit der ersten, zweiten und siebten Bitposition der Puffer 28, 30, 32, 34. 42, 44, 46 und 48 verbunden.
Die Vergleichsschaltung 40 enthält die Antivalenzglieder 40a bis 40h.
Diese Schaltungen haben als Eingang je eine der Leitungen 26a bis 26h der Mehrfach-Schreibleitung 26, und als zweiten Eingang je eine
der Leitungen 41a bis 41h, welche ein Teil der Mehrfachleitung sind. Die Ausgänge der Antivalenzglieder 40a bis 40h sind an ein
UND-Glied 112 gelegt, welches auf seiner Ausgangsleitung 114 ein bestimmtes Vergleichsergebnis-Signal führt, wenn die Antivalenzglieder
40a bis 40h alle ein bestimmtes Ausgangssignal liefe rn.
Während der Zeit der ersten BPZ-Phase, die später genauer beschrieben
wird, veranlasst das UND-Glied 88 das Anlegen eines Bits vom Daten-Uetaertrags-Flipflop 62 an das Antivalenzglied 92
und liefert ausserdem ein Rückkopplungssignal in der Leitung 98, welches als Eingangs signal an das Antivalenzglied 110 geleitet
wird, um ein sogenanntes BPZ-Uebertragsbit zu liefern. Das
209828/ 10 82
Antivalenzglied 92 empfängt und wiederholt das durch das Antivalenzglied
110 gelieferte Signal zur richtigen Zeitübei-lappung. Das
UND-Glied 94 empfängt ein Eingangssignal vom. Antivalenzglied.92
und liefert während der ersten BPZ-Phase ein Rückkopplungssignal
auf die Leitung 9 6, welche als Eingang zum Antivalenzglied 108
dient ; dieses verknüpft das Ausgangssignal des UND-Gliedes 94 mit dem Inhalt der Bitposition 2 der Datenpuffer 28, 30, 32, 34,
42, 44/ 46 und 48.
Die Eingangssignale zum. UND-Glied 100 sind das Zeitsignal
ZWEITE BPZ-PHASE, welches noch genauen zu beschreiben ist, und der Blockprüfzeichen-Uebertrag vom Flipflop 64. Das UND-Glied
100 liefert ein !Rückkopplungssignal auf die Leitung 104, die ihrerseits wieder das Antivalenzglied 106 ti'eibt. Das Antivalenzglied
106 empfängt als Eingänge ausser dem Rückkopplungssignal
auf der Leitung 104 den Inhalt der Bitposition- 7 der Datenpuffer 28,
30, 32, 34, 42, 44 46 und 48 und erzeugt ein Ausgangssignal das zur ODER-Schaltung 39 gelangt.
Während einer Vergleichsphase (die eine sich mit der ersten BPZ-Phase gegenseitig ausschliesseiide Phase ist) wird die
Vergleichsschaltung 40 durch das UND-Glied 112 abgefragt ;
RO9-70-007 - 10 -
209828/1082 BAD ORlG1NAL
wenn die Signal ο auf der Meiu-fachleitung 26 und dc·)· AIehriflchleilung
41 zu diesem Zeitpunkt einander entsprechen, wird dies durch das Yergleich^ergebnis-Siguol angezeigt. Wie später
noch genauer beschrieben wird, kann de;· Vergleich während der Vergleichsphase erfolgen entweder zwischen dem ersten lokal
erzeugten BPZ- Zeichen und dem ersten empfangenen BPZ-Zeiehen,
oder-zwischen dem zweiten lokal erzeugten BPZ- Zeichen und dem
zweiten empfangenen BPZ-Zeichen, oder es kann ein Adressvergleich
sein. -.""-·
Die ODER-Schaltung 39 umfasst die ODER-Glieder 39a bis 39h. Die ODE]'-Glieder 39a bis 39h haben Eingänge von den entsprechenden
Bitposition.cn 1 bis 8 der Puffer 28 bis 34 und 42 bis 48, wobei die
Antivalenzglieder 110, 108 und 106 in den Verbindungen zu den ODEIi-Gliedern 39a, 39b und 39g liegen. Die Steuerzeichen-Codierschaltung
38 ist ebenfalls mit der ODER-Schaltung 39 verbunden. Die Codierschaiiung 38 enthält die UND-Glieder 116, 118, 120 und
sowie die ODEH-Glleder 124 und 126. Die Codierschaltung 38 weist
folgende Eingänge auf : CODIEREN, TAKT 3/DATEXPHASE/BIT-PERlOOE
8, SYNCHRONISATION, VORLAUF und NACHLAUF. Die Codieinschaltung. 38 weist als Ausgänge die Leitungen 128, 130, 132
und 134 auf. Diese Leitungen sind an verschiedene Eingänge der
RO9-70-007 .-'Hr
20 982 8/1082
BAD ÖRlÖiNAL
ODER-Glieder 39a bis 39h gemäss Darstellung in den Fig. 2a,
2b und 2c angeschlossen. Die ODEK-Schaltung 39 leitet
AusgangssignaJe der Steuerzeichen-Codierst.-lmlt.ung 38 oder der
Antivalenzschaltung 50 auf die mit der Vergleichsschaltung 40
gemäss obiger Beschreibung und mit dem Dateneingabe-Register
verbundene Mehrfachleitung 41.
Die UND-Schaltung 59 umfasst die UND-Glieder 59a bis 39h
' mit entsprechenden Eingängen von den ODER-Gliedern 39a bis
39h und Ausgängen zu den bistabilen Elementen 58a bis 58h. Jedes
der UND-Glieder 59a bis 59h weist als Eingang ausserdem eine Leitung 13G auf ; ein Signal SCHIEBEREGISTER LADEN auf .
dieser Leitung veranlasst eine parallele Eingabe aller Bits eines von
den ODER-Gliedern 39a bis 39h abgegebenen Datenbytes über die Leitung 41 in die bistabilen Elemente 58a bis 58h des Schieberegisters
Bei der Ueberlragung sendet die Zentraleinheit zuerst Instruktionen
an das in den Fig. 1, 2a, 2b und 2c gezeigte Dalenüberlragungs-Anschlussgerät,
das hier als Sendestation wirken soll. Nachdem die Inslrukioiien vom DU-Anschlussgerät empfangen sind, fordert "es
die Daten von der Zentraleinheit an. Diese Daten werden von der
■ Zentraleinheit durch die Leitung 21 an das Anschlussgerät geliefert.
RO9-70-007 - 12 -
BAD ORiöSNAL 209828/1082
^50567
welches diese Daten dann auf eine Uebertiaguiigsleitung
gibt, an derer« anderen Ende ein Empfangs-AiiHchlussgernt
angeschlossen ist.
Die Daten werden aus dem Speicher der Zentraleinheit mit jeweils
8 Bits (1 Byte) entnommen, aber durch das DU-Anschlussgerät
über die "Uebertragimgsleitung 70 bitweise übertragen. Die
Daten werden somit an das Anschlussgerät byteparallel zu jeweils 8 Bits und vom Anschlussgerät über die Leitung 70 bitsequenliell
übertragen. Die so über die Leitung 70 übertragenen Daten laufen
zum Datenübertragungs-Anschlussgerät am Empfangerende der . Leitung
70. Dieses empfangende Anschlussgerät kann als abhängige
Einheit betrachtet werden ; diese wartet ein vollständiges Datenbyte ab und überträgt dann das ganze Byte parallel an die empfängerseitig
angeschlossene Zentraleinheit.. Die so übertragene Information kann aus Datenzeichen oder Steuerzeichen bestehen. Je acht ein Datenbyte
bildende Bits können jedes beliebige Zeichen (abhängig von der
Codierung) darstellen, wie z.B. die Buchstaben A, B, C, D, usw.
Ausserdem können acht zusammenhängende Bits ein Steuerzeichen
darstellen. .
RÖ9-70-007. - 13 -
BAD ORIGINAL 209828/1082
Die Uebcrtragung von Informationen vom DU-Anschlussgerät
über die Leitung 70 wird durch eine Instruktion von der zugehörigen
Zentraleinheit gesteuert ; der Empfang der Instruktion wird' durch die Decodiersclialtung 23 bestätigt. Das AnschluKsgerät
fordert dann Informationen von der Zentraleinheit zur Ueberlragung
an, und die Zentraleinheit antwortet mit der Abgabe des ersten Datenbytes. Während dieses Daten byte übertragen wird, fordert das
Anschlussgerät ein weiteres Datenbyte an, und diese Reihenfolge läuft weiter, bis eine ganze Nachricht übertragen wurde.
Die über die Leitung 21 an das Anschlussgerät übertragenen
Daten werden zunächst byteweise im Datenausgabe-Register 20 gespeichert ; je ein Datenbyte wird über die ODER-Schaltung
und die Schreibleitung 26 in den Zyklus-Uebernahme-Puffer 42 übertragen. Der Puffer 42 wird sogenannt, weil die Daten von
der Zentraleinheit im Zyklusübernahme-Verfahren (cycle stealing) abgegeben bzw. angenommen werden. Das in der Zentraleinheit
gerade bearbeitete Programm wird dabei nicht unterbrochen ;
die Verarbeitung wird nur für einen einzelnen Speicherzyklus angehalten, so dass an das wartende Anschlussgerät ein einzelnes
Datenbyte aus dem Speicher abgegeben (bzw, vom Ansclilussgerät in den Speicher aufgenommen) werden kann. Wenn das Anschluss-
209828/1082 .
-ι it ι ι , -^r \ >
■ 2160567
gerat zur Uebertragung bereit ist, fordert es emen einzelnen
Speicherzyklus an, und wenn die Zentraleinheit ebenfalls
bereit i.st, gestattet sie eine Speicherzyklub-übernahme;
daraufhin gelangt das Datenbyte von eier Zentraleinheit über
die Leitung 21 an das Datenausgabe-Register 20.
Das Datenbyte wird dann aus dem Zykl us-U'ebernahino-Puffer 42
entnommen-und in das Schieberegister 58 eingegeben ; und zwar über die Leseleitung 36, die Antivalenzschaltung 50, die ODER-Schaltung
39 und die UND-Schaltung 59. Das Schieberegister 58 übernimmt das Byte in paralleler Form ; es kann seinen Inhalt
nach rechts zur Bitposition 1 hin verschieben. Jedesmal, wenn eine
Verschiebung erfolgt, gelangt ein Bit aus der Einerposition auf ■einen der beiden Flipflops 62 oder 64. Das Schieberegister 58
dient also zur Parallel-Serien-Umsetzung. Das in das Daten-Uebcrtrags-Flipflop
62 gelangende Bit läuft von dort zum Sende-FlipfJop 66 und von dort zum !Modem 68. Die beiden Fiipflops 62
und 66 sollen einfach ein einzelnes Bit vorübergehend speichern. Der Modem 68 ist ein Gerät, das die sequentiell vom Uebertrags-Flipflop
66 kommenden Bits durch Modulrition in Signale umsetzt,
welche auf der Uebortragungsleitung 70, z.B. einer Telefonleitung,
sequentiell weitergegeben werden.
2 0982 8/1082
Beim Schieberegister 58 erfolgt für Datenzeichen keine Rückkopplung der
von einem Ende zum anderen ; der Hauptzweck des Registers 58
ist die Umsetzung in Serienform der bis zu diesem Punkt in
paralleler Form übertragenen Bits. Ein Byte befindet sich während einer vorgegebenen Verzögerung von einigen Mikrosekunden jeweils
im Datenausgabe-Register 20, im Zyklus-Uebernahme-Puff.er 42
und im Schieberegister 53.
Im folgenden werden die Funktionen der Zusatzpuffer 44, 46 und
beschrieben. Wie bereits gesagt, wird ein Byte, d. h. 8 Bits, parallel in das Schieberegister 58 eingegeben, und anschliessend werden die
8 Bits um eine Bitposition nach rechts verschoben ; damit wird das
wertniederste Bit auf die Telefonleitung 70 gegeben. Das Zeichen kann z. B. das Zeichen A sein, welches im EBCDIC-Code durch
1100 0001 (hexadezimal Cl) dargestellt wird ; 7/8 dieses Zeichens bleiben im Schieberegister 5-G, nachdem das erste Bit aus dem
Register 58 ausgeschoben wurde. Diese 7/8 des Zeichens werden, parallel aus dem Schieberegister 58 über die Leitung GO und die
ODER-Schaltung. 24 in den Schieberegisterpuffer 44 übertragen.
Diese Verschiebung des restlichen Teils des ersten über die Leitung zu übertragenden Zeichens in den Schieberegisterpuffer 44 sowie
die vorherige Uebertragung des vollständigen Zeichens aus dem
BAD ORIGINAL
RO9-70-007 - 16 -
209828/1082
Zyklus-Uobernahme-Puffer 42 in das Schieberegister 5iJ.und die
Verschiebung der Bits im Register 58 um eine Position nach rechts erfolgen alle innerhalb einer vorgegebenen Zeilspanne,
die als erste "Datenphase" bezeichnet wird, in der Daten übertragen werden.
Aus dem Zeitdiagramm der Fig. 3 ist zu ersehen, dass die
Datenphase einmal in jeder Bitperiode vorkommt. Die Bitperiode beträgt z.B. 20 msec und ist mit einem Taktgeber· im Modem 68
synchronisiert, welcher festlegt, wann die Einzelbit-Signale auf
die Leitung 70 übertragen werden können. Die Datenphase sowie die gesamte übrige Zeiteinteilung des Anschlussgerätes sind auch
mit der Zeiteinteilung der angeschlossenen Zentraleinheit synchronisiert.
Die Datenphase ist ein Maschinenzyklus der Zentraleinheit, der von dem Anschlussgerät weder für einen E-B-Zyklus
noch für einen E/A-Zyklus gebraucht wird. Der E-B-Zyklus und
der E/A-Zyklus dienen der Informationsübertragung von einer Zentraleinheit
an eine periphere Anschluss einheit oder umgekehrt. Nach
dem als Datenphase benutzten Maschinenzyklus sind gemäss Darstellung in Fig. 3 zwei weitere Maschinenzyklen erforderlich, um
zwei Blockprüfzeichen (BPZ-Bytes) zu erzeugen, und zwar die erste und die zweite BPZ-Phase. Die BPZ-Phasen treten nacheinander
in ungenutzten Maschinenzyklen nach dem Datenphasen-Maschinenzyk]us
auf. ■
209828/1082
Während der folgenden Datenpha.se in der nächsten Bitperiode
wird der Inhalt des Schieberegisterpuffers 44, der 7/8 des ersten Zeichens (im vorliegenden Beispiel 11A1'') beträgt, in
das Schieberegister 58 zurückübertragen, und zwar über die Leseleitung 36, die Anttvalenzschaltung 50, die ODER-Schaltung 39
und die UND-Schaltung 59. Die Bits im Schieberegister 58 werden dann um eine weitere Stelle nach rechts verschoben, so dass das
zweite Bit dieses Zeichens an den Flipflop 62 und den
W Modem 68 übertragen wird, welcher ein entsprechendes Bitsignal
auf der Leitung 70 erzeugt. 6/8 (oder 3/4) des ersten Zeichens
bleiben im Schieberegister 58 ; wie vorhin beschrieben, wird dieser
restliche Anteil parallel durch die Leitung 60 in den Schieberegisterpuffer
44 übertragen. Nach weiteren BPZ-Phasen wird dieser übrige Teil (3/4) des ersten Zeichens wieder in das Schieberegister
übertragen, welches dann mit 6 Bits zu arbeiten hat. Während der folgenden 4. , 5. , 6. , 7. und 8. Bitperiode werden das 4. , 5., 6. ,
ψ 7. und 8. Bit auf die Uebez'tragungsleitung 70 gegeben, und am Ende
der 8. Bitzeit enthält das Schieberegister 58 lauter Nullen, die in den
Schieberegisterpuffer 44 übertragen werden, so dass dieser dann auch lauter Nullen enthält. Das erste. Zeichen (der Buchstabe A)
ist dann ganz über die Leitung 70 übertragen worden.
RO9-70-007 - 18 -
BAD ORIGINAL 2 0 9 8 2 8/1082
Während das erste BjIe oder Zeichen, durch das Anschlussgerät
verschoben und aus ihm herausgeschoben wurde, hat das Anschlussgerät
in einer weiteren Zyklus-Uebernahme-Anforderung
von der Zentraleinheit weitere Daten gefordert. Die Zentraleinheit ■ kommt dann dieser Aufforderung nach, und das nächste Zeichen, z. B.
der Buchstabe B, kommt in Form paralleler Bits über die Datenausgabe]
eituug 21, wird im Datenausgabe-Register 20 für eine kurze
Zeitspanne gespeichert und läuft dann in den Zyklus-Uebernahrne-Piiffer
42 über die Leitungen 22 und 26 sowie die ODER-Schaltung 24. Der als Beispiel gewählte Buchstabe B wird im EBCDIC-Code durch
die Bilkombination 1100 0010 dargestellt (in hexadezimaler Schreibweise
C2). Dieses zweite Zeichen gelangt vom Zyklus-Uebernahme-P
uff er 42 in das Schieberegister 58, wenn das erste Zeichen vollständig
auf die Leitung 70 übertragen wurde, und wird dann um eine Position nach rechts verschoben, so dass sein neidrigstes
Bit als Einzelbit-Signal auf die Uebertragüngsleitung 70 gegeben wird,
wie es oben im Zusammenhang mit dem ersten Bit des Buchstabens A beschrieben wurde. Die volle Uebertragung des zweiten Zeichens
erfolgt genauso wie die des ersten Zeichens in acht aufeinanderfolgenden Datenphasen und Bitperioden. Alle von der Zentraleinheit
nacheinander abgegebenen Zeichen werden in gleicher Weise über die Leitung 70 übertragen.
RO9-70-007 _ 19 - *,_ „ '
BÄB Ö&GINAL
209828/1082 ,,
■ . . }0 :■ _ 216D567
Der Ilaupigrund für die fortlaufende Hin- und llerubei'tragung
eines Zeichens zwischen dem Schieberegister 58 und dom Schieberegister]·)
uff er 44 mit laufend abnehmenden Anteilen des zu übertragenden Zeichens ist die Z\rischenbenutzung dieses Schieberegisters
58 zur Erzeugung eines Blockprüfzeichens (BPZ) in Verbindung dem ersten BPZ-Puffer 46 und dem zweiten BPZ-Pufi'er 48.
Wenn die Puffer (Schjeberegisterpuffer und Blockprüfzeichenpuffcr)
nicht vorgesehen wären, müssten sowohl für die Datenausgabe/Eingabe
k als auch für die Blockprüfzeichenerzeugung separate Schieberegister
vorgesehen werden. Durch die Zwischenspeicherung kommt man mit
einem einzigen Schieberegister von nur acht Bits aus.
Die zu erzeugenden BJockprüf zeichen sind zyklische Prüfzeichen,
die durch zyklische Schieberegister mit speziellen Rückkopplungen zu einzelnen.,.Bitpositionen erzeugt werden können. Jn der hier beschriebenen
Einrichtung werden ein Schieberegister, Pufferspeicher ^ gleicher Kapazität sowie Verbindungen zur Hin- und Tierübertragung
verwendet, wobei in den Verbindungen einige Schaltelemente (Anti- , valenzglieder) zur Beeinflussung der Bits in bestimmten Positionen
aufgrund eines aus dem Schieberegister ausgeschobenen Bits vorgesehen
sind. .
RO9-70-007 - 20 -
2 0 9 8 2 8/1082 BAD original
Die Puffer 46 und 48 erzeugen ein.erstes und zweites Blockprüf-■
zeichen gemeinsam für alle in einer bestimmten Nachricht gesandten
Datenbytes, Diese Dntenbytes werden über die Leitung 70 au ein Enipfänger-Anschlussgerät gesandt,- das dieselben Blockprüfzeichen,
ebenfalls auf dieselbe Art erzeugt. Wenn die BPZ-Bytes der übertragenen
Daten mit denen übereinstimmen, die das Empfänger-Anschlussgerät selbst erzeugt, ist die Nachricht fehlerfrei übertragen.
Die Erzeugung des ersten und zweiten BPZ-Bytes und der
Vergleich stellen also sicher, dass die vom Empfänger·-Anschlussgerät
empfangenen Daten dieselben sind, die vom Absender-Anschlussgerät
abgegeben wurden.
Für jedes übertragene Zeichen sind (entsprechend den acht Bits im Zeichen) acht Bitperioden vorgesehen, und jede dieser Bitperioden
enthält eine Datenphase (siehe Fig. 3). Während der Datenphase w'ird jeweils ein Bit aus dem Schieberegister 58 (Bitposition 1) in
den.U ebertrags-Flipflop 62 verschoben, um Eingangsdaten für
die BPZ-Akkumulation zu liefern.. Die BPZ-Akkumulation erfolgt
in den Puffern 46 und 48 während der ersten und zweiten BPZ-Phase,
nach der Datenphase, für jede Bitperiode. Während der ersten BPZ-Phase wird der Inhalt des ersten BPZ-Puffers 46 in das Schieberegister58
zur Taktzeit 3 geladen. Für die Bitperiede 1 besteht der
RO9-7Q-007 - 21 -
BAD ORIGINAL
209828/1082
Inhalt des ersten BPZ-Puffers 46 aus acht Nullen,· Das Antivalcnzglied
110 (Fig. 2b) empfängt Eingangssignale von der Bitpositioh <les ersten BPZ-Puffers 46 und von der Rückkopplungsleitung 98.
Das Ausgangssignal des Antivaleir/gliedes 110 wird in die Bitposition
des Schieberegisters 58 über das ODER-Glied 39a und das UND-Glied 59a übertragen. Das Ausgangssignal der Bitposition 1 des
Registei^s 58 gelangt als Rückkopp].urigs signal auf die Leitung 96
durch das UND-Glied 88, das Antivalenzglied 92 und das UND-Glied h Dieses Rückkopplungssignal bildet zusammen mit dem Inhalt der
— ,
Bitposition 2 des ersten BPZ-Puffers 46 die Eingabe für das zweite
Antivalenzglied 108. Das A us gangs signal des Antivalenzgliedes wird durch das ODER-Glied 39b und das UND-Glied 59b in Bit-
- position 2 des Schieberegisters 58 bestimmt.· Die Bitpositionen 3
bis 8 des Schieberegisters 58 werden mit dem Inhalt der Bitpositionen 3 bis 8 des ersten BPZ-Puffers durch die ODER-Schaltung 39 und
die UND-Schaltung 59 geladen. Zur Takt zeit 4 der ersten BPZ-Phase
hat das Schieberegister 58 seinen Inhalt um eine Position nach rechts verschoben, wodurch der frühere Inhalt des BPZ-Uebertrags-Flipflops
64 in die Bitposition 8 des Schieberegisters 58 über die Leitung 80 und die ODER-Schaltung 77 gelangt. Zu diesem Zeitpunkt
gelangt der Inhalt der Bitposition 1 des Schieberegisters 58 in den
BPZ-Uebertrags-Flipflop 64, und der Inhalt des Schieberegisters
wird im ersten BPZ-Puffer 46 zur Taktzeit 5 der ersten BPZ-Phase gespeichert.
RO9-70-007 20 9828/ 1082-
Während der anschliessenden zweiten BPZ-Phase (in jeder
Bitperiodo)wird der Inhf.lt des zweiten BPZ-Puffers 48 zur
Taktzeit 3 in das Schieberegister 58 geladen. Für die erste Bitperiode
des ersten Zeichens bestellt dieser Inhalt aus lauter Nullen. Die Eingangssignale der Antivalenzschcdtung 1OG entsprechen
dem Inhalt-der Bitposition T des '/.weiten BPZ-Puffers 48 und dem
HückkopplungK.signal auf der Leitung 104, welches in der z\\eiten
BPZ-Phase das Ausgangs signal vom Uebertrags-Flipflop 64 ist. Das
Ausgangssignal des Antivalenzgliedes 106 wird durch das ODER-Glied
39g und das UND-Glied 59g in die Bitposition 7 des Schieberegisters 58 geladen. Der Inhalt der Bitpositionen 8 und 1 bis 6
des zweiten BPZ-Puffer.s-43 wird durch die ODER-Schaltung 39 und die UXD-Schaltung 59 zur selben Zeit in die Bitpositionen 8 und
1 bis 6 des Schieberegisters 58 geladen. Zur Taktzeit 4 der zweiten BPZ-Phase wird der Inhalt des Schieberegisters 58 um eine Position
nach rechts vorschoben, und dadurch gelangt dor Inhalt des BPZ-Uebertrags-Flipflops
64 in die Bitposition 8 des Schieberegisters 58, und zwar über die Leitung 80 und das ODER-Glied 77. Zur Taktzeit 5
der zweiten BPZ-Phase wird der Inhalt des Schieberegisters 58
in den zweiten BPZ-Puffer geladen. Zur Taktzeit 6 der zweiten BPZ-Phase wird der Inhalt der Bitposition 1 des Schieberegisters 58
in den BPZ-Uebertrags-Flipflop 64 geladen ; dieses Bit wird später
RO9-70-007 . - 23 - . v ;
209828/1082
in die Bitposition 8 des Schieberegisters 58 verschoben, und
zwar Avährend der nächsten ersten BPZtPhase vermittels der
Leitung 80 und des ODER-Gliedes 77. Diese Verschiebung verbindet
das in dem zweiten BPZ-Puffer 48 erzeugte Byte mit dem
vorher im ersten BPZ-Puffer 46 erzeugten Byte.
Diese Operation läuft für jedes der acht Bits in jedem übertragenen
Zeichen ab ; daraus resultiert eine eindeutige Kombination von Bits im Puffer 46 und im Pjiffer 48 zu dem Zeitpunkt, in dem die
- Nachriclit vollständig übertragen worden ist. Der Inhalt des
ersten BPZ-Puffers 46 wird während der Taktzeit 3 der Datenphase
in der Bitperiode 8 nach dem Senden des letzten Datenbytes der Nachricht in das Schieberegister 58 geladen. Dieser Inhalt
des Schieberegisters 58 wird dann in ähnlicher Weise wie ein normales Datenbyte auf die Leitung 70 übertragen. Während der
nächsten Bitperiode 8 wird dann der Inhalt des zweiten BPZ-Puffers
48 in das Schieberegister 58 geladen und genauso über die Leitung
™ ' übertragen.
RO9-70-007 - 24 -
2 0 9 8 2 8/1082 $aö ORIQfNAL
9 1 1^ Π R R 7
Während der Bildung des ersten und zweiten Bloekprüfzeichen.s, .
die zusammen ein Prüfzeichen von 16 Bits Länge bilden, stehen
an den verschiedenen Bitpositionen, im ersten BPZ-Puffer 46,
im zweiten BPZ-P uff er 48 und im Schieberegister 58 Binärwerle geinäss
der nachfolgenden Tabelle :
CO
1ZZ
co
CQ ί
ρ ο
00000000
00000001
Ύ.
δοοοοοοο
00000011
(foOOOOOl-
00000001
,J 00000001
00000001
< 00000001
00000001
< 00000001
. 2. 00000000 η 1OjK)OOa
iüTöbooo \
R L
Ζ·
00000011 00000001
L V Z
2. OÖÖÖÖOÖÖ
I]IOOOOO 11110000
1. 00000000 00000011 00000001
R L V Z R L V Z
"2. ÖÖ0ÖÖÖOO"
10110000 11011000
R L V Z
00OOOO0Ö 00000011 00000001
R L
2. öiTooöodo
HK)IlOOO 11001100
-H)
209828/1082
0000OOCO
lOlOOOOQ
10100000
11110000
11110000
11011000
11011000
iiooi. mn
BAD ORIGINAL
Tabelle - Fortsei/.tin·*
9t,
fOüOOOOOl 1.
<00000001
'00000001
, „.-üonooooi
OOÜÜOOOl 1.
:10000000
00000000 00000011 OOÜÜOOOl
WoIkkToo"
10001100 11000110
00000000 00000011-00000001
00000000 10000110 11000011
00000000 00000000 10000000
10000000 1.
11000001
00000000 11000011 01100001
"ööooöööö"
10000011 11000001
P.
lf
3 4 5
"P"
11001100
11000110
L
V
Z
V
Z
"ΊΓ
L
V
Z
V
Z
3 4 5
~f
4 δ
11000110
11000011
R
L
V
Z
L
V
Z
r"
_z
R L V Z
3.
00000000 00100001 10010000
R L V Z
4 5
Funktionen Schieberegister (SR) :
R - Rückstellen
L = Laden
L = Laden
V = Verschieben Z"--Zwischenspeichern
11000011
01100001
01100001
10010000
RO9-70-007
209828/1082
Die obige Tabelle zeigt die Veränderung ties Inhaltes dc2 160567
ersten und zweiten Bl1Z-Puffers 40 bzw. 48, während der
Buchslabe A, im EBCDIC-Code 11000001, übertragen wird.
Während der Bitperiode 8 wird das erste (ganz rechts stellende)
Bit des Buchstabens A in den Daten-Uebertrags-Flipflop 62
während der"Datenphase übertragen. Dieses erste Bit ist gemäss
Darstellung in der Tabelle unter "Daten-Uebertrag"-während der
Bitperiode 8 eine Eins. Am Anfang enthält der erste BPZ-PuiYer
lauter Nullen, und der Inhalt des BPZ-Uebertrags-Flipflops G4 besteht ebenfalls aus XuIl. . Innerhalb der Bitperiode 8, während
der ersten BPZ-Phase, wird das Schieberegister 58 bei Takt 0
auf lauter Nullen zurückgestellt. Bei Takt 3 während der Bitperiode 8 wird der Inhalt des BPZ-Puffe rs 46 in das Schieberegister 53'
über die Antivalenzschaltung 50, die ODER-Schaltung 39 und die
UXD-Schaltung 59 geladen. Während dem Laden setzen die Antivalenzschaltimgen
108 und 110 die Bits 1 und 2 von XuIi auf Eins,
\veil der Inhalt des Daten-Ueberlrags-Flipflops 62 eine Eins, des
BPZ-Uebertrags-Flipflops 64 eine XuIl ist und die Bitpositionen 1 und
2 des BPZ-Puffers 46 beide Xullen enthalten. Zur-'Taktzeit 4
während, der Bilperiode 3 werden die Bits im Schieberegister 58
um eine Position nach rechts verschoben., so dass das Schieberegister
58, mit Ausnahme der Eins in Bitposition 1, lauter Nullen enthält. Die aus dem Register 58 ausgeschobene Eins er-
RO9-70-007 - 27 -
BAD
209828/1082
216055?
scheint jetzt im BPZ-Uebertrags-Flipflop 02, und der vorherige
Inhalt dieses Flipflops, eine Null, erscheint jetzt in Bitposition 8 des Schieberegisters 58. Zur Taktzeit 4 während ,
der Bitperiode 8 wird der Inhalt des Schieberegisters 58 in den BPZ-P uff er 4 G gespeichert und damit die erste BPZ-Phase
während der Bitperiode 8 beendet.
Am Anfang enthält der zweite BPZ- Puffer 48 lauter Nullen
und der BPZ-Uebertrags-Flipflop eine Eins, wie es in der " ;
Tabelle zur Bitperiode 8 für die zweite BPZ-Phase gezeigt ist.
Zur Taktzeit 0 der zweiten BPZ-Phase während der Bitperiode
wird das Schieberegister 58 auf lauter Nullen zurückgestellt, . und zur Taktzeit 3 der Inhalt, des zweiten BPZ-Puffers 48 über
die Antivalenzschaltung 50, die ODEK-Schaltung 39und/die ,
UND-Schaltung 59 in das Schieberegister 58 geladen. Während dem
Laden ändert das AntivalerizgUed 106 den Inhalt der Bitpositionen
von 0 auf 1 wegen der Eins im BPZ-Uebertrags-Flipflop G2 und der
Null in Position 7 des zweiten BPZ-Puffers 48. Zur Taktzeit 4
wii*d der Inhalt des Schieberegisters 58 um eine Position nach
rechts so verschoben, dass eine XuIl in den BPZ-Ueberlrags-Flipflop
64 übertragen und der vorherige Inhalt, eine Eins, in die Bitposition 8 des Schieberegisters 58 übertragen wird. Zur Taktzeit
5 wird der Inhalt des Schieberegisters 58 unvermindert in den zweiten
BPZ-Puffer 48 geladen, und damit die zweite BPZ-Plia.se beendet.
209828/1082
BAD ORIGINAL
- . .216051
WäUi'eiul der folgenden 8ilpeHonten 1 bis ? wird der oben
besehriobene Vorgang mit neuen Daten* liebe rträgsbitä wiederholt» und dadurch dass Zeichen A wiedergegeben, welches* übertragen wird. Arn Milde der Bitperiode t ist das ganze deichen A
übertragen worden^ und im ersten und «weiten BPK- Puffer 46
bzw» 48 sind entsprechende Prüfzeichen augesammelt worden»
Alle nachfolgenden Zeichen beginnen ihre BPZ* Akkumulation
während' dor nächsten Bitperiode Ut fangen jedoch mit dem
Inhalt dor BPZ*Puffer 46 und 43 an,, der am Ettde der gerade beschriebenen Bitperiode 7 übrigbleibt.
Wie oben beschrieben wurde, beeinflusst das Antivalenzglied
den Inhalt des Flipflops 58a ; das Antivalenjsglied 108 den Inhalt
des Flipfiops 53b und das Antivalenzglied iOß den Inhalt des Flipflops 58g. Die Eingänge zum Antivalenzglied 110 sind der
Inhalt der Bitposition 1 des ersten BBZ-Puffer& 46, welcher
über die Leitung 3Ga kommt, und der Inhalt des Daten-Uebertrags-Flipfiops
62 auf seiner Ausgabeleitung 84, übertragen durch das UND-Glied 88 und die Leitung 98, Das An.tivalen;;glied 108
wird durch den Inhalt der Bitpoöttion 1 des ersten BPZ-Puü'ers ^G
den Inhalt des Daten- Uebertrags-Flipflops 42 und ilen Inhalt der
Bitposition 2 dßs erstem BPE-Pfffifbi-s 46 gesteuert. IHo Leitung 3Gb--
BAD ORSQINAL HOQ-70-007 , 2§ -
liefert ton Mfcatt
iöS, öas
d §& und! ite Lfeiiaaf U4
beiden Sig»ate
j weieli© um
§4 siad die L,elt-iÄf SS
106 hat xwfet l§ing
ttes i:iüif«r§
iS§a4
dfeir Bit=
dass das'
aweitfeü BPE-Pufffefs 4S
wisiJl,. Jöass Afkti»
v©a der. Bitp©titi©a f äfes
s «ad
E4
-Glied 1ÖÖ uad die Leitwng 1Ö4»
Um die Beziehung »wischen den Eingängen und Ausgängen der
Antivalenzglieder 106, 103 und 110 besser m iiborS»heft* wird
auf die nachfolgfinden Tabellen v
Antivalenzglied 106 | 36g | 5Bg | Αϊ | B4 | 38a | 108 | 84 | 36a | ii*d 110 |
80 | + 1 | 1 | 36b | -1 | +1 | 58b | -1 | +1 | S8a |
-1 | -0 | 0 | +1 | »1 | -0 | 1 | *i | -0 | 0 |
-1 | + 1 | 0 | +1 | +0 | +Γ""' | 0 | +0 | + 1 | 1 |
+0 | -0 | 1 | + 1 | +0 | -0. | U | +0 | -0 | 1 |
+0 | +1 | -1 | +1 '"' | 1 | 0 | ||||
-0 | -1 | -0 | 0 | ||||||
-0 | +0 | +i'-iJ | 1 | ||||||
-0 | +0 | -0 | 1 ' | ||||||
«09-70-007 | -0 | - 30 - | 0 | ||||||
BAD ORIGINAL
209828/1082
Fü r den riehti gdn B et rieb des Dat e nü i .>e rlra g u ■ ig s - Λ ns el ι his.·; ge rät s
muss der Programmierer bestimmte Dinge beachten. Zuersi
muss er einen Startpunkt im Kernspeicher der Zentraleinheit für die vom sendenden AnsehJus.sgerät zum empfange·;,den Ansehlus.sgerät
zu übertragende Nachricht festlegen, und zwar durch ein STX-Zeichen (Textstart) im Speicherplatz, welcher unmittelbar
vor dem ersten zu übertragenden Datenbyte liegt. Das STX-Zeichen
wird im EBCDIC-Code angegeben mit 0000 OüJO (hexadezimale
Schreibeweise 02). Ausserdem muss der Programmierer das Textende bezeichen mit dem Zeichen ETX. Wenn man als vollständige
zu übertragende Nachricht die Buchstabenfolge ABC annimmit, steht also im Kernspeicher STX, A, B, C, ETX„
Aussei' den Begrenzungszeichen ETX und STX steuert das Daienübertragungs-Anschlussgerät
von sich aus noch einige Zeichen zu, die von der Steuerzeichen-Codierschaltung 38 geliefert werden. Das
erste Zeichen, welches das steuernde Anschlussgerät noch vor dem
Zeichen STX überträgt, d. h. bevor es eine Information vom Speicher der Zentraleinheit abfragt, ist ein Vorlaufzeichen (in Ilexadezimalnotierung
55), welches ein abwechselndes Muster von Einsen und Nullen ist. Dann überträgt das Datenübertiagungs-Anschlussgerät zwei
Synchronisierzeichen, die ebenfalls von der Steuerzeichen-Codierschaltung
38 erzeugt werden, und von denen jedes die Form
BAD ORIGINAL
ROQ- 70-007 - 31 -
209828/1082
0011 0010 hat (in Ilexadczimainotierung 32). Diese Zeichen
werden durch das Anscblussgerät in der Weise übertragen, dass sie in das Schieberegister 58 geschoben und die einzelnen Bits
unter Verwendung des Schieberegislerpuffers 44 sequentiell genauso
gesendet werden wie Datenbytes.
Das Hexadezimalzeichcn 55 (Vorlaufzeichen) wird vom empfangenden
Modem zur Phaseneinstellung auf die eintreffende Bitfolge benutzt, und die Synchronisierzeichen vom empfangenden Datenübertragungs-Anschlussgerät,
um es mit der Zeichenphase zu synchronisieren, d.h. um festzustellen, wo das Bit 1 in Bezug zum Bit 8 steht, so dass
das empfangende Anschlussgerät die Abgrenzungen zwischen einzelnen Zeichen bestimmen kann. Na.ch der Uebertragung der-Hexadezimalzahl
55 und der beiden Synchronisierzeichen sendet das Anschlussgerät
die Nachricht, die das Zeichen STX, gefolgt von den Zeichen A, B und C, welche angenommeneririassen die Nachricht bilden sollen, und
das Zeichen ETX umfasst. Nachdem diese Nachricht durch das 1!
steuernde DU-Anschlussgerät übertragen wurde, werden die beiden
Blockprüfzeichen (1BPZ hoch" und "BPZ niedrig") .gemäss obiger
Beschreibung gesendet, und dann eine Folge von acht Einsen
(hexadezimal FF), welche Nachlaufzeichen genannt wird. Alle diese
RO9-70-007 -32-
209828/1082
genauso
4piHin würde, Mp StP
4piHin würde, Mp StP
, wip Qn für ftt« β
160887
rt aush das Naj»hiaHfä«8
•gfii§ wigäfρ eiimlüiepis
m! Iwiah* wipM i« äe» iiisiili
i «»ti ate
rät auf
Iß um Pigs Sii ife Hßil ig i-§i l#f f tii äer ü
ge^iiglj wilgiigr di« Miami fif
#i5
ii feastJu
m liö
HS, IM Hfiä IiI §liiä (Ii5IiIIf3 Wf 11»
an
114 mii iii §iöi mil vefs
eiii M
gcie})ßti für das gphie|?erpgi§tßji ,5g scum riclifigpr? £
yi^£| ayg diesepa lißgistcr gßf?a«s£>
ig fi«§r Maßtotf
nfang d.ߧ ^i| üb#FfFag@Rd?ß Weites wi uni mf Me.
isR iiäl äs§ PpigF§fflii eist Säia^fss§§ in im WMi'ui¥@§n
μ |f|) m£ 4ßii graafffi§sPyffef ü |I4| Äff ©AL -ii, ©
| ßl gfi). pjggg J§ g|t lajip AgjF#€§g s|gJi$ sßit
gsHt »ieäfreu Si*§ im iö^alFfSi-Pöffti5 M |§I) «M niH""äen
i5 ΪΙ (I4')3 '33i§§e Aar#§§e ist äi§
§ äii8 MatfeFieÄt jpia§ 1
§y§i#fäfffl iifti itigääpf§ii ia Ä§ß ilipsir-isg^Paffsp I |il|
im ii§p§äf#§§=PefiiP ii Iii|s öis§§ itöf aäi-g§§e i§i wie um
lifiigf 41 iil§ iißgi ¥8ß iißiß iii iiiii Riiäsis§n im Itepa
M |i§) mii im seht Jiötefiii im §tep§äF«§§§i§fl=Pttff§r· Ii |8
SAD ORIGINAL
; 2160S67
stehen. Die .Stopadrcs.sc? in den Puffern 28 und 30 bezeichnet die
letzte 3Josition iin Speicher der sendeseitigen Zentraleinheit,
in welche das Datenübcrt ragungs-Anschlussjferät beim Empfang
Informationen speichern darf.
Jedesmal, wenn eine Zyklus-Uebernkhme-Anforderung angenommen
wird, werden Daten entweder vom Speichel- der Zentraleinheit
geholt oder dort gespeichert.. Zu diesem Zeitpunkt erhält man auch
die laufende Adresse, welche angibt, mit welcher Speicherposition
11
das DU-Anschlussgerät zu diesem Zeitpunkt verbunden ist ; die
ί. '
laufende Adresse ist am Anfang auf das STX-Zeichen im Speicher
auf der Sendeseite gesetzt.. Beginnend mit dem ersten Abruf der Zyklus-Uebernahme-Anforderung .erhält man ein Zeichen aus dem
Speichel' auf der Sendeseite ; die laufende Adresse wird beginnend
beim STX-Zeichen um 1 erhöht und weitere Zyklus-Uebernahme-Anforderungen,
die angenommen werden, erhöhen die laufende Adresse jeweils wieder um 1. Wenn die laufende Adresse mit
der Endadresse übereinstimmt, geht das Datonübertragungs-Anschlussgerät
von der Sendebedingung in die Empfangsbedingung über ; wenn die laufende Adresse gleich der Stopadresse ist,
wird der Empfang beendet.
T?09-70-007 - 35 -
BAD ORiGiNAL 209828/1082
Die laufende Adresse ist in einem Arbeitsspeicher-Register in der Zentraleinheit gespeichert. Das niedrige Byte (Bits O bis .7)
der laufenden Adresse "wird über die Leitung 21, Datenausgabe-Register
20, Leitung 22, ODEIi-Schaltung 24 und Leitung 26 direkt
auf die AntivalenzgJieder 40a bis 40h der Vergleichsschaltung 40
übertragen. Gleichzeitig werden die 8 Bits im Stopadress-Puffer N
(28) über die Leseleitung 36, die Antivalenzschaltuug 50, die ODER-Schaltung 39 und die Leitung 41 an. die Antivalenz-Glieder
ψ in der Vergleichsschaltung 40 übertragen. In diesem Fall werden
die Antivalenzglieder 106, 108 und 110 so eingestellt, dass sie die
entsprechenden Bits unverändert weitergeben. Wenn durch eine
Vergleichs operation Gleichheit der beiden Adressenteile festgestellt wird, geben sämtliche Antivalenzglieder 40a bis 40h ein negatives
Signal an die UND-Schaltung 12, was zu einem aktiven Vergleichsergebnis-Signal
auf der Leitung 114 führt. Diese Vergleichs- " operation erfolgt während der in Fig. 3 gezeigten E/ A-Zyklusphase.
> '■■■ - . .-. ..■■.■:■>■<>
.■■■:■■■ ■ ■
Die höheren acht Bits der Adresse werden dann von tier:-'Zentraleinheit"
auf die Vergleichsschaltung 40 genauso übertragen' wie die niedrigen
acht Bits, nämlich über die Leitung 21, das DatencVusgabc-Rcgi.ster 20,
Leitung 22, die ODER-Schaltung 24 und Leitung 2G.'Die acht Bits im '
Stopadress- Puff er II werden dann über die Lesele it ung-36, dre: ';
RO9-70-007 - 36 -
BAD ORIGINAL
209828/1082
21S0BB?
Aiitava3.enzsdhal.lung 50, die OBI^-Sehaitmag 30 Aind die
Leitung 4J an die Vergltäiehsseiäältimg 40 übertragen, umd
damit werden die hohen Byi.es der .Adressen verglichen ;
wenn das yergleiefosergefoüis positiv ist, wird ein entsprechendes
Signal auf die Leitung 114 gegeben, . ■
Der Inhalt des Kisdadrees-Puffers X ί33| und der des Eedadiress- " ■
Puffers H |34) werde» gewaug© ßiil der Isuferaden. Adresse verglichen,
.wie es gerade bescliriefeeia «nurde, jedoeti ii&ä-r beim fe
das In Fig. 1 gezeigte
im Bmpiänfjarh®tri&b benutzt wird., bildet es mn mit einer eigenen Zewtraleinbeit verfeiuiiideftes, afeialäigiges AngchlWsssggrM, Der 74 wirkifc dSöJi als DetaiödölBtöi' tmbii geizt; di# JBit'Slgnaie der
im Bmpiänfjarh®tri&b benutzt wird., bildet es mn mit einer eigenen Zewtraleinbeit verfeiuiiideftes, afeialäigiges AngchlWsssggrM, Der 74 wirkifc dSöJi als DetaiödölBtöi' tmbii geizt; di# JBit'Slgnaie der
I)
eitpiug 7:2 im kaidere Sifanale οπί; die an den Eriupfähgs-76
awgeiegij; ^erdei^ DerFliipitep 7i issi: genauso aufgebatit
wie der FMpitop £>6,, waad die bitee.(|«entielleja Oatem von der ibeitiiisg
werde© in das s)be.r© jEpde des Schieberegisters SS eingegebene Der
erste Effnpiaiiitg dprcb das abJiInglge .Enipia-iigisäaiseMaassgerSit erfolgt
wd dere.KSie!ii fogtienplmst?* w«d ^Mdiesera Zeilpwiakt ei'folgit
arall.ete-.JÜeljerträigaiiag der Bit© v©sb Bciitetjeregiiater-fisffer 44 '
lsi das Sehielieregifiter SS öilaer die;Aji|iväleftÄseliaiftw»g 5O1, die
BO9-70-007 - 37 - . .
ORIGINAL
39 2180567
• · ODEH-Schaltung 3Ü und die l'XD-Sehaltung 50. Zu diesem.
Zeitpunkt enthält der Schieberegister-Puffer 44 lauter Kullen»
und somit werden auch lauter Xujlen übertragen. Die Bits im
Scliiefeeregister 58 werden dann um eine Biijposition jiaeh rechts
geschoben, und dadurch der Inhalt des Empfangs-Flijpflisjis 76
in die Βί£ρ.ο3ίΜβΐι '& des Sehiebej'egislers 5;8 eingtegeiaem. Wenn das
erste emjsfajageaiie Zeichen '/.. B. ein A ist, steljt also das -erste Bit
des Zeichens A in der achten Position des SeMeifoeregisiers 5S,
k Im EßCDiC-Code hat das Zeichen A die Form llÖO O0Ö1 (h&%a~
€1) und daher steht das äassfcrste rechte Bit der ©lögen
Bitreihe, das EBCDIC-Bit 7, jetzt in Position $ des SeMeiberegisters
Die Jetzt irai Schieberegister SS stehenden Daten, nnit Äusnahjjie
des Einerbits in Position S' lauter ^iiilleo, werden zti dieser Zeit
parallel über die Leitung 60, die ODfeR-Schaltong 24 iajid die Leitung 2G
ia dein Schieberegister-Puffer 44 gespeichert,
^ Während der Datenpliase iiir die zweite Biiperiode v.'ird der Inhalt
des Schieberegister-Puffers 44 ober die Anfiyalenzsehaltting SO,
die ODES-Schaltung W und die UXD-Schaltung 50 in das SeMeberegisler
58 geladen und dessen Inhalt mn eins Position «ach rechts
verschoben,, s© dass das EBCDIC-Sit δ £ef«e 3ίω11) des Zeieliens A,
welches im EMpfasugs-Flipflop 76 steM, in die achte Position des
MO9-7Ö-ÖÖ7 - 38 -
BAD ORIGINAL
Schieberegisters 58 eingegeben wird und dadurch die ursprüngliche
Eins des Zeichens Λ in die siebte Position des Schieberegisters 58 verschoben wird. Die jetzt im Schieberegister
58 stehenden Daten, mit Ausnahme der Eins in Bitposition
7 lauter Nullen, werden zu diesem Zeitpunkt parallel über die Leitung 60, die ODER-Schaltung 24 und die Leitung 2ß
in den Schieberegister-Puffer 44 gespeichert. Die übrigen Bits
des Zeichens A werden genauso in das Schieberegister 58 eingegeben, wobei der Inhalt des Schieberegisters 58 vor jeder Bitverschiebung
nach rechts parallel in den Schieberegister-Puffer gespeichert wird. Die erste BPZ-Akkumulations im Puffer 46
und die zweite BPZ-Akkumulation im Puffer 48 erfolgen während
der ersten bzw. zweiten BPZ-Phase gemässj Darstellung in Fig.
genauso wie im Sendebetrieb.
Wenn alle acht Bits im Schieberegister 58 stehen, wird das Zeichen in den Zyklus-Uebernahme-Püffer 42 und nicht in den
Schieberegister-Puffer 44 gespeichert.; zu diesem Zeitpunkt wird eine Zyklus-Uebernahme angefordert. Diese Vorgänge laufen
während der Bitperiode 7 im Empfang ab. Wenn die Anforderung durch die mit dem empfangenden Anschlussgerät verbundene Zentral-
RO9-70-007 - 39 -
BAD ORIGINAL
209828/1082 ;
einheit angenommen wird, wird der* In]mit des Zyklus-Uebcrnahme-Puffers
42 in das Dateneingabe-Register 5 2 über
die Anüvalenzschaltung 50, die ODER-Schaltung 39 und die
Leitung 41 übertragen. Das Dateneingabe-Register 5 2 puffert das Byte für eine kurze Zeil, und es wird dann von der Dateneingabeleitung
54 in den Kernspeicher der Zentraleinheit übertragen, mit der das empfangende Anschlussgerät verbunden ist. Die
nachfolgenden Zeichen werde)! genauso im Kernspeicher .gespeichert.
Nach jeder Bitperiode und besonders nach jeder Datenphase, in der ein neues Bit empfangen wird, sollten der Inhalt des ersten
BPZ-Puffers 46 und des zweitem BPZ-Puffers 48 des empfangenden
■ Anschlussgerätes genauso aussehen, wie der Inhalt des Puffers 4(J
und 48 im Sende-Anschlussgerät, jedoch um eine Bytezeit verzögert.
Wenn die Nachricht nach obiger Beschreibung vollständig übertragen
wurde, schickt das sendeseitige Anschlussgerät sein erstes Blockprüfzeichen sequentiell genauso ab wie die Zeichen der Nachricht.
Das erste Blo-ckprüfzeicheii wird im Schieberegister 58 im
empfängerseitigen Anschlussgerät genauso gespeichert wie die Zeichen der Nachricht, wobei der Inhalt des Schieberegister-Puffers
zuerst in das Schieberegister 58 und dann ein Bit vom Empfangs-Flipflop
7C in die achte Position des Schieberegisters übertragen
RO9-70-007 - 40 -
BAD ORIGINAL
2 0 9 8 2 8/1082
.Hi
wird. Nachdem alle acht Bits de« ersten Blockprüfzeichcn.s so
ja das Schieberegister 58 eingegeben wurden, vergleicht die
4Θ, das erste Blockpiitf^eicheii im .ersten
KS-Puffer der Empfangsstation mit dem ersten Blockprüf zeichen,
das abgeschickt und von e}er iSendestiüion gerade empfangen wurde,
und iiäs, \ei'/Ä im Schieberegister- puffer44 gß^pejchjerifc ISi^ %M
dieser Eeit wird der inhalt des ersten BFZ^Puffers, 46 im
empfangsseitigeii Anschlusagerät jib ei- die Än|lvalenzscjialt,ung 5ö,
die ΟΏίΈΜτSchaltung 39 und die Leitung 41 auf die VergieielisSchaltung
4® geleitet, wlihrend der Jniiait des Schielieregisterr Puffers 44
Idas übertragene lind diinn empfangene ergts pio.ckpri|f^ei;ch;en) jibf r
&$.,. 41p QÖpp^SKlialliUng Β·| nmk d^as ii§fee| Sg §n. die ¥erg
ÄÖ geleitei; Wi^Ij Pi© yififleleJis^eteltiWjig 4® zeigt
dann an, ob 4w to pend©- fezw» |2mplIkn|s-Än^e|ii|iUSiSgßriit erzeugteii
iißr Fall ist, |<ana 4§s zweite BlocliprpfÄeieihien vejrglie^ein werden,
ßas Ä^-ßite UteckprpfoeiEliieia voii der Seiiidf^tftitiion wir4 j.fp Scii|sibe.-teegisitßf*
%>M ibitvpelse gieaaaiuso aeappfapge^ i^ia das erste pieseikpriifzeichen
der- &föJidesit;aiiiQ% imei dapn wird daß |iB|L giclifebersgi-s.tseav Puffer
dß zweite fBlockpräifzeielaen der Send^staition mit dena im Puffer
des pnijpfangs-Anschilussgerätes stciiepdeia #wei|ep
•mit ffilfe :fäe
^ 41 *
SÄI3 ÖfiiGlNAL
2160117
• ■ und clas zweite Blockprüf zeichen miteinander übereinstimmen,
ist die Ueberti-agung fehlerfrei ausgeführt-worden. Wenn andererseits die ersten oder zweiten Blockprürzeiehen nicht jn litc in ander
übereinstimmen, liegt ein Ueb^rlragiingsfehler vor, und die
Nachricht muss erneut gesendet werden.
pie einzelnen Teile des Datenübßrtmgungs-Anschlussgeriites wirken
folgendermassen : Während der Uebertragungsopei'atio.n schiebt das
k Schieberegister 58 Batenbits sequentiell in den Daten-Uebertrags-
Flipflop 62 so, dass das Datenbyte in Serie übertragen wird, und
erzeugt zusammen mit den BPZ-Puffer.n 4$ und 48 und der Antivalenzschaltung
50 neue erste und zueilte piQekprWifzei ehep fiir jedes in den
. Daten-Ueberlrags-Flipflop 62 geschobene Bit. Das erste und z\yeite
Blockprüfzeiclien können zusammen auch als ein BlocJipruifzeichen
aus 16 Bits betrachtet werden, Das erste «nd zweite Blockprüf zeichen
werden beim I3mn£an^ im. wesentlichen genajusq erze«git wie bsi 4ßF
ejidung, sind Jedo-cjh ü.m ein© Qy^ezßit verzögert.
schaltung 4Q vergleicti| ,nicht nutr §top- -unjl JEndadressiien ?ρ|$ kaufenden
Adressen in der z^gehörigse« pentraleinheit^ s-oiidern a>uch epipfe
Biockpriifzejche« mit laival erzeiUpten fälßcbpi^lfzeieihein^ w-enii das
ät im EiBp|angSibejtr|ß|! imift,- um s© Me
ROO-7Qr0Q7 - 42 r
dei* Ucbertragung zu prüfen. Der Schieberegister-Puffer 44
speichert die Schieberegisterdaten nach jeder Verschiebung des Registers. 58-während der Sende- und Empfangsdatenphasen,
Und daher kann das Schieberegister 58 auch während der Vergleichspha.se
oder der ersten und zweiten IiPZ-Phase benutzt werden.
Die Vergleichsschaltung 40 kann auch im Zeitmultiplex benutzt werden. Die Schaltung 40 hat nur eine Kapazität von acht Bits,
obwohl sowohl die Endadresse als auch die Stopadresse 16 Bits lang sind ; diese beiden Adressen werden mit Hilfe der gekoppelten
Puffer 23 und 30 für die Stopadresse und der gekoppelten Puffer ?>2
und 34 fin- die Endadresse verglichen. Das Schieberegister 58 hat
nur eine Kapazität von acht Bits., liefert aber effektiv Blockprüfzeichen
von IG Bits Länge, von welchen eine Hälfte im ersten BPZ-Puffer
und die andere Hälfte im zweiten BPZ-Puffer 48 gespeichert werden.
Die Vergleichsschaltung 40 vergleicht bei. einer Länge von nur 8 Bits auch das 16 Bit lange Blockprüfzeichen mit einem entsprechenden,
von einer Sendeslation übertragenen Zeichen aufgrund der ZeitmuUipl exBenutzung
der Vergleichsschaltung im Zusammenhang mit dem ersten und zweiten BPZ-Puffer 46 bzw. 48. Das für die Datenübertragung,
den Datenempfang, die Blockprüfzeichen-Erzeugung und den Adress-
RO9-70-007 - 43 -
BAD ORIGINAL 209828/1082
2180567
oder Zeicln-nvergleich zeitmuh;]:] ex benutz'<■ Schieberegister ϋο
vereinfacht die erforderlichen zugehörigen Schaltungen wesentlich. Bei einer Kapazität von nur acht BiLs gcstam·' das Schieberegister Γ>ί.»
in Verbindung mit anderen Schalungen und insbesondere! mit den Auti·-
valenzgliedcj-n 1OG, 108 und 110., die mit bestimmten Ausgängen,
des ersten und zweiten BPZ-Pufft rs verbunden sind, dieselbe
Blockprüfzeichen-Erzeugung und -Prüfung im CRC-I 6-Betrieb, wie
sie bisher nur-mit BPZ-Schieberegistern mit einer vollen Länge
fc . von 16 Bits möglich waren.
HOO-70-007 _ 44 _
BAD ORIGINAL
209828/1082
Claims (11)
- P A T E H TAN SPR Ü CHEDatenübertragungs-Anschlussgerät zur Verbindung einer "Datenverarbeitungsanlage mit einer Üebertragungsleitung zwecks Absendung und Empfang von Daten sowie zur Erzeugung und üeberprüfung von Fehlerprüfzeichen, gekennzeichnet durch folgende Merkmale:a) Ein schieberegister (58) , dessen Bitpositionen parallel geladen und ausgelesen werden können und an dessen Ausgang und Eingang Einzelbits sequentiell abgenommen bzw» zugeführt werden können»b) Zwei Blöckprüfzeiehen-Püffer (46, 48) sowie Verbindungseinriehtungen (36» 50, 39, 41, 59; 60, 24, 26) zum parallelen Laden des Inhalts jeweils eines der beiden Bloekprüfzeiehen-Puffer in das Schieberegister und zum ebenfalls parallelen üebertragen des Inhalts des Schieberegisters naeh einer Verschiebung in den betreffenden Blöckprüfzeichen-Puffer*e) Mindestens einen üebertrags-BinärSpeicher (Flip*- flops 62 -, 64) zur Aufnahme des jeweils bei einer verschiebung am Ausgang des Schieberegisters ausgföschobenen Bits für die Absendüng*d) Modifiziersehaltungen (SO) in den Verbindungseinrichtungen zv/ischen Schieberegister und Blockprüfzeichen-Puffern, um die Bits aus bestimmten Positionen unter Steuerung> 45 «Docket RO 970 007des Inhalts jeweils eines der Uebertrags-Binärspeicher ändern zu können»
- 2. Datenübertragungs'-Anschlussgerät nach Anspruch 1, dadurch gekennzeichnet, dass die Modifizierschaltungen (50) durch Antivalenzglieder (106/ 108, 110) gebildet werden, deren jedes einzelnen erster Eingang mit dem Ausgang einer bestimmten Bitposition der Blockprüfzeichen-Puffer (46,48) und deren jedes einzelnen zweiter Eingang mit einerSteuersignalleitung verbünden ist, die über Verknüpfungsglieder (88, 92, 94, 100) vom Inhalt eines der Uebertrags-Binärspeicher (62, 64) beaufschlagt werden kann, wobei mindestens ein Teil dieser Verknüpfungsglieder dazu vorgesehen ist, die Steuersignale nur bei Vorliegen be* stimmter Zeitgebersignale (ERSTE BPZ-PHASE, 2ViEITE BPZ-PHASE) erscheinen zu lassen.
- 3. Datenübertragungs-Anschlussgerät nach einem der vorge-nannten Ansprüche, dadurch gekennzeichnet, dass zwei Uebertrags-Binärspeicher (62, 64) vorgesehen sind, deren jeder ein am Ausgang des Sehleberegisters (58) erscheinendes Binärzeiehen aufnehmen kann, und dass der Ausgang eines (64) dieser beiden Uebertrags-Blnärspeieher zurück zum. Eingang des Schieberegisters zur Wiedereingabe jeweils eines vorher ausgegebenen Binärzeichens führt»209823/1082
- 4. Datenübertragungs-Anschlussgerät nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, dass ein zusätzlicher dritter Pufferspeicher (Schieberegister-Puffer 44) vorgesehen ist, der durch die genannten Verbindungseinrichtungen derart mit dem Schieberegister (58) verbunden ist, dass sein Inhalt parallel in das Schieberegister übertragen werden und er mit dent Inhalt des Schieberegisters parallel geladen werden kann.
- 5. Datenübertragungs-Anschlussgerät nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, dass Absendeeinrichtungen (62, 66, 68)" zur"Ausgabe einzelner Binärzeichen, die bei einer Verschiebung jeweils am Ausgang des Schieberegisters (58) erscheinen, auf eine Übertragungsleitung (70) vorgesehen sind sowie Enipfangseinriehtungen (74, 76) zur sequentiellen Eingabe auf einer Übertragungsleitung (72) eintreffender Binärzeichen über den Eingang des Schieberegister^. ;■■.-- ■■; ".■■■-...-■" ; ■ - ."..",.-
- 6. Patenüljertragungs-Ans^hlussgerät /nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet/ dass eine VergleiQhsei«-■ richtung (40) vöxgesjeh-en.ist^ deren ersten/Eingängen der Inhalt des Schieberegisters" (5^) und' deren zweiten Eingängen wahlweise der Inhalt jeweils eines der beiden Blockprüfzei— chen-Püffer (46, 48) . z^gefSihrt v^rüen käxiii' und die bei Üeberr einstimir.ung der beiden ihren 'Eingängen zugeführten Bitkombinationen am Ausgang ein Vergieichsergebnis-Sicfnal abgibt.- 47 Docket RO 970 007 ■209828/1082 Wo original
- 7. Datenübertragungs-Anschlussgerüt nach Anspruch 6, dadurch gekennzeichnet, dass mindestens ein Paar von Adresspuffern (28, 30) zur0 Speicherung einer ersten (II) und einer zweiten (H) Hälfte einer Vergleichsadresse vorgesehen ist, dass der Inhalt der beiden Adresspuffer nacheinander den einen (zweiten) Eingängen der Vergleichseinrichtung (40) zugeführt werden kann, während jeweils den anderen (ersten) Eingängen der Vergleichseinrichtung eine auf der Verbindungsleitung(21) zwischen dem Datenübertragungs-Anschlussgerät und dereinek zugehörigen Datenverarbeitungsanlage übertragene/erste (N) bzw. zweite (H) Adresshälfte darstellende Bitkombination zugeführt werden kann.
- 8. Verfahren zum Betrieb des Datenübertragungs-Anschlussgerätes nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet,a) dass zur Absendung von Daten jeweils ein von der Datenverarbeitungsanlage abgegebenes Zeichen im Schieberegister (58) gespeichert wird,b) dass dann der Inhalt des Schieberegisters um eine Bitposition verschoben, dabei das am Ausgang des Schieberegisters erscheinende Binärzeichen im ersten der beiden Uebertrags-Binärspeicher (62) zur Absendung bereitgestellt und danach der verschobene Inhalt des Schieberegisters in den dritten Pufferspeicher (Schieberegister-Puffer 44) übertragen wird,c) dass der Inhalt des ersten Blockprüfzeichen-Puffers (46)- 48 Docket RO 570 007209828/1082in das Schieberegister übertragen wird, wobei die Binärzeichen, bestimmter Positionen durch den Inhalt des ersten Uebertrags-Binärspeichers beeinflusst werden, dass danach der Inhalt des Schieberegisters um eine Position verschoben wird, wobei der Inhalt des zweiten Uebertrags-Binärspeichers (64) zum Eingang des Schieberegisters übertragen und der zweite Uebertrags-Binärspelcher vom Ausgang des Schieberegisters wieder geladen wird und dann der Inhalt des Schieberegisters in den ersten Blockprüfzeichen-Speicher zurückübertragen wird,d) dass die unter c) beschriebenen Schritte analog mit dem Inhalt des zweiten Blockprüfzeichen-Puffers (48) erfolgen, wobei jedoch die Binärzeichen bestimmter anderer Positionen nicht durch den Inhalt des ersten, sondern den Inhalt des zweiten Uebertrags-Binärspeichers beeinflusst werden, und ' c-e) dass der Inhalt des dritten Pufferspeichers in das Schieberegister übertragen wird, wonach die Schritte b, c und d solange wiederholt werden, bis alle Bits eines abzusenden Zeichens verarbeitet sind und ein neues, von der Datenverarbeitungsanlage abgegebenes Zeichen in das Schieberegister eingegeben werden kann.
- 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass nach Verarbeitung und Absendung aller zu einer Nachricht gehörenden Datenzeichen der Inhalt der beiden Blockprüfzeichen-Puffer (46, 48) in gleicher Weise wie die Daten-- 49 -209828/1082zeichen über die üebertragungsleitung (70) übertragen
wird. - 10. Verfahren nach einem der Ansprüche 8 oder 9, dadurch gekennzeichnet, das9 beim Empfang von Daten Blockprüfzeichen in analoger Weise erzeugt werden wie bei der Absendung und dass beim Empfang des ersten und des zweiten
Blockprüfzeichens einer Nachricht diese jeweils mit dem lokal erzeugten Inhalt des ersten bzw. zweiten Blockprüfzeichen-Puffers (46, 48) in der Vergleichseinrichtung
(40) auf Uebereinstimmung geprüft werden. - 11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch
gekennzeichnet, dass nach Absendung bzw. Empfang je eines Datenzeichens die zum Zeichen gehörende, seinen Ursprung oder seine Bestimmung in der Datenverarbeitungseinheit angebende Speicheradresse mit Hilfe der Vergleichs einrichtung (40) in zwei aufeinanderfolgenden Schritten) mit dem Inhalt der beiden Puffer (28, 30; 32, 34) eines der Adresspuffer-Paare verglichen wird.- 50 Docket RO 970 007209828/1082
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US9769970A | 1970-12-14 | 1970-12-14 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2160567A1 true DE2160567A1 (de) | 1972-07-06 |
DE2160567B2 DE2160567B2 (de) | 1973-11-22 |
DE2160567C3 DE2160567C3 (de) | 1974-06-20 |
Family
ID=22264707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2160567A Expired DE2160567C3 (de) | 1970-12-14 | 1971-12-07 | Datenübertragungs-Anschlussgerät |
Country Status (12)
Country | Link |
---|---|
US (1) | US3710327A (de) |
JP (1) | JPS5121732B1 (de) |
AT (1) | AT330485B (de) |
AU (1) | AU445935B2 (de) |
BE (1) | BE776695A (de) |
CA (1) | CA947880A (de) |
CH (1) | CH536049A (de) |
DE (1) | DE2160567C3 (de) |
FR (1) | FR2127522A5 (de) |
GB (1) | GB1358436A (de) |
NL (1) | NL7117086A (de) |
SE (1) | SE366854B (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3825905A (en) * | 1972-09-13 | 1974-07-23 | Action Communication Syst Inc | Binary synchronous communications processor system and method |
US3764989A (en) * | 1972-12-20 | 1973-10-09 | Ultronic Systems Inc | Data sampling apparatus |
US3863226A (en) * | 1973-01-02 | 1975-01-28 | Honeywell Inf Systems | Configurable communications controller having shared logic for providing predetermined operations |
US4161778A (en) * | 1977-07-19 | 1979-07-17 | Honeywell Information Systems, Inc. | Synchronization control system for firmware access of high data rate transfer bus |
US4459665A (en) * | 1979-01-31 | 1984-07-10 | Honeywell Information Systems Inc. | Data processing system having centralized bus priority resolution |
US4418384A (en) * | 1980-10-06 | 1983-11-29 | Honeywell Information Systems Inc. | Communication subsystem with an automatic abort transmission upon transmit underrun |
JPS5816338A (ja) * | 1980-11-10 | 1983-01-31 | ゼロツクス・コ−ポレ−シヨン | 共用線受信装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2956124A (en) * | 1958-05-01 | 1960-10-11 | Bell Telephone Labor Inc | Continuous digital error correcting system |
US3103580A (en) * | 1959-10-29 | 1963-09-10 | Selective data shift register | |
US3054986A (en) * | 1960-09-14 | 1962-09-18 | Carroll A Andrews | Information transfer matrix |
US3270324A (en) * | 1963-01-07 | 1966-08-30 | Ibm | Means of address distribution |
US3437995A (en) * | 1965-03-15 | 1969-04-08 | Bell Telephone Labor Inc | Error control decoding system |
US3374467A (en) * | 1965-05-27 | 1968-03-19 | Lear Siegler Inc | Digital data processor |
US3274566A (en) * | 1966-02-15 | 1966-09-20 | Rca Corp | Storage circuit |
US3508197A (en) * | 1966-12-23 | 1970-04-21 | Bell Telephone Labor Inc | Single character error and burst-error correcting systems utilizing convolution codes |
US3524169A (en) * | 1967-06-05 | 1970-08-11 | North American Rockwell | Impulse response correction system |
-
1970
- 1970-12-14 US US00097699A patent/US3710327A/en not_active Expired - Lifetime
-
1971
- 1971-10-27 JP JP46084736A patent/JPS5121732B1/ja active Pending
- 1971-11-17 GB GB5341471A patent/GB1358436A/en not_active Expired
- 1971-11-22 AU AU36003/71A patent/AU445935B2/en not_active Expired
- 1971-11-30 CH CH1739671A patent/CH536049A/de not_active IP Right Cessation
- 1971-12-06 CA CA129,328A patent/CA947880A/en not_active Expired
- 1971-12-06 AT AT1049171A patent/AT330485B/de active
- 1971-12-07 DE DE2160567A patent/DE2160567C3/de not_active Expired
- 1971-12-09 FR FR7144970A patent/FR2127522A5/fr not_active Expired
- 1971-12-10 SE SE15861/71A patent/SE366854B/xx unknown
- 1971-12-13 NL NL7117086A patent/NL7117086A/xx not_active Application Discontinuation
- 1971-12-14 BE BE776695A patent/BE776695A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
AU445935B2 (en) | 1974-03-07 |
FR2127522A5 (de) | 1972-10-13 |
NL7117086A (de) | 1972-06-16 |
AU3600371A (en) | 1973-05-31 |
SE366854B (de) | 1974-05-06 |
ATA1049171A (de) | 1975-09-15 |
DE2160567B2 (de) | 1973-11-22 |
CA947880A (en) | 1974-05-21 |
DE2160567C3 (de) | 1974-06-20 |
GB1358436A (en) | 1974-07-03 |
US3710327A (en) | 1973-01-09 |
AT330485B (de) | 1976-07-12 |
BE776695A (fr) | 1972-04-04 |
CH536049A (de) | 1973-04-15 |
JPS5121732B1 (de) | 1976-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3050848C2 (de) | ||
DE2503111C3 (de) | Verfahren und Schaltungsanordnung zur zeitmultiplexen Übertragung von Nutzinformationen aus voneinander unabhängigen Quellen | |
DE2731963C2 (de) | Verfahren und Anordnung zum Zugriff mehrerer Datenstationen zu einem gemeinsamen Übertragungskanal | |
DE2225549A1 (de) | Schleifenanordnung zur datenuebertragung | |
DE3300263A1 (de) | Schaltungsanordnung zur zuteilung des zugriffs zu einer auf anforderungsbasis gemeinsam benutzten sammelleitung | |
DE2943149C2 (de) | Ringnetzwerk mit mehreren an eine Daten-Ringleitung angeschlossenen Prozessoren | |
DE3300260A1 (de) | Schaltungsanordnung zur zuteilung des zugriffs zu einer auf anforderungsbasis gemeinsam benutzten sammelleitung | |
DE3447466A1 (de) | Faksimilegeraet | |
DE10200201A1 (de) | Zyklusbasiertes zeitgesteuertes Kommunikationssystem | |
DE2811466A1 (de) | Verfahren zur herstellung von konferenzverbindungen in einem pcm-zeitmultiplexvermittlungssystem | |
DE2160567A1 (de) | Datenübertragungs-Anschlussgerät | |
DE2711377C2 (de) | Verfahren und Anordnung zur Faksimile-Bildübertragung | |
DE2351890A1 (de) | Multiplexereinrichtung | |
EP3072250B1 (de) | Kommunikationseinrichtung, kommunikationssystem und verfahren zum synchronisierten senden von telegrammen | |
EP0509114A1 (de) | Verfahren zum Übertragen von Daten an mehrere Datenstationen | |
DE1808678B2 (de) | Verfahren und schaltungsanordnung fuer elektronische daten waehlvermittlungsanlagen mit einem zentralen speicher | |
DE4123007C2 (de) | Verfahren und Anordnung zur Anpassung von Datenraten | |
DE2529420A1 (de) | Vorrichtung zur erzeugung gesprochener information | |
DE2732068B2 (de) | Schaltungsanordnung zur Steuerung des Informationsaustauschs zwischen den peripheren Einrichtungen und der zentralen Steuereinrichtung einer Fernmelde-, insbesondere Fernsprechvermittlungsanlage | |
DE2606295C3 (de) | Anordnung zur Übertragung von Zeichen zwischen über einen Multiplexkanal ansteuerbaren peripheren Einheiten und einem Arbeitsspeicher eines Zentralprozessors | |
DE2000898C3 (de) | Verfahren und Schaltungsanordnungen zur zeitmultiplexen Binär-Datenübertragung in einem eine geschlossene Zweidrahtschleife umfassenden Übertragungssystem | |
DE10219700C1 (de) | Verfahren zum Interleaving von Daten | |
DE1964009A1 (de) | Anordnung zur UEbertragung von Daten | |
DE2526115A1 (de) | Verfahren und anordnung zum datenaustausch zwischen einer zentralen funktionseinheit und dezentralen funktionseinheiten einer im zeitmultiplexbetrieb arbeitenden nachrichtenverarbeitungsanlage | |
DE2449658A1 (de) | Einrichtung zur datenverarbeitung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |