DE2160567C3

DE2160567C3 - Datenübertragungs-Anschlussgerät

Info

Publication number: DE2160567C3
Application number: DE2160567A
Authority: DE
Inventors: Arlen Kaye Books; James William Froemke
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1970-12-14
Filing date: 1971-12-07
Publication date: 1974-06-20
Also published as: NL7117086A; GB1358436A; BE776695A; JPS5121732B1; AT330485B; AU3600371A; CA947880A; AU445935B2; SE366854B; US3710327A; CH536049A; ATA1049171A; DE2160567B2; DE2160567A1; FR2127522A5

Description

a) Das Schieberegister (58) ist zur Parallelserienumsetzung auf der Sendeseite so ausgebildet, daß es die zu übertragenden Daten parallel is aufnimmt und seriell ausgibt, während das Schieberegister (58) zur SerienpHrallelumsetzung auf der Empfangsse'te von der höchsten Stelle her seriell geladen wird und seinen inhalt parallel abgibt.

b) Es ist ein Schieberegisterpuffer (44) zur parallelen Aufnahme des Nutzinformationsinhaltes aus dem Schieberegister (58) nach jeweils einer Verschiebung um eine Binärstelle im Schieberegister (58) vorgesehen, wobei das ^s aus dem Schieberegister (58) herausgeschobene Bit jeweils in einem Einbitspeicher (Flipflops 62 und 64) zwischengespeichert wird.

c) Es ist ein erster Blockprüfzeichenpuffer (46) vorgesehen, dessen Inhalt nach der Nutz- v> datenverschiebung um ein Bit und der Nutzdatenübertragung des Schieberegisterinhaltes in den Schieberegisterpuffer (44) parallel unter Verknüpfung mit dem bei der vorangegangenen Bitverschiebung in dem Einbitspeicher 35' (Flipflops 62 und 64) eingestellten Binärwert in das Schieberegister (58) übertragen wird, wobei der Schieberegisterinhall anschließend wiederum unter Abgabe der wertniedrigsten Stelle in den Einbitspeicher (Flipflops 62 und 64) und Rückführung in die werthöchsle Schieberegisterstelle um eine Stelle nach rechts verschoben wird und dann der Schieberegisterinhalt in den ersten Blockprüfzeichenpuffer (46) parallel übertragen wird,
d) Es ist ein zweiter Blockprüfzeichen puffer (48) vorgesehen, dessen Inhalt anschließend unter Verknüpfung mit dem jetzt im Einbitspeicher (Flipflops 62 und 64) gespeicherten Binärwert in das Schieberegister (58) übertragen wird, wobei der Schieberegisterinhalt anschließend wiederum um eine Stelle nach rechts verschoben wird, der herausgeschobene Binärwert in die werthöchste Schieberegisterstelle zurückgeführt wird und dann der Schieberegisterinhalt in den zweiten Blockprüfzeichenpuffer (48) parallel übertragen wird.

2. Datenübertragungs-Anschlußgerät nach Anspruch 1, dadurch gekennzeichnet, daii die Verknüpfung zur Prüfzeichenbildung durch Antivalenzglieder (106, 108, 110) erfolgt, deren erster Eingang jeweils mit dem Ausgang einer zugeordneten Bitposition der Blockprüfzeichenpuffer (46, 48) und deren zweiter Eingang jeweils mit einer Steuersignalleitung verbunden ist. die über Verknüpfungsglieder (88, 92, 94, 100) vom Inhalt des Einbitspeichers (Flipflops 62 und 64) beaufschlagt wird.

Die vorliegende Erfindung betrifft ein Datenübertragungs-Anschlußgerät zur Verbindung einer Datenverarbeitungsanlage mit einer übertragungsleitung zwecks Absendung und Empfang von Daten sowie zur sende- und empfangsseitigen Bildung zweier Prüfzeichen unter Verwendung eines Schieberegisters und Verwendung von Prüfzeichenspeichern.

Solche Datenübertragungs-Anschlußgurätc sind schon in verschiedenen Ausführungen bekannt. Sie erfordern zur Parallel-Serienumsetzung ein Schieberegister, dessen Kapazität einem Datenzeichen, z. B. einem Byte von 8 Bits, entspricht. Zur Erzeugung von zyklischen Blockprüfzeichen benutzt man nach dem Stande der Technik mindestens ein weiteres Schieberegister mit einer Kapazität von z. B. 16 Bits, wenn entsprechend lange Prüfzeichen erzeugt werden sollen. Im Empfänger verwendet man einen Vergleicher mit in der Regel gleich vielen Bitpositionen, um die übertragenen mit den empfangsseitig erzeugten Prüfzeichen vergleichen zu können. — Als Beispiel für das serielle Herausschieben der Nutzinformalionen und die Erzeugung von Prüfzeichen unter Verwendung mehrerer Schieberegister wird auf die deutsche Patentschrift 1 168 677 hingewiesen.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zum Senden und Empfangen

(>s von Daten anzugeben, bei der unter Verwendung lediglich eines einzigen Schieberegisters sowohl die Parallelserien- bzw. die Serienparallelumsetzung als auch intermittierend pro Bitzeit die Bildung zweier Prüfzeichen erfolgt.

Die Lösung dieser Aufgabe ist im Anspruch 1 gekennzeichnet. Eine vorteilhafte Ausgestaltung des betrachteten Datenübertragungs-Anschlußgerätes ist im Unteranspruch 2 genannt.

Es fuhren nach der vorgeschlagenen Lösung einzelne Funktionseinheiten mehrere Funktionen im Multiplexbetrieb abwechselnd aus. Außerdem können einzelne Einrichtungen des Gerätes so ausgelegt werden, daß Funktionseinheiten eingeschränkter Kapazität Teile von längeren Dateneinheiten schrittweise nacheinander bearbeiten.

Im folgenden wird ein Ausführungsbeispiel der Erfindung an Hand von Zeichnungen beschrieben. Es zeigt

F i g. 1 das Blockschaltbild eines erfindungsgemäßen Datenübertragungs-Anschlußgerätes,

Fig. 2a, 2b und 2c nähere Einzelheiten des Datenübertragungs-Anschlußgerätes nach Fig. 1 und

F i g. 3 ein Zeitdiagramm der FunklionsubUiufc im Dateniibertragungs-Anschlußgerät im Zusammen-

hang mil den Zyklen und Taktsignalen der Zentraleinheit der zusammenarbeitenden Datenverarbeitungsanlage.

Gemäß Fig. I enthält da; Dalenübertragunüs-Anschlußgerät (im folgenden Text auch Dü-Arschlußgerät oder einfach Auschlußgerät genannt) ein Datenausgabe-Register 20, welches^ Daten über eine Datenausgabeleitung 21 der Zentraleinheit einer Datenverarbeitungsanlage empfängi und diese Daten üh?r eine Leitung 22 an eine Instruktions-Decodierschaltung 23 und über eine ODER-Schaltung 24 und eine Schreibleitung 26 zu einer Anordnung von Puffern weitergeben kann. Diese Puffer liefern zwischengespeichtrte Informationen an eine Leseleitung 36. Eine Steuerzeichen-Codierschaltung 38 liefen !riformationen an eine ODER-Schaltung 39. Eine Vergleichsschaltung 40 empfängt Informationen über die genannte Leitung 26 und vom Ausgang der ODER-Schaltung 39 über eine Leitung 41. EirTZyklus Übernahme- Puffer 42, ein Schieberegisterpuffer 44. ein erster Blockprüfzcichen-Puffer 46 und ein /weiter Blockprüfzeichen-Puffer 48 sind zwischen der Leitung 26 und der Leitung 36 vorgesehen. Eine Antivalenzschaltung 50 empfängt Informationen von der Leitung 36 und liefert solche an die ODER-Schaluum 39 weiter. Ein Ausgang der ODER-Schaltung 39 ist über eine Leitung 41 mit einem Dateneingabe Register 52 verbunden, welches Informationen an die Dateneingabeleitung 54 der Zentraleinheit liefert. Die Steuerzeichen-Decodierschaltung 56 empfangt Informationen von der Leitung 54. Ein Schieberegister 58 ist mit der UND-Schaltung 59 so verbunden, daß ein Datenbyte (8 Bits) parallel von der ODER-Schaltung 39 eingegeben werden kann. In derselben Weise kann ein Datenbyte über eine Leitung 60 zur ODER-Schaltung 24 weitergegeben werden. Ein Daten-Übertrags-Flipflop 62 und ein Blockprüfzeichen -Ubertrags-Flipflop 64 sind an ein Ende des Schieberegisters 58 angeschlossen. Ein Sende-Fliptlop 66 empfängt Daten vom Daten-Übertrags-Flipflop 62 und ein Modem 68 Daten vom Sende-Flipflop 66. Der Modem 68 gibt modulierte Signale an eine übertragungsleitung 70 ab. Der Modem 74 demoduiiert Signale von einer übertragungsleitung 72. Der Modem 74 treibt einen Empfangs-Flipflop 76. der mit dem anderen Ende des Schieberegisters 58 über das ODER-Glied 77 verbunden ist, an welches auch der BPZ-Ubertrags-Flipflop64 angeschlossen ist.

Das in F i g. 1 gezeigte Datenübertragungs-Anschlußgerät ist über die Mehrfachleitung 21 mit einer Zentraleinheit verbunden. Die Leitung 21 kann ein Ausgabekanal sein, über den auch die Verbindung mil anderen Einheiten, wie z. B. einem Drucker, erfolgt. Dieser Kanal enthält eine Anzahl von Signalleitungen zur übertragung von Instruktionen, Daten und anderen Signalen. Der Datenfluß durch die Leitung 21 verläuft in Richtung von der Zentraleinheit zum Dü-Anschlußgerät. Die einzelnen Leitungen in der Mehrfachleitung 21 führen entsprechend den durch den Kanal übertragenen Instruktionen, D;>icn und sonstigen Signalen Einsen und Nullen in codierter Kombination. Die Mehrfachleitung 54 gleicht der Mehrfachleitung 21, liefert jedoch Instruktionen. Daten und andere Signale als Eingabewerle an die zugehörige Zentraleinheit.

Die Fig. 2a, 2b und 2c zeigen Einzelheiten verschiedener obenerwähnter Funktionseinheiten. Die ODER-Schaltung 24 umfaßt die ODER-Glieder 24a bis 24h: die Eingange zu diesen Schaltungen sind die Leitungen 22 a bis 22h. Diese Leitungen sind Teile der Mehrfachleitung 22 und führen die DAL-Bits 0 bis 7 (Bits der Datenausgabe-Leitung), die vorher im Datenausgabe-Register 20 gespeichert und von der Zentraleinheit abgegeben wurden. Die ODER-Glieder 24a bis 24h weisen außerdem Eingangsleitungen 60a bis 60h auf. die Teile der Mehrfachleitung 60 sind und die SR-Bits 0 bis 7 führen, welche vom Schieberegister 58 semäß späterer Erklärung abgegeben werden.

Die Puffer 28. 30. 32. 34, 42. 44, 46 und 48 sind einfache Pufferspeicher, z. B. monolithische Lese-Schreib-Arbeitsspeicher mit einer Kapazität von S Bits, deren Bitpositionen der Reihe nach von 1 bis 8 numeriert sind. Die ODER-Glieder 24a bis 24h weisen Ausgangsleitungen 26a bis 26h der Leitung 26 auf. die an die Bitpositionen 8 bis 1 der Puffer 28. 30. 32. 34, 42. 44, 46 und 48 angeschlossen sind. Die Puffer werden durch eine konventionelle Steuerschaltung gesteuert und ihre Ausgänge in Form der Leitungen 36a bis 36h bilden Teile der Leitung 36.

Das Schieberegister 58 besteht aus acht bistabilen Elementen 58a bis 58h in den entsprechenden Positionen 1 bis 8 des Schieberegisters Ein ODER-Glied 77 ist mit dem Eingang des Schieberegisters verbunden und weist die Eingangsleitungen 78 und 80 auf. Wie aus Fig. 1 und 2c zu ersehen ist. führt die Leitung 78 das Signal »EMPFANG«, und die Leitung 80 führt das Ausgangssignal IBPZ-UBERTRAG) des Blockprüfzeichen-Ubertrags-Flipfiops 64. Die bistabilen Elemente 58a bis 58h werden aile von einem Schiebesignal auf der Leitung 82 gesteuert, welches die Bits im Schieberegister 58 jedesmal um ein Bit nach rechts verschiebt. Die Ausgange der bistabilen Elemente 58a bis 58h sind mit den entsprechenden Leitungen 60a bis 60h der Mehrfachleitung 60 verbunden, welche die an die ODER-Schaltung 24 anzulegenden SR-Bits 0 bis 7 des Schieberegisters weiterleitet.

Die beiden Ausgänge des Daten-Übertrags-Fiipflops 62 sind die Leitungen 84 und 86, weiche das Signal DATEN-ÜBERTRAG in normaler und in komplementärer Form führen. Die Leitung 84 ist mit einem Eingang des UND-Glieds 88 verbunden. Der zweite Eingang zum UND-Glied 88 ist eine Leitung 90, welche das Signal ERSTE BPZ-PHASE führt. Das UND-Glied 88 hat eine AusgangsleiUmg 91. die einen Eingang zu dem Antivalenzglied 92 darstellt, dessen anderer Eingang indirekt über die Leitung 36a gespeist wird, welche einen Teil der Mehrfachleitung 36 bildet und an die ersten Bitpositionen der Puffer 28, 30. 32. 34. 40, 42. 46 und 48 angeschlossen ist. Der Ausgang des Antivalenzgliedes 92 stellt einen Eingang zum UND-Glied 94 dar, dessen zweiter Eingang die Leitung 90 mit dem Signal ERSTE BPZ-PHASE ist. Das UND-Glied 94 liefert ein Rückkopplungssignal auf eine Ausgangsleitung 96, und das UND-Glied 88 ebenfalls ein Rückkopplungssignal auf eine andere Leitung 98.

Ein UND-Glied 100 hat einen Eingang vom BPZ Ubertrags-Flipflop 64 und einen zweiten Eingang von einer Leitung 102. welche das Signal ZWEITE BPZ-PHASE führt. Das UND-Glied 100 liefen eil weiteres Rückkopplungssignal auf seine Ausgangs leitung 104

Die Antivalenzschaltung 50 enthalt Anlivalcnzglic der 106, 108 und 110, wovon je ein Eingang an di< Rückkopplungsleitungen 104. 96 und 98 angeschlos

sen sind. Für das Antivalenzglied 110 dient die Leitung 36a der Mehrfachleitung 36, für das Antivalenzglied 108 die Leitung 36 b und für das Anlivalenzglied 106 die Leitung 36g als zweiter Eingang. Die Leitungen 36a, 36b und 36g sind entsprechend mit der ersten, zweiten und siebten Bitposition der Puffer 28, 30, 32, 34, 42, 44, 46 und 48 verbunden.

Die Vergleichsschaltung 40 enthält die Antivalenzglieder 40a bis 40 h. Diese Schaltungen haben als Eingang je eine der Leitungen 26a bis 26h der Mehrfach-Schreibleitung 2ύ, und als zweiten Eingang je eine der Leitungen 41a bis 41h, welche ein Teil der Mehrfachleitung 41 sind. Die Ausgänge der Antivalenzglieder 40a bis 40h sind an ein UND-Glied 112 gelegt, welches auf seiner Ausgangsleitung 114 ein Vergleichsergebnis-Signal führt, wenn die Antivalenzglieder 40a bis 40h alle ein Ausgangssignal liefern.

Während der Zeit der ersten BPZ-Phase. die spater genauer beschrieben wird, veranlaßt das UND-Glied 88 das Anlegen eines Bits vom Daten-Ubertrags-Flipflopi 62 an das Antivalenzglied 92 und liefert außerdem ein Rückkopplungssignal über die Leitung 98. welches als Eingangssignal an das Antivalenzglied 110 geleitet wird, um ein sogenanntes BPZ-Ubertragsbit zu liefern. Das Antivalenzglied 92 empfängt und wiederholt das durch das Antivalenzglied HO gelieferte Signal zur richtigen Zeitüberlappung. Das UND-Glied 94 empfängt ein Eingangssignal vom Antivalenzglied 92 und liefert während der ersten BPZ-Phase ein Rückkopplungssignal auf die Leitung 96, welche als Eingang zum Antivaienzelied 108 dient; dieses verknüpft das Ausgangssignal des UND-Gliedes 94 mit dem Inhalt der Bitposition 2 der Dailenpuffer 28, 30, 32, 34, 42. 44, 46 und 48.

Die Eingangssignale zum UND-Glied 100 sind das Zeitsignal ZWEITE BPZ-PHASE. welches noch genauer zu beschreiben ist, und der Blockprüfzeichenübertrag vom Flipflop64. Das UND-Glied Ϊ00 liefert ein Rückkopplungssignal auf die Leitung 104. die ihrerseits wieder das Antivalenzglied 106 treibt. Das Antivalenzglied 106 empfängt als Eingänge außer dem Rückkopplungssignal auf der Leitung Ϊ04 den Inhalt der Bitposition 7 der Datenpuffer 28, 30. 32, 34. 42, <M, 46 und 48 und erzeugt ein Ausgangssignal, das zur ODER-Schaltung 39 gelangt.

Während einer Vergleichsphase (die eine sich mit der ersten BPZ-Phase gegenseitig ausschließende Phase ist) wird die Vergleichsschaltung 40 durch das UND-Glied 112 abgefragt; wenn die Signale auf der Mehrfachleitung 26 und der Mehrfachleitung 41 zu diesem Zeitpunkt einander entsprechen, wird dies durch das Vergleichsergebnis-Signal angezeigt. Wie später noch genauer beschrieben wird, kann der Vergleich während der Vergleichsphase erfolgen entweder zwischen dem ersten lokal erzeugten BPZ-Zeichen und dem ersten empfangenen BPZ-Zeichen, oder zwischen dem zweiten lokal erzeugten BPZ-Zeichen und dem zweiten empfangenen BPZ-Zeichen. oder es kann ein Adreßvergleich sein.

Die ODER-Schaltung 39~umfaßt die ODER-Glieder 39 a bis 39 h. Die ODER-Glieder 39 a bis 39 h haben Eingänge von den entsprechenden Bitpositioner. 1 bis 8 der Puffer 28 bis 34 und 42 bis 48. wobei die Antivalenzglieder 110, 108 und 106 in den Verbindungen zu den ODER-Gliedern 39 a. 39 b und 39g liegen. Die Steuerzeichen-Codierschaltung 3S ist ebenfalls mit der ODER-Schaltung 39 verbunden.

Die Codierschaltung 38 enthält die UND-Glieder 116, 118, 120 und 122 sowie die ODER-Glieder 124 und 126. Die Codierschaltung 38 weist folgende Eingänge auf: CODIEREN, TAKT 3/DATENPHASE BIT-PERIODE 8. SYNCHRONISATION, VORLAUF und NACHLAUF. Die Codierschaltung 38 weist als Ausgänge die Leitungen 128, 130, 132 und 134 auf. Diese Leitungen sind an verschiedene Eingänge der ODER-Glieder 39a bis 39h gemäß Darstellung in den Fig. 2a, 2b und 2c angeschlossen. Die ODER-Schaltung 39 leitet Ausgangssignale der Steuerzeichen-Codierschaltung 38 oder der Antivalenzschaltung 50 auf die mit der Vergleichsschaltung 40 gemäß obiger Beschreibung und mit den; Dateneingabe-Register 52 verbundene Mehrfachlci tung41.

Die UND-Schaltung 59 umfaßt die UND-Gliedci 59a bis 59 h mit entsprechenden Eingängen von den ODER-Gliedern 39a bis 39 h und Ausgängen zu der! bistabilen Elementen 58a bis 58h. Jedes der UND-Glieder 59a bis 59h weist als Eingang außerdem eine Leitung 136 auf; ein Signal SCHIEBEREGISTER LADEN auf dieser Leitung veranlaßt eine parallel· Eingabe aller Bits eines von den ODER-Gliede: ■·■ 39a bis 39h abgegebenen Datenbytes über die Le tung41 in die bistabilen Elemente 58a bis 58 h i.k-Schieberegisters 58.

Bei der übertragung sendet die Zentraleinhe zuerst Instruktionen an das in den Fi i. 1, 2a. 2'' und 2c gezeigte Datenübertragungs-Arschlußgeni: das hier als Sendestation wirken soll. Nachdem ιΐκ Instruktionen vom DU-Anschlußgeräi; empfange>. sind, fordert es die Daten von der Zentraleinheit δι, Diese Daten werden von der Zentraleinheit duixh die Leitung 21 an das Anschlußgerät geliefert, welche diese Daten dann auf eine übertragungsleitung 7C gibt, an derem anderen Ende ein Empfangs-AnschIu!. gerät angeschlossen ist.

Die Daten werden aus dem Speicher der Zentraleinheit mit jeweils 8 Bits (1 Byte) entnommen, abc; durch das Dü-Anschiußgerät über die übertragungsleitung 70 bitweise übertragen. Die Daten werden somit an das Anschlußgerät byteparallel zu jeweils 8 Bits und vom Anschlußgerät über die Leitung 7C bitsequentiell übertragen. Die so über die Leitung 73 übertragenen Daten laufen zum Datenübertragungs-Anschlußgerät am Empfängerende der Leitung 70 Dieses empfangende Anschlußgerät kann als abhängige Einheit betrachtet werden; diese warist ein vollständiges Datenbyte ab und überträgt dann das ganze Byte parallel an die emplangerseitig angeschlossene Zentraleinheit. Die so übertragene Information kann aus Datenzeichen oder Steuerzeichen bestehen. Je acht ein Datenbyte bildende Bits können jedes beliebige Zeichen (abhängig von der Codierung; darstellen, wie z. B. die Buchstaben A, B, C. D usw. Außerdem können acht zusammenhängende Bits ein Steuerzeichen darstellen.

Die übertragung von Informationen vom DU-Anschlußgerät über die Leitung 70 wird durch eine Instruktion von der zugehörigen Zentraleinheil gesteuert: der Empfang der Instruktion wird durch die Decodierschaltung 23 bestätigt. Das Anschlußgeräi fordert dann Informationen von der Zentraleinheil zur übertragung an. und die Zentraleinheit antwortet mit der Abgabe des ersten Datenbytes. Während dieses Datenbyte übertragen wird, fordert das Anschlußgerät ein weiteres Datenbvte an und

Reihenfolge läuft weiter, bis eine ganze Nachricht übertragen wurde.

Die über die Leitung 21 an das Anschlußgerät übertragenen Daten werden zunächst byteweise im Datenausgabe-Register 20 gespeichert; je ein Datenbyte wird über die ODER-Schaltung 24 und die Schreibleitung 26 in den Zyklus-Übernahme-Puffer 42 übertragen. Der Puffer 42 wird so genannt, weil die Daten von der Zentraleinheit im Zyklusübernahme-Verfahren (cycle stealing) abgegeben bzw. angenommen werden. Das in der Zentraleinheit gerade bearbeitete Programm wird dabei nicht unterbrochen; die Verarbeitung wird nur für einen einzelnen Speicherzyklus angehalten, so daß an das wartende Anschlußgerät ein einzelnes Dalenbyte aus dem Speicher abgegeben (bzw. vom Anschlußgerät in den Speicher aufgenommen) werden kann. Wenn das Anschlußgerät zur übertragung bereit ist, fordert es einen einzelnen Speicherzyklus an, und wenn die Zentraleinheit ebenfalls bereit ist, gestattet sie eine Speicherzyklusübernahme; daraufhin gelangt das Datenbyte von der Zentraleinheit über die Leitung 21 an das Datenausgabe-Register 20.

Das Datenbyte wird dann über den Zjklus-Ubernahme-Puffer 42 entnommen und in das Schieberegister 58 eingegeben; und zwar über die Leseleitung 36, die Anlivalenzschaltung 50, die ODER-Schaltung 39 und die UND-Schaltung 59. Das Schieberegister 58 übernimmt das Byte in paralleler Form; es kann seinen Inhalt nach rechts zur Bitposition 1 hin verschieben. Jedesmal, wenn eine Verschiebung, erfolgt, gelangt ein Bit aus der Einerposition auf die beiden Flipfiops 62 und 64. Das Schieberegister 58 dient dabei zur Parallel-Serien-Umsetzung. Das in das Dalen-Ubertrags-Flipflop 62 gelangende Bit läuft von dort zum Sende-Flipflop 66 und weiter zum Modem 68. Die beiden Flipfiops 62 und 66 sollen einfach ein einzelnes Bit vorübergehend speichern. Der Modem 68 ist ein Gerät, das die sequentiell vom Ubertrags-Flipflop 66 kommenden Bits durch Modulation in Signale umsetzt, welche auf der übertragungsleitung 70, z. B. einer TeIefonleilung, sequentiell weitergegeben werden.

Beim Schieberegister 58 erfolgt Für Datenzeichen keine Rückkopplung der Bits von einem Ende zum anderen; der Hauptzweck des Registers 58 ist die Umsetzung in Serienform der bis zu diesem Punkt in paralleler Form übertragenen Bits. Ein Byte befindet sich während einer vorgegebenen Verzögerung von einigen Mikrosekunden jeweils im Datenausgabe-Register 20, im Zyklus-Übernahme-Puffer 42 und im Schieberegister 58.

Im folgenden werden die Funktionen der Zusatzpuffer 44, 46 und 48 beschrieben. Wie bereits gesagt, wird ein Byte, d. h. 8 Bits, parallel in das Schieberegister 58 eingegeben, und anschließend werden die 8 Bits um eine Bitposition nach rechts verschoben; damit wird das wertniederste Bit auf die Telefonleitung 70 gegeben. Das Zeichen kann z.B. das Zeichen A sein, welches im EBCDIC-Code durch 11000001 (hexadezimal Cl) dargestellt wird; ⁷/₈ dieses Zeichens bleiben im Schieberegister 58, nachdem das erste Bit aus dem Register 58 ausgeschoben wurde. Diese ⁷/₈ des Zeichens werden parallel aus dem Schieberegister 58 über die Leitung 60 und die ODER-Schaltung 24 in den Schieberegisterpuffer 44 übertragen. Diese Verschiebung des restlichen Teils des ersten über die Leitung 70 zu übertragenden Zeichens in den Schieberegisterpuffer 44 sowie die vorherige übertragung des vollständigen Zeichens aus dem Zyklus-Ubernahme-Puffer 42 in das Schieberegister 58 und die Verschiebung der Bits im Register 58 um eine Position nach rechts erfolgen alle innerhalb einer vorgegebenen Zeitspanne, die als erste »Datenphase« bezeichnet wird, in der Daten übertragen werden.
Aus dem Zeitdiagramm der F i g. 3 ist zu ersehen,

,ο daß die Daten phase einmal in jeder Bitperiode vorkommt. Die Bitneriode beträgt z. B. 20 msec und ist mit einem Taktgeber im Modem 68 synchronisiert, welcher festlegt, wann die Einzelbit-Signale auf die Leitung 70 übertragen werden können. Die Daten-

is phase sowie die gesamte übrige Zeiteinteilung des Anschlußgerätes sind auch mit der 21eiteinteilung der angeschlossenen Zentraleinheit synchronisiert. Die Datenphase ist ein Maschinenzyklus der Zentraleinheit, der von dem Anschlußgerät weder für einen

:o E-B-Zyklus noch für einen E/A-Zyklus gebraucht wird. Der E-B-Zyklus und der E/A-Zyklus dienen der Informationsübertragung von der 2^entraleinheit an eine periphere Anschlußeinheit oder umgekehrt. Nach dem als Datenphase benutzten Maschinenzyklus sind

2s gemäß Darstellung in F i g. 3 zwei weitere Maschinenzyklen vorgesehen, um zwei Blockprüfzeichen (BPZ-Bytes) zu erzeugen, und zwar die erste und die zweite BPZ-Phase. Die BPZ-Phasen treten nacheinander in ungenutzten Maschinenzyklen nach dem Datenphasen-Maschinenzyklus auf.

Während der folgenden Datenphase in der nächsten Bitperiode wird der Inhalt des Schieberegisterpuffers 44, der ⁷/₈ des ersten Zeichens (im vorliegenden Beispiel »A«) beträgt, in das Schieberegister 58 zurückübertragen, und zwar über die Leseleitung 36. die Antivalenzschaltung 50, die ODER-Schaltung 39 und die UND-Schaltung 59. Die Bits im Schieberegister 58 werden dann um eine weitere Stelle nach rechts verschoben, so daß das zweite Bit dieses Zeichens an den Flipflop 62 und den Modem 68 übertragen wird, welcher ein entsprechendes Bitsignal auf der Leitung 70 erzeugt. % (oder ³ ₄) des ersten Zeichens bleiben im Schieberegister 58; wie vorhin beschrieben, wird dieser restliche Anteil parallel durch die Leitung 60 in den Schieberegisterpuffer 44 übertragen. Nach weiteren BPZ-Phasen wird dieser übrige Teil (³/₄) des ersten Zeichens wieder in das Schieberegister 58 übertragen, welches dann mit 6 Bits zu arbeiten hat. Während der folgenden

so 4.. 5., 6., 7. und 8. Bitperiode werden das 4., 5., 6., 7. und 8. Bit auf die übertragungsleitung 70 gegeben, und am Ende der 8. Bitzeit enthält das Schieberegister 58 lauter Nullen, die in den Schieberegisterpuffer 44 übertragen werden, so daß dieser dann auch lauter

ss Nullen enthält. Das erste Zeichen (der Buchstabe A) ist dann ganz über die Leitung 70 übertragen worden. Während das erste Byte oder Zeichen durdi das Anschlußgerät verschoben und aus ihm herausgeschoben wurde, hat das Anschlußgerät in einer wei-

fio teren Zyklus-Übernahme-Anforderung von der Zentraleinheit weitere Daten gefordert. Die Zentraleinheit kommt dann dieser Aufforderung nach, und das nächste Zeichen, z. B. der Buchstabe B, kommt in Form paralleler Bits über die Datenausgabeleitung 21,

6s wird im Datenausgabe-Register 20 für eine kurze Zeitspanne gespeichert und läuft dann in den Zyklus-Ubernahme-Puffer 42 über die Leitungen 22 und 26 sowie die ODER-Schaltung 24. Der als Beispiel ge-

409 625 346

ί~ ^Λ

wählte Buchstabe B wird im EBCDIC-Code durch die Bitkombination 11000010 dargestellt (in hexadezimaler Schreibweise C2). Dieses zweite Zeichen gelangt vom Zyklus-Übernahme-Puffer 42 in das Schieberegister 58, wenn das erste Zeichen vollständig auf die Leitung 70 übertragen wurde, und wird dann um eine Position nach rechts verschoben, so daß sein niedrigstes Bit als Einzelbit-Signal auf die übertragungsleitung 70 gegeben wird, wie es oben im Zusammenhang mit dem ersten Bit des Buchstabens A beschrieben wurde. Die volle übertragung des zweiten Zeichens erfolgt genauso wie die des ersten Zeichens in acht aufeinanderfolgenden Datenphasen und Bitperioden. Alle von der Zentraleinheit nacheinander abgegebenen Zeichen werden in gleicher Weise über die Leitung 70 übertragen.

Der Hauptgrund für die fortlaufende Hin- und Herübertragung eines Zeichens zwischen dem Schieberegister 58 und dem Schieberegisterpuffer 44 mit laufend abnehmenden Anteilen des zu übertragenden Zeichens ist die Zwischenbenutzung dieses Schieberegisters 58 zur Erzeugung eines Blockprüfzeichens (BPZ) in Verbindung mit dem ersten BPZ-Puffer 46 und dem zweiten BPZ-Puffer 48. Wenn die Puffer (Schieberegisterpuffer und Blockprüfzeichenpuffer) nicht vorgesehen wären, müßten sowohl für die Datenausgabe/Eingabe als auch für die Blockprüfzeichenerzeugung separate Schieberegister vorgesehen werden. Durch die Zwischenspeicherung kommt man mit einem einzigen Schieberegister von nur 8 Bits aus.

Die zu erzeugenden Blockprüfzeichen sind zyklische Prüfzeichen, die durch zyklische Schieberegister mit speziellen Rückkopplungen zu einzelnen Bitpositionen erzeugt werden können. In der hier beschriebenen Einrichtung werden ein Schieberegister, Pufferspeicher gleicher Kapazität sowie Verbindungen zur Hin- und Herübertragung verwendet, wobei in den Verbindungen einige Schaltelemente (Antivalenzglieder) zur Beeinflussung der Bits in bestimmten Positionen auf Grund eines aus dem Schieberegister ausgeschobenen Bits vorgesehen sind.

Die Puffer 46 und 48 erzeugen ein erstes und zweites Blockprüfzeichen gemeinsam für alle in einer bestimmten Nachricht gesandten Datenbytes. Diese Datenbytes werden über die Leitung 70 an ein Empfänger-Anschlußgerät gesandt, das dieselben Blockprüfzeichen ebenfalls auf dieselbe Art erzeugt. Wenn die B PZ-Bytes der übertragenen Daten mit denen übereinstimmen, die das Empfänger-Anschlußgerä! selbst erzeugt, ist die Nachricht fehlerfrei übertragen. Die Erzeugung des ersten und zweiten BPZ-Bytes und der Vergleich stellen also sicher, daß die vom Empfänger-Anschlußgerät empfangenen Daten dieselben sind, die vom Absender-Anschlußgeräi abgegeben wurden.

Für jedes übertragene Zeichen sind (entsprechend den 8 Bits im Zeichen) acht Bitperioden vorgesehen, und jede dieser Bitperioden enthält eine Datenphase (s. F i g. 3). Während der Datenphase wird jeweils ein Bit aus dem Schieberegister 58 (Bitposition 1) in dem Ubertrags-Flipflop 62 verschoben, um nebenher Eingangsdaten für die BPZ-Akkumulation zu liefern. Die BPZ-AkJcumuIation erfolgt in den Puffern 46 und 48 während der ersten und zweiten B PZ-Phase, nach der Datenphase. Während der ersten B PZ-Phase wird der Inhalt des ersten BPZ-Puffers 46 in das Schieberegister 58 zur Taktzeit 3 geladen. Für die Bitperiode 1 besteht der Inhalt des ersten BPZ-Puffers 46 aus acht Nullen. Das Antivalenzglied HC (Fig. 2b) empfängt Eingangssignale von der Bitposition 1 des ersten BPZ-Puffers 46 und von der Rückkopplungsleitung 98. Das Ausgangssignal des Antivalenzgliedes 110 wird in die Bitposition 1 des Schieberegisters 58 über das ODER-Glied 39a und das UND-Glied 59a übertragen. Das Ausgangssignal der Bitposition 1 des Registers 58 gelangt als Rückkopplungssignal auf die Leitung 96 durch das UND-Glied 88, das Anlivalenzglied 92 und das UND-Glied 94. Dieses Rückkopplungssignal bildet zusammen mit dem Inhalt der Bitposition 2 des ersten BPZ-Puffers 46 die Eingabe für das zweite Antivalenzglied 108. Das Ausgangssignal des Antivalenz gliedes 108 wird durch das ODER-Glied 39b uit^: das UND-Glied 59b in Bitposition 2 des Schiebe registers 58 bestimmt. Die Bitpositionen 3 bis K de-* Schieberegisters 58 werden mit dem Inhalt der Bii-Positionen 3 bis 8 des ersten BPZ-Puffers durch die ODER-Schaltung 39 und die UND-Schaltung 59 geladen. Zur Taktzeit 4 der ersten BPZ-Phase hat d^ Schieberegister 58 seinen Inhalt um eine Positiv. nach rechts verschoben, wodurch der frühere Inhjii des BPZ-übertrags-Flipflops64 in die Bitposition .-des Schieberegisters 58 über die Leitung 80 und ei; ODER-Schaltung 77 gelangt. Zu diesem Zeitpunk! gelangt der Inhalt der Bitposition 1 des Schiebereg. sters58 in den BPZ-übertrags-Flipflop 64, und dV

Inhalt des Schieberegisters 58 wird im ersten BP/ Puffer 46 zur Taktzeit 5 der ersten BPZ-Phase gcspeichert.

Während der anschließenden zweiten BPZ-Phase (in jeder Bitperiode) wird der Inhalt des zweiten -BPZ-Puffers48 zur Taktzeit 3 in das Schieberegister 58 geladen. Für die erste Bitperiode des ersten Zeichens besteht dieser Inhalt aus lauter Nullen. Die Eingangssignale der Antivalenzschaltung 106 entspre-■ chen dem Inhalt der Bitposition 7 des zweiten BPZ-

Puffers 48 und dem Rückkopplungssignal auf der Leitung 104, welches in der zweiten BPZ-Phase das Ausgangssignal vom Übertrags-Flipflop 64 ist. Das Ausgangssignal des Antivalenzgliedes 106 wird durch das ODER-Glied 39g und das UND-Glied 59g in

die Bitposition 7 des Schieberegisters 58 geladen."Der Inhalt der Bitpositionen 8 und 1 bis 6 des zweiten BPZ-Puffers 48 wird duich die ODER-Schaltung 39 und die UND-Schaltung 59 zur selben Zeit in die Bitpositionen 8 und 1 bis 6 des Schieberegisters 58

geladen. Zur Taktzeit 4 der zweiten BPZ-Phase wird der Inhalt des Schieberegisters 58 um eine Position nach rechts verschoben, und dadurch gelangt der Inhalt des BPZ-übertrags-Flipflops 64 in die Bitposition 8 des Schieberegisters 58, und zwar über die

Leitung 80 und das ODER-Glied 77. Zur Taktzeit 5 der zweiten BPZ-Phase -yird der Inhalt des Schieberegisters 58 in den zweiten BPZ-Puffer geladen. Zur Taktzeit 6 der zweiten BPZ-Phase wird der Inhalt der Bitposition 1 des Schieberegisters 58 in den BPZ-

Übertrags-Flipflop 64 geladen Tdieses Bit wird später in die Bitposition 8 des Schieberegisters 58 verschoben, und zwar während der nächsten ersten BPZ-Phase vermittels der Leitung 80 und des ODER-Gliedes 77. Diese Verschiebung verbindet das in dem

fts zweiten BPZ-Puffer 48 erzeugte Byte mit dem vorher im ersten BPZ-Puffer 46 erzeugten Byte.

Diese Operation läuft für jedes der 8 Bits in jedem übertragenen Zeichen ab: daraus

deutige Kombination von Bits im Puffer 46 und im Puffer 48 zu dem Zeitpunkt, in dem die Nachricht vollständig übertragen worden ist. Der Inhalt des ersten BPZ-Puffers 46 wird während der Taklzeit 3 der Datenphase in der Bitperiode 8 nach dem Senden des letzten Datenbytes der Nachricht in das Schieberegister 58 geladen.. Dieser Inhalt des Schieberegisters 58 wird dann in ähnlicher Weise wie ein normales Datenbyte auf die Leitung 70 übertragen.

Während der nächsten Bitperiode 8 wird dann der !inhalt des zweiten BPZ-Puffers 48 in das Schieberegister 58 geladen und genauso über die Leitung 70 übertragen.

Während der Bildung des ersten und zweiten Blockprüfzeichens, die zusammen ein Prüfzeichen von 16 Bits Länge bilden, stehen an den verschiedenen Bilpositionen im ersten BPZ-Puffer 46, im zweiten BPZ-Puffer48 und im Schieberegister 58 Binärwerte gemäß der nachfolgenden Tabelle:

Bilpc riode	I. BPZ- Puffer 46	B PZ-Phase	Schiebe register 58	Funkticn SR	Taki7eii	BPZ-Ub. FF 64	1	Daten-tJb. I-F 62	2. BPZ- Pufler 43
	00000000	1.	00000000 00000011,	R L	Q		O
	oooooooi		OOOOOOOI '	\ y__ Z	4	/	1	1
a ,		2.		R L	O , 3/	/	O
			00000000 OI000000,	\ ν	4		1		00000000
			10100000 ^N	Z			O
	00000001 OOOOOOOI	'■		R L V Z	9 3 4 5	O	1010(XXX)
		2.		R L V Z	O 3 4 5
		1.	00000000 00000011 OOOOOOOI	R L V Z	Q 3 4 5	O
I				R L V Z	O 3 4 5		10100000 11110000
	OOOOOOOI OOOOOOOI	1.	00000000 11100000 11110000	R L V Z	q 3 4 5	O
		2.	00000000 00000011 OOOOOOOI	R L V Z	O 3 4 5
2 .	OOOOOOOI OOOOOOOI		III 10000 11011000
		00000000 10110000 11011000
3	00000000 000000!1 OOOOOOOI
		11011000 11001100
00000000 10011000 11001100

Funktionen Schieberegister (SR):

R = Rückstellen.

L = Laden.

V = Verschieben.

Z = Zwischenspeichern.

	I. -Z- I Puffer 46	13	Zwischenspeichern.	2	Schiebe register 58	160	567	SR	Takt/eit	B PZ-Ub. FF 64	14	2. BPZ- PufTer43	...	11000110
	00000001			00000000	Fortsetzung	0
		B PZ-Phase	00000011	Funktion	3		Daten-Öb. FF 62
		1.	00000001	R	4				HO(K)OIl
Bitpe riode	00000001			L		1
				V	0
			00000000	Z	3		0	1 ICK)1100
		2	10001100	R	4
			11000110	L	5	0
	0000000J			V	G			11000110
4			00000000	Z	3				1100001I
		1.	000000Il	R	4
	00000001		00000001	L	5	1
				V					01 K)OOOI
				Z	G		0
					3
		2.	00000000	R	4
			10000110	L	5	1
	00000001		11000011	V	0
ς				Z	3			01100001
		1.	00000000	R	4
	10000000		00000000	L	5	0
			10000000	V				10010000
				Z	o		1
					3
		2		R	4
			00000000	L	5	1
	10000000		11000011	V	0
			01100001	Z	3
f. ,		1.	>	R	4
	11000001		00000000	L	5	1
			10000011	V	G
			11000001	Z	3		1
		2.		R	4
				L	5	0
		00000000	V
		00100001	Z
	Funktionen Schieberegister (SR):	10010000
7 ,	R = Rückstellen.
	L = Laden.
	V = Verschieben.
	Z =

Die obige Tabelle zeigt die Veränderung des Inhaltes des ersten und zweiten BPZ-Puffers 46 bzw. 48, während der Buchstabe A, im EBCDIC-Code 11000001, übertragen wird. Während der Bitperiode 8 wird das erste (ganz rechts stehende) Bit des Buchstabens A in den Daten-Ubertrags-Flipflop 62 während der Datenphase übertragen. Dieses erste Bit ist gemäß Darstellung in der Tabelle unter »Daten-Ub. FF 62« während der Bitperiode 8 eine Eins. Am Anfang enthält der erste BPZ-Puffer lauter Nullen, und der Inhalt des BPZ-Ubertrags-Flipflops 64

('S

ist ebenfalls Null. Innerhalb der Bitperiode 8, wäh rend der ersten B PZ-Phase, wird das Schiebcregisiei 58 bei Takt 0 auf lauter Nullen zurückgestellt. Be Takt 3 während der Bitperiode 8 wird der Inhalt de; BPZ-Puffers 46 in das Schieberegister 58 über di< Antivalcnzschaltung 50, die ODER-Schaltung 39 unc die UND-Schaltung 59 geladen. Während dem Lader setzen die Antivalenzschaltungen 108 und 110 di< Bits 1 und 2 von Null auf Eins, weil der Inhalt de; Daten-fJbertrags-Flipfiops 62 eine Eins, des BPZ Ubertrags-Flipfiops 64 eine Null ist und die Bit

Positionen 1 und 2 des B PZ-Puffers 46 beide Nullen enthalten. Zur Taktzeit 4 während der Bitperiode 8 werden die Bits im Schieberegister 58 um eine Position nach rechts verschoben, so daß das Schieberegister 58. mit Ausnahme der Eins in Bitposition 1, lauter Nullen enthält. Die aus dem Register 58 ausgeschobene Eins erscheint jetzt im BPZ-Ubertrags-Flipflop 64. und der vorherige inhalt dieses Flipflops, eine Null, erscheint jetzt in Bitposition 8 des Schieberegisters 58. Zur Taktzeit 4 während der Bitperiode 8 wird der Inhalt des Schieberegisters 58 in den BPZ-Puffer 46 gespeichert und damit die erste BPZ-Phase während der Bitperiode 8 beendet.

Am Anfang enthält der zweite BPZ-Puffer 48 ebenfalls lauter Nullen und der BPZ-Ubertrags-Flipflop eine Eins, v.ie es in der Tabelle zur Bitperiode 8 für die zweite BPZ-Pha;e gezeigt ist. Zur Takt?eii 0 der zweiten BPZ-Phase während der Bitperiode 8 wird das Schieberegisier 58 auf lauter Nullen zurück-gestellt, und zur Taktzeit 3 der Inhalt des zweiten BPZ-Puffers48 über die Antivalenzschaltung 50, die ODER-Schaltung 39 und die UND-Schaltung 59 in das Schieberegister 58 geladen. Während dem Laden ändert das Antivalenzglied 106 den Inhalt der Bitpositionen 7 von Ü auf 1 wegen der Eins im BPZ-Ubertrags-Füpflop 64 und der Null in Position 7 des zweiten BPZ-Puffers 48. Zur Taktzeit 4 wird der Inhalt des Schieberegisters 58 um eine Position nach rechts so verschoben, daß eine Null in den BPZ-Ubertrags-Flipflop 64 übertragen und der vorherige Inhalt, eine Eins, in die Bitposition 8 des Schieberegisters 58 übertragen wird. Zur Taktzeit 5 wird der Inhalt des Schieberegisters 58 unverändert in den zweiten BPZ-Puffer48 geladen, und damit die zweite BPZ-Phase beendet.

Während der folgenden Bitperioden 1 bis 7 wird der oben beschriebene Vorgang mit neuen Daten-" Ubertragsbits wiederholt, und dadurch das Zeichen A abgegeben und übertragen. Am Ende der Bitperiode 7 ist das ganze Zeichen A übertragen worden, und im ersten und zweiten BPZ-Puffer46 bzw. 48 sind entsprechende Prüfze^;chen angesammelt worden. Alle nachfolgenden Zeichen beginnen ihre BPZ-Akkumulation während der nächstfolgenden Bitperiode 8, fangen jedoch mit dem Inhalt der BPZ-Puffer 46 und 48 an, der am Ende der vorangegangenen Bitperiode 7 übrigbleibt.

Wie oben beschrieben wurde, beeinflußt das Antivalenzglied 110 den Inhalt des Flipflops 58a, das

ίο Antivalenzglied 108 den Inhalt des Flipflops 58 b und das Antivaiensglied 106 den Inhalt des Flipfiops 58 g. Die Eingänge zum Antivalenzglied 110 s^;nd der Inhalt der Bitposition 1 des ersten BPZ-Puffers 46. welcher über die Leitung 36a kommt, und der Inhalt

is des Daten-Ubertrags-FIipflops 62 auf seiner Ausgabeleitung 84, übertragen durch das UND Glied 88 und die Leitung 98. Das Antivalenzglied 108 wird indirekt durch den Inhalt der Bitposition 1 des ersten BPZ-Puffers 46, den Inhalt des Daten-Ubertrags-Flipflops 42 und den Inhalt der Bitposition 2 des ersten BPZ-Puffers 46 gesteuert. Die Leitung 36b insbesondere liefert den Inhalt der Bitposition 2 des Puffers 46 an das Antivalenzglied 108. Das Antivalenzglied 92 empfängt das Ausgangssignal des

2_S Daten-Ubertrags-Flipflops 62 über das UND-Glied 98 und die Leitung 91, und den Inhalt der Bitposition 1 des Puffers 46 über die Leitungen 36 a/41 h. so daß das Ausgangssignal des Antivalenzgliedes 92 die Kombination dieser beiden Signale darstellt,

xc welche an das Antivalenzglied 108 über das UND-Glied 94 und die Leitung 96 angelegt wird. Das Antivalenzglied 106 hat zwei Eingänge, einen von der Bitposition 7 des zweiten BPZ-Puffers 48 über die Leitung 36g, und den anderen vom BPZ-über-

vs trags-Flipflop 64 über dessen Ausgangsloitung 80, das UND-Glied 100 und die Leitung 104.

Um die Beziehung zwischen den Eingängen und Ausgängen der Antivalenzglieder 106, 108 und 110 besser zu übersehen, wird auf die nachfolgenden Tabellen verwiesen.

Antivalenzglied 106	80	36g	58g	36 b	Antivalenzgiiec	108	58
_ j	+ 1	1	+ 1	84	36a	1
J	-0	0	+ 1	-1	+ 1	0
+ 0	+ 1	0	+ 1	-1	-0	0
+ 0	-0	1	+ 1	+ 0	+ 1	1
			-0	+ 0	-0	0
			-0	-1	+ 1	1
			-0	-1	-0	1
			-0	+ 0	+ 1	0
		+ 0	-0

Antivalenzgliec) 110

84 36a 58a

-1 +1 0'

-1 -0 1

-t-o +ι ι

+ 0 -0 0

Für den richtigen Betrieb des Datenübertragungs-; Anschlußgeräts muß der Programmierer bestimmte Dinge beachten. Zuerst muß er einen Startpunkt im Kernspeicher der Zentraleinheit für die vom sendenden Anschlußgerät zum empfangenden Anschlußgerät zu übertragende Nachricht festlegen, und zwar durch ein STX-Zeichen (Textstart) im Speicherplatz, welcher unmittelbar vor dem ersten zu übertragenden Datenbyte liegt. Das STX-Zeichen wird im EBCDIC-Code angegeben mit 00(XKX)IO (hexadezimale Schreibweise 02). Außerdem muß der Programmierer das Textende bezeichnen mit dem Zeichen ETX. Wenn man als vollständige zu übertragende Nachricht die Buchstabenfolge ABC annimt, steht also im Kernspeicher STX, A, B, C, ETX.

f,o Außer den Begrenzungszeichen ETX und STX steuert das Datenübertragungs-Anschlußgerät von sich aus noch einige Zeichen zu. die von der Steuerzeichen-Codierschaltung 38 geliefert werden. Das erste Zeichen, welches das steuernde Anschlußgerät

<,<; noch vor dem Zeichen STX überträgt, d. h. bevor es eine Information vom Speicher der Zentraleinheit abfragt, ist ein Vorlaufzeichen (in Hexadezimalnotierung 55), welches ein abwechselndes Muster von Ein-

sen und Nullen ist. Dann überträgt das Datenübertragr.ngs-Anschlußgerät zwei Synchronisierzeichen, die ebenfalls von der Steuerzeichen-Codierschaltung 38 erzeugt werden, und von denen jedes die Form 00110010 hat (in Hexadezimalnotierung 32). Diese Zeichen werden durch das Anschlußgerät in der Weise übertragen, daß sie in das Schieberegister 58 geschoben und die einzelnen Bits unter Verwendung des Schieberegisterpuffers 44 sequentiell genauso gesendet werden wie Datenbytes.

Das Hexadezimalzeichen 55 (Vorlaufzeichen) wird vom empfangenden Modem zur Phaseneinsfcllung auf die eintreffende Bitfolge benutzt, und die Synchronisierzeichen vom empfangenden Datenübertragungs-Anschlußgerät, um es mit der Zeichenphase zu synchronisieren, d. h. um festzustellen, wo das Bit 1 in bezug zum Bit 8 steht, so daß das empfangene Anschlußgerät die Abgrenzungen zwischen einzelnen Zeichen bestimmen kann. Nach der übertragung der Hexadezimalzahl 55 und der beiden Synchronisierzeichen sendet das Anschlußgerät die Nachricht, die das Zeichen STX, gefolgt von den Zeichen A. B und C, welche angenommenermaßen die Nutz-Nachricht bilden sollen, und das Zeichen ETX umfaßt. Nachdem diese Nachricht durch das sendende Dü-Anschlußgeräi übertragen wurde, werden die beiden Blockprüfzeichen (»1. BPZ« und »2. BPZ«) gemäß obiger Beschreibung gesendet, und dann eine Folge von acht Einsen (hexadezimal FF), welche Nachlaufzeichen genannt wird. Alle diese Zeichen werden genauso übertragen, wie es für die Datenzeichen beschreiben wurde. Die Steuerzeichen-Codierschaltung 38 liefert auch das Nachlaufzeichen.

Die empfangsseitig eintreffende Nachricht wird in den Speicher des empfangenen DU-Anschlußgerätes eingegeben, und die durch das Anschlußgerät auf der Senderseite hinzugefügten Zeichen, insbesondere die durch die Steuerzeichen- Codierschaltung 38 erzeugten Zeichen, werden durch das Dü-Anschlußgerät auf der Empfängerseite wieder eliminiert.

In den Fig. 2a, 2b und 2c ist der Teil der Steuerzeichen-Codierschaltung 38 gezeigt, welcher die Zeichen für Synchronisation, hexadezimal 55 (Vorlauf) und hexadezimal FF (Nachlauf), liefert. Die Eingangsbedingungen des UND-Gliedes 116 sind erfüllt, wenn das Steuersignal CODIEREN und ein bestimmtes Taktsignal an seine Eingänge geliefert werden, und die Eingangsbedingungen der UND-Glieder 118, 120 und 122 sind erfüllt, wenn die Steuersignale SYNCHRONISATION, VORLAUF und NACHLAUF sowie das Ausgangssignal des UND-Gliedes 116 an ihre Eingänge angelegt werden. Die Ausgänge der Schaltungen 116, 124 und 126 sind mit verschiedenen Teilen der ODER Schaltung 39 verbunden, und das ,Ergebnis besteht darin, daß Synchronisationszeichen, Vorlaufzeichen und Nachlaufzeichen für das Schieberegister 58 ?um richtigen Zeitpunkt geliefert werden und aus diesem Register genauso ausgeschoben werden wie die anderen Zeichen.

Bevor die übertragung einer Nachricht beginnt, führt das Programm für das sendende Dalenübertragungs-Anschlußgerät drei Operationen aus. Zuerst läßt das Programm eine laufende Adresse in einen Puffer in der Zentraleinheit auf der Sendeseite, welche die Adresse des Anfangs des zu übertragenden Feldes ist und auf die Stelle im Speicher zeigt, an der das STX-Zeichen steht. Als zweite Operation lädt das Programm eine Endadresse in den Endadreß-Puffer7V(32) und den Endadreß· Puffer H(34) (über Leitung 21 ODER-Schaltung 24 und Leitung 261. Diese 16 Bit lange Adresse steht mit den acht niederen Bits im Endadreß-PufierN(32) und nut den acht höheren im Endadreß-Puffer H(M). Diese Adresse ist die Adresse des letzten Zeichens der Nachricht plus 1 und zeigt an, daß die übertragung aufhören muß, sobald diese Adresse aufgerufen wird. Bevor die übertragung begonnen wird, lädt das Programm außerdem eine Stopadresse in den Stopadreß-Puffer N (28) und den Stopadreß-Puffer H(30). Diese Stopadresse ist wie die Endadresse !6 Bits lang, von denen die acht niederen im Stopadreß-Puffer N (28. und die acht höheren im Stopadreß-Puffer H[30) stehen. Die Stopadresse in den Puffern 28 und 30 bezeichnet die letzte Position im Speicher der sendeseitigen Zentraleinheit, in welche das Datenübertragungs-Anschlußgerät beim Empfang Informationen speichern darf.

Jedesmal, wenn eine Zyklus-Übernahme-Anforderung angenommen wird, werden Daten entweder vorn Speicher der Zentraleinheit geholt oder don gespeichert. Zu diesem Zeitpunkt erhält man auch die laufende Adresse, weiche angibt, mit welchei Speicherposition das Dü-Ansch!ußgerät zu diesen: Zeitpunkt verbunden ist; die laufende Adresse ist am Anfang auf das STX-Zeichen im Speicher auf der Sendeseite gesetzt. Beginnend mit dem ersten Abrut der Zyklus-Übernahme-Anforderung erhält man ein Zeichen aus dem Speicher auf der Sendeseite; die laufende Adresse wird beginnend beim STX-Zeicher um 1 erhöht und weitere Zykluii-Ubernahme-Anfor derungen, die angenommen werden, erhöhen dii ,laufende Adresse jeweils wieder um 1. Wenn die laufende Adresse mit der Endadresse übereinstimmt. geht das Datenübertragungs-Anschlußgerät von der Sendebedingung in die Empfangsbedingung über; wenn die laufende Adresse gleich der Stopadresse ist. wird der Empfang beende!.

Die laufende Adresse ist in einem Arbeitsspeicher-Register in der Zentraleinheit gespeichert. Das niedrige Byte (Bits 0 bis 7) der laufenden Adresse wird über die Leitung 21, Datenausgabe-Register 20, Leitung 22, ODER-Schaltung 24 und Leitung 26 direkt auf die Antivalenzglieder 40a bis 40h der Vergleichsschaltung 40 übertragen. Gleichzeitig werden die 8 Bits im Stopadreß-Puffer N(28) über die Leseleitung 36, die Antivalenzschaltung 50. die ODER-Schaltung 39 und die Leitung 41 an die Antivalenz-Glieder in der Vergleichsschaltung 40 übertragen. In diesem Fall werden die Antivalenzglieder 106, 108 und 110 so eingestellt, daß sie die entsprechenden Bits unverändert weitergeben. Wenn durch eine Vergleichsoperation Gleichheit der beiden Adressenteile festgestellt wird, geben sämtliche Antivalenzglieder 40a bis 40h ein negatives Signal an die UND-Schaltung 12, was zu einem aktiven Vergleichsergebnis-Signal auf der Leitung 114 führt. Diese Vergleichsoperation erfolgt während der in F i g. 3 gezeigten E/A-Zyklusphase.

Die höheren 8 Bits der Adresse werden dann von der Zentraleinheit auf die Vergleichsschaltung 40 genauso übertragen wie die niedrigen S Bits, nämlich über die Leitung 21, das Datenausgabe-Register 20, Leitung 22, die ODER-Schaltung 24 und Leitung 26. Die 8 Bits im Stopadreß-Puffer H werden dann über die Leseleitung 36, die Antivalenzschaltung 50. die

ODER-Schaltung 39 und die Leitung 41 an die Vergleichsschaltung 40 übertragen, und" damit werden clie hohen Bytes der Adressen verglichen: wenn das Vergleichsergebnis positiv ist, wird ein entsprechendes Signal auf die Leitung 114 gegeben.

Der Inhalt des Endadreß-Puffers Λ'(32) und der des Endadreß-Puffers /i(34) werden genauso mit der laufenden Adresse verglichen, wie es gerade beschrieben wurde, jedoch nur beim Empfang.

Wenn das in F i g. 1 gezeigte Datenübertragungs-Anschlußgerät im Empfängerbet! ieb benutzt" wird, bildet es ein mit einer eigenen Zentraleinheit verbundenes, abhängiges Anschlußgerät. Der Modem 74 wirkt dann als Demodulator und setzt die Bit-Signale der Uherlragungsleit.ing 72 in andere Signale um, die an den Empfangs-Flipflop 76 angelegt werden. Der Flipflop 76 ist genauso aufgebaut wie der Flipflop 66, und die bitsequentiellen Daten von der Leitung 72 werden in das obere Ende des Schieberegisters 58 eingegeben. Der erste Empfang durch das abhängige Empfangsanschlußgerät erfofgt während der ersten Datenphase, und zu diesem Zeitpunkt erfolgt eine parallele übertragung der Bits vom Schieberegister-Puffer 44 in das Schieberegister 58 über die Antivalenzschaltung 50. die ODER-Schaltung 39 und die UND-Schaltung 59. Zu diesem Zeitpunkt enthält der Schieberegister-Puffer 44 lauter Nullen, und somit werden auch lauter Nullen übertragen. Die Bits im Schieberegister 58 werden dann um eine Bitposition nach rechts geschoben, und dabei der Inhalt des Empfangs-Flipflops 76 in die Bitposition 8 des Schieberegisters 58 eingegeben. Wenn das erste empfangene Zeichen z. B. ein A ist, gelangt also das erste Bit des Zeichens A in die achte Position des Schieberegisters 58. Im EBCDIC-Code hat das ZeichenA die Form 11000001 (hexadezimal Cl) und daher steht das äußerste rechte Bit der obigen Bitreihe, das EBCDIC-Bit 7, jetzt in Position 8 des Schieberegisters 58. Die jetzt im Schieberegister 58 stehenden Daten, mit Ausnahme des Einerbits in Position 8 lauter Nullen, werden nun parallel über die Leitung 60, die ODER-Schaltung 24 und die Leitung 26 in den Schieberegister-Puffer 44 gespeichert.

Während der Datenphase für die zweite Bitperiode wird der Inhalt des Schieberegister-Puffers 44 über die Antivabnzschaltung 50, die ODER-Schaltung 39 und die UND-Schaltung 59 in das Schieberegister 58 geladen und dessen Inhalt um eine Position nach rechts verschoben, so daß das EBCDIC-Bit 6 (eine Null) des Zeichens A, welches im Empfangs-Flipflop 76 steht, in die achte Position des Schieberegisters 58 eingegeben wird und dadurch die ursprüngliche Eins des Zeichens A in die siebte Position des Schieberegisters 58 verschoben wird. Die jetzt im Schieberegister 58 stehenden Daten, mit Ausnahme der Eins in Bitposition 7 lauter Nullen, werden zu diesem Zeitpunkt parallel über die Leitung 60, die ODER-Schaltung 24 und die Leitung 26 in den Schieberegister-Puffer 44 gespeichert. Die übrigen Bits des Zeichens A werden genauso in das Schieberegister 58 eingegeben, wobei der Inhalt des Schieberegisters 58 vor jeder Bitverschiebung nach rechts parallel in den Schieberegister-Puffer 44 gespeichert wird. Die erste BPZ-Akkumulation im Puffer 46 und die zweite BPZ-Akkumulation im Puffer 48 erfolgen während der ersten bzw. zweiten BPZ-Phase gemäß Darstellung in F i g. 3 genauso wie im Sendebetrieb.

Wenn alle 8 Bits im Schieberegister 58 stehen, wird das Zeichen in den Zyidus-Ubernahme-Puffer 42 und nicht in den Schieberegister-Puffer 44 gespeichert:; nun wird eine Zyklus-Übernahme angefordert. Diese Vorgänge laufen während der Bitpenode 7 bsi Empfang ab. Venn die Anforderung durch die mit dem empfangenden Anschlußgerät verbundene Zentraleinheit angenommen wird, wird der Inhalt des Zyklus-Ubernahme-Puffers 42 in das Dateneingabe-Register 52 über die Antivalenzschaltung 50. die ODER-Schaltung 39 und die Leitung 41 übertragen. Das Dateneingabe-Register 52 puffert das Byte Tür eine kurze Zeit, und es wird dann von der Dateneingabeleitung 54 in den Kernspeicher der Zentraleinheit übertragen, mit der das empfangende Anschlußgerät verbunden ist. Die nachfolgenden Zeichen werden genauso im Kernspeicher gespeichert.

Nach jeder Bitperiode und besonders nach jeder Datenphase, in der ein neues Bit empfangen wird, sollten der Inhalt des ersten BPZ-Puffers 46 und des zweiten BPZ-Puffers 48 des empfangenden Anschiußgerites genauso aussehen wie der Inhalt des Puffers 46 und 48 im Sende-Anschlußgerät, jedoch um eine Bytezeit verzögert. Wenn die Nachricht nach obiger Beschreibung vollständig übertragen wurde, schickt das sendeseitige Anschlußgerät sein erstes Blockprüfzeichen sequentiell genauso ab wie die Zeichen der Nachricht. Das erste Blockprüfzeichen wird im Schieberegister 58 im empfängerseitigen Anschlußgerät genauso gespeichert wie die Zeichen der Nachricht, wobei der Inhalt des Schieberegister-Puffers 44 zuerst in das Schieberegister 58 und dann ein Bit vom Empfangs-Flipflop 76 in die achte Position des Schieberegisters übertragen wird. Nachdem alle 8 Bits des ersten Blockprüfzeichens so in das Schieberegister 58 eingegeben wurden, vergleicht die Vergleicherschaltung 40 das erste Blockprüfzeichen im ersten BPZ-Puffer der Empfangsstadion mit dem ersten Blockprüfzeichen, das seitens der Sendestation abgeschickt und gerade empfangen wurde, und das jetzt im Schieberegister-Puffer 44 gespeichert ist. Zu dieser Zeit wird der Inhalt des ersten BPZ-Puffers 46 im empfangsseitigen Anschlußgerät über die Antivalenzschaltung 50, die ODER-Schaltung 39 und die Leitung 41 auf die Vergleichsschaltung 40 geleitet, während der Inhalt des Schieberegister-Puffers (das übertragene und empfangene erste Blockprüfzeichen) über die Leitung 60, die ODER-Schaltung und die Leitung 26 an die Vergleichsschaltung gelcsiet wird. Die Vergleichsschaltung 40 zeigt dann an, ob die im Sende- und im Empfangs-AnschluL'gerät erzeugten ersten Blockprüfzeichen miteinander übereinstimmen, und wenn das der Fall ist, kann das zweite Blockprüfzeichen verglichen werden. Das zweite Blockprülzeichen von der Sendestation wird im Schieberegister 58 bitweise genauso empfangen wie das erste Blockprüfzeichen von der Sendestation, und dann wird das im Schieberegister-Puffer stehende zweite Blockprüfzeichen der Sendestation mit dem im Puffer 48 des Empfangs-Anschlußgerätes stehenden zweiten Blockprüfzeichens mit Hilfe der Vergleichsschaltung 40 verglichen. Wenn das erste und das zweite Blockprüfzeichen miteinander übereinstimmen, ist die übertragung fehlerfrei ausgeführt worden. Wenn andererseits die ersten oder zweiten Blockprüfzeichen nicht miteinander übereinstimmen, liegt ein Ubertragungsfehler vor, und die Nachricht muß erneut gesendet werden.

Die einzelnen Teile des Dalenübertragungs-Anschlußgerätes wirken folgendermaßen: Während der der Ubertragungsoperation schiebt das Schieberegister 58 Datenbits sequentiell in den Daten-Ubertrags-Flipflop 62 so, daß das Datenbyte in Serie übertragen wird, und erzeugt zusammen mit den BPZ-Puflern 46 und 48 und der Antivalenzschaltung SO neue erste und zweite Blockprüfzeichen für jedes in den Daten-Ubertragungs-Flipfiop 62 geschobene Bit. Das erste und zweite Blockprüfzeichen können zusammen auch als ein Blockprüfzeichen aus 16 Bits betrachtet werden. Das erste und zweite Blockprüfzeichen werden beim Empfang im wesentlichen genauso erzeugt wie bei der Sendung, sind jedoch um eine Bytezeit verzögert. Die Vergleichsschaltung 40 vergleicht nicht nur Stop- und Endadressen mit laufenden Adressen in der zugehörigen Zentraleinheit, sondern auch empfangene Blockprüfzeichen mit lokal erzeugten Blockprüfzeichen, wenn das DU-Anschlußgerät im Empfangsbetrieb läuft, um so die Fehlerfreiheit der übertragung zu prüfen. Der Schieberegister-Puffer 44 speichert die Schieberegisterdaten nach jeder Verschiebung des Registers 58 während der Sende- und Empfangsdatenphasen, und daher kann das Schieberegister 58 auch während der Vergleichsphase oder der ersten und zweiten BPZ-Phase benutzt werden.

Die Vergleichsschaltung 40 kann auch im Zeitmultiplex benutzt werden. Die Schaltung 40 hat nur eine Kapazität von 8 Bits, obwohl sowohl die Endadresse als auch die Stopadresse 16 Bits lang sind; diese beiden Adressen werden mit EMfe der gekoppelten Puffer 28 und 30 für die Stopadresse und der pelten Puffer 32 und 34 für die Endadresse verglichen. Das Schieberegister 58 hat nur eine Kapazität von 8 Bits, liefert aber effektiv Blockprüfzeichen von 16 Bits Länge, von welchen eine Hälfte im ersten BPZ-Puffer46 und die andere Hälfte im zweiten BPZ-Puffer48 gespeichert werden. Die Vergleichsschaltung 40 vergleicht bei einer Länge von nur 8 Bits auch das 16 Bit lange Blockprüfzeichen mit einem entsprechenden, von einer Sendestation übertragenen Zeichen auf Grund der Zeitmultiplex-Beniiizung der Vergleichsschaltung im Zusammenhang mit dem ersten und zweiten BPZ-Puffer 46 bzw. 48. Dafür die Datenübertragung, den Datenernpfang. ei·. Blockprüfzeichen-Erzeugung und den Adreß- ικΚ-ν Zeichenvergleich zeitmultiplex benutzte Schieberei.'. ster 58 vereinfacht den erforderlichen Geräseaufwaii:: wesentlich. Bei einer Kapazität von nur 8 Bits gestattet das Schieberegister 58 in Verbindung in;: anderen Schaltungen und insbesondere mit den Anti valenzgliedern 106. 108 und 110, die mit bestimmte; Ausgängen des ersten und zweiten BPZ-Puffers verbunden sind, dieselbe Blockprüfzeichen-Erzeygun_; und -Prüfung im CRC-16-Betrieb, wie sie bisher nur mit BPZ-Schieberegistern mit einer vollen Läng·.-von 16 Bits möglich waren.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Daienübertrag'ings-Anschlußgerät zur Verbindung einer Datenverarbeitungsanlage mit einer übertragungsleitung zwecks Absendung und Empfang von Daten sowie zur sende- und empfangsseitigen Bildung zweier Prüfzeichen unter Verwendung eines Schieberegisters und Verwendung von Prüfzeichenspeichern, gekennzeichnet n> durch folgends Merkmale: