DE2000898C3 - Verfahren und Schaltungsanordnungen zur zeitmultiplexen Binär-Datenübertragung in einem eine geschlossene Zweidrahtschleife umfassenden Übertragungssystem - Google Patents

Description

mitübertragung, und setzt die Übertragungseffizienz erheblich herauf. Eine reine Abzähladressierung bietet andererseits nicht die Möglichkeit, eine Zahl von Endstellen zu bedienen, die größer ist, als die Zahl der insgesamt vorgesehenen abzählbaren Kanalrahmen. Bei kanalrahmenweiser Mitübertragung von Adressen bietet sich die vorteilhafte Möglichkeit, gegebenenfalls mehrere aufeinanderfolgende Kanalrahmen ein- und derselben Endstelle ohne Über-Redundanz zuzuordnen. Wesentlich ist die Einsetzung der Adresse in jeden Kanalrahmen insbesondere dann, wenn in einem System Abrufbetrieb durchgeführt wird.

Datensammel- und -Verteilungssysteme können entweder mit parallelem oder seriellem Betrieb ausgelegt werden. Parallel arbeitende Systeme haben viele Vorteile, jedoch macht ihre Kompliziertheit und die bei ihnen gegebene begrenzte Reichweite bei Bitgeschwindigkeiten von etwa 500 000 pro Sekunde ihre Verwendung ohne zwischengefügte Sigualverstärker ungeeignet für die industrielle oder andere Datenübertragung, bei denen große Mengen von Daten zu übertragen sind.

Seriell arbeitende Systeme sind weniger kompliziert, weil sie keine Schaltnetzwerke benötigen. Signalverstärker können bei den einzelnen Endstellen angeordnet werden, und weitere zwischengefügte Verstärker sind nicht notwendig, wenn die Entfernung zwischen den einzelnen Endstellen nicht übermäßig groß ist. Weil sich die Verbindungen von Endstelle zu Endstelle erstrecken, kann ein größeres geographisches Gebiet ohne zwischengefügte zusätzliche Verstärker bedient werden, wie sie im Falle der parallelen Übertragung bei der genannten Bitgeschwindigkeit zwingend wären.

Seriell arbeitende Systeme entsprechend dem Stande der Technik benutzen entweder Zeit- oder Frequenzmultiplexverfahren, jedoch bietet das Zeitmultiplexverfahren gegenüber dem Frequenzmultiplexverfahren gewisse Vorteile und hat somit eine weitere Verbreitung gefunden. Die Übertragungstechnik verwendet dabei Frequenztastverfahren, entweder mit Start-Stop- oder Synchronbetrieb.

Seriell arbeitende Systeme benötigen keine Schaltnetzwcrkc für die Verbindungen zwischen den einzelnen Endstellen und der Zentrale, jedoch muß die sogenannte Polling-Tcchnik, d. h. ein einzelnes Abfragen, in der einen oder anderen Form angewandt werden, um den Verkehr über einen gemeinsamen Kanal zu steuern. Verschiedene Polling-Veifahren werden angewandt, wobei die einen in Abhängigkeit vom Aufbau der gesamten Anlage und den Datenüberiragungsgcschwindigkciicn der über einen gemeinsamen Kanal verbundenen einzelnen Endstellen besser geeignet sind als andere. Grundsätzlich ruft die Zentrale zur Datenübertragung eine bestimmte Bndstelle unter Verwendung einer zugehörigen Bndstellenadresse auf und ermöglicht die Verbindung zwischen der betreffenden Endstelle und der Zentrale durch Adressierung der Bndstelle und Durchgabe von Steuerinformation, mit deren Hilfe die Endstelle entweder In den Stand versetzt wird oder gezwungen wird zu antworten. So aufgebaute Systeme entsprechend dem Stande der Technik arbeiten zufriedenstellend, wenn Bndstellen mit niedriger Datengeschwindigkeit verwendet werden, wenn jeweils geringe Datenmengen erwartet werden oder wenn automatisches Senden und Empfangen bei der Übertragung geringer Datenkapazität verwendet wird. Die dem Stunde der Technik entsprechenden Systeme sind jedooh unzufriedenstellend, wenn große Datenmengen durch die Bndstellen zu verarbeiten sind und diese selbst mit großen Geschwindigkeiten arbeiten, wie dies bei industriellen Datenübertragungssystemen unterstellt werden muß. Bei solchen Systemen versuchen viele Bedienungspersonen, Daten über ihre Endstellen einzugeben, die zwar selbst verhältnismäßig große Arbeitsgeschwindigkeiten aufweisen, aber mit Verzögerungen arbeiten, die nicht zumutbar sind. Der Bedienungsperson der Endstelle sollte es so erscheinen, als wäre ihre Endstelle jederzeit mit der Zentrale ίο betriebsbereit verbunden und als würden die Datenübertragungen so schnell durchgeführt, wie sie die Daten über Lochkarten, Kennkarten, Tastaturen oder ähnliche Einrichtungen eingibt.

Der Erfindung liegt die Aufgabe zugrunde, ein

Übertragungssystem zu schaffen, das die vorgenannten Nachteile dem Stande der Technik entsprechender

Übertragungssysteme vermeidet und die andererseits aufgezeigten Verbesserungsforderungen erfüllt.

Die Lösung dieser Aufgabe ist im Patentanspruch 1 gekennzeichnet.

Weitere vorteilhafte Ausgestaltungen dieses Verfahrens sowie Schaltungsanordnungen zur Durchführung dieser Verfahren sind in den Unteransprüchen angegeben.

Die Erfindung betrachtet ein Datenübertragungssystem für die Übertragung von Daten zwischen einer Zentrale und einer Vielzahl von Endstellen unter Verwendung einer Zweidrahtverbindung, die in Serie die einzelnen Endstellen und die Zentrale ihrerseits mit der ersten und letzten Endstelle verbindet, wobei sich eine Serienübertragungsschleife ergibt und die Zentrale Vorkehrungen für die Herstellung einer Vielzahl von zeitmultiplexen Kanälen aufweist, deren jedem seine Schalt- und Multiplexinformationen, Steuerinformationen und Daten zugeordnet werden, wobei ein zweiseitiger Verkehr zwischen den Endstellen und der Zentrale ermöglicht wird.

Ein Ausführungsbeispiel der Erfindung ist in den nachfolgend aufgezählten Figuren dargestellt und wird anschließend näher beschrieben.

Fig. 1 ist ein vereinfachtes Blockschaltbild eines Übertragungssystems, das entsprechend der Erfindung aufgebaut ist;

Fig.2 und 3 sind Darstellungen von einzelnen seriellen Datenanordnungen, die in diesem Übertragungssystem benutzt werden; F i g. 4 ist ein detailliertes Blockschaltbild der Zentrale 11 gemäß Fig. 1;

F i g. 5 ist ein detailliertes Blockschaltbild einer Endstelle gemäß F i g. 1;

F i g. 6 und 7 sind Flußdiagrammc, die Schreib- unc Leseoperationsfolgen im dargestellten Übertragungssy stern erläutern;

F i g. 8 bis 20 sind detaillierte Blockschaltbilder vot Stromkreisen gemäß P i g, 4;

SS PIg.21 bis 23 sind detaillierte Blockschaltbilder voi Stromkreisen gemäß FI g. S.

Beschreibung des Ausführungsbeispiels Gemäß Flg. 1 ist eine Zentrale ti, die eii Steuerwerk, einen Eingang und einen Ausgang aufweis

über konventionelle MIttel mit einem Rechner 1 verbunden. Die Rechner 12 empfängt und sendet Date

In Zusammenarbeit mit einer Vielzahl von Bndeinhelte Tl bis Tn. Die Endeinheiten sind jeweils zu Endstelle Oj Cl bis Cη zusammengefaßt Der Ausgang der Zentral

ist mit der ersten Bndstelle Cl über eine Zweldrahtle tung verbunden, die durch eine übliche verdrillt

Leitung gebildet werden kann. Die Zweidrahtleitung Ii

mit einem anpassenden Abschlu3 innerhalb der Endstelle verbunden, deren Ausgang wiederum zu einem Schieberegister führs.. So wie die Impulse der übertragenen Bitkonfigurationen über die Zweidrahtleitung empfangen werden, laufen sie in das Schieberegister ein. Das Schieberegister hat eine gegebene Länge und verzögert die in die erste Endstelle einlaufenden Impulse um eine Zeit, die durch die bestimmte Länge des Schieberegisters gegeben ist. Die letzte Stelle des Schieberegisters ist mit einem Treiber innerhalb der Endstelle C1 verbunden, an dessen Ausgang wiederum die Zweidrahtleitung angeschlossen ist In dieser Weise sind alle einzelnen Endstellen miteinander verbunden. Der Treiber der letzten Endstelle Cn ist mit dem Eingang der Zentrale 11 verbunden. So werden vom Rechner 12 abgegebene Daten über den Ausgang der Zentrale 11 in einer seriellen Schleife durch die einzelnen Endstellen hindurch übertragen und kehren zum Eingang der Zentrale 11 zurück.

Daten, die aus irgendeiner Endstelle herrühren, werden in den Datenstrom in einer im folgenden noch zu beschreibenden Weise eingeschleust und nach dem Eingang der Zentrale 11 durchgegeben. Jede Endstelle hat ein ihr eigenes Steuerwerk, das mit dem Schieberegister verbunden ist und welches die im Schieberegister insgesamt eingelaufene Anzahl von Bits periodisch überwacht, um dabei die verschiedenen Betriebszustände bezüglich der im Schieberegister vorhandenen Informationen zu bestimmen. Gemäß einem noch zu erläuternden Steuerverfahren werden die im Schieberegister einer Endstelle jeweils vorhandenen Daten parallel durch Endeinheiten, die zu der betreffenden Endstelle gehören, verarbeitet.

Das System führt die Übertragung von binärcodierten Daten durch, wobei Einsen und Nullen seriell aufeinanderfolgend über die Übertragungsleitungen zu den einzelnen Endstellen geführt werden. Bipolare Impulse werden also dazu verwendet, die Daten zu codieren. Jeder einzelne bipolare Impuls, der eine Eins darstellt, hat eine festgelegte Phasenlage, und die bipolaren Impulse, die Nullen darstellen, haben die umgekehrte Phasenlage. Jeder einzelne Impuls führt einen Bezugspegel am Ende seiner Bitperiode mit. Dabei ist der Gleichspannungsmittelwert Null. Eine Reihe von Impulsen stellt jeweils ein Byte dar, welches als Informationseinheit zu betrachten ist, und eine vorbestimmte Zahl von Bytes bestimmt den jeweils zj wählenden »Übertragungskanal« zu einer Endstelle und ihrer Endeinheit.

F i g. 2 ist ein Diagramm, das das Ansprechen eines solchen Übertragungskanals erläutert. Gemäß Fig.2 enthält jedes einzelne Byte acht Informationsbits, die jeweils entweder Null oder Eins oder Kombinationen davon entsprechend den einzelnen Informationen umfassen. Ein Übertragungskanal bekommt jeweils dreißig solcher Bytes zugeführt. Das erste Byte gibt den Start an. Es ist eine vorgegebene 8-Bit-Folge, welche an allen Endstellen als Startbedingung des Übertragungskanals gewertet wird. Das zweite Byte ist eine variable 8-Bit-Folge, die jeweils eine der Endstellen anspricht Das betrachtete System kann bis zu hundert Endstellen umfassen, die seriell in einer Schleife verbunden sind. Das dritte Byte ist eine variable 8-Bit-Folge, die die Adresse jeweils einer Endeinheit angibt, die zu der betreffenden Endstelle gehört, die durch das zweite Byte angesprochen worden ist. Wenn nur eine einzige Endeinheit, zu der betroffenen Endstelle gehört, dann ist dieses dritte Byte nicht notwendig; das betrachtete Übertragungssystem kann jedoch pro Endstelle vierzig oder 3 Endeinheiten umfassen. Das vierte Byte ist Se variable 8-Bit-Folge, die zu Steuerzwecken dient. S"ese 8Bi-Folge bestimmt die Funktionen, die bei einer gewählten Verbindung auszuführen sind Das SSe ES! eine datenübertragene 8-B.t-Folge. Die in ESn Byte enthaltenen Date,, können dazu verwendet wer£ einen Drucker laufet zu lassen, können die Sszeit angeben, Anzeigelampen steuern oder anderefüTertragWzwecken dienen. Es kann auch dazu verwendet werden, Informationen von einer Endeinheit InTpn Rechner durchzugeben, wenn das entsprechende sÄwÄSKilbt Die Bytes 6 bis 30 werden beim betrachteten System zu Synchron.s.erungszwekken verwendet, jedoch können diese Bytes wenn erfordeS für Übertragungen in beiden Richtungen verende? werden. Entsprechend den verwendeten EndeTnheiten ist die Übertragungsgeschwind.gke.t so «wählt daß jedes einzelne Byte aus 8 Bits für die Bedienung aller Endeinheiten angepaßt ist.

Fl!^3 ist ein Diagramm, das die einzelnen wahlbaren Kanäle in ihrer Aufeinanderfolge wiedergibt. Die Kanä e 1 bis 9 erscheinen nacheinander. Diese Gruppe wird gefolgt von einer Gruppe 1 bis 8 und 10 worauf wieder! Le Gruppe 1 bis 8 und 11 folgt usf.Dkgerste Reihenfolge 1 bis 9 erscheint wieder nachdem de Gruppe 1 bis 8 und 13 übertragen worden ist Jeweils zw7 bis vier gewählte Kanäle können gleichzeitig Sen in der Schleife laufen währenddem die restlichen Kanäle entweder in der Zentrale oder noch ίί er gespeichert sein könnten, je nachdem, wie eTdie Lag[erfordert Beim gewählten Ausführungsbeispie werden die Kanäle, die sich nicht gerade auf der LWagungsschleife befinden, in der Zentrale m emem Pufferspeicher festgehalten. Wenn jedoch ein geeigneterRechner verwendet wird, kann es zweckmäßig sein, die Kanäle alle nicht in der Zentrale, sondern im selbst zu speichern. Das letztgenannte System

und der Zentrale 11, so daß dann, wenn der Rechner im wesentlichen anderen Aufgaben als der übertragung dient" es wie im dargestellten AusfQhrungsbeispie zweckmäßig sein kann, die Kanäle, die nicht gerade auf der Schleife umlaufen, in einem besonderen Kernspeicher oder einer anderen Speicherform in der Zentrale M aufzunehmen. Wie dies bewerkstelligt vird, soll aus der folgenden Beschreibung hervorgehen.

Die vorgenannte Anordnung sieht Kanäle mit zwei Geschwindigkeiten vor. Die Kanäle 1 bis 8 werden m.t einer ersten hohen Geschwindigkeit übertragen. Die Kanäle 9, 10, 11, 12 und 13 werden mit einer zweiten, wesentlich geringeren Geschwindigkeit übertragen. Diese Ausführung wurde gewählt, um Kanäle zu bieten, die für verschiedene Endeinrichtungen geeignet sind. Kanäle 1 bis 8 werden in erster Linie zur Übertragung von Daten aus Kennkartenlesern. Lochkartenlesern Tastaturen usw. zur Zentrale verwendet. Die Kanäle bis 13 sind wesentlich langsamer und werden für die Übertragung von Daten von der Zentrale zu den verschiedenen Endstellen mit Endeinrichtungen wie Druckern. Tageszeituhren usw. verwendet Grundsätzlich wäre es möglich gewesen, weitere Kanäle mit anderen Geschwindigkeiten festzulegen, jedoch haben sich beim betrachteten System die gewählten Kanäle mit hoher und mit niedriger Geschwindigkeit dazu geeignet erwiesen, den anfallenden Datenverkehr in einem großen System zu bewältigen, das bis zu Endstellen und diese wiederum jede 30 bis

Bndeinrichtungen umfaßt.

Pig.4 ist ein ins einzelne gehende» Blockschaltbild der steuernden Zentrale 11 gemäß Fig. 1 und umfaßt den Ausgang, den Eingang un«i das Steuerwerk. Das Steuerwerk leitet den Datenfluß zum Ausgang für die Übertragung zu den einzelnen Endstellen, die durch die Serienübertragungsschleife erfaßt werden, und vom Eingang, der die durchlaufenden Daten über die letzte Endstelle in der Schleife aufnimmt, sowie den Datenaustausch zwischen dem Rechner 12 und der Zentrale U. Die Zentrale enthält, wie bereits angedeutet, einen Rahmenspeicher 20. Dieser Rahmenspeicher 20 kann ein solcher beliebiger herkömmlicher Bauart sein und umfaßt entsprechend dem dargestellten Ausführungsbeispiel mindestens dreizehn vorbestimmte Speicheradressen für binärcodierte Daten. Jede dieser Adressen umfaßt 4 Bytes als Dateneinheiten. Jedes Byte umfaßt beim betrachteten Ausführungsbeispiel je 8 Binärbits. Die 13 Adressen im Rahmenspeicher 20 stehen unter Zugriff des Rechners und des Eingangs und des Ausgangs der Zentrale.

Das Steuerwerk enthält einen Oszillator 21, der mit wohldefinierter Geschwindigkeit einem Ausgangsbitzähler 22, der ein herkömmlicher Bitzähler für m Bits (im gewählten Beispiel 8) sein kann, Fortschaltimpulse zuführt. Diese Bitzahl 8 entspricht den einzelnen Bits in jedem 8-Bit-Byte. Bit 1 wird einem Ausgangsbytezähler

23 zugeführt und läßt diesen Zähler bei jedem Bit 1 um eins weiterzuschalten. Der Ausgangsbytezähler 23 hat 30 Stellen, im gewählten Beispiel 30, weil jeder einzelne Übertragungsrahmen für einen der vorbeschriebenen Übertragungskanäle jeweils 30 Bytes umfaßt. Byte 1 des Rahmens ist ein Startbyte und kennzeichnet den Beginn des Rahmens. Bytes 2 und 3 sind Adreßbytes. Byte 4 ist ein Steuerbefehlsbyte, das Steuerdaten enthält. Byte 5 ist ein Datenbyte, das Daten enthält, die entweder von der Zentrale zu einer Endstelle oder von einer Endstelle zur Zentrale übertragen werden sollen. Bytes 6 bis 30 sind Synchronisierungsbytes, die den Synchronismus zwischen den einzelnen Einheiten des Übertragungssystems aufrechterhalten und wejche außerdem der Trennung zwischen den einzelnen Übertragungsrahmen dienen. Die beim beschriebenen Ausführungsbeispiel gewählte Zahl 25 wurde so bestimmt, daß eine angemessene Zeit zwischen den einzelnen Rahmen für die Verarbeitung der übertragenen Daten gegeben ist. Bei schnelleren Systemen könnte diese Zahl reduziert werden. Bei langsameren Systemen kann es angezeigt sein, die Zahl zu erhöhen, wenn nicht eine Zwischenspeicherung in der Zentrale vorgezogen werden sollte.

Der Bytezählerstand 1 wird einem Ausgangskanalzähler 24 gekennzeichnet und bewirkt die Abzählung der Ausgangskanäle, wie in F i g. 3 bereits beschrieben und dargestellt, d. h., die Zählung geht von 1 bis 9, von 1 bis 8 und 10, von 1 bis 8 und 11 bis 1 bis 8 und 13. Die Ausgänge des Ausgangszählers 24 sind mit einem Ausgangs-Rahmenadreßcodierer 25 verbunden, der mit herkömmlicher Schaltkreistechnik aufgebaut ist und der Codierung der Adresse jedes einzelnen Rahmens dient, wobei die Adresse jeweils dem im Ausgangskanalzähler

24 erreichten Zählerstand entspricht. Der Codewert wird gegebenenfalls dem Rahmenspeicher 20 zur Ablesung eines der Rahmen zugeführt, d. h. des Rahmens, der durch den Ausgangswert des Rahmenadreßcodierers 25 gekennzeichnet ist.

Der durch den Rahmenadreßcodierer 25 gekenn· zeichnete Rahmen wird aus dem Rahmenspeicher 20 abgelesen und über eine Torschaltung 26 dem statischen Ausgangsrahmenregister 27 zugeführt So wird jeweils ein Rahmen von Daten, der durch den Rahmenadreßcodierer 25 gekennzeichnet ist, in den Ausgang der Zentrale gestellt. Die vier Datenbytes im Ausgangsrahmenregister 27 müssen speziell gesendet werden, Wie dies erfolgt, wird nachstehend beschrieben.

Die vorgenannte Torschaltung 26 steuert die Eingabe eines Rahmens in das Ausgangsrahmenregister 27. Es handelt sich dabei um eine Steuerungsvorkehrung,

ίο welche sicherstellt, daß der richtige Rahmen in das Ausgangsrahmenregister 27 gelangt, und steht selbst unter Steuerung einer Ausgangssteuerung 28 und eines Abschnittwählers 29.

Der Byte-6-Ausgang des Ausgangsbytezählers 23 steuert die Weitergabe von Informationen aus dem Rahmenspeicher 20 zum Ausgangsrahmenregister 27 über die Torschaltung 26. Der Byte-6-Ausgang ist mit der Ausgangssteuerung 28 verbunden, welche ein Steuersignal dem Abschnittswähler (mit der Speichersteuerung) 29 über die mit »Ausgabe-Anforderung« gekennzeichnete Leitung durchgibt. Drei verschiedene Anforderungen können auftreten. Deren erste ist die Kanal-Anforderung. Diese erfolgt, wenn Daten von der Kanalausgangsschiene vom Rechner zum Rahmenspeieher 20 zu übertragen sind. Eine Eingangsanforderung erfolgt, wenn Daten vom Eingangsrahmenregister 47 zum Rahmenspeicher 20 oder wenn Daten vom Rahmenspeicher 20 zum Eingangsrahmenregister 47 zu übertragen sind. Diese beiden Funktionen werden später beschrieben.

Nun soll die Beschreibung vorerst auf eine Ausgangsoperation beschränkt werden.

Der Abschnittswähler mit Speichersteuerung 29 weist sechs Ausgänge auf. Diese sollen beschrieben werden.

Bei einer Ausgangsoperation wird die Leitung »Ausgangswahl« aktiviert. Dieses Signal sorgt dafür, daß der Rahmenadreßcodierer 25 mit dem Rahmenspeicher 20 verbunden wird, wobei eine Ausleseoperation aus dem Rahmenspeicher 20 erfolgt und die Daten aus dem adressierten Speicherplatz der Torschaltung 26 zugeführt werden. Die Ausgangswahlleitung der Schaltkreise 29 (wie der Abschnittswähler mit der Speichersteuerung im folgenden genannt werden möge) führt ebenfalls zur Torschaltung 26 und ermöglicht deren

Öffnung. Die Schaltkreise 29 geben zusätzlich einen Zeitabgabeimpuls über die Leitung »Zeitgabe/Lesen« für die Auslesung zur angemessenen Zeit aus. Dieser Zeitgabeimpuls wird unter anderem der Torschaltung 26 zugeführt. Die weitere Verwendung der Leitung Zeitgabe/Lesen wird später noch bei weiteren Funktionen erklärt. Die Einzelheiten der Schaltkreise 28 und 29 werden ebenfalls noch an Hand weiterer Figuren beschrieben. So werden mit dem Impuls Zeitgabe/Lesen von den Schaltkreisen 29 die im Rahmenspeicher 20 verfügbaren Daten über die Torschaltung 26 dem Ausgangsrahmenregister 27 zugeführt.

Das Ausgangsrahmenregister 27 ist in vier Abschnitte eingeteilt, die den vier Informationsbytes entsprechen, welche im Rahmenspeicher 20 bereitgestellt wurden.

Jedes der vier 8-Bit-Datenbytes in den Abschnitten des Ausgangsirahmenregisters 27 wird über entsprechende Torschaltungen 27Λ bis 27D mit dem Ausgangsschieberegister 31) verbunden. Die Torschaltung 27 A wird beim Byte 2 vom Ausgangsbytezähler 23 geöffnet. Die Torschaltungen 27ft 27C und 27D werden ebenfalls entsprechend bei den Bytes 3,4 oder 5 geöffnet. So wird zur Zeit des Bytes 2 der Inhalt des ersten Abschnittes im Ausgangsrahmenregister 27 nach dem Ausgangsschie-

Reregister 30 übertragen, zur Zeit des Bytes 3 der Inhalt des zweiten Abschnittes und jeweils nacheinander zur Zeit der Bytes 4 und 5 der Inhalt des dritten und vierten Abschnittes des Ausgangsrahmenregisters 27.

Zum Ausgang der Zentrale gehört ferner ein s Synchronisierbytegeber 31 und ein Startbytegeber 32. Der Synchronisierbytegeber 31 führt zu einer Torschaltung 33, wohingegen der Startbytegeber 32 zu einer Torschaltung 34 führt Die Torschaltung 33 wird während der Bytes 6 bis 30 geöffnet und dabei jeweils ₎₀ ein Synchronisierbyte in das Ausgangsschieberegister 30 während der Bytezeiten 6 bis 30 jeweils nach Maßgabe des Ausgangsbytezählers 23 eingesetzt Ein Startbyte vom Startbytegeber 32 wird in das Ausgangsschieberegister 30 über die Torschaltung 34 eingefügt, die unter Steuerung des Bytes 1 in Abhängigkeit vom Ausgangsbytezähler 23 steht Diese Anordnung erlaubt die Abgabe einer Datenfolge, wie sie an Hand der F i g. 2 und 3 gezeigt ist Das erste Byte, das zeitlich mit dem aktivierten Byte-1-Ausgang des Ausgangsbytezählers 23 zusammenfällt, ist das Startbyte vom Startbytegeber 32 über die Torschaltung 34 zum Ausgangsschieberegister 30. Das zweite Byte ist das erste Byte aus dem Ausgangsrahmenregister 27, das dritte Byte das zweite Byte aus dem Ausgangsrahmenregister 27, das vierte Byte dessen drittes und das fünfte Byte das vierte Byte aus dem Ausgangsrahmenregister 27. Bytes 6 bis 30 sind Synchronisierbytes, die vom Synchronisierbytegeber 31 aasgehen und dem Ausgangsschieberegister 30 über die Torschaltung 33 während der Bytezeiten 6 bis 30 zugeführt werden.

Das Ausgangsschieberegister 30 wird durch den Oszillator 21 fortgeschaltet, dessen Ausgang unter anderem mit dem Ausgangsschieberegistereingang verbunden ist und dafür sorgt, daß die jeweils im Ausgangsschieberegister 30 vorhandenen 8 Bits über eine Torschaltung 35 und einen Treiber 36 auf eine zweiadrige Übertragungsleitung abgegeben werden, die ihrerseits zur ersten Endstelle in der Schleife führt. Das Laden des Ausgangsschieberegisters 30 über die Torschaltungen HA bis 27 D, 33 und 34 erfolgt jeweils unter Steuerung des Ausganges »Bit 1« des Ausgangsbitzählers 22. Die verschiebenden Impulse vom Oszillator 21 werden ebenfalls der Torschaltung 35 zur Steuerung der Weitergabe des Inhalts des Ausgangs-Schieberegisters 30 verwendet, der bitweise nacheinander am Eingang der Torschaltung 35 erscheint

Wie bereits beschrieben, bietet das System dreizehn verschiedene Kanäle an. Der Ausgangskanalzähler 24 weist dreizehn Ausgänge auf, die in einer vorgegebenen Reihenfolge entsprechend der F i g. 3 aktiviert werden. Der 13. Kanal erscheint jeweils beim 45. Rahmen. Dann wird zweckmäßigerweise aus Gründen der Synchronisierung jedesmal ein bestimmter Code eingefügt der auch vom Eingang der Zentrale wiedererkannt wird. Dazu werden zwei Startbytes vom Startbytegeber 32 verwendet. Die Kanal-13-Anzeige im Ausgangskanalzähler 24 wird gleichzeitig mit einer Byte-30-Anzeige im Ausgangsbytezähler 23 einer UND-Schaltung 37 zugeführt Das Ausgangssignal der UND-Schaltung 37 wird über eine ODER-Schaltung 38 geführt, deren anderer Eingang mit dem Byte-1-Ausgang des Ausgangsbytezählers 23 verbunden ist. Somit wird bei jedem vollständigen Zyklus, d. h. beim Auftreten der Kanal-13-Bedingung, ein doppeltes Startbyte in das Ausgangsschieberegister 30 eingefügt, über die Übertragungsleitung ausgesandt und im Eingang der Zentrale zurückempfangen. Wie dieses doppelte Startbyte wiederum benutzt wird, soll später im Zusammenhang mit dem Eingang der Zentrale beschrieben werden. Wenn das zusätzliche zweite Startbyte in den Datenstrom eingeschoben und über das Ausgangsschieberegister 30 auf die Übertragungsleitung ausgesandt wird, muß es an die Stelle eines Synchronisierbytegebers 311 treten. Dies wird vermittels der Umkehrung des Ausgiingssignals der UND-Schaltung 37 durch einen Inverter 37/und eine UND-Verknüpfung mit Hilfe der UND-Schaltung 39 erreicht, wenn die Bytes 6 bis 30 durch den Ausgangsbyteziihler 23 wie beschrieben übersteuert werden und somit die Torschaltung 33 für eine Synchronisierbytezeit in jedem 45. Rahmen gesperrt wird.

Die Daten vom Ausgangsschieberegister 30 passieren nacheinander die Torschaltung 35 sowie den Treiber 36 und gelangen auf die Übertragungsleitung, welche zur ersten Endstelle Cl in der Schleife führt Übertragene Daten werden durch die erste Endstelle wie in Fig. 1 gezeijgt empfangen und, entweder unverändert oder auch verändert, weiter durch alle Endstellen hindurchgegeben. Die unveränderten Daten kehren über die Übertragungsleitung von der letzten Endstelle Cn zum anpassenden Abschluß40 zurück.

Nun soll in der Beschreibung mit den übrigen Funktionen der Zentrale vorerst fortgefahren werden und die Verarbeitung der ausgesandten Daten innerhalb der Schleife bis zu Beschreibung der F i g. 5 zurückgestellt werden, welche ein detailliertes Blockschaltbild einer der Endstellen wiedergibt. Dann sollen die verschiedenen Arten von übertragenen und empfangenen Daten betrachtet werden.

Der anpassende Abschluß 40 ist mit einer Taktableitung 41 verbunden, welche Taktimpulse zur Synchronisierung einer Taktgabevorrichtung erzeugt, die ihrerseits einen Eingangsbitzähler 22/4, einen Eingangsbytezähler 23/, einen Eingangskanalzähler 24Λ und einen Eingitngs-Rahmenadreßcodierer 25A umfaßt. Diese Zähler und der Rahmenadreßcodierer entsprechen in allen Einzelheiten den bei den Ausgangsfunktionen beschriebenen, jedoch laufen sie nicht synchron mit diesen, sondern sie werden unabhängig durch die Taktiibleitung 41 synchronisiert. Ihre Funktionen sollen im folgenden beschrieben werden. Zu beachten ist jedoch, daß alle diese einzelnen Schaltblöcke dieselben Ausgänge aufweisen und im wesentlichen auch so arbeiten wie die bei der Ausgangssteuerung vorbeschriiibenen.

Die über den Abschluß 40 einlaufenden Impulse und die seitens der Taktableitung 41 gewonnenen Taktgeberimpulse werden beide dem Eingangsschieberegister 42 zugeführt, welches die seriellen Bits von der Übertragungsleitung aufnimmt. Bit für Bit wird eingegeben, und jeweils acht aufeinanderfolgende Bits werden gleichzeitig durch das Eingangsschieberegister 42 verfügbar gemacht Die Ausgänge der acht Stellen des Eingangsschieberegisters 42 führen zu verschiedenen Schaltkreisen, welche mit ihren Funktionen im einzelnen beschrieben werden sollen.

Der Inhalt des Eingangsschieberegisters 42 wird einem Synchronisierdecoder 43 und einem Startdecoder 44 zugeführt, mit deren Hilfe die Synchronisierung des Eingangsbitzählers 22Λ und des Eingangsbytezählers 23Λ mit den über die Übertragungsleitung empfangenen Bits und Bytes bewirkt wird. Außer den Daten vom Eingangsschieberegister 42 werden die abgeleiteten Taktiimpulse dem Synchronisierdecoder 43 und weiterhin ein Ausgangssignal vom Eingangsbytezähler 23/1

wahrend der Bytezeiten 6 bis 30 zugeführt Ferner wird ebenfalls ein Ausgangssignal vom Startdecoder 44 dem Synchronisierdecoder 43 zugeführt. Der Synchronisierdecoder 43 weist zwei Ausgänge auf. jedesmal dann, wenn ein Synchronisierbyte zum richtigen Zeitpunkt decodiert wird, dann wird der Eingangsbitzähler 22A gelöscht, worauf dann ein erneutes Aufzählen der Bitreihenfolge 1 bis 8 eingeleitet wird. Der Synchronisierdecoder 43 gibt des weiteren einen Torimpuls auf den Startdecoder 44 ab, mit dem bewirkt wird, daß der Startdecoder 44 nur dann nach einem Startbyte sucht, solange nicht Synchronisierbytes vorliegen.

Der Synchronisierdecoder 43 prüft die Daten mit Hilfe der als Zeitgabe dienenden abgeleiteten Taktimpulse während der Bytes 6 bis 30, jeweils zur Bitzeit 8. Wenn die Anordnung außer Tritt gefallen ist, wird der Inhalt des Eingangsschieberegisters 42 zu jeder einzelnen Bitzeit geprüft Wenn dann Synchronismus wiedergefunden wird, so prüft sie den Inhalt des Eingangsschieberegisters 42 nur noch in jeder 8. Bitzeit während der Bytes 6 bis 30 entsprechend dem Stande des Eingangsbytezählers 23A Solange weder Synchronisier- noch Startbytes erkannt werden, arbeitet die Anordnung im Bitsuchbetrieb; wenn jedoch ein Synchronisier- oder ein Startbyte erkannt worden ist so wird der Inhalt des Eingangsschieberegisters 42 nur noch zur Bitzeit 8 untersucht. Die Ausgänge des Synchronisierdecoders 43 und des Startdecoders 44 stellen die Synchronisierung mit den empfangenen Daten her.

Ein Start-Start-Detektor 45 überprüft das Ausgangssignal des Startdecoders 44 auf das Vorhandensein von zwei aufeinanderfolgenden Startbytes. Dies tritt in jedem 45. Rahmen während der Bytezeit 30 des 45. Rahmens auf. Dabei wird der Eingangskanalzähler 24A gelöscht und damit ebenfalls die Eingangskanalzählung synchronisiert.

Der Rahmenadreßcodierer 2SA läuft mit den über die Übertragungsleitung empfangenen Rahmen synchron und greift die Rahmeninformationen im Rahmenspeicher 20 ab, die soeben vorangehend über den Ausgang der Zentrale ausgesandt worden sind. Der Rahmen aus dem Rahmenspeicher 20 wird über die Schiene »Daten Aus« zu einer Torschaltung 46 zugeführt und zu geeigneten Zeitpunkten, die noch beschrieben werden, in die vier Abschnitte eines Eingangsrahmenregisters 47 übertragen.

Die Torschaltung 46 wird ähnlich wie beim Ausgang die Torschaltung 26 geöffnet In ähnlicher Weise wie beim Ausgang wird das Kennzeichen für das Byte 6 vom Eingangsbytezähler 23Λ zum Eingang einer Eingangssteuerung 48 weitergegeben, die ihrerseits ein Signal »Eingangsanforderung« erzeugt Dieses Signal wird, wie bereits beschrieben, den Schaltkreisen 29 (Abschnittswähler mit Speichersteuerung) zugeführt. Diese Schaltkreise 29 erzeugen ein Ausgangssignal »Eingangswahl«, welches der Eingangssteuerung 48, der Torschaltung 46 und dem Rahmenadreßcodierer 25/4 zugeführt wird, wodurch die im Rahmenadreßcodierer 25Λ stehende Adresse dem Rahmenspeicher 20 zugeführt wird. Der Impuls »Zeitgabe/Lesen« von den Schaltkreisen 29 wird ebenfalls der Torschaltung 46 zugeführt, so daß zu einem geeigneten Zeitpunkt die Daten vom Rahmenspeicher 20 beim öffnen der Torschaltung 46 weitergegeben werden können. Die dem über den Eingang aufzunehmenden Rahmen entsprechenden Daten werden in das Eingangsrahmenregister 47 gestellt, wobei zu geeigneten Zeitpunkten ein Vergleich mit den jeweils im Eingangsschieberegister 42 aufgenommenen Daten mit Hilfe verschiedener Stromkreise durchgeführt werden kann. Dazu werden die vier Abschnitte des Eingangsrahmenregisters 47

S über Torschaltungen 47/1,47B, 47Cund 47 D weitergeführt

Das Endstellenadreßbyte aus dem Eingangsrahmenregister 47 wird direkt einem Adreßdecoder 49 zugeführt welcher seinerseits feststellt, daß die durch

■o dieses Byte gegebene Adresse eine echte Endstellenadresse ist Wenn die Adresse eine solche Endstellenadresse ist wird ein Ausgangssignal zur Rahmenverarbeitungssteuerung 50 weitergegeben, welche die Daten in einer noch zu beschreibenden Weise auswertet. Der

is dritte Abschnitt des Eingangsrahmenregisters 47, der das Steuerbefehlsbyte enthält, ist direkt mit einem Befehlsdecoder 51 verbunden, welcher bei einem im System verwendeten gültigen Steuerbefehl ein entsprechendes Ausgangssignal abgibt. Diese Ausgangssignale werden der Rahmenverarbeitungssteuerung 50 zugeführt

Die 8 Bits, die das vierte Byte im Eingangsrahmenregister 47 (d. h. das fünfte Byte des zu verarbeitenden Rahmens) bilden, werden direkt dem Rechner über die Kanaleingangsschiene über eine Torschaltung 52 zugeführt welche unter Steuerung des Rechners vermittels der Rechnerschnittstellensteuerung 15 steht, die zur Rechnerschnittstelle gehört. Die Torschaltung

52 wird durch den Rechner gesteuert und schickt das Datenbyte des zu verarbeitenden Rahmens zum Rechner. Die Torschaltungen 47-4 bis 47D führen zu einem Vergleicher 53, der jeweils zur Bitzeit 8 arbeitet. Dieser Vergleicher 53 gibt ein Signal »Gleich« oder »Ungleich« ab, je nachdem, ob der Inhalt des Eingangsschieberegisters 42 mit dem Inhalt der einzelnen Abschnitte der Daten im Eingangsrahmenregister 47 zur Bitzeit 8 gleich oder ungleich ist. Die beiden Ausgänge »Gleich« oder »Ungleich« vom Vergleicher

53 werden der Rahmenverarbeitungssteuerung 50 zugeführt

Die Rahmenverarbeitungssteuerung 50 führt ihrerseits mittels herkömmlicher Schaltkreise verschiedene logische Funktionen durch. Eine detaillierte Beschreibung dieser Schaltkreise wird noch gegeben. Die Daten aus dem Eingangsschieberegister 42 werden ebenfalls einem Befehlsantwortdecoder 54 zugeführt, der ebenso wie der Vergleicher 53 zur Bitzeit 8 arbeitet. Das Ausgangssignal vom Befehlsantwortdecoder 54 wird zur Bitzeit 4 des Steuerbefehlsbytes im dritten Abschnitt des Eingangsrahmenregisters 47 zu einem Befehlsübersetzer 55 weitergeführt. Dabei teilt der Befehlsantwortdecoder 54 einerseits dem Befehlsübersetzer 55 und der Rahmenverarbeitungssteuerung 50 das über die letzte Endstelle aufgenommene Steuerbefehlsbyte mit, und andererseits wird diesen beiden Schaltkreisen 50 und 55 auch das vorher ausgesandte Steuerbefehlsbyte aus dem Eingangsrahmenregister 47 zugeführt. Der Befehlsübersetzer 55 gibt ein erstes Ausgangssignal über eine Leitung »Gültig« ab, welche kennzeichnet, ob das aufgenommene Befehlsbyte in der adressierten Endstelle gültig oder ungültig ist. Wenn das Ergebnis ungültig ist, dann gibt die genannte Leitung kein Ausgangssignal zur Rahmenverarbeitungssteuerung 50 weiter. Wenn das Ergebnis gültig ist, dann wird der nächste Befehl, der

in der Übertragungsfolge kommen muß, zu einer Torschaltung 56C weitergegeben, deren Ausgang zum dritten Byteabschnitt des Eingangsrahmenregisters 47 führt Dabei wird das anstehende Steuerbefehlsbyte an

Stelle des vorhergehend ausgesandten Steuerbefehlsbytes registriert. Die Torschaltung 56Cöffnet zur Bytezeit 6, durch den Ausgang »Byte 6« des Eingangsbytezählers 23Λ gesteuert. So wird also zur Bytezeit 6 das neue Steuerbefehlsbyte aus dem Befehlsübersetzer 55 über die Torschaltung 56C in den dritten Abschnitt des Eingangsrahmenregisters 47 gestellt.

Das Eingangsschieberegister 42 ist mit dem ersten, zweiten und vierten Byteabschnitt des Eingangsrahmenregisters 47 über die Torschaltungen 46/4, 46ß und 46D verbunden. Diese Torschaltungen werden durch entsprechende Zeitimpulse geöffnet, mit deren Hilfe die über die Übertragungsleitung empfangenen Daten in die entsprechenden Stellen des Eingangsrahmenregisters 47 übertragen werden, um dabei den nächsten Rahmen aufzubauen, der zu den Endstellen ausgesandt wird. Somit wird also, während ein Rahmen über die Übertragungsleitung durch den Eingang aufgenommen wird, der durch den Ausgang nächst zu übertragene Rahmen im Eingangsrahmenregister 47 vorbereitet.

Der vorangehend ausgesandte Rahmen wird in das Eingangsrahmenregister 47 gestellt, nun mit dem aufgenommenen Rahmen verglichen und darauf der nächst zu übertragene Rahmen gebildet und in das Eingangsrahmenregister 47 gesetzt. Sobald der Rahmen zusammengebaut ist, werden seine vier Bytes über die Torschaltung 57 zum Rahmenspeicher 20 übertragen. Die Torschaltung 57 wird durch zwei Steuereingänge kontrolliert. Die Steuerung der Torschaltungen 56Λ 56B, 56Dund der Torschaltung 57 wird nun beschrieben.

Die Torschaltung 56Λ steht unter Steuerung des Ausgangs »Byte 2« vom Eingangsbytezähler 23/4, ferner unter Steuerung des »Bits 8« vom Eingangsbitzähler 22Λ und dem Signal »Adresse« von der Rahmenverarbeitungssteuerung 50. Die Torschaltung 56B steht unter Steuerung des Bytes 3 vom Eingangsbytezähler 23A ferner unter »Bit 8« vom Eingangsbitzähler 22/V und wiederum dem Signal »Adresse« von der Rahmenverarbeitungssteuerung 50. Die Torschaltung 56D steht unter Steuerung des »Bytes 5« vom Eingangsbytezähler 23/4, ferner »Bit 8« vom Eingangsbitzähler 22A und dem Ausgangssignal »Daten« von der Rahmenverarbeitungssteuerung 50. Es ist hierbei zu bemerken, daß das Signal »Adresse« von äcr' Kahmenverarbeitungssteuerung 50 für beide Torschaltungen 56,4 und 56ß verwendet wird, da diese beiden die Byteabschnitte des Eingangsrahmenregisters 47 öffnen, die sich auf Adreßinformationen beziehen, d. h. auf die Endstellenadresse und die Endcinheitsadresse in der betreffenden Endstelle. Die Torschaltung 57 steht unter Steuerung des Signals »Eingangswahl« und des Impulses »Zeltgabe/Laden« von den Schaltkreisen 29.

Ein zusätzlicher Weg In den vierten, den Datenabschnitt des Eingangsrahmenregisters 47 ist vorgesehen. Dieser Weg verbindet die Kanalausgangsschiene vom Rechner über eine Torschaltung 38 direkt mit dem vierten Abschnitt des Eingangsrahmenregisters 47. Die Torschaltung 58 steht unter Steuerung der Rechnerschnittstellensteuerung. Dieser wahlweise Weg zur Eingabe von Daten in den vierten, den Datenbyteabschnitt des Eingangsrahmenregisters 47 dient für die Sendung von Daten aus dem Rechner zur Endstelle.

Es sind FehlerprüfmaOnahmen vorgesehen, bei denen die Übertragung von Daten von einer Endstelle zum Rechner zweimal durchgeführt wird. Während der zweiten Übertragung werden die Daten mit Hilfe des Vergleichers S3 verglichen, und die Leitung »Datenende« von der Rahmenverarbeitungssteuerung 50 über· wacht die Übertragung der Datenbits über die Torschaltung 52 zum Rechner.

Der Weg über die Torschaltung 58 dient der Eingabe neuer Daten vom Rechner in den zu verarbeitenden Rahmen, wenn die adressierte Endstelle dazu auffordert. Wenn diese Aufforderung gegeben wird, stellt der Rechner das nächste Datenbyte, das z. B. zu einem Drucker in der Endstelle durchgegeben werden soll, in das Byte 4 des Eingangsrahmenregisters 47. Die Daten werden dann in den Rahmenspeicher 20 wie vorbeschrieben übertragen und ausgegeben. Wenn der Drucker zur Aufnahme eines neuen Datenbytes bereit ist, meldet das Signal »Datenanforderung« von der Rahmenverarbeitungssteuerung 50 dies dem Rechner, wodurch diesem mitgeteilt wird, daß das nächste Datenbyte für diesen Kanal kommen soll. Dies spielt sich unter Steuerung der Rechnerschnittstellensteuerung 15 ab.
Um den Rechner zu informieren, um welchen Kanal es sich gerade handelt, sind die Ausgänge vom Eingangskanalzähler 24Λ mit einem Schleifenkanaladreßcodierer 59 verbunden, der unter Steuerung eines Torsignals der Rechnerschnittstellensteuerung 15 steht. Der Schleifenkanaladreßcodierer 59 ist erforderlich, weil die zum Rechner übertragene Adresse sich von der unterscheidet, die im Rahmenspeicher 20 verwendet wird. Der Rechner arbeitet dabei unter der Adresse des Kanals, über den er Daten empfangen soll. Die Verwendung dieser Adresse hängt wesentlich vom im Rechner verwendeten Steuerprogramm ab. Weil das Steuerprogramm des Rechners nicht Teil des Übertragungssystems ist, wird hierzu nichts weiteres erklärt.

Eine Fehlerprüfung bei der Übertragung ist, wie bereits angedeutet, durchführbar. Die Rahmenverarbeitungssteuerung 50 überprüft die vom Befehlscoder 51, vom Vergleicher 531, vom Adreßcoder 49 und die vom Befehlsantwortdecoder 54 zugeführten Daten und stellt dabei fest, ob ein Übertragungsfehler vorliegt. Wenn ein solcher Fehler vorliegt, teilt die Rahmenverarbcitungs steuerung 50 dies dem Rechner über eine Leitung »Fehler« mit, die zum Rechner über die Rechnerschnittstellensteuerung 13 verläuft. Das Rechnerprogramm bestimmt die zu unternehmenden Korrekturschrittc, leitet z. B. eine wiederholte Übertragung ein oder fordert eine Hilfstätigkeit in der Endstelle an. Die besonderen zu ergreifenden Hilfsmaßnahmen sind nicht

Teil der Erfindung dieses Übertragungssystems und werden daher nicht weiter beleuchtet.

Das Arbeiten des Rahmenspeichers 20 steht unter

jo Rechnersteuerung, und es sind Maßnahmen für die Eingabe von Daten in den Rahmenspeicher 20 aus dem Rechner vorgesehen. Die Kanalausgangsschiene fUhri über eine Torschaltung 60 zu einem Kanalrahmenregl· ster 61. Das Kanalrahmenregister 61 führt über ein«

ss Torschaltung 62 zum Dateneingang des Rahmenspei chers 20. Das Kanalrahmenregister 611st für vier Bytei ausgelegt und im Aufbau dem Eingangsrahmenreglste 47 und dem Ausgangsrahmenregister 27 ähnlich. Di< Torschaltung 60 steht unter Steuerung der Rahmenaus

to gangssteuerleitung von der Rechnerschnlttstellensteue rung 15, die Torschaltung 62 dagegen unter Steuerun der Leitung »Kanalwahl« und des Impulses »Zeltgabe Laden« von den Schaltkreisen 29. Die Dateneingab wird durch den Rechner durch Bildung eines Signa!

»Kanalanforderung« zu den Schaltkreisen 29 von de Rechnerschnittstellensteuerung 13 ausgelöst.

Zusätzlich 1st die Kanalausgangsschlene des Rechnei über eine Torschaltung 63 mit dem Schlelfenkana

adreßregister 64 verbunden, das seinerseits über einen Rahmenadreßcodierer 65 zum Rahmenadreßeingang des Rahmenspeichers 20 führt. Die Torschaltung 63 wird für die Durchgabe der Adresse durch die Rechnerschnittstellensteuerung 15 geöffnet, während der Rahmenadreßcodierer 65 durch die Kanalwahlleitung von den Schaltkreisen 29 geöffnet wird. Wenn also Daten vom Rechner in das Rahmenregister 20 einzugeben sind, teilt der Rechner dies den Schaltkreisen 29 durch Aktivierung der Signalleitung »Kanalanforderung« mit und präsentiert die Adresse und die Informationen über die Kanalausgangsschiene und die Torschaltungen 60 und 63 zeitgerecht den beiden Registern 61 und 64. Wenn es dann soweit ist, rufen die Schaltkreise 29 die Weiterübertragung aus dem Kanalrahmenregister 61 und dem Schleifenkanaladreßregister 64 auf. Eine entsprechende Codierfunktion wird im Rahmenadreßcodierer 65 durchgeführt, womit die Durchgabe der richtigen Adresse zum Rahmenspeicher 20 sichergestellt wird. Die Erläuterung einer für das betrachtete _ao System typischen Endstelle gemäß F i g. 5 wird gegeben werden, wenn die Einzelheiten der vorbeschriebenen Komponenten im Detail beschrieben sind. Dies erfolgt an Hand der Fig. 8 bis 20.

F i g. 8 zeigt ein Ausführungsbeispiel des Ausgangskanalzählers 24, der die Abzählung der dreizehn beschriebenen Kanäle durchzuführen imstande ist. Ein Ringzähler 68 mit neun Stellen wird durch den Byte-1 -Ausgang des Ausgangsbytezählers 23 schrittweise fortgeschaltet. Die Stellen 1 bis 8 des Ringzählers 68 sind direkt mit dem Rahmenadreßcodierer 25 verbunden, und bei jeder Aktivierung einer dieser Leitungen durch den Ringzähler 68 gibt der Rahmenadreßcodierer 25 eine entsprechende Adresse an den Rahmenspeicher 20 ab, um dort den verlangten Speicherbereich anzuwählen. Die neunte Stelle des Ringzählers 68 ist mit dem Eingang eines zweiten Ringzählers verbunden, der fünf Stellen aufweist. Diese fünf Stellen bilden die Ausgänge 9 bis 13. Dabei wird beim ersten Umlauf des Ringzählers 68 die erste Position des Ringzählers 69 entsprechend dem Kanal 9 aktiviert. Während der folgenden Umläufe des Ringzählers 68 werden die Ausgänge 10, 11, 12 und 13 betätigt. Es wären auch andere Möglichkeiten gegeben, jedoch hat sich das dargestellte Beispiel sehr geeignet zur Bildung der Kanalkennzeichen erwiesen, die dem Rahmenadreßcodierer 25 für die Zugriffssteucrung des Rahmenspeichers 20 zugeführt werden.

Die Einzelheiten der Ausgangsstcucrung 28 sind in F i g. 9 dargestellt. Die Ausgänge und Eingänge in der Fig.4 sind mit den hler gezeigten identisch. Ein Bytc-6-Signal vom Ausgangsbytezähler 23 wird dem Ein-Eingang einer Verriegelungsschaltung 70 zugeführt. Wenn diese eingeschaltet 1st, wird eine UND-Schaltung 71 vorbereitet, solange nicht ein Löschungssignal von den Schaltkreisen 29 ansteht. Das entsprechende Löschungssignal wird über einen Inverter 72 zu diesem Zwecke verwendet. Das Byte-6-Slgnal wird über einen weiteren Inverter 73 der UND-Schaltung 71 zugeführt, so daß ein Signal »Ausgangsanforderung« erst nach βο dem Ende des Byte-6-Slgnals beginnt. Die Verriegelungsschaltung 70 wird bei gleichzeitigem Auftreten der Signale »Ausgangswahl« und »Löschung« von den Schaltkreisen 29 zurückgestellt. Diese beiden Signale werden mit Hilfe einer UND-Schaltung 74 verknüpft, e₅ deren Ausgang mit dem Rückstelleingang der Verriegelungsschaltung 70 verbunden ist.

Die Einzelheiten der Schaltkreise 29, nämlich des

Abschnittswählers mit der Speichersteuerung, sind ir Fig. 10 dargestellt. Die Signale »Kanalanforderung« »Eingangsanforderung« und »Ausgangsanforderung« werden jeweils einem Eingang der UND-Schaltunger 75, 76 und 77 zugeführt. Diese UND-Schaltunger erzeugen die Signale »Kanalwahl«, »Eingangswahl« unc »Ausgangswahl«, die bereits beschrieben worden sind Die Ausgänge aller dieser UND-Schaltungen werder invertiert und jeweils Eingängen der anderen beider dieser drei UND-Schaltungen zugeführt, um derer Eingänge so lange zu sperren, wie gerade eines dei Signale »Kanalanforderung«, »Eingangsanforderung* oder »Ausgangsanforderung« eingegeben wird. Wenn also z. B. eine Kanalanforderung erfolgt, sperrt dei invertierte Ausgang der UND-Schaltung 75 die Eingänge der UND-Schaltungen 76 und 77; in ähnlicher Weise sperrt der invertierte Ausgang der UND-Schaltung 76 die Eingänge der UND-Schaltungen 75 und 77 und der invertierte Ausgang der UND-Schaltung 77 die Eingänge der UND-Schaltungen 75 und 76. Wenn eine Kanalanforderung erfolgt, dann leiten die Speichersteuerkreise der Schaltkreise 29 einen Schreibgang ein; dazu ist die Kanalwahlleitung über eine ODER-Schaltung 78 mit dem Schreibeingang einer herkömmlichen Speichersteuerung 79 verbunden und bewirkt einen Schreibgang des Rahmenspeichers 20. Wenn eine Ausgangsanforderung vorliegt, so ist ein Lesegang erforderlich, und die Ausgangswahlleitung ist dazu über eine ODER-Schaltung 80 mit dem Leseeingang der Speichersteuerung 79 verbunden. Eine solche Ausgangsanforderung erfolgt nur, wenn die Daten eines Rahmens vollständig bereitstehen. Diese Ausgangsanforderung erfordert einen Schreib- und einen Lesegang. Der Schreibgang wird zuerst dazu benutzt, die entsprechenden Daten in die richtige Adresse zu stellen, und dann wird die nächste Speicheradresse in das Eingangsrahmenregister 47 eingelesen.

Aufeinanderfolgende Schreib- und Lesegänge werden durch die Eingangswahlleitung gesteuert. Diese ist über eine Torschaltung 81 und einen Inverter 82 mit dem Ein-Eingang einer Kippschaltung 83 verbunden. Ebenso ist die Eingangswahlleitung mit den Eingängen zweier UND-Schaltungen 84 und 85 verbunden. Ferner führt sie über einen Inverter 86 zum Löscheingang der Kippschaltung 83. Der Ein-Ausgang der Kippschaltung 83 ist mit dem zweiten Eingang der UND-Schaltung 85 verbunden und der Aus-Ausgang der Kippschaltung 83 mit dem zweiten Eingang der UND-Schaltung 84. Der Ausgang der UND-Schaltung 84 führt über die ODER-Schaltung 78 zum Schreibeingang der Speichersteuerung 79, während der Ausgang der UND-Schaltung 85 über die ODER-Schaltung 80 mit dem Leseeingang der Speichersteuerung 79 verbunden 1st. Die Kippschaltung 831st normalerweise zu Beginn eines Ganges gelöscht, womit die UND-Schaltung 84 vorbereitet Ist. Wenn die Eingangswahlleitung aktiviert wird, gibt die UND-Schaltung 84 ein Signal über die ODER-Schaltung 78 ab und leitet einen Schreibgang ein. Sobald dieser Schreibgang aufgerufen 1st, wird ein Signal »Zeltgabe/Laden« durch die Speichersteuerung 79 erzeugt. Dieses Signal öffnet die Torschaltung 81, welche über den Inverter 82 die Kippschaltung 83 am Ende des LaHezeitgabeimpulses einschaltet. Die Kippschaltung 83 gibt nun ein Ein Ausgangssignal ab, welches die UND-Schaltung 83 einschaltet und damit einen Lesegang aufruft. Die natürlichen Schaltkreisverzögerungen, die zwischen dem Schreib- und dem Lesegang auftreten, reichen für die normalePortschal-

709 632/376

tung des Eingangskanalzählers aus, worauf dann der nächste Rahmen in den Rahmenspeicher 20 eingelesen werden kann, der nun nachfolgend anstehen wird.

Der Ein-Ausgang der Kippschaltung 83 sowie die beiden Signale »Ausgangswahl« und »Kanalwahl« sind über die Eingänge einer ODER-Schaltung 86A zum ersten Eingang einer UND-Schaltung 87 geführt. Der zweite Eingang dieser UND-Schaltung 87 ist über eine ODER-Schaltung 88 mit den beiden Zeitgabeimpulsausgängen für Laden und Lesen der Speichersteuerung 79 »o verbunden. Wenn ein Lade- oder ein Lese-Zeitgabeimpuls mit dem Signal »Kanalwahl« oder »Ausgangswahl« zusammenfällt oder bei eingeschalteter Kippschaltung 83 auftritt, so wird das Signal »Löschung« erzeugt. Dies erfolgt über einen Inverter 89, der zwischen dem Ausgang der UND-Schaltung 87 und dem Ein-Eingang einer zweiten Kippschaltung 90 liegt, die ihrerseits das Löschungssignal abgibt. Ein Inverter 91 liegt zwischen dem Ausgang der ODER-Schaltung 86/V und dem Löscheingang der Kippschaltung 90, wodurch diese ao wieder gelöscht wird, wenn die betreffende der obengenannten Einschaltbedingungen der Kippschaltung 90 beendet und damit die Gesamtanordnung der Schaltkreise 29 für die nächste Operation bereitgemacht wird. ^a5

F i g. 11 stellt die Einzelheiten des Oszillators 21 und der Torschaltung 35 dar. Der Oszillator 21 umfaßt einen frei laufenden Oszillator 92, der einen Viertaktgeber 93 üblicher Bauart treibt. Nur zwei aufeinanderfolgende Takte des Viertaktgebers werden verwendet. Die restlichen beiden Takte dienen nur der zeitlichen Trennung. Die positiven und negativen Ausgänge der letzten Stufe des Ausgangsschieberegisters 30 werden vier UND-Schaltungen 94 bis 97 zugeführt. Die beiden benutzten Takte des Vieriaktgebers 93 werden wie dargestellt den zweiten Eingängen der vier UND Schaltungen zugeführt. Die Ausgänge der UND-Schaltungen 94 und 95 führen über eine ODER-Schaltung 98 zum einen Eingang des Treibers 36, während die Ausgänge der UND-Schaltungen % und 97 über eine ODER-Schaltung 99 zum anderen Eingang des Treibers 36 führen. Bei dieser Anordnung ist, wenn eine 1 in der letzten Stelle des Ausgangsschieberegisters 30 vorliegt, der eine Treiberausgang positiv und der andere negativ. Dabei wird, weil der + -Ausgang des Ausgangsschieberegistcrs 30 mit je einem Eingang der UND-Schaltungen 94 und 97 wie in Fig. Il dargestellt verbunden ist, zuerst ein Oszillatorimpuls über die ODER-Schaltung 98 zum einen Eingang des Treibers 36 gegeben und darauf ein weiterer mil dem zweiten Impuls vom so Oszillator 21 vermittels der UND-Schaltung 97 über die ODER-Schaltung 99 auf den anderen Eingang des Treibers 36. Wenn die letzte Stelle des Ausgangsschieberegisters 30 gerade eine 0 enthalt, dann sind die in der Zeichnung dargestellten Polungen gerade umgekehrt, ss womit vermittels der UND-Schaltungen 93,96 über die ODER-Schaltungen 98 und 99 die beiden Eingänge des Treibers 36 gerade in umgekehrter Reihenfolge erregt werden. Auf diese Weise werden bipolare Impulse zur Darstellung von Binsen und Nullen erzeugt Wahrend βο der beiden nlchtbenutzten Zeiten des Viertaktgebers wird ein neutraler Referenzpegel zwischen aufeinanderfolgenden Bits auf die Übertragungsleitung gegeben. Das heißt, wahrend der beiden nichtbenutzten Takte gibt der Treiber 36 den Referenzpegel ab, Im dargestellten Falle 0 Volt, wobei die bipolaren Impulse, die jede einzelne Bitposition ausmachen, entweder positiver oder negativer als der Referenzpegel erscheinen, je nachdem, ob eine 1 oder eine 0 zu übertragen ist.

Fig. 12 ist eine schematische Darstellung des Treibers 36 und des Abschlusses 40. Die Schleife zwischen den beiden ist in dieser Figur nicht dargestellt. Die Ausgänge der ODER-Schaltungen 98 und 99 werden einem Paar von Verstärkern 100 und 101 zugeführt. Die Ausgänge dieser beiden Verstärker sind mit der Primärwicklung eines Übertrages 102 verbunden. Der Mittelpunkt der Primärwicklung ist mit einer Vorspannungsquelle V verbunden. Die Sekundärwicklung des Übertragers 102 ist mit der Primärwicklung des Übertragers 103 auf der anderen Schleifenseite verbunden. Die Sekundärwicklung des Übertragers 103 hat einen geerdeten Mittelpunkt, und ihre beiden Enden sind mit einem Verstärkerpaar 104 und 105 verbunden. Während jeder Bitzeit gibt entweder die ODER-Schaltung 98 oder 99 einen ersten Impuls auf den einen Eingang des Treibers 36, worauf dann ein zweiter Impuls auf den anderen Eingang des Treibers und weiter eine impulslose Referenzperiode folgt. In der Reihenfol ge der beiden in den Treiber 36 eingegebenen Impulse sprechen die angesteuerten Verstärker 100 und 101 an und lassen dabei einen Impuls vorgegebener Polarität aus der Sekundärwicklung des Übertragers 102 abgeben. Wenn die beiden Verstärker 100 und 101 in umgekehrter Reihenfolge ansprechen, wird ein Sekundärimpuls umgekehrter Polarität abgegeben. So lange keiner der beiden Verstärker arbeitet, führen beide Leitungen Erdpotential wegen der Erdung des Mittelpunktes der Primärwicklung im Übertrager 103. Der Abschluß 40 auf der anderen Seite arbeitet ähnlich. Wenn die eine Seite der Sekundärwicklung positiv gegenüber der anderen ist, spricht der mit ihr verbundene Verstärker an, und wenn die Polarität sich umkehrt, wird der Verstärker auf der anderen Seite aktiv, womit eine Phasenkennzeichnung des über die Übertragungsleitung gesendeten Signals durch die zeitlich aufeinanderfolgende Arbeitsweise der beiden Verstärker 104 und 105 gegeben ist.

Fig. 13 stellt in Einzelheiten den Start-Start-Detektor 45 dar. Der Startdecoder 44 gibt das erste Mal ein Ausgangssignal ab, das das Vorliegen eines Startbytes zur Bitzeit 8 kennzeichnet. Dieses Signal wird über einen Inverter 106 dem Ein·Eingang einer Kippschaltung 107 zugeführt. Der Ausgang dieser Kippschaltung 107 führt über eine UND-Schaltung 108. Die Start-UN D-Bit-8-Lcitung vom Startdecoder 44 wird des weiteren dem zweiten Eingang der UND-Schaltung 108 direkt zugeführt; wenn somit die Kippschaltung 107 bereits am Ende des ersten Startbytes eingeschaltet worden ist und nun ein zweites Startbyte auftritt, wird die UND-Schaltung 108 eingeschaltet und zeigt an, daß ein zweites Startbyte auf das erkannte erste folgt. Es muß sich dabei tatsächlich um aufeinanderfolgende Startbytes handeln, da die Kippschaltung 107 durch ein zur nächsten Bitzelt 8 auftretendes Signal »Nicht Start« vom Startdecoder 44, beide Schaltbedingungen In einer UND-Schaltung 109 logisch verknüpft, sonst gelöscht wird.

F i g. 14 ist ein ins einzelne gehendes Blockschaltbild des Synchrnnisierdecoders 43. Die parallelen Leitungen vom Bingangsschieberegister 42 werden dem eigentlichen Synchronisierdecoder ItO zugeführt, welcher Immer dann einen mit H- gekennzeichneten Ausgang aktiv werden laßt, wenn ein Synchronisierbyte erkannt wird, und welcher demgegenüber einen zweiten mit -gekennzeichneten Ausgang dann aktiv werden IBßt, wenn kein Synchronisierbyte erkannt wird. Die Leitung

27 28

vom + - Ausgang des Synchronisierdecoders 110 führt UN D-Schaltung 125 geführt. Der andere Eingang dieser

zu einem Eingang einer UND-Schaltung 111 mit drei UND-Schaltung 125 ist mit dem Ausgang »Byte 6« des

Eingängen. Die beiden anderen Eingänge dieser Bytezählers 23Λ verbunden. Wenn somit zur Bytezeit 6

UND-Schaltung werden einerseits mit einem Abtastsi- keine der vorgenannten Bedingungen an der ODER-

gnal und zum anderen mit dem Byte-6-bis-30-Signal 5 Schaltung 123 anliegt, wird über eine ODER-Schaltung

beaufschlagt. Wenn somit ein Synchronisierbyte am 126 eine Verriegelungsschaltung 127 eingeschaltet. Der

Synchronisierdecoder 110 zur Zeit des Abtastsignals Ausgang dieser Verriegelungsschaltung 127 ist mit

während der Bytes 6 bis 30 anliegt, gibt die einem der vier Eingänge einer UND-Schaltung 128

UND-Schaltung 111 ein Ausgangssignal ab, welches verbunden. Der Byte-6-Ausgang des Eingangsbytezäh-

eine Verriegelungsschaltung 112 einschaltet und dabei io lers 23A ist über einen Inverter 129 mit einem anderen

kennzeichnet, daß Bytesynchronismus vorliegt. Der der vier Eingänge der UND-Schaltung 128 verbunden.

Ausgang der UND-Schaltung 111 wird zur Löschung Die Leitung »Kanalübertragung Ende« von der

des Bitzählers 22A verwendet. Die Signale »Nicht Rechnerschnittstellensteuerung 15 liegt über einen

Start«, »Byte 6 bis 30« und »Bit 8« werden einer Inverter 130 an einem weiteren Eingang der UND-

UND-Schaltung 113 zusammen mit dem Signal vom mit »5 Schaltung 128 an. Diesem Eingang wird somit

Minus gekennzeichneten Ausgang des eigentlichen gekennzeichnet, wenn eine laufende Kanalübertragung

Synchronisierdecoders HO zugeführt. Wenn diese vier noch nicht beendet ist. Dem letzten Eingang der

Bedingungen erfüllt sind, gibt der Ausgang der UND-Schaltung 128 wird über ei^en Inverter 131 das

UND-Schaltung 113 einen Löschimpuls auf die Verrie- Signal »Löschung« von den Schaltkreisen 29 zugeführt,

gelungsschaltung 112, wodurch gekennzeichnet wird, ao womit der UND-Schaltung 128 gekennzeichnet wird,

daß der Synchronismus verlorengegangen ist. wenn keine Löschung aufgerufen ist. Wenn sämtliche

Fig. 15 ist ein ins einzelne gehendes Blockschaltbild genannten vier Schaltbedingungen an den Eingängen der Taktableitung 41 aus Fig.4. Alle positiven der UND-Schaltung 128 erfüllt sind, wird somit nach Datenimpulse vom Abschluß 40 der Übertragungslei- Ende des Bytes 6 ein Signal »Eingangs-Anforderung« tung werden einer UND-Schaltung 114 zugeführt. Der *s abgegeben. Dieses Signal »Eingangs-Anforderung« Ausgang dieser UND-Schaltung 114 wird dem Ein-Ein- wird also erst nach Ende des Bytes 6 wirksam. Somit ist gang einer Verriegelungsschaltung 115 zugeführt. Alle sichergestellt, das das Byte 6 vor dem Beginn einer negativen Datenimpulse vom Abschluß 40 werden in Eingangs-Anforderung beendet ist. Das Signal »Einähnlicher Weise einer UND-Schaltung 116 zugeführt, gangs-Anforderung« wird wieder beendet, wenn die deren Ausgang wiederum mit dem Ein-Eingang einer 30 Signale »Eingangswahl« und »Löschung« durch die zweiten Verriegelungsschaltung 117 verbunden ist. Die Schaltkreise 29 erzeugt werden. Wenn diese beiden ausseitigen Ausgänge der beiden Verriegelungsschal- Signale anstehen, löscht eine UND-Schaltung 132 die tungen 115 und 117 sind über Kreuz mit den beiden Verriegelungsschaltung 127 wieder und schaltet damit UND-Schaltungen 116und 114 verbunden. das Signal »Eingangs-Anforderung« aus. Die Verriege-

Der Ein-seitige Ausgang der Verriegelungsschaltung 35 lungsschaltung 127 kann auch über die ODER-Schal-

115 und die positiven Datenimpulse vom Abschluß 40 tung 126 durch das Ausgangssignal einer UND-Schal-

werden den beiden Eingängen einer UND-Schaltung tung 136/4 eingeschaltet werden, welche über den

118 zugeführt, wohingegen der Ein-scitigc Ausgang der Ausgang der ODER-Schaltung 123 und ein gleichzeitig

Verriegelungsschaltung 117 und die negativen Datenim- auftretendes »Kanalübertragungsende« von der Rech-

pulsc vom Abschluß Hen Eingängen einer weiteren 40 nerschnitlstellensteuerung erfüllt wird.

UND-Schaltung 119 zugeführt werden. Die beiden Die Signale »Eingangswahl« und »Zeitgabe/Laden«

UND-Schaltungen 118 und 119 sind ausgangsseitig mit von den Schaltkreisen 29 werden einer UND-Schaltung

den beiden Eingängen einer ODER-Schaltung 120 133 zugeführt, deren Ausgang über einen Inverter 134

verbunden, welche die zu gewinnenden Taktsignalc das Fortschaltsignal für den Eingangskanalzähler 24A

abgibt. Unter anderem werden diese Taktsignalc über 45 erzeugt. Dieser Inverter stellt sicher, daß das Fortschal-

eine erste Verzögerungsschaltung 121 und eine zweite tesignal erst nach dem Ende des Signals »Zeitgabe/La-

Verzögerungsschaltung 122 geführt. Die Ausgangsim- den« beginnen kann. Ein Signal »Datenübertragung-

pulsc der ersten Vcrzögerungsschaltung 121 werden als Ende« von der Rechncrschnittstellensteuerung 15 und

Abtastsignal verwendet; es handelt sich dabei jeweils »Datenanforderung« von der Rahmenverarbeitungs-

um ein verzögertes Taktsignal. Das Ausgangssignal der so steuerung 50 werden den beiden Eingängen einei

zweiten Verzögerungsschaltung 122 wird zur Löschung UND-Schaltung 135 zugeführt, deren Ausgangssigna

der beiden Verriegelungsschaltungen IIS und 117 die Torschaltung 67 zwischen dem Schreibendecodierei

verwendet. Die Taktableitung 41 gibt somit am Ausgang 66 und dem Steuerbefehlsbyteabschnitt des Eingangs

der ODER-Schaltung 120 beim Einlaufen aller positiven rahmenregisters 47 öffnet. Es handelt sich hierbei un

und aller negativen Impulse je ein Taktsignal ab, as eine spezielle Technik, mit deren Hilfe unter Steueruni

unabhängig ob die empfangenen Impulse positiv oder des Rechners Schreiboperationen beendet werdei

negativ sind. Das Abtastsignal 1st demgegenüber um können, wenn der Rechner 12 das Signal »Datenüber

eine vorgegebene Zelt verzögert, und die Rückstellung tragung-Ende« zur Anzeige abgeben kann, daß kein

der Verriegelungsschaltungen HS und 117 erfolgt um Daten für die adressierte Endstelle über den gewählte!

eine weitere vorgegebene Zelt zusätzlich verzögert. Bo Kanal mehr anstehen.

Fig. 16 Ist ein schematisches Blockschaltbild der Das Signal »KanalUbertragungsende« von der Recli

Eingangssteuerung 48 gemäß F ig.4A. Die F ig. 16 zeigt nerschnittstellensteuerung und das Sigm

die gleichen Signalein· und -ausgänge der Eingangs- »Nachrichtenende« von der Rahmenverarbeitung!

steuerung 48 wie FIg.4A. Die Signale »Fehler«, steuerung SO werden einer UND-Schaltung 13

»Datenende«, »Datenanforderung« und »Nachrichten- es zugeführt, deren Ausgang ein Torsignal zur Durchgeh

ende« werden den Eingängen einer ODER-Schaltung von Synchronisierbytes vom Synchronisierbytegeber 3

123 zugeführt. Der Ausgang dieser ODER-Schaltung in alle Abschnitte des Eingangsrahmenregisters 4

123 ist über einen Inverter 124 zum einen Eingang einer ermöglicht. Dies geschieht immer, wenn eine Endstel

eine gehabte Verbindung mit dem Rechner beendet Die Torschaltungen, die diesem Zwacke dienen, sind in Fig.4 nicht dargestellt, da es sich dabei nur um Löschmögüchkeiten für das Eingangsrahmenregister 47 handelt, wenn eine Verbindung beendet wird; überdies ist dies nicht Teil der Erfindung.
. Fig. 17 ist ein detailiertes Blockschaltbild der Rahmenverarbeitungssteuerung 50 und zeigt alle yorbeschriebenen Eingänge und Ausgänge dieser Steuerungskreise gemäß Fig.4. Das Signal »Byte 2«, das Ausgangssignal des Adreßdecoders 49 und das Ungleich-Signal von der Vergleicherschaltung 53 werden einer UND-Schaltung 136 zugeführt Der Ausgang dieser UND-Schaltung 136 ist mit dem Ein-Eingang einer Verriegelungsschaltung 137 verbunden, welche ihrerseits das Torsignal »Adresse« der Rahmenverarbeitungssteuerung 50 abgibt, wenn die drei genannten Bedingungen erfüllt sind. Die Verriegelungsschaltung 137 wird gelöscht, wenn eine Fehlerbedingung seitens der Fehlerlogik 138 erkannt wird oder _ao ein Löschsignal für die Rahmenverarbeitungssteuerung 50 gegeben wird. Diese beiden genannten Signale werden über eine ODER-Schaltung 139 dem Löscheingang der Verriegelungsschaltung 137 zugeführt Die Einzelheiten der Fehlerlogik 138 werden nicht beschrieben, da es sich dabei um einfache logische Funktionen handelt, die durch die dargestellten Eingangssignale bestimmt werden. Andere Fehlermöglichkeiten könnten ebenfalls für die Löschung der Verriegelungsschaltung 137 herangezogen werden, um beim Auftreten irgendeines Fehlers die gerade laufende Operation zu beenden.

Die Signale »Steuerung gut« und »Daten-Schreibanforderung« werden den beiden Eingängen einer UND-Schaltung 144 zugeführt Der Ausgang dieser UND-Schaltung ist mit dem Eingang einer Verriegelungsschaltung 145 verbunden, die ihrerseits das Signal »Datenanforderung« für die Rechnerschnittstellensteuerung 15 erzeugt. Die Verriegelungsschaltung 145 wird durch ein Signal gelöscht, das vom Ausgang der bereits erklärten ODER-Schaltung 139 abgegeben wird. Die Signale »Leerlesen«, »Byte 5« und »Bit 8« werden den drei Eingängen einer UND-Schaltung 146 zugeführt, deren Ausgang das Torsignal »Daten« abgibt Die beiden Signale »Steuerung gut« und »Schreibende« werden den Eingängen einer UND-Schaltung 147 zugeführt, deren Ausgang über eine UND-Schaltung

148 zum Einschalten einer Verriegelungsschaltung 149 benutzt wird, deren Ausgang wiederum das Signal »Nachrichtenende« abgibt. Die Verriegelungsschaltung

149 kann ebenso eingeschaltet werden, wenn gleichzeitig die Signale »Steuerung gut« und »Leseende« über eine UND-Schaltung 150 und die ODER-Schaltung 148 anliegen. Die Rückstellung der Verriegelungsschaltung 149 erfolgt über die ODER-Schaltung 139, wie bereits für die Verriegelungsschaltungen 137 und 145 beschrieben.

Fig. 18 zeigt ein detailliertes Blockschaltbild des Befehlsübersetzers 55 gemäß Fig.4. Die Ausgänge des Befehlsdecoders 51 und des Befehlswortdecoders 54 sind im einzelnen dargestellt. Stellvertretend wird nur go die Übersetzung eines Befehls beschrieben; die übrigen sind in tabellarischer Form in F i g. 9 erklärt. Der Befehl »Leerlesen« vom Befehlsdecoder 51 wird dem einen zweier Eingänge einer UND-Schaltung 151 zugeführt. Der andere Eingang dieser UND-Schaltung 151 ist mit ς₅ dem Ausgang einer ODER-Schaltung 152 verbunden, die ihrerseits über ihre Eingänge die Signale »Leseanforderung«, »Daten-Leseanforderung«, »Leseende-Anforderung« und »Leerlesen angenommen« Befehlsantwortdecoder 54 empfängt Wenn somit irgendeine der genannten Befehlsantworten, die der ODER-Schaltung 152 zugeführt werden, auftritt während das Signal »Leerlesen« vom Befehlsdecoder 51 kommt, erzeugt die UND-Schaltung 151 ein Ausgangssignal über eine ODER-Schaltung 153, welches kennzeichnet, daß der wiederaufgenommene Befehl in Übereinstimmung zum gesendeten Befehl steht

Der Ausgang der ODER-Schaltung 153 ist zusätzlich mit einem Eingang einer UND-Schaltung 154 verbunden. Der andere Eingang dieser UND-Schaltung 154 wird von einer ODER-Schaltung 155 gespeist, deren Eingängen die Signale »Leerlesen angenommen«, »Lesebefehl angenommen« und »Datenlesen angenommen« vom Befehlsantwortdecoder 54 zugeführt werden. Wenn somit das Signal »Befehl übereinstimmend« und eines der drei angegebenen Signale vom Befehlsantwortdecoder 54 vorliegt, wird am Ausgang der UND-Schaltung 154 ein Signal abgegeben, daß einer Codiermatrix 158 zugeführt wird, die ihrerseits ein Signal »Leerlesen« erzeugt; dies ist der nachfolgende neue Befehl, der unter den vorliegenden Bedingungen erzeugt werden muß.

Fig.20 ist ein detailliertes Blockschaltbild der Rechnerschnittstellensteuerung 15 entsprechend der Schnittstelle zu einem gängigen Rechner. Diese Schnittstelle kann an jeden beliebigen Rechner angepaßt werden, der geeignet ist, mit dem beschriebenen Übertragungssystem zu verkehren; dabei ergeben sich zwingende Forderungen, die einerseits durch den Rechner und andererseits durch den Aufbau des Übertragungssystems gegeben sind.

Die Befehlsleitungen vom und zum Rechner werden über einen Rechnerbefehlsdecoder 157 und einen Rechneirbefehlscodierer 158 geführt. Der Rechnerbefehlsdecoder 157 und der Rechnerbefehlscodierer 158 müssen in Übereinstimmung mit dem vorgesehenen Rechner stehen. Die durch das Übertragungssystem gegebenen vorbeschriebenen Befehle sind: »Datenanforderung«, »Datenende«, »Nachrichtenende« und »Fehler«. Die Informationsübertragungssteuerung 159 erzeugt in Zusammenarbeit mit dem Rechner die folgenden Normbefehle: »Datenübertragung beendet«, »Übertragung Adresse von Kanalausgangsschiene«, »Übertragung Adresse zur Kanaleingangsschiene«, »Übertragung Daten von Kanalausgangsschiene«, »Übertragung Daten zur Kanaleingangsschiene«, »Übertragung beendet« und »Übertragung Befehl von Kanalausgangsschiene«. Mit Ausnahme des Signals »Datenübertragung beendet« sind die genannten Befehle durch die im einzelnen innerhalb der Rechnerschnittstellensteuerung 15 dargestellten Elemente an die Eigenheiten des Beschriebenen Übertragungssystems durch Übersteuerung anzupassen.

Die Kanalausgangsschiene vom Rechner führt zum Schnittstellenbefehlsdecoder 160, der die zu gebenden Befehle zu decodieren hat Es sind dies »Rahmen laden«, »Schleife Start« und »Schleife Stop«. Diese Befehle werden zur Zeit des Signals »Übertragung Befehl von Kanalausgangsschiene« decodiert Das Signal »Rahmen laden« wird dem Eingang einer Verriegelungsschaltung 161 zugeführt. Der Ein-Ausgang dieser Verriegelungsschaltung 161 bereitet die Eingänge zweier UND-Schaltungen 162 und 163 vor. Die UND-Schaltung 162 bekommt über ihren anderen Eingang das Signal »Übertragung Adresse von Kanalausgangsschiene« zugeführt und gibt ein Torsignal für die Weitergabe der

Schleifenkanaladresse ab, das seinerseits die Torschaltung 63 öffnet und dabei die vom Rechner gegebene Schleifenkanaladresse von der Ksnalausgangsschiene dem Schleifenkanaladreßregister 64 zuführt. Die UND-Schaltung 163 ist andererseits mit dem Signal »Übertragung Daten von Kanalausgangsschiene« verbunden und gibt ein Torsignal für die Übertragung eines auszugebenden Rahmens zur UND-Schaltung 60 ab, über die jeweils ein Rahmen von der Kanalausgangsschiene dem Kanalrahmenregister 61 zugeführt wird. Der ausseitige Ausgang der Verriegelungsschaltung 161 führt zu UND-Schaltungen 164, 165, 166 und bereitet diese Schaltungen vor, wenn die Verriegelungsschaltung 161 gelöscht ist. Der andere Eingang der UND-Schaltung 164 ist mit dem Signal »Übertragung Adresse zur Kanaleingangsschiene« verbunden und gibt ein Torsignal für den Schleifenkanaladreßcodierer 59 ab, um dabei eine Schleifenkanaladresse zur Kanaleingangsschiene zum Rechner durchzugeben. Die UND-Schaltung 165 ist über ihren zweiten Eingang mit dem Signal »Übertragung Daten von Kanalausgangsschiene« verbunden und erzeugt ein Torsignal zur Durchgabe von Datenbytes, welches die UND-Schaltung 58 öffnet und dabei Bytes von der Kanalausgangsschiene zum Datenabschnitt des Eingangsrahmenregisters 47 gelangen läßt. Die UND-Schaltung 166 ist über ihren zweiten Eingang mit dem Signal »Übertragung Daten zur Kanaleingangsschiene« verbunden und erzeugt ein Torsignal zur Datenbyteübertragung zum Kanal, welches die UND-Schaltung 52 öffnet und Datenbates vom Eingangsrahmenregister 47 zur Kanaleingangsschiene gelangen läßt.

Der Ein-Ausgang der Verriegelungsschaltung 161 ist des weiteren mit dem einen Eingang einer UND-Schaltung 167 verbunden, deren anderer Eingang das Signal »Übertragung beendet« zugeführt bekommt. Wenn die Verriegelungsschaltung 161 während dieses Signals eingeschaltet ist, erzeugt die UND-Schaltung 167 ein Ausgangssignal zur Einschaltung einer Verriegelungsschaltung 168. Der Ein-Ausgang dieser Verriegelungsschaltung 168 gibt ein Signal zur Rückschaltung 161 ab. Des weiteren ist dieses Ausgangssignal mit einer UND-Schaltung 169 verbunden. Das Signal »Übertragung beendet« wird über einen Inverter 170 dem zweiten Eingang dieser UND-Schaltung 169 zugeführt. Das Signal »Löschung« von den Schaltkreisen 29 wird über einen Inverter 171 umgekehrt dem dritten Eingang der UND-Schaltung 169 zugeführt. Wenn alle drei Eingänge der UND-Schaltung 168 erfüllt werden, wird das Signal »Kanal-Anforderung« erzeugt Dies bedeutet, daß der Kanal Bedienung anfordert und eine Rahmenladeoperation notwendig ist. Dies wird durch die eingeschaltete Verriegelungsschaltung 161 und das Signal »Übertragung beendet« gekennzeichnet. Das Signal »Übertragung beendet« wird über den Inverter 170 umgekehrt und läßt das Signal »Kanal-Anforderung« erst nach dem Ende des Signals »Übertragung beendet« beginnen, so daß die »Kanal-Anforderung« nicht zu früh gegeben wird. Die Signale »Löschung« und »Kanalwahl« werden einer UND-Schaltung 172 zugeführt, deren Ausgang zum Rückstelleingang der Verriegelungsschaltuiig 168 führt, um damit das Signal »Kanal-Anforderung« zu beenden, wenn »Löschung« und »Kanalwahl« eine erfolgreiche Kanalanforderungsoperation erkennen lassen. Eine Verriegelungsschaltung 173 ist eingangsseitig mit den Signalen »Schleife Start« und »Schleife Stop« vom Schnittstellenbefehlsdecoder 160 verbunden und erzeugt ein Signal »Schleife außer

Betrieb«, solange sie nicht eingeschaltet ist,

F i g. 5 stellt eine der Endstellen in der Schleife gemäß P i g. 1 dar. Die die Schleife bildenden Übertragungsleitungen sind jeweils eingangsseitig mit einem anpassen-

s den Abschluß 175 verbunden, der dem Abschluß 40 in F i g. 4 identisch ist Der Ausgang dieses Abschlusses 175 ist mit einer Taktableitung 176 verbunden, die auch ähnlich der Taktubleitung 41 gemäß F i g. 4 wirkt Die Taktableitung 176 gibt Schiebetaktsignale, Abtastsigna-Ie, Ladetaktsignale und Datenimpulse ab. Alle diese Signale werden auch auf ähnliche Weise wie bei dur Taktableitung 41 gewonnen; es sind jedoch nicht nur zwei, sondern drei Verzögerungsschaltungen vorgesehen. Die Datenimpulse werden von der Taktableitung

U 176 der ersten Stelle eines 8-Bit-Schieberegislers 177 zugeführt. Die letzte Stelle dieses Schieberegisters ist über eine Torschaltung 178 mit einem Treiber 179 verbunden, der seinerseits zur weitergehenden Zweidrahtleitung der Schleife führt und denm Treiber 36 gemäß Fig.4 identisch ist. Die anderen bis zu 100 Endstellen innerhalb der Schleife sind ähnlich aufgebaut und zwischen dem Treiber 36 gemäß F i g. 4 und dem Abschluß 40 gemäß F i g. 4 angeordnet.

Die Schiebetaktsignale von der Taktableitung 176 werden dem Schieberegister 177 zur Datenflußsteuerung und gleichzeitig dem Fortschalteingang eines Bitzählers 180 zugeführt, der von 1 bis 8 zählt. Der Ausgang »Bit 1« des Bitzählers 180 ist mit dem Fortschalteingang eines Bytezählers 181 verbunden, der von 1 bis 5 zählt. Die Synchronisierung der Zähler 180 und 181 in der Endstelle ist anders als die der entsprechenden Zähler in der Zentrale gemäß Fig.4. Eine Abzählung der Synchronisierbytes ist hier für die Synchronisierung unwesentlich, und der Bytezähler 181 ist in den Endstellen nur in den ersten 5 Bytes jedes durchlaufenden Kanalrahmens erforderlich, wobei die Zahl der Synchronisierbytes am Ende der Kanalrahmen unerheblich ist. Wesentlich für den Betrieb der Endstellen ist die Aufrechterhaltung des Bytesynchronismus jedoch, da der Inhalt des Schieberegisters 177 jedesmal parallel geprüft werden muß, wenn ein in der Zentrale zusammengefügtes Byte vollständig im Schieberegister 177 steht. Dies wird durch die Schaltkreise ausgeführt, die nachfolgend beschrieben werden.

Ein paralleler Ausgangskanal vom Schieberegister 177 führt die 8 Bits einem Sync/Start-Decoder 182 zu. Dieser überwacht laufend den Stand des Schieberegisters und gibt je nach Lage eines von drei Ausgangssignalen ab. Wenn im Schieberegister 177 ein Synchronisierbyte erkannt wird, wird ein Synchronisier-Ausgangssignal abgegeben. Wenn ein Startbyte im Schieberegister erkannt wird, wird ein Start-Ausgangssignal abgegeben, und wenn keines dieser beiden vorgenannten Bytearten erkannt wird, wird dies über eine dritte Ausgangsleitung »Weder/Noch« angezeigt. Die Signale der genannten drei Ausgangsleitungen werden einer Byte-Rahmen-Synchronisiersteuerung 183 zugeführt, welche noch beschrieben werden soll. Außer den drei genannten Eingangssignalen wird den Schaltkreisen 183 der Abtasttakt von der Taktableitung 176, ein Löschsignal vom Bytezähler 181 und ein Bit-8-Signal vom Bitzähler 180 zugeführt. Aus diesen sechs Eingangssignalen bestimmen die Schaltkreise 183, ob ein Rahmen vorliegt und ob sich die Endstelle im

<>5 Bytesynchronismus befindet. Solange noch kein Rahmen erkannt worden ist, hält die Leitung »Kein Rahmen« den Bytezähler 181 gelöscht. Solange die Endstelle nicht im Bytesynchronismus steht, hält

andererseits die Leitung »Kein Bytesynchronismus« den Bitzähler 180 gelöscht Dabei wird ein ständiges Suchen nach Byte- und Rahmensynchronismus ermöglicht. Sobald ein Rahmen erkann worden ist und Bytesynchronismus herrscht, verschwinden die Signale auf diesen beiden Ausgangsleitungen, bis wieder entsprechende Bedingungen gegeben sind. Solange der Bytesynchronismus erhalten bleibt, schreitet der Bitzähler 180 laufend mit den Schiebetaktimpulsen von der Taktabteilung 176 weiter und läuft bei AufrechterhaUung des Bytesynchronismus dauernd um. Wenn jedoch aus irgendeinem Grunde ein Bit im aufgenommenen Bitfluß verlorengeht und die Endstelle außer Synchronismus fällt, wird die Leitung »Kein Bytesynchronismus« eingeschaltet, und die Operation zur Suche eines neuen Bytesynchronismus werden wieder eingeleitet. Diese Operationen werden noch an Hand einer detaillierten Beschreibung der Schaltkreise 183 näher erläutert.

Der Ausgangskanal des Schieberegisters 177 ist des weiteren zu einem Adreßdecoder 183 geführt, der jeweils eines von drei Ausgangssignalen abgibt: »Eigene Adresse«, »Polling-Adresse« oder »Alle anderen Adressen«. Ein Ausgangssignal »Eigene Adresse« zeigt an, wenn das zweite Byte des gerade durchlaufenden Kanalrahmens die eigene Endstellenadresse enthält. Dies bedeutet, daß die Daten und Steuerinformationen dieses Rahmens sich an eine Endeinheit dieser Endstelle wenden. Das Signal »Polling-Adresse« kennzeichnet, daß ein Polling-Rahmen erkannt worden ist und daß jede beliebige Endstelle, die Bedienung anfordert, diesen gerade laufenden Kanalrahmen durch Einsetzen der eigenen Adresse in das Byte 2 annehmen kann. Das Signal »Alle anderen Adressen« kennzeichnet, daß die Daten- und Steuerinformationen des vorliegenden Kanalrahmens durch eine Endeinheit in irgendeiner der anderen Endstellen verwendet werden sollen. Eine solche Adresse im Byte 2 kann durch keine der Endstellen abgeändert werden. Wie diese drei Signale im einzelnen verwendet werden, soll aus der weiteren Beschreibung hervorgehen.

Der Adreßdecoder 183 hat drei weitere Eingänge, die die Decodierzeiten festlegen. Der Abtasttakt von der Taktableitung 176 und je ein Signal »Bit 8« und »Byte 2« liegen am Adreßdecoder 183 an und bewirken, daß die Adreßdecodierung nur im Abtasttakt während des Bits 8 eines Bytes 2 erfolgt Damit wird sichergestellt, daß während der Adreßdecodierung wirklich im Schieberegister 177 ein Adreßbyte steht. In allen anderen Bytezeiten wird keine Adreßdecodierung durchgeführt. Die drei Ausgänge vom Adreßdecoder 183 werden den Schaltkreisen »Endeinheitswahl« 184 zugeführt, die andererseits auch ein Signal von der Endeinheit zugeführt bekommt, die gerade Bedienung erfordert. Nur eine einzige Endeinheit der Endstelle kann gleichzeitig Bedienung anfordern. Die anderen Endeinheiten sind durch herkömmliche Schaltkreise gesperrt Die Anschaltung der Endeinheiten ist nicht im einzelnen dargestellt, da sie nicht als Teil der Erfindung betrachtet wird; es sind nur einige konventionelle Endeinheitsanschlußleitungen mit möglichen Adressen angedeutet. Dies soll noch im Detail beschrieben werden.

Die Schaltkreise »Endeinheitswahl« 1184 erzeugen entsprechend den vier Eingangssignalen zwei Ausgangssignale. Deren erstes kennzeichnet, daß »Nur diese Endeinheit« angewählt ist. Dieses Signal wird einer Torschaltung 185 zugeführt, die das Laden von Daten in das Schieberegister 177 über den dargestellten Eingangskanal überwacht. Die Torschaltung 185 erzeugt ein Signal »Ladezeitgabe«, welches eine Daten· eingabe über den Eingangskanal in das Schieberegister 177 steuert Die Torschaltung 185 hat zwei weitere Eingänge, die zur Erzeugung der »Ladezeitgabe« erfüllt werden müssen. Diese weiteren Signale sind einerseits das Signal »Ladetakt« von der Taktableitung 176 und das Signal »Bit 8« vom Bitzähler 180. Somit können Daten in das Schieberegister 177 zur Bitzeit 8 aller Bytes eingeladen werden, wenn die betroffene Endstelle und eine ihrer Endeinheiten angewählt worden ist.

Das Ausgangssignal »Endeinheit gewählt« von den Schaltkreisen 184 wird einer Datenübertragungssteuerung 186 zugeführt, ferner einem Befehlsdecoder 187 undl einem Endeinheitsadreßdecoder 188. Das Löschsignal vom Bytezähler 181 wird nach dem Byte 5 der Endeinheitswahl 184 am Ende jedes Rahmens, der durch das Schieberegister 177 läuft, zugeführt; so wird die Endeinheitswahl 184 für den nächsten, einem folgenden Kanal zugeordneten Rahmen geleert.

Ein Adreßcodierer 189 ist ausgangsseitig direkt mit dem Eingangskanal zum Schieberegister 177 verbunden und wu'd zur Byte-2-Zeit durch den Byte-2-Ausgang des Bytezählers 181 wirksam gemacht. Dabei wird die Endstellenadresse in das Schieberegister 177 mit einem Ladezeitgabesignal von der Torschaltung 185 eingesetzt Diese Technik ermöglicht das Aufnehmen eines Polling-Rahmens; sie wird auch für die Fehlersuche benutzt, wobei die Torschaltung 185 ausschließlich wirksam wird, wenn das Signal »Nur diese Endeinheit« durch die Endeinheitswahl 184 abgegeben wird. Diese Fehlersuchtechnik wird dabei zur Auffindung von Endstellen angewandt, die fälschlicherweise die Rahmen anderer Endstellen durch Abänderung der Endstellenadressen benutzen.

Der Endeinheitsadreßdecoder 188 bekommt von der Endeinheitswahl 184 das Signal »Endeinheit gewählt«, ein Signal »Bit 8« vom Bitzähler 180, ein Signal »Byte 3« vom Bytezähler 181 und das Abtasttaktsignal von der Taktableitung 176 zugeführt. Somit wird, wenn die Endeinheit gewählt ist, zur Byte-3-Zeit die Adresse im Schieberegister 177 durch den Endeinheitsadreßdecoder 188 entschlüsselt, der seinerseits eine der η Leitungen entsprechend dem durchgegebenen Code wirksam werden läßt. Diese π Leitungen werden für die Anwahl einer von π Endeinheiten, die zur betreffenden Endstelle gehören, entsprechend dem Inhalt des dritten Bytes des verarbeiteten Kanalrahmens benutzt.

Der Befehlsdecoder 187 empfängt von der Endeinheitswahl 184 ebenfalls das Signal »Endeinheit gewählt«, ferner ein Signal »Bit 8« vom Bitzähler 180 sowie ein Signal »Byte 4« vom Bytezähler 181 und decodiert dabei das vierte Byte des verarbeiteten Rahmens. Der decodierte Befehl wird einer Datenübertragungssteuerung 186 zugeführt. Die Datenübertragungssteuerung 186 empfängt außerdem von vorbeschriebenen Schaltkreisen das Ladetaktsignal »Bit 8«, »Byte 5« und den Abtasttakt. Die Datenübertragungssteuerung 186 erfüllt damit verschiedene Funktionen. Eine ihrer Hauptfunktionen ist die Übersetzung des empfangenen Befehls in eine Befehlsantwort. Dies erfolgt auf Grund verschiedener Eingangssignale, die durch die angesprochene Endeinheit abgegeben werden. Wie dies im einzelnen geschieht, wird später in Verbindung mit einer ins einzelne gehenden Beschreibung der Datenübertragungssteuerung 186 erklärt. Der Ausgang für die Befehlsinformationen wird einem Befehlsantwortcodierer 190 zugeführt, der zur Byte-4-Zeit eine entsprechende Befehlsantwort erzeugt und

2ο

diese über den Eingangskanal zeitgerecht in das Schieberegister 177 zum Ersatz des aufgenommenen Befehls von der Zentrale gelangen ISBt Alle diese Befehle und Antworten wurden bereits in Verbindung mit der Beschreibung des Antwortdecoders 54 und des Befehlsübersetzers 55 behandelt

Die Datenübertragungssteuerung 186 erhält ein Signal »Für Daten bereit«, wenn eine Endeinheit Schreibopera'ionen durchführt, und gibt Datenabtastimpulse und ein Signal »Schreiben läuft«, womit der durchverbundenen Endeinheit eine Ausgabeoperation ermöglicht wird. Für Endeinheiten, die zum Lesen eingerichtet sind, empfängt die Datenübertragungssteuerung 186 von der Endeinheit Signale »Bedienung erforderlich«, »Datenende« und »Übertragung beendet« und gibt darauf ein Signal »Lesen läuft« und, wenn Daten aufgenommen worden sind, ein weiteres Signal »Daten aufgenommen«. Ebenso gibt die Datenübertragungssteuerung 186 ein Daten-Torsignal zur Torschaltung 191, die im Eingangskanal zwischen der gewählten Endeinheit und dem Schieberegister 177 liegt Diese Torschaltung steht somit unter Kontrolle der Datenübertragungssteuerung 186 und ferner unter Kontrolle des Signals »Byte 5«, womit das entsprechende Datenbyte aus der Endeinheit in die fünfte Byteposition des verarbeiteten Kanalrahmens eingegeben wird.

Wenn eine Endeinheit angewählt ist schaltet sie ihre kennzeichnende Leitung zum Endeinheitsadreßcodierer 192 ein, der einen entsprechenden Identifierungscode der Endeinheit abgibt. Der Ausgang des Endeinheitsadreßcodierers 192 führt weiter über eine Torschaltung 193, die unter Steuerung des Bytes 3 vom Bytezähler 181 steht. Damit wird die Endeinheitsadresse in die Byte-3-Position eines aufgenommenen Polling-Rahmens eingesetzt, um der Zentrale die Endeinheit in der Endstelle anzugeben, die im betreffenden Kanalrahmen gerade durchverbunden ist. In manchen Fällen wird dabei dieselbe Adresse in das Schieberegister eingegeben, die bereits in diesem Byte aufgenommen wurde. Im Fall einer Polling-Operation, wenn das Signal »Polling-Adresse« vom Adreßdecoder 183 abgegeben wird, ersetzt die in das Schieberegister einzugebende Endeinheitsadresse die Daten des empfangenen dritten Bytes auf dieselbe Art und Weise, wie der Adreßcodierer 189 die Adresse im zweiten Byte des verarbeiteten Rahmens ersetzt.

Die über die Schnittstelle an eine Endstelle gemäß Fig.5 angeschlossene Zahl von Endeinheiten kann variieren. Wenn jedoch eine einzige Endeinheit an einer Endstelle angeschlossen ist, dann können die Schaltkreise 188,192 und 193 entfallen. Dabei ist Byte 3 überflüssig und wird im Zusammenhang mit dieser Endstelle nicht benutzt. Wenn alle Endstellen eines Systems jeweils nur eine einzige Endeinheit haben sollten, kann das dritte Byte für das gesamte System entfallen, womit in jedem Rahmen dann gegebenenfalls ein Byte weniger zu übertragen wäre. Jedoch muß dann auch die Verwendung der Ausgangssignale der Bytezähler in der Zentrale und in den Endstellen ab Byte 3 reduziert ausgelegt werden. Wenn mehrere Endeinheiten über die Schnittstelle angeschlossen sind, ist lediglich zu beachten, daß im Falle der Abgabe des Signals »Bedienung erforderlich« durch eine Endeinheit die anderen angeschlossenen Endeinheiten über ihre entsprechende Schnittstellenleitung nicht gleichzeitig einen Verbindungsversuch machen können, bis die zuerst anfordernde Endeinheit ihre Operationen been-Het und die Schnittstelle wieder freigegeben hat. Die Einzelheiten dieser Verbindungen sind nicht dargestellt worden, da sie nicht Teil der vorliegenden Erfindung sind und eine Vielzahl von verschiedenen Schaltungsmöglichkeiten gegeben ist, die von der Anzahl und den

s Eigenschaften der Endeinheiten abhängt, die über die Schnittstelle an die Endstelle angeschlossen werden sollen.

F i g. 21 ist ein Blockschaltbild der Byte·Rahmen-Synchronisiersteuerung 183. Diese Schaltkreise enthalten

ίο zwei Verriegelungsschaltungen 194 und 195. Die Verriegelungsschaltung 194 wird normalerweise gelöscht wenn die Endstelle nicht im Bytesynchronismus ist und die Verriegelungsschaltung 195 wird normalerweise gelöscht wenn kein Kanalrahmen erkannt ist. Der Aus-Ausgang der Verriegelungsschaltung 195 ist mit einem Eingang einer UND-Schaltung 196 verbunden, über deren andere beide Eingänge das Signal »Synchronisierung« vom Sync/Start-Decoder 182 und Abtasttaktimpulse von der Taktableitung 176 zugeführt werden.

Wenn die Verriegelungsschaltung 195 gelöscht ist, womit angezeigt wird, daß kein Rahmen vorliegt wird vermittels der beiden anderen über die UND-Schaltung 196 anstehenden Signale die Verriegelungsschaltung 194 eingeschaltet und das Signal »Kein Bytesynchronis-

Ϊ5 mus« vom Aus-Ausgang der Verriegelungsschaltung 194 beendet. Eine weitere UND-Schaltung 197 wird durch den Ein-Ausgang der Verriegelungsschaltung 194 vorbereitet und sobald die Signale »Start« vom Decoder 182 und ein Kombinationssignal »Bit 8 und Abtasttakt« erscheinen, wird über den Ausgang der UND-Schaltung 197 die Verriegelungsschaltung 195 eingeschaltet und zeigt an, daß nun ein Rahmen vorliegt. Die Verriegelungsschaltung 195 wird darauf wieder durch ein Signal »Löschen« vom Bytezähler 181 ausgeschaltet Die Verriegelungsschaltung 194 dagegen wird über eine UND-Schaltung 198 durch das vorgenannte Kombinationssignal »Bit 8 UND Abtasttakt« rückgestellt, wenn die Verriegelungsschaltung 195 aus ist und weder ein Synchronisierbyte noch ein Startbyte im Decoder 182 erkannt wird. Die Byte-Rahmen-Synchronisiersteuerung 183 stellt somit zwei Signale zur Verfügung, die das Erkennen eines Kanalrahmens und des Bytesynchronismus invers kennzeichnen.

Fig.22 ist ein ins einzelne gehendes Blockschaltbild der Endeinheitswahl 184. Das Signal »Polling-Adresse« vom Adreßdecoder 183 und das Signal »Bedienung erforderlich« von der Endeinheit werden den beiden Eingängen einer UND-Schaltung 199 zugeführt. Der Ausgang dieser UND-Schaltung führt über eine ODER-Schaltung 200 zum Eingang einer Verriegelungsschaltung 201, die im eingeschalteten Zustand das Signal »Nur diese Endeinheit« abgibt. Der Ein-Ausgan der Verriegelungsschaltung 201 führt des weiteren übei eine ODER-Schaltung 202, deren Ausgang das bereit! vorgenannte Signal »Endeinheit gewählt« abgibt. Di Verriegelungsschaltung 201 kann ebenfalls durch da Signal »Eigene Adresse« vom Adreßdecoder 1 eingeschaltet werden, welches über den zweitei Eingang der ODER-Schaltung 200 dem Eingang de Verriegelungsschaltung 201 zugeführt wird. Das Sign; »Alle anderen Adressen« vom Adreßdecoder 183 wir an den Eingang einer Verriegelungsschaltung 20 geführt deren Ausgang über den zweiten Eingang de ODER-Schaltung 202 geführt wird, um das Signs »Endeinheu gewählt« abzugeben. Das Signal »Lc sehen« vom Bytezähler 181 wird den Rückstelleingän gen der Verriegelungsschaltungen 201 und 203 zugd

führt und löscht die beiden vor Beginn des nächsten Rahmens der Kanalfolge.

F i g. 23 ist ein detailliertes Blockschaltbild der Datenübertragungssteuerung 186 gemäß F i g. 5. Diese Schaltkreise rufen die Befehlsantworten, die bei den einzelnen Eingangsbefehlen abgegeben werden müssen, auf und erzeugen ein Daten-Torsignal für die Torschaltung 191 und die Signale »Daten aufgenommen«, »Lesen läuft«, »Schreiben läuft« und »Datenabtastung« für die arbeitende Endeinheit.

Die durch die Endstelle aufnehmbaren Befehle sind in Spalte 1 der Fig. 19 zusammen mit den zugehörigen gültigen Antworten in Spalte 2 der gleichen Figur aufgeführt. F i g. 23 stellt dar, wie diese Befehlsantworten erzeugt werden.

Einer Leseoperation geht immer eine Leerleseoperation von der Zentrale voran. Dies wird im Befehlsdecoder 187 entschlüsselt und der Datenübertragungssteuerung 186 mitgeteilt. Das Signal »Leerlesen« wird zwei UND-Schaltungen 204 und 205 zugeführt. Wenn alle drei Eingangsbedingungen der UND-Schaltung 204 erfüllt sind, wird ein Signal »Leseanforderung« über den Befehlsantwortcodierer 190 erzeugt. Die UND-Schaltung 204 besitzt zwei weitere Eingänge. Dem einen wird von der Schnittstelle das Signal »Bedienung erforderlich« zugeführt, wohingegen der andere über einen Inverter 206 mit dem Ausgang einer monostabilen Schaltung 207 verbunden ist, die ihrerseits vom Ausgang einer UND-Schaltung 208 angestoßen wird. Den Eingängen der UND-Schaltung 208 werden die Signale »Endeinheit gewählt«, »Byte 5« und »Bedienung erforderlich« zugeführt. Die Aufgabe dieses Eingangs ist die Unterdrückung einer mehrfachen Aufnahme von Polling- Adreßrahmen, wobei die monostabile Schaltung die UND-Schaltung 204 über den Inverter 206 sperrt, wenn bereits eine erste Polling-Aufnahme stattgefunden hat. Die monostabile Schaltung 207 sperrt die UND-Schaltung 204 über eine Zeit, die zumindest zweimal so lang sein soll wie der Abstand zwischen zwei im gleichen Kanal aufeinanderfolgenden Rahmen.

Die UND-Schaltung 205 mit drei weiteren Eingängen erzeugt über den Befehlsantwortdecoder 190 das Signal »Leerlesen angenommene. Dieses Signal soll nicht schon beim ersten Leerlesebefehl erzeugt werden, das jeden Polling-Adreßrahmen begleitet, sondern darf erst auf einen weiteren folgenden, von der Zentrale kommenden Leerlesebefehl abgegeben werden. Der Lesebefehl vom Befehlsdecoder 187 wird einer UND-Schaltung 209 zugeführt, die über ihre anderen beiden Eingänge das Signal »Bedienung erforderlich« und den Abtasttakt empfängt. Ein Signal vom Ausgang der UND-Schaltung 209 schaltet dabei eine Verriegelungsschaltung 210 ein. Der Ein-Ausgang dieser Verriegelungsschaltung kennzeichnet, daß eine Leseoperation eingeleitet worden ist.

Der Ausgang der Verriegelungsschaltung 210 führt zum einen Eingang der UND-Schaltung 2OS. Die restlichen beiden Eingange der UND-Schaltung 2OS bekommen die invertierten Signale »Übertragung beendet« und »Datenende« über Je einen Inverter 211 und 212 zugeführt, mit deren Hilfe gekennzeichnet wird, wenn eine Datenübertragung noch nicht zu Ende ist oder die Daten noch nicht vollständig bereitstehen. Wenn also der Kanalrahmen beim Pollen aufgenommen worden 1st und eine Antwort »Lesebefehl angenommen« zurückging, wird ein nachfolgender Befehl »Leerlesen« von der Zentrale eine Befehlsantwort »Leerlesen angenommen« bewirken, solange die Anforderung noch nicht durchgeführt werden kann. Die Signale »Übertragung beendet« und »Datenende« sind von der angeschlossenen Endeinheit über die Schnittstelle empfangene Standardsignale und geben Auskunft S über die Bereitschaft der betroffenen Endeinheit.

Die Verriegelungsschaltung 210 wird bei einem Leseende-Befehl mit einem Abtasttaktimpuls über eine UND-Schaltung 213 zurückgestellt. Mit dieser Steuerung über die UND-Schaltung 213 wird die Rückstel- lung der Verriegelungsschaltung 210 verhindert, bis eine aufgerufene Leseoperation, durch den Befehl »Leseende« gekennzeichnet, wirklich beendet wird; solange bleibt die Verriegelungsschaltung 210 eingeschaltet und markiert den Lesebetrieb.

Ein vom Befehlsdecoder 187 aufgenommener Lesebefehl wird direkt zum Befehlsantwortdecoder 190 weitergeführt und erzeugt dort das Signal »Lesebefehl angenommen«. Die weiteren für eine Leerleseoperation gültigen Befehlsantworten sind »Leseende-Anforde rung« und »Leseanforderung«. Der Ein-Ausgang der Verriegelungsschaltung 210 ist mit dem einen Eingang einer UND-Schaltung 214 verbunden, die das Signal »Leseende-Anforderung« abgeben läßt und mit einer UND-Schaltung 215, die ihrerseits das Signal »Datenle seanforderung« bewirkt. Die UND-Schaltung 214 wird zusätzlich mit dem Befehl »Leerlesen« und dem Signal »Übertragung beendet« gespeist. Somit wird bei den drei Bedingungen »Lesebetrieb«, »Leerlesen« und »Übertragung beendet« die Abgabe einer Befehlsant wort »Leseende-Anforderung« im Befehlsantwortdeco der 190 aufgerufen. Die UND-Schaltung 215 ist zusätzlich vom Signal »Datenende« und vom Befehl »Leerlesen« abhängig und bewirkt ein Aufrufsignal zur Abgabe der Befehlsantwort »Datenleseanforderung« im Befehlsantwortcodierer ISiO.

Ein vom Befehlsdecoder 187 aufgenommener Befehl »Datenlesen« wird dem zweiten Eingang der bereits genannten UND-Schaltung 216 zugeführt, deren anderer Eingang mit dem Ausgang der Verricgelungsschal- tung 210 verbunden ist und welche ein Anforderungssignal für die Bcfehlsantwort »Datenlcsen aufgenommen« zum Befehlsantwortcodierer 190 abgibt. Der Datenlesebefchl, der Abtasttakt und der Ausgang der Verriegelungsschaltung 210 sind über eine UND-Schal tung 217 mit dem Eingang einer Vcrriegelungsschnltung

218 verbunden. Der Ein-Ausgang dieser Verriegelungsschaltung 218 führt zu einem Eingang einer UND-Schaltung 219, deren andere beide Eingänge mit dem Signal »Byte 5« und dem Ladetakt von der Tnktableitung 176 verbunden sind. Der Ausgang dieser UND-Schaltung

219 ruft zur Abgabe des Signals »Daten aufgenommen« auf, und die Verriegelungsschaltung 218 wird mit detr Signal »Löschen« vom Bytezahler 181 zurückgestellt.

Ein vom Befehlsdecoder 187 ompfangener Leseende

ss Befehl wird direkt zum Aufruf des Signals »Leseendc angenommen« zum Befehlsantwortcodierer 190 weiter

gegeben. Ahnlich wird das Datenendesignal von dei

Endeinheit direkt als Daten-Torslgnal für die Torschal

tung 191 und das Signal »Lesen lauft« vom Ein-Ausganj

der Verriegelungsschaltung 210 abgegeben.

Die übrigbleibenden Schaltkreise gemäß Fig.2: betreffen die Schreiboperationen und die von dei Zentrale empfangenen Schreibbefehle. Wenn eil Schreibbefehl vom Befehlsdecoder 187 her empfanget 6s wird, wird dieser direkt zur Erzeugung des Signali »Schreibbefehl angenommen« im Befehlantwortcodle rer 190 weitergeleitet. Zusätzlich wird der Schreibbefeh einem Eingang einer UND-Schaltung 220 zugefühn

Il

Der andere Eingang dieser UND-Schaltung 220 wird mit dem Abtasttaki beaufschlagt; somit wird dann über die UND-Schaltung 220 eine Verriegelungsschaltung 221 eingeschaltet. Diese Verriegelungsschaltung 221 arbeitet ähnlich der Verriegelungsschaltung 210. hier jedoch zur Kennzeichnung des Schreibbetriebes. Der Ein-Ausgang der Verriegelungsschaltung 221 ist mit je einem Eingang der UND-Schaltungen 222,223 und 224 verbunden.

Entsprechend der Tabelle in Fig. 19 sendet die Zentrale auf den Empfang einer Befehlsantwort »Schreibbefehl angenommen« den neuen Befehl »Leerschreiben« im nächsten Rahmen dieses Kanals. Wenn der Befehl »Leerschreiben« empfangen und decodiert wird, wird er je einem Eingang der UND-Schaltung 223 und 224 zugeführt. Die UND-Schaltung 223 erhält zusätzlich Über einen Inverter 223 das Signal »Für Daten bereit« von der Endeinheit. Damit wird gekennzeichnet, daß die Endeinheit noch nicht für die Abgabe eines Datenbytes bereit ist. Die UND-Schaltung 223 gibt dann das Aufrufsignal für die Befehlsantwort »Leerschreiben angenommen« ab. Dieses Signal wird zum Befehlsantwortcodierer 190 weitergeführt, um von dort die entsprechende Befehlsantwort »Leerschreiben angenommen« weiterzugeben. Die UND-Schaltung 224 ist mit dem Signal »Für Daten bereit« direkt verbunden, ist somit bei bereiter Endeinheit gekennzeichnet, und ihr Ausgang ruft im Befehlsantwortcodiere: 190 zur Abgabe der Befehlsantwort »Datenschreibanforderung« auf. Solange aber zur Befehlsantwort »Leerschreiben angenommen« über den Ausgang der UND-Schaltung 223 aufgefordert wird, reagiert die Zentrale mit einem weiteren Befehl »Leerschreiben«. Dies wiederholt sich so lange, bis die Endeinheit für Daten bereit ist und dann die Abgabe der Befehlsantwort »Datenschreibanforderung« über den Ausgang der UND-Schaltung 224 aufgerufen wird. Wenn nun diese Antwort »Datenschreibanforderung« zur Zentrale gesandt wird, kommt von dort her als nächstes der Befehl »Datenschreiben«. Dieser Befehl wird begleitet durch ein Datenbyte im fünften Byte des Rahmens. Der Befehl »Datenschreiben« wird direkt einer UND-Schaltung 222 zugeführt und gibt den Aufruf für die Bcfehlsantwort »Dutensdireiben angenommen« zum Befehlsantwortcodierer 190 weiter, weil der andere Eingang der UND-Schaltung 222 bereits durch die eingeschaltete Verriegelungsschaltung 221 vorbereitet wurde.

Der Befehl »Dotenschrciben« erzeugt des weiteren in Jedem Byte 5 acht Impulse für die Datenabtastung. Der so Schreibbefehl wird dazu Über den Ausgang der Verriegelungsschattung 221 einer UND-Schaltung 226 mitgeteilt; gleichzeitig liegen an den anderen Eingängen dieser UND-Schaltung 226 der Befehl »Datenschreiben« und der Abtasttakt von der Taktableitung 176. Das Ausgangssignal der UND-Schaltung 226 schaltet eine Verriegelungsschaltung 22}' ein, weiche Ihrerseits eine UND-Schaltung 228 vorbereitet. Diese gibt dann während des Bytes 5 die Abtasttaktimpulse von der Taktableitung 176 als Impulse für die Datenabtastung welter. Nach Ende dos Bytes 5 wird die Verriegelung*· schaltung 227 durch das Löschsignal vom BytezähTer 181 zurückgestellt, so daß keine Datenabtastlmpulse mehr durchgegeben werden, bis der nächste Daten· Schreibbefehl empfangen wird.

Der Ein-Ausgang der Verriegelungsschaltung 221 erzeugt ebenfalls das Signal »Schreiben läuft« über die Schnittstelle zur angeschalteten Endstelle. Nach Beendigung der Schreiboperationen unter Steuerung des zentralen Rechners wird ein Befehl »Schreibende« gegeben. Dieses Signal wird unverändert als Aufrufsignal für die Befehlsantwort »Schreibende angenommen« zum Befehlsantwortcodierer 190 weitergegeben. Des weiteren wird der Befehl »Schreibende« über eine UND-Schaltung 229 zur Rückstellung der Verriegelungsschaltung 221 benutzt. Der zweite Eingang dieser UND-Schaltung 229 wird dazu wiederum mit Abtasttaktimpulsen von der Taktableitung 176 beaufschlagt. Damit wird die Verriegelungsschaltung 221 zurückgestellt und der Schreibbetrieb beendet.

Funktionsweise

F i g. 6 ist das Flußdiagramm einer typischen Schreiboperationsfolge. Die Operationsfolge wird immer durch den Rechner 12 aufgerufen und dieser steuert die Folge jeweils durch Eingabe von Rahmeninformationen in jeweils an eine bestimmte Endstelle und Endeinheit adressierten Kanalrahmen. Der erste Rahmen, der für einen gewählten Kanal eingegeben wird, möge einen Schreibbefehl enthalten. Zeitgerecht überträgt der Ausgang der Zentrale 11 diesen Schreibbefehl an die bestimmte Endstelle innerhalb der Leitungsschleife. Wenn die angesprochene Endstelle ihre eigene Adresse und danach den Schreibbefehl erkennt, ersetzt sie das Schreibbefehlbyte durch eine Befehlsantwort »Schreibbefehl angenommen« und erzeugt dabei das Signal »Schreiben läuft« zur adressierten Endeinheit gemäß der decodierten Endeinheitsadresse bzw. an die einzig in der Endstelle vorhandene Endeinheit. Dies gibt der Endeinheit an, daß sie nun eine Ausgabeoperation durchzuführen hat.

Wenn die Zentrale die Befehlsantwort »Schreibbefehl angenommen« empfängt, gibt sie einen Befehl »Leerschreiben« in den nächsten Kanalrahmen für die gleiche Adresse ab. Dieser Befehl wird in der Zentrale auf Grund des rückempfangenen Rahmens erzeugt und dann unter der entsprechenden Kanaladresse als neuer Kanalrahmen gespeichert, bis die Übertragung über den Ausgang erfolgt. Wenn die Endstelle den Befehl »Leerschreiben« aufnimmt, gibt sie die Befehlsantwort »Leerschreiben angenommen« ab, solange die angesprochene Endeinhei» nicht zur Aufnahme eines Datenbytes bereit ist. Diese Befehlsantwort wird bei der Aufnahme des Befehls »Leerschreiben« so lange wiederholt, bis die Endeinheit zur Datenaufnahme bereit ist.

Wenn die Endeinheit bereit ist, wird auf den nächsten Befehl »Leerschreiben« mit einer »Datenschreibanforderung«, wie in P i g. 23 dargestellt, geantwortet. Wenn die Zentrale diese »Datenschreibanforderung« empfängt, erzeugt sie einen Befehl »Datensohreiben« und unterbricht den Rechner zum Einladen eines entsprechenden Datenbytes. Der Befehl »Datensohreiben« und das Datenbyte werden in den Rahmenspeicher 20 unter der betreffenden Kanaladresse eingegeben. Der Kanalrahmen wird dann über den Ausgang der Zentrale ausgesendet. Beim Empfang in der Bndstelle erzeugt diese darauf die Befehlsantwort »Datenschreiben angenommen« und Datenabtastlmpulse. Die Datenabtastlmpulse werden an die Endeinheit weitergegeben, die dann während des Bytes S das Datenbyte über den Ausgangskanal vom Schieberegister 177 abgreift Dieser Datenschrelbvorgang wird so lange In gleicher Welse wiederholt, bis alle an die betreffende Bndeinheit gerichteten Datenbytes aufgenommen sind. Wenn die Zentrale vom Reohner ein Datenbyte anfordert,

709633/375

nachdem das letzte anstehende Datenbyte ausgesandt worden ist, kennzeichnet der Rechner der Zentrale, daß die Schreiboperation beendet ist und keine Daten mehr vorliegen. Nun setzt der Schreibendecodierer 66 einen Schreibendebefehl in den Kanalrahmen ein. Dieser wird über den Rahmenspeicher 20 dann zur Endstelle übertragen. Wenn der Schreibendebefehl in der Endstelle empfangen wird, wird die Befehlsantwort »Schreibende angenommen« zur Zentrale zurückgesandt und die Verriegelungsschaltung 221, wie bereits an Hand der F i g. 23 beschrieben, gelöscht.

F i g. 7 ist das Flußdiagramm einer typischen Polling- und Leseoperationsfolge. Der Rechner 12 steuert das Laden der Rahmen für die gegebenen Kanäle in den Rahmenspeicher 20 und läßt unter Programmsteuerung , Polling-Kanalrahmen aussenden. Diese enthalten die Information »Polling-Adresse« im ersten Adreßbyte 2 und einen Befehl »Leerlesen« im Befehlsbyte 4. Wenn in einer Endstelle eine Endeinheit Bedienung anfordert, wird nach einem Kanalrahmen mit der »Polling-Adresse« im Byte 2 gesucht. Solange eine Endstelle Bedienung anfordert, wird dies durch das Signal »Bedienung erforderlich« über die Schnittstelle in der Endstelle gekennzeichnet. Sobald die Endstelle im Byte 2 die »Polling-Adresse« gefunden hat und das Signal »Bedienung erforderlich« eingeschaltet ist, wird die eigene Adresse in das Byte 2 eingesetzt und der Befehl »Leerlesen« durch die Befehlsantwort »Leseanforderung« ersetzt. Die dies steuernden Schaltkreise sind in F i g. 23 gezeigt. Die Zentrale empfängt den Kanalrahmen und merkt, daß die Adresse in die der Endstelle eigene Adresse Y umgewandelt worden ist und daß auch die Befehlsantwort »Leseanforderung« eingesetzt wurde. Die Zentrale merkt sich die empfangene Endstellenadresse, setzt in das Befehlsbyte den Lesebefehls ein und gibt den so umgeänderten Rahmen in den Rahmenspeicher 20 ein, von welchem dieser zeitgerecht ausgesendet wird.

Die Endstelle nimmt den geänderten Rahmen im nächsten dem betrachteten Kanal zugeordneten Informationsdurchlauf auf und gibt dafür die Befehlsantwort »Lesebefehl angenommen« zurück, welche in das vierte Rahmenbyte eingesetzt wurde, jetzt hat die Endstelle den Kanal zur Bedienung der anfordernden Endeinheit ergriffen. Wenn die Zentrale die Befehlsantwort _4J »Lesebefehl angenommen« erkennt, ändert sie darauf das Rahmcnbefehlsbyte wieder ab und setzt dabei noch einmal den Befehl »Leerlesen« ein. Der so abgeänderte Rahmen wird unter der zugehörigen Kanaladresse im Rahmenspeicher 20 festgehalten, und der Ausgang der Zentrale sendet diesen Rahmen wie nun bereits bekannt aus.

Wenn der Rahmen mit dem zweiten Befehl »Leerlesen« durch die Endstelle erkannt wird, ist die Verriegelungsschaltung 210 gemäß Fig.23 bereits eingeschaltet und gibt der Endeinheit das Signal »Lesen läuft«. Wenn die Endstelle zur Datenauslesung betriebsbereit ist, so ist auch schon das Signal »Datenende« eingeschaltet. Ist jedoch die Endeinheit noch nicht zur Datenauslesung fertig, wird dieses Signal nicht eingeschaltet, und die Endstelle gibt zur Zentrale die Befehlsantwort »Leerlesen angenommen«. »Leerlesen/ Leerlesen angenommen« ist die Leerlauf folge.

Sobald die Endeinheit zur Datensendung bereit ist, wird das Signal »Datenende« eingeschaltet, und die Endstelle beantwortet den nächsten Befehl »Leerlesen« mit der Befehlsantwort »Datenleseanforderung«. In der Zentrale wird diese Antwort durch den neuen Befehl »Datenlesen« ersetzt und dieser übertragen. Der Befehl »Datenlesen« wird durch »Datenlesen angenommen« beantwortet und ein Datenbyte aus der Endeinheit in das Byte 5 des gerade betrachteten Kanalrahmens eingesetzt. Gemäß F i g. 23 wird durch die UND-Schaltung 219 nun das Signal »Daten aufgenommen« erzeugt, womit der Endeinheit gekennzeichnet wird, daß sie die Übertragung des nächsten Datenbytes vorbereiten kann. Wenn die Zentrale die Befehlsantwort »Datenlesen angenommen« erhält, wird das Byte 5 des Rahmens an den Rechner übertragen und das Befehlsbyte 4 durch »Leerlesen« ersetzt. Wenn im nächsten Kanalumlauf die Endeinheit noch nicht mit dem nächsten Datenbyte bereit ist, wird die Antwort »Leerlesen angenommen« wie vorbeschrieben erzeugt und Leerlauf setzt ein. Sobald jedoch das nächste Datenbyte bereit ist, steht das Signal »Datenende« an, und die Antwort »Datenleseanforderung« wird zur Widerholung des bereits erklärten Lesezyklus gegeben.

Sobald die Dateneinlesung beendet ist, teilt die Endeinheit dies der Datenübertragungssteuerung 186 mit, und eine Befchlsantwort »Leseende-Anforderung« wird auf den nächsten Befehl der Zentrale »Leerlescn« gegeben. Die Zentrale antwortet mit dem Befeh »Lcsecndc«, und darauf gibt die Endstelle cin< Rückantwort »Lcsccnde angenommen« ab, womit dii gesamte Lescopcrationsfolge beendet ist.

Hierzu 20 Bio» Zeichnungen

Claims (41)

1. ' Patentansprüche:

   .. 1. Verfahren zur zeitmultiplexen Binär-Datenübertragung in einem aus einer Zentrale und mindestens einer Endstelle mit mindestens einer Endeinheit bestehendem, eine geschlossene Zweidrahtschleife umfassenden Übertragungssystem, bei dem die Pateneingabe in die Schleife ebenso wie die Datenausgabe aus ihr über in der Zentrale und in jeder Endstelle vorgesehene m-stellige Schieberegister gleicher Stellenzahl erfolgt und die Datenübertragung vom Ausgang der Zentrale zum Eingang der ersten Endstelle und vom Ausgang der letzten Endstelle zum Eingang der Zentrale sowie bei >s Vorhandensein mehrerer Endstellen vom Ausgang der einzelnen Endstellen jeweils zum Eingang der nächsten mittels im ausgangsseitigen Leitungsübertrager der einzelnen Stationen erzeugte Induktionsimpulse durchgeführt wird, wobei die Dater blockweise in zeitmultiplex aufeinanderfolgenden Kanalrahmen übertragen werden, die jeder aus einer vorgegebenen Zahl von Bytes zu je m Bits bestehen, und jeder dieser Kanalrahmen aus einer für das Übertragungssystem festgelegten Folge von Bytes besteht, deren jedem einzelnen Byte eine bestimmte Informationsbedeutung zugeordnet ist, derart, daß in der Zentrale und in den Endstellen die einzelnen Bits und Bytes abgezählt werden, womit in den einzelnen Stationen angezeigt wird, wann jeweils eine komplette Verschiebefolge von mBits beendet ist und welches Byte mit welcher zugeordneten Informationsbedeutung gerade in den Schieberegistern der einzelnen Stationen ansteht, gekennzeichnet durch die Kombination der folgenden Merkmale:

   a) Vor und nach jedem vollständigen Verschiebezyklus von m abgezählten Schritten sind komplette Informationsbytes über in der Zentrale (11) und in jeder der Endstellen (Ci... Cn) vorgesehene Schieberegister bitparallel austauschbar, wobei über diese ständig in die sämtliche Stationen (11, CX ... Cn) verbindende Schleife seriell eingefügten Schieberegister byteweise sowohl die Eingabe zu übertragender Nachrichten, wenn solche anstehen, in die Schleife als auch die Ausgabe zu empfangender Nachrichten, wenn solche über die Schleife einlaufen, durchführbar ist.

   b) In der Zentrale (11) und in den Endstellen (Ci ... Cn) werden neben den einzelnen Bits und Bytes auch die Kanalrahmen abgezählt, womit in den einzelnen Stationen (11, CX ... Cn) angezeigt wird, zu welchem zeitmultiplexen Kanalrahmen (KAN 1 ... KAN13) das jeweils im Schieberegister der Station anstehende Byte gehört.

   c) Die einzelnen Bytes werden von der Zentrale (U) ausgehend in der geschlossenen Schleife, ungeändert oder nach vorgegebenen Regeln geändert, bis zum vollständigen Umlauf wieder in die Zentrale (11) zurück hindurchgeschoben.

   d) In jedem Kanalrahmen (KANX ... KAN13) sendet die Zentrale (11) zum Datenaustausch mit einer Endstelle (CX ... Cn) ein erstes Adreßbyte (Byte 2), das entweder die anzusprechende Endstelle markiert oder sich gleichermaßen an alle Endstellen wendet und durch die erste in der Schleifenfolge erreichte Endstelle erfaßt wird, in der Daten zur Übertragung nach der Zentrale anstehen,, wobei die erfassende Endstelle (CX... Cn)f\n Stelle der empfangenen, sich an alle Endstellen (CX ... Cn) wendenden Adresse ihre eigene in daa erste Adreßbyte (Byte 2) einsetzt, um damit der Zentrale (11) mitzuteilen, durch welche Endstelle (CX ... Cn) der betreffende Kanalrahmen (KAN 1... KAN13) zwecks Datenübertragung erfaßt worden ist.
2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Zentrale (11) zum Datenaustausch mit einer zu bestimmenden Endeinheit (Ti) der adressierten Endstelle (CX ... Cn) ein zweites Adreßbyte (Byte 3) aussendet, das die anzusprechende Endeinheit (Ti) markiert.
3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei Ansprache einer Endstelle (CX ... Cn), die nur eine einzige Endeinheit (Ti)umfaßt, nur das erste Adreßbyte (Byte 2) gesendet wird, das in der adressierten Endstelle (CX ... Cn) die einzig vorhandene Endeinheit (T# ebenfalls markiert.
4. 4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß in das zweite Adreßbyte (Byte 3) von d<jr erfassenden Endstelle (CX... C nj anstelle der empfangenen, sich an alle Endstellen (CX ...Cn) wendenden Adresse die Adresse der rrnit ihr zusammenarbeitenden Endeinheit (Ti) eingesetzt wird.
5. 5. Verfahren nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß zum Aufruf der in der jeweils adressierten oder erfaßten Endstelle CCl ... Cn) und in der gegebenenfalls besonders angesprochenen Endeinheit (Ti) durchzuführenden Operation (Datenausgabe, Dateneingabe, Abwicklung von Kontroll- und Betriebsinformationen) die Zentrale (11) neben der Adressierung (Byte 2 oder Bytes 2 und 3) ein Steuerbefehlsbyte (Byte 4) aussendet, das durch die betroffene Endstelle (CX... Cn) entschlüsselt und, wenn möglich, ausgeführt wird.
6. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Zentrale (H) zur Durchgabe von Steuerbefehlen nach den Endstellen (CX ... Cn) mindestens einen der Befehle Lesebefehl, Leerlesen, Datenlesen, Leseende, Schreibbefehl, Leerschreiben, Datenschreiben, Schreibende oder Synchronisieren (F i g. 19, linke und rechte Spalte) aussendet.
7. 7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß auf einen empfangenen Steuerbefehl von der Zentrale (11) die adressierte oder erfaßte Endstelle (CX... Cn)gemäß den vorliegenden Betriebsbedingungen eine Befehlsantwort an die Zentrale (11) sendet
8. 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Endstelle (CX ... Cn) mindestens eine der Befehlsantworten Lesebefehl angenommen, Datenleseanforderung, Leseanforderung, Leseendeanforderung, Leerlesen angenommen, Datenlesen angenommen, Leseende angenommen, Schreibbefehl angenommen, Leerschreiben angenommen, Datenschreibanforderung, Datenschreiben angenommen, Schreibende angenommen oder Synchronisieren (F i g. 19, mittlere Spalte) sendet.
9. 9. Verfahren nach einem der Ansprüche 7 oder 8, dadurch gekennzeichnet, daß die Zentrale (11) aufgrund der von einer Endstelle (CX ... Cn)

   I.

   :mpfangenen Befehlsantwort die Aussendung des lächsten, neuen Befehls (Pig. 19, rechte Spalte) :ntscheidet und durchführt.
10. 10. Verfahren nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß jeder s oenutzte Kanalrahmen (KANi .,, KANiS) mindestens ein Datenbyte (Byte 5) enthält, das der Datenübermittlung zwischen der Zentrale (It) und der gerade angesprochenen Endstelle (CX ... Cn) dient.
11. 11. Verfahren nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß jeder Kanalrahmen (K,\Nl ... KANiS) zu Beginn ein Startbyte (Byte 1) aufweist.
12. 12. Verfahren nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß jeder Kanalrahmen (KANl ... KANiS) mindestens ein Synchronisierbyte (Bytes 6 ... 30) enthalt, das der Einleitung, Aufrechterhaltung und Überwachung des Synchronlaufs zwischen den einzelnen Stationen und der erkennbaren Trennung aufeinanderfolgender Kanalrahmen dient
13. 13. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß nach Übertragung einer vorbestimmten Zahl (z. B. 45) von Kanalrahmen (KAN i ... KAN13) mindestens ein besonderes Byte oder ein doppeltes Startbyte als ergänzende Orientierung für die Synchronlaufüberwachung übertragen wird.
14. 14. Verfahren nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß die einzelnen Kanalrahmen (KAN1... KAN13) mit verschiedenen vorgegebenen Folgefrequenzen übertragen werden, um dem Übertragungssystem die Möglichkeit zu geben, mit schnelleren oder langsameren Datenfolgen zu und von den Endstellen (Ci... Cn), je nach Geschwindigkeit der gerade angewählten Endeinheit (Ti), zu arbeiten.
15. 15. Schaltungsanordnung für eine Zentrale zur Durchführung des Verfahrens nach einem der vorgenannten Ansprüche, gekennzeichnet durch einen Kanalrahmenspeicher (20) zur Aufnahme von jeweils zu einem Kanalrahmen (KAN 1... KAN13) als Informationseinheit gehörenden Bytegruppen (Endstellenadresse, Pollingadresse, Endeinheitsadresse, Operationssteuerbefehl, Daten) aus einer Datenquelle (Rechner 12) und zur kanalrahmenweisen Bereitstellung dieser Informationseinheiten zur seriellen Aussendung über eine abgehende Zweidrahtleitung zur ersten zum Übertragungssystem gehörenden Endstelle (C 1) sowie zur Aufnahme von seriell über eine ankommende Zweidrahtleaung von der letzten zum Übertragungssystem gehörenden Endstelle (Cn) empfangenen Bytegruppen und zur zusammengefügten Bereitstellung von jeweils eine Informationseinheit bildenden Kanalrahmen (KAN 1 ... KAN13) für die Weitergabe an einen Datenverarbeiter (Rechner 12), wobei die einzeln adressierbaren Bereiche des Kanalrahmenspeichers (20) zur Speicherung sowohi abgehender als auch ankommender Kanalrahmen geeignet sind.
16. 16. Schaltungsanordnung nach Anspruch 15, gekennzeichnet durch ein m-stelliges Ausgangsschieberegister (30), dem die auszusendenden Informationsbytes aus den Bereichen des Kanalrahmenspeichers (20) byteweise bitparallel zugeführt werden und dessen Ausgang für seriell aufeinanderfolgende Binärsignale zur abgehenden Zweidrahtleitune führt und ein m-stelliges Eingangsschieberegister (42), dem die über die ankommende Zweidrahtleitung seriell aufeinanderfolgend einlaufenden Binärsignale zugeführt werden und dessen bitparalleler Ausgang für byteweise zusammengestellte Bit« zu den Bereichen des Kanalrahmenspeichers (20) führt.
17. 17. Schaltungsanordnung nach einem der Ansprüche 15 oder 16, gekennzeichnet durch einen /n-stelligen Ausgangsbitzähler (22), dessen Zähleingang (+) von einer sendetaktgebenden Oszillatoranordnung (21) zur Abzählung der byteweise aufeinanderfolgend ausgesendeten Bits gespeist wird, einen Ausgangsbytezähler (23), dessen Zähleingang (+) zur Abzählung der aufeinanderfolgend ausgesendeten Bytes jeweils eines Kanalrahmens (KANi ... KANiS) mit dem Ausgang einer Zahlstelle (Bit 1) des Ausgangsbitzählers (22) verbunden ist, einen Ausgangskanalzähler (24), dessen Zähleingang (+) mit dem Ausgang einer Zählstelle (Byte 1) des Ausgangsbytezähiers (23) zur Bestimmung der aufeinanderfolgend auszusenden den Kanalrahmen (KAN 1 ... KAN13) verbunden ist sowie einen /n-stelligen Eingangsbitzähler (22AJ. dessen Zähleingang ( + ) durch eine Taktableitung (41) mit von den über die ankommende Zweidrahtleitung empfangenen Bitimpulsen abgeleitete Taktsignale zur Abzählung der byteweise aufeinanderfolgend empfangenen Bits gespeist wird, einen Eingangsbytezähler (234Jl dessen Zähleingang ( + ) zur Abzählung der aufeinanderfolgend empfangenen Bytes jeweils eines Kanalrahmens (KAN 1 ... KANiS) mit dem Ausgang einer Zählstelle (Bit 1) des Eingangsbitzählers (22AJ verbunden ist, und einen Eingangskanalzähler (24A), dessen Zähleingang (+) zur Bestimmung der aufeinanderfolgend empfangenen Kanalrahmen (KAN 1 ... KAN13) mit je einem Impuls pro empfangenen Kanalrahmen gespeist wird.
18. 18. Schaltungsanordnung nach einem der Ansprüche 16 oder 17, gekennzeichnet durch einen Treiber (36) zur Erzeugung von binären Induktionsimpulsen, dessen Signaleingang vom Ausgang des Ausgangsschieberegisters (30) gespeist wird und dessen Ausgang an die abgehende Zweidrahtleitung angeschlossen ist, und eine empfangsseitige, impedanzanpassende Schaltungsanordnung (Abschluß 40), deren Eingang mit der ankommenden Zweidrahtleitung verbunden ist und deren Ausgang einer Gleichspatinungspegelsignal- und Taktableitung (41) aufgenommene binäre Induktionsimpulse zuführt.
19. 19. Schaltungsanordnung nach einem der Ansprüche 17 oder 18, gekennzeichnet durch einen Ausgangs- Rahmenadreßcodierer (25), dessen Eingänge mit den Ausgängen des Ausgangskanalzählers (24) und dessen Ausgänge zur Adressierung auszugebender Bereiche des Kanalrahmenspeichers (20) mit dessen Rahmenadreßeingängen verbunden sind.
20. 20. Schaltungsanordnung nach einem der Ansprüche 16 bis 19, gekennzeichnet durch ein Ausgangsrahmenregister (27) zur Zwischenspeicherung der von Rahmen zu Rahmen variablen Kanalrahmenbytes, dessen Paralleleingänge von den Ausgängen des Kanalrahmenspeichers (20) gespeist werden und dessen einzelne Byteausgänge bitparallel zu den m Stellen des Ausgangsschieberegisters (30) führen.
21. 21. Schaltungsanordnung nach einem der Ansprüche 16 bis 20, gekennzeichnet durch einen Startbyte-

    geber (32) und/oder einen Synchronisierbytegeber (31), deren/dessen bitparallele Ausgänge zur Ausgabe von Rahmen zu Rahmen gleichbleibender Bytes zu den m Stellen des Ausgangsschieberegisters (30) führen.
22. 22. Schaltungsanordnung nach einem der Ansprüche 17 bis 21, gekennzeichnet durch einen Eingangs-Rahmenadreßcodierer (25A), dessen Eingänge mit den Ausgängen des Eingangskanalzählers (2AA) und dessen Ausgänge zur Adressierung aufnehmender |₀ Bereiche des Kanalrahmenspeichers (20) mit dessen Rahmenadreßeingängen verbunden sind.
23. 23. Schaltungsanordnung nach einem der Ansprüche 16 bis 22, gekennzeichnet durch ein Eingangsrahmenregister (47) zur Zwischenspeicherung der _!S von Rahmen zu Rahmen variablen Kanalrahmenbytes, dessen bitparallele Eingänge für über die Schleife empfangene Adreßbytes und Datenbytes vom Eingangsschieberegister (42) oder für die variablen Bytes bereits im Kanalrahmenspeicher _zo (20) enthaltener kompletter Kanalrahmen von den Ausgängen des Kanalrahmenspeichers (20) gespeist werden, dessen Datenbyteausgang bitparallel zum zusammenarbeitenden Datenverarbeiter (Rechner 12) und dessen sämtliche Ausgänge zur parallelen Übertragung zwischengespeicherter, von Rahmen zu Rahmen variabler Kanalrahmenbytes des weiteren zu den Dateneingängen des Kanalrahmenspeichers (20) führen.
24. 24. Schaltungsanordnung nach einem der Ansprüehe 17 bis 23, gekennzeichnet durch einen Synchronisierdecoder (43), dessen bitparallele Eingänge mit den Ausgängen des Eingangsschieberegisters (30) zur Erkennung über die Schleife empfangener Synchronisierbytes (Bytes 6-30) verbunden sind und dessen Ausgang zur Anzeige zeitgerecht und vollständig empfangener Synchronisierbytes mit dem Löscheingang (LÖ) des Eingangsbitzählers (22A) verbunden ist.
25. 25. Schaltungsanordnung nach einem der Ansprüehe 17 bis 24, gekennzeichnet durch einen Startdecoder (44), dessen bitparallele Eingänge mit den Ausgängen des Eingangsschieberegisters (30) zur Erkennung über die Schleife empfangener Startbytes (Byte 1) verbunden sind und dessen Ausgang zur Anzeige zeitgerecht und vollständig empfangener Startbytes mit dem Löscheingang (LÖ) des Eingangsbytezählers (23A) verbunden ist.
26. 26. Schaltungsanordnung nach Anspruch 25, gekennzeichnet durch einen Start-Start-Detektor so (45) zur Erkennung mindestens zweier direkt aufeinanderfolgender Startbytes, dessen Eingang mit dem Ausgang des Startdecoders (44) zur Anzeige zeitgerecht und vollständig empfangener Startbytes verbunden ist und dessen Ausgang zur ss Anzeige eines erkannten, direkt auf ein vorangegangenes folgendes weiteres Startbyte mit dem Löscheingang (LÖ) des Eingangskanalzählers (2AA) verbunden Ist.
27. 27. Schaltungsanordnung nach einem der Ansprü· ehe 23 bis 26, gekennzeichnet durch einen Befehlsübersetzer (SS) zur Erzeugung des nächsten, seitens der Zentrale (11) auszusendenden Operationssteuerbefehls an die Endstellen (CI... Cn), dessen erster Eingang mit dem während der vorangehenden Kanalrahmenübertragung über die Schleife übertragenen Operationssteuerbefehl vom Steuerbefehlsausgang des Eingangsrahmenregisters (47) und dessen zweiter Eingang mit der Befehlsantwort (Byte 4) des gerade einlaufenden Kanalrahmens vom Eingangsschieberegister (42) gespeist wird, wobei ein Ausgangsbyte (Neuer Befehl) dieses Befehlsübersstzers (55) für den als nächstfolgend auszugebenden neuen Befehl zu den Eingängen des Steuerbefehlsabschnittes des Eingangsrahmenregisters (47) und von dort, mit den zugehörigen Adreß- und Datenbytes zusammengesetzt, parallel zu den Dateneingängen des Kanalrahmenspeichers (20) weitergeführt wird.
28. 28. Schaltungsanordnung nach einem der Ansprüche 23 bis 27, gekennzeichnet durch einen Schreibende-Codierer (66), dessen bitparallele Ausgänge zum Einsetzen eines Schreibende-Befehlsbytes zu den Eingängen des Steuerbefehlsabschnittes des Eingangsrahmenregisters (47) geführt sind.
29. 29. Schaltungsanordnung nach einem der Ansprüche 17 bis 28, gekennzeichnet durch einen Schleifenkanaladreßcodierer (59). dessen Eingänge mit den Ausgängen des Eingangskanalzählers (24A) verbunden sind und dessen Ausgänge zum Datenverarbeiter (Rechner 12) zur Informierung über die Kennung des gerade aufgenommenen Kanalrahmens (KAN 1 ...KAN 13) geführt sind.
30. 30. Schaltungsanordnung nach einem der Ansprüche 15 bis 29, gekennzeichnet durch ein Kanalrahmenregister (61), dessen Eingänge von der Datenquelle (Rechner 12) mit an die Endstellen (C 1... C n) auszusendenden Informationen gespeist werden und dessen Ausgänge zur Dateneingabe in den Kanalrahmenspeicher (20) zu dessen Dateneingängen geführt sind.
31. 31. Schaltungsanordnung nach einem der Ansprüche 15 bis 30, gekennzeichnet durch ein Schleifenkanaladrcßregister (64), dessen Eingänge von der Datenquelle (Rechner 12) mit Adreßinformationen für den Kanalrahmenspeicher (20) gespeist werden und dessen Ausgänge, gegebenenfalls über einen Rahmcnadreßcodierer (65), mit den Kanalrahmcnadreßeingängen des Kanalrahmenspeichers (20) verbunden sind.
32. 32. Schaltungsanordnung für eine Endstelle zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 14, gekennzeichnet durch ein m-stelliges Schieberegister (177), dessen Serieneingang über eine ankommende Zweidrahtleitung empfangene Binärsignale zugeführt werden, dessen Scricnausgang für weiterzugebende Binärsignalc zu einer abgehenden Zweidrahüekung fühlt, das die bitseriell aufgenommenen Informationen für die byteparallele Verarbeitung innerhalb der Endstelle (C 1 ... Cn) und in der Endstelle byteparallel angefallene Informationen byteweise zur bitserieller Weitersendung über die abgehende Zweidrahtlei· tung bereitstellt.
33. 33. Schaltungsanordnung nach Anspruch 32 gekennzeichnet durch eine Taktableitung (176] deren Eingang die über die atikommende Zweidraht leitung empfangenen, Blnärsignale beinhaltendi Induktionsimpulse zur Ableitung von Daten· um Taktimpulsen (Daten, Schiebetakt, Abtasttakt, Lade takt) zugeführt werden, deren Datenausgang ml dem Dateneingang des Schieberegisters (177) um deren Sch'ebetaktausgang mit dem Takteingang de Schieberegisters (177) verbunden 1st.
34. 34. Schaltungsanordnung nach Anspruch 31 gekennzeichnet durch eine empfangsseltlge, Impc

    danzanpassende Schaltungsanordnung (Abschluß 175), deren Eingang mit der ankommenden Zweidrahtleitung verbunden ist und deren Ausgang die Taktableitung (176) mit aufgenommenen binären Induktionsimpulsen speist, sowie einen Treiber (179), dessen Eingang vom Serienausgang des Schieberegisters (177) gespeist wird und an dessen Ausgang die Zweidrahtleitung für abgehende binäre Induktionsimpulse angeschlossen ist.
35. 35. Schaltungsanordnung nach einem der Ansprüehe 32 bis 34, gekennzeichnet durch Decodierer (182, 183,187,188) für die Erkennung der Informationsbedeutung der einzeln aufeinanderfolgend empfangenen Bytes (Start, Adresse, Operationsbefehl, Synchronisierung) und Codierer (189, 190, 192) für die Eingabe von Betriebsinformationen (eigene Adresse, Endeinheitsadresse, Befehlsantwort) zur Zentrale (11).
36. 36. Schaltungsanordnung nach einem der Ansprüche 33 bis 35, gekennzeichnet durch einen /n-stelligen Bitzähler (180), dessen Zähleingang (+) von der Taktableitung (176) gewonnene Taktimpulse (Schiebetakt) zur byteweisen Abzählung der aufeinanderfolgend empfangenen und dabei weitergesendeten Bits zugeführt werden, und einen Bytezähler (181), dessen Zähleingang ( + ) zur Abzählung der aufeinanderfolgend empfangenen und weitergesendeten Bytes jeweils eines Kanalrahmens (KAN 1 ... KANU) mit dem Ausgang einer Zählstelle (Bit 1) des Bitzählers (180) verbunden ist.
37. 37. Schallungsanordnung nach einem der Ansprüche 35 oder 36, gekennzeichnet durch eine Byterahmen-Synchronisiersteuerung (183), die von einem Synchronisier/Start-Decodierer (182) bei jedem Byte eines von drei Signalen (Synchr., Start oder W/N) empfängt, welche erkennen lassen, ob das jeweils vollständig aufgenommene Byte im Schieberegister (177) entweder ein Startbyte (Byte

    1) oder ein Synchronisierbyte (Bytes 6 bis 30) oder irgendein anderes Byte (Adresse, Operaticnsbefehl oder Daten; Bytes 2 bis 5) ist, wobei diese Byterahmen-Synchronisiersteuerung (183) ein erstes Ausgangssignal (Kein Rahmen) abgibt, solange noch kein Kanalrnhmcn erkannt ist, und ein zweites Signal (kein Bytcsync), solange noch kein Bytesynchronis- 4$ mus herrscht,
38. 38. Schaltungsanordnung nach einem der Ansprüche 35 bis 37, gekennzeichnet durch eine Datenübertragungssteuerung '186), der von einem Befehlsdccodierer (137) jeweils dann ein Signal zugeführt 5" wird, wenn von der Zentrale (11) ein auszuführender Operationsbefehl gegeben ist, und gekennzeichnet wird, weicher Art dieser ist (Lesebefehl, Datenlesen, Leerlesen, Leseende, Schreibbefehl, Schreibende, Datenschreiben, Leerschreiben), wobei aufgrund 5s logischer Verknüpfungen mit in der Endstelle selbst anstehenden Zustandssignalen (Endeinheit gewählt, Bedlenunu erforderlich, Übertragung beendet, Datenende, Für Daten bereit) über entsprechende Ausgänge die Aufrufsignale für den Befehlsantwort· codierer (190) und des weiteren Steuersignale für die lesende oder schreibende Endeinheit abgegeben werden.
39. 39. Schaltungsanordnung nach einem der Ansprüche 33 bis 38, gekennzeichnet durch eine Schaltung»· μ anordnung zur Endeinheitswahl (184), deren Eingang von einem AdreDdecodierer (183) jeweils einet von drei Signalen (Eigene Adresse, Polling-Adr, oder Alle Adr.) zugeführt wird, welches kennzeichnet, daß das gerade aufgenommene erste Adreßbyte die eigene Adresse der Endstelle oder eine suchende Pollingadresse oder irgendeine Adresse einer anderen Endstelle (Ct ... Cn) enthält, und dem Eingang der Endeinheitswahl (184) des weiteren gegebenenfalls ein Signal (Bedienung erforderlich) zugeführt wird, wenn eine an die Endstelle angeschlossene Endeinheit Bedienung erfordert, wobei die Endeinheitswahl (184) über ihren ersten Ausgang ein Signal (Nur diese Endeinheit) abgibt, wenn die betreffende Endstelle entweder adressiert worden ist oder sie die Pollingadresse aufgenommen hat, und wobei die Endeinheitswahl (184) über ihren zweiten Ausgang ein Signal (Endeinheit gewählt) abgibt, wenn sie selbst oder irgendeine andere Endstelle (C 1... C^gewählt worden ist.
40. 40. Sendeseitige Schaltungsanordnung zur Erzeugung von Induktionsimpulsen bei der Durchführung des Verfahrens nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß die Zentrale (11) einen frei schwingenden Oszillator (92 in F i g. 11) aufweist, dessen Ausgang zum Eingang einer Viertaktschaltung (93) führt, daß die beiden Ausgänge dieser Viertaktschaltung (93), deren erster im Takt 1 ein erstes und dessen zweiter im Takt 2 ein zweites Steuersignal im Rhythmus des Oszillators (92) abgibt, mit den beiden Steuereingängen einer Torschaltung (35 gemäß F i g. 11) am Ausgang eines Ausgangsschieberegisters (30) der Zentrale (11) verbunden sind, daß der dritte und vierte Taktausgang der Viertaktschaltung (93) für die Takte 3 und 4 zur Erzeugung von Impulslücken in der abgehenden Impulsfolge unbenutzt sind, daß die Torschaltung (35) an ihrem Eingang vier UND-Schaltungen (94 bis 97) aufweist, daß der erste Eingang der ersten und dritten UND-Schaltung (94, 96) mit dem ersten Steucreingang (Takt 1) und der erste Eingang der zweiten und vierten UND-Schaltung (95, 97) mit dem zweiten Steuereingang (Takt 2) der Torschaltung (35) verbunden sind, daß der zweite Eingang der ersten und vierten UND-Schaltung (94, 97) mit dem binären 1 -Ausgang (+) und der zweite Eingang der zweiten und dritten UND-Schaltung (95,%) mil dem binaren 0-Ausgang (-) des Ausgangsschieberegisters (30) der Zentrale (11) verbunden sind, daß die Ausgänge der ersten und zweiten UND-Schaltunj (94, 95) über eine ODER-Schaltung (98) und der ersten Ausgang der Torschaltung (35) zum Einganf eines ersten Treiberverstärkers (100) und dei Ausgang der dritten und vierten UND-Schaltuni (96, 9?) über eine ODER-Schaltung (99) und dei zweiten Ausgang der Torschaltung (33) zum Eingani eines zweiten Treiberverstärkers (101) führen un< daß die Ausgänge der beiden Treiberverstärker (IOC 101) mit den beiden Primäreingängen eines Lei tungsübertragers (102) verbunden sind, an desse Sekundärwicklung eine abgehende Zweidrahtlel tung angeschlossen ist.
41. 41. Empfangsseitige Schaltungsanordnung zu Aufnahme von Induktionsimpulsen bei der Durcr führung des Verfahrens nach einem der Ansprüche bis 14, dadurch gekennzeichnet, daß eine ankotr mende Zweidrahtleltung an die Prlmarwlcklun eines FernleltungsUbertragers (103) angeschlosse 1st, deren Mittelabgriff gegebenenfalls an el Bezugspotential (Erde) gelegt Ist, daß die beide Anschlüsse der Sekundärwicklung des Fernleitung

    70S 633/3

    Übertragers (103) mit dem Eingang je eines Abschlußverstärkers (104,105) verbunden sind, daß die Ausgänge der beiden Abschlußverstärker (104, 105) zu den Eingängen (positiv, negativ) einer Taktableitung (41 gemäß F i g. 15) führen, wobei der erste (positive) Eingang mit den ersten Eingängen einer ersten und dritten UND-Schaltung (114, 118) und der zweite (negative) Eingang der Taktableitung (41) mit den ersten Eingängen einer zweiten und vierten UND-Schaltung (116, 119) verbunden sind, |₀ daß in der Taktableitung (41) zwei Verriegelungsschaltungen (115, 117) vorgesehen sind, daß der Einschalteingang der ersten Verriegelungsschaltung (115) mit dem Ausgang der ersten UND-Schaltung (114) und der Einschalteingang der zweiten Verriegelungsschaltung (117) mit dem Ausgang der zweiten UND-Schaltung (116) verbunden ist, daß der ausseitige Ausgang der ersten Verriegelungsschaltung (115) zum zweiten Eingang der zweiten UND-Schaltung (116) und der ausseitige Ausgang der zweiten Verriegelungsschaltung (117) zum zweiten Eingang der ersten UND-Schaltung (114) führt, daß die Ausgangssignale von den einseitigen Ausgängen der beiden Verriegelungsschaltungen (115, 117) als binäre Datenimpulse ( + /-) zum Eingang eines Eingangsschieberegisters (42) der Station (11, Cl ... Cn) weitergeführt werden, daß der einseitige Ausgang der ersten Verriegelungsschaltung (115) des weiteren mit dem zweiten Eingang der dritten UND-Schaltung (118) und der einseitige Ausgang der zweiten Verriegelungsschaltung (117) mit dem zweiten Eingang der vierten UND-Schaltung (119) verbunden ist, daß die beiden Ausgänge der dritten und vierten UND-Schaltung (118, 119) über die beiden Eingänge einer ODER-Schaltung (120) zur Abgabe von wiedergewonnenen Taktsignalen zusammengefaßt sind und daß der Ausgang der ODER-Schaltung (120) des weiteren über mindestens eine Verzögerungsschaltung (121, 122) zu den Rückstelleingängen der beiden Verriegelungsschaltungen (115, 117) geführt ist, wobei die Ausgänge der Verzögerungsschaltung(en) zur Abgabe von gegenüber den Taktsignalen vom Ausgang der ODER-Schaltung (120) zeitlich versetzten weiteren Taktsignalcn (Abtastsignal, Schicbetaktsignal für Schieberegister, Ladetaktsignal für Speicher) benutzt werden können.

    50

    Die Erfindung betrifft ein Verfahren und Schaltungsanordnungen zur zeitmultiplexen Blnär-Datenübertragung in einem aus einer Zentrale und mindestens einer Bndstelle mit mindestens einer Endeinheit bestehenden, eine geschlossene Zweidrahtschleife umfassenden Übertragungssystem, bei dem die Dateneingabe In die Schleife ebenso wie die Datenausgabe aus Ihr über In der Zentrale und in jeder Endstelle vorgesehene /n· Heilige Schieberegister gleicher Stellenzahl erfolgt und die Datenübertragung vom Ausgang der Zentrale zum Eingang der ersten Endstelle und vom Ausgang der letzten Bndstelle zum Eingang der Zentrale sowie bei Vorhandensein mehrerer Bndstellen vom Ausgang der einzelnen Endstellen jeweils zum Eingang der nächsten es mittels Im ausgangsseitlgen Leitungsübertrager der einzelnen Stationen erzeugten Induktionsimpulse durchgeführt wird, wobei die Daten blockwelse in zeitmultiplex aufeinanderfolgenden Kanalrahmen übertragen werden, die jeder aus einer vorgegebenen Zahl von Bytes zu je m Bits bestehen, und jeder dieser Kanalrahmen aus einer für das Übertragungssystem festgelegten Folge von Bytes besteht, deren jedem einzelnen Byte eine bestimmte Informationsbedeutung zugeordnet ist, derart, daß in der Zentrale und in den Endstellen die einzelnen Bits und Bytes abgezählt werden, womit in den einzelnen Stationen angezeigt wird, wann jeweils eine komplette Verschiebefolge von mBits beendet ist und welches Byte mit welcher zugeordneten Informationsbedeutung gerade in den Schieberegistern der einzelnen Stationen ansteht.

    Es ist bereits nach der deutschen Auslegeschrift 12 08 333 ein Verfahren zur digitalen Datenübertragung bekannt, bei dem die Zeichen von η Kanälen niedriger Geschwindigkeit auf eine Übertragungsstrecke höherer Geschwindigkeit im Zeitmultiplex übertragen werden, derart, daß die Geschwindigkeit des einzelnen Kanals ein geradzahliger Bruchteil der Geschwindigkeit der Übertragungsstrecke ist, wobei die Summe der Geschwindigkeiten der η Kanäle gleich oder kleiner als die Geschwindigkeit der Übertragungsstrecke ist, und daß auf der Sendeseite aus je einem Zeichen der einzelnen Kanäle und unter gleichzeitiger Ausblendung der Start- und Stopbits Zeichenblöcke aus je π Zeichen mit vorgesetzten Startbits gebildet werden, die blockweise übertragen werden, und daß auf der Empfangsseite die Zeichenblöcke entsprechend der Sendeseite wieder in die Zeichen zerlegt werden. Eigenart dieses Verfahrens ist, daß auch auf der Empfangsseite ein erheblicher Aufwand für die Wiuderaufteilung der einzelnen zeitmultiplex übertragenen Zeichen auf Einzelkanäle erforderlich ist. Ein solches Verfahren ist in erster Linie dazu geeignet, einen Nachrichtensammeikopf für zusammenlaufende Kanäle und auf der Empfangsseite einen Vcrteilerkopf auf wiederum auseinanderlaufende einzelne Kanftle zu bilden. Als sein größter Nachteil ist zu beachten, daß bei einer mehr oder minder langen Unterbrechung während eines Blockes die einzelnen Bestandteile während des oder der empfangenen Restblöcke nicht mehr ohne weiteres auf die richtigen empfangsscitigen Kanäle aufgeteilt werden können, da den einzelnen übertragenen Zeichen keine Adresse mit auf den Weg gegeben wird.

    Mit der deutschen Offenlegungsschrift 15 12 371 ist ein System zur zyklischen zeitmultiplexen Übertragung von Codegruppen bekanntgeworden, wobei jede Gruppe scnderseitig mit einer Anzahl zusätzlicher Codeelementc versehen wird, aus denen empfnngsseitig die Stelle dieser Codegruppe im Zyklus abgeleitet wird, derart, daß die Stelle einer Codegruppe Im Zyklus erst durch die einer Anzahl aufeinanderfolgender Codegruppen zugeordneten, zusätzlichen Codeelemente vollständig bestimmt ist und daß die Anzahlen der einer solchen Gruppe aufeinanderfolgender Codegruppen zugeordneten, zusätzlichen Codeelemente nicht alle gleich sind. Jedes einzelne Byte oder Bit mit Adreßmerkmnlen zu versehen, ist höchst unwirtschaftlich und bedeutet eine AdreD-Über- Redundanz. Die vorliegende Erfindung vermeldet eine solche Übor-Redundanz und übertrügt die komplette AdteQlnformation Jeweils nur einmal pro Kanalrahmen. Es Ist dies ein guter Kompromiß zwischen extremer Adreßredundanz und völligem Wegfall der Mitübermittlung von Adressen. Bei in der Regel ausreichender Übertragungsgüte Ist eine solche nur einmalige Adreßübertragung während jedes Kanalrahmens viel wirtschaftlicher, als die dauernde Adreß-