DE2000898B2 - Verfahren und schaltungsanordnung zur zeitmultiplexen binaer datenuebertragung ina einem eine geschlossene zweidraht schleife umfassenden uebertragungssystem - Google Patents

Description

1 2

Die Erfindung betrifft ein Verfahren und Schal- sätzlichen Codeelemente vollständig bestimmt ist und M tungsanordnungen zur zeitmultplexen Binär-Daten- daß die Anzahlen der einer solchen Gruppe aufein- ;'Τ Übertragung in einem aus einer Zentrale und min- anderfolgender Codegruppen zugeordneten zusätzdestens einer Endstelle mit mindestens einer End- liehen Codeelemente nicht alle gleich sind. Auch }. einheit bestehenden, eine geschlossene Zweidraht- 5 diesem System haftet der entscheidende Nachteil an, schleife umfassenden Übertragungssystem, bei dem daß bei einer auch kurzzeitigen Übertragungsunterdie Dateneingabe in die Schleife ebenso wie die brechung der Zyklus gestört und damit die Uber-Datenausgabe aus ihr über in der Zentrale und in tragungssicherheit verringert wird. Es erscheint vorjeder Endstelle vorgesehene m-stellige Schiebere- teilhafter, jedem einzelnen Zeichenblock bei der gister gleicher Stellenzahl erfolgt und die Daten- io multiplexen Übertragung wie einem Brief eine eigene Übertragung vom Ausgang der Zentrale zum Eingang vollständige Adresse mit auf den Weg zu geben,
der ersten Endstelle und vom Ausgang der letzten Datensammel- und -Verteilungssysteme können entEndstelle zum Eingang der Zentrale sowie bei Vor- weder mit parallelem oder seriellem Betrieb ausgelegt handensein mehrerer Endstellen vom Ausgang der werden. Parallel arbeitende Systeme haben viele Voreinzelnen Endstellen jeweils zum Eingang der nach- 15 teile, jedoch macht ihre Kompliziertheit und die bei sten mittels im ausgangsseitigen Leitungsübertrager ihnen gegebene begrenzte Reichweite bei Bitgeder einzelnen Stationen erzeugten Induktionsimpulse schwindigkeiten von etwa 500 000 pro Sekunde ihre durchgeführt wird, wobei die Daten blockweise in Verwendung ohne zwischengefügte Signalverstärker zeitmultiplex aufeinanderfolgenden Kanalrahmen ungeeignet für die industrielle oder andere Datenübertragen werden, die jeder aus einer vorgegebenen 20 Übertragung, bei denen große Mengen von Daten zu Zahl von Bytes zu je m Bits bestehen, und jeder übertragen sind.

dieser Kanalrahmen aus einer für das Übertragungs- Seriell arbeitende Systeme sind weniger kompli-

system festgelegten Folge von Bytes besteht, deren ziert, weil sie keine Schaltnetzwerke benötigen. Si-

jedem einzelnen Byte eine bestimmte Informations- gnalverstärker können bei den einzelnen Endstellen

bedeutung zugeordnet ist. 25 angeordnet werden, und weitere zwischengefügte

Es ist bereits nach der deutschen Auslegeschrift Verstärker sind nicht notwendig, wenn die Entfer-1 208 333 ein Verfahren zur digitalen Datenüber- nung zwischen den einzelnen Endstellen nicht Übertragung bekannt, bei dem die Zeichen von η Kanälen mäßig groß ist. Weil sich die Verbindungen von Endniedriger Geschwindigkeit auf eine Übertragungs- stelle zu Endstelle erstrecken, kann ein größeres geostrecke höherer Geschwindigkeit im Zeitmultiplex 30 graphisches Gebiet ohne zwischengefügte zusätzliche * übertragen werden, derart, daß die Geschwindigkeit Verstärker bedient werden, wie sie im Falle der » des einzelnen Kanals ein geradzahliger Bruchteil der parallelen Übertragung bei der genannten Bitge- / Geschwindigkeit der Übertragungsstrecke ist, wobei schwindigkeit zwingend wären,
die Summe der Geschwindigkeiten der η Kanäle Seriell arbeitende Systeme entsprechend dem gleich oder kleiner als die Geschwindigkeit der Über- 35 Stande der Technik benutzen entweder Zeit- oder tragungsstrecke ist, und daß auf der Sendeseite aus Frequenzmultiplexverfahren, jedoch bietet das Zeitje einem Zeichen der einzelnen Kanäle und unter multiplexverfahren gegenüber dem Frequenzmultigleichzeitiger Ausblendung der Start- und Stopbits plexverfahren gewisse Vorteile und hat somit eine Zeichenblöcke aus je η Zeichen mit vorgesetzten weitere Verbreitung gefunden. Die Übertragungs-Startbits gebildet werden, die blockweise übertragen 40 technik verwendet dabei Frequenztastverfahren, entwerden, und daß auf der Empfangsseite die Zeichen- weder mit Start-Stop- oder Synchronbetrieb,
blocke entsprechend der Sendeseite wieder in die Seriell arbeitende Systeme benötigen keine Schaltzeichen zerlegt werden. Eigenart dieses Verfahrens netzwerke für die Verbindungen zwischen den einist, daß auch auf der Empfangsseite ein erheblicher zelnen Endstellen und der Zentrale, jedoch muß die Aufwand für die Wiederaufteilung der einzelnen zeit- ₄₅ sogenannte Polling-Technik, d. h. ein einzelnes Abmultiplex übertragenen Zeichen auf Einzelkanäle er- fragen, in der einen oder anderen Form angewandt forderlich ist. Ein solches Verfahren ist in erster werden, um den Verkehr über einen gemeinsamen Π Linie dazu geeignet, einen Nachrichtensammelkopf Kanal zu steuern. Verschiedene Polling-Verfahren I/ für zusammenlaufende Kanäle und auf der Emp- werden angewandt, wobei die einen in Abhängigkeit ■ fangsseite einen Verteilerkopf auf wiederum ausein- 50 vom Aufbau der gesamten Anlage und den Datenanderlaufende einzelne Kanäle zu bilden. Als sein Übertragungsgeschwindigkeiten der über einen gegrößter Nachteil ist zu beachten, daß bei einer mehr meinsamen Kanal verbundenen einzelnen Endstellen oder minder langen Unterbrechung während eines besser geeignet sind als andere. Grundsätzlich ruft Blockes die einzelnen Bestandteile während des oder die Zentrale zur Datenübertragung eine bestimmte der empfangenen Restblöcke nicht mehr ohne weite- 55 Endstelle unter Verwendung einer zugehörigen Endres auf die richtigen empfangsseitigen Kanäle aufge- Stellenadresse auf und ermöglicht die Verbindung teilt werden können, da den einzelnen übertragenen zwischen der betreffenden Endstelle und der Zentrale Zeichen keine Adresse mit auf den Weg gegeben durch Adressierung der Endstelle und Durchgabe wird. von Steuerinformationen, mit deren Hilfe die End-Mit der deutschen Offenlegungsschrift 1 512 371 60 stelle entweder in den Stand versetzt wird oder geist ein System zur zyklischen zeitmultiplexen Über- zwungen wird zu antworten. So aufgebaute Systeme tragung von Codegruppen bekanntgeworden, wobei entsprechend dem Stande der Technik arbeiten zujede Gruppe senderseitig mit einer Anzahl zusatz- friedenstellend, wenn Endstellen mit niedriger Datenlicher Codeelemente versehen wird, aus denen emp- geschwindigkeit verwendet werden, wenn jeweils gef angsseitig die Stelle dieser Codegruppe im Zyklus 65 ringe Datenmengen erwartet werden oder wenn autoabgeleitet wird, derart, daß die Stelle einer Code- matisches Senden und Empfangen bei der Übergruppe im Zyklus erst durch die einer Anzahl auf- tragung geringer Datenkapazitäten verwendet wird, einanderfolgender Codegruppen zugeordneten, zu- Die dem Stande der Technik entsprechenden Systeme

sind jedoch unzufriedenstellend, wenn große Datenmengen durch die Endstellen zu verarbeiten sind und diese selbst mit relativ großen Geschwindigkeiten arbeiten, wie dies bei industriellen Datenübertra-, gungssystemen unterstellt werden muß. Bei solchen Systemen versuchen viele Bedienungspersonen Daten über ihre Endstellen einzugeben, die zwar selbst verhältnismäßig große Arbeitsgeschwindigkeiten aufweisen, aber mit Verzögerungen arbeiten, die nicht zumutbar sind. Der Bedienungsperson der Endstelle sollte es so erscheinen, als wäre ihre Endstelle jederzeit mit der Zentrale betriebsbereit verbunden und als würden die Datenübertragungen so schnell durchgeführt, wie sie die Daten über Lochkarten, Kennkarten, Tastaturen oder ähnlichen Einrichtungen ein-

Der Erfindung liegt die Aufgabe zugrunde, ein Übertragungssystem zu schaffen, das die vorgenannten Nachteile dem Stande der Technik entsprechender Übertragungssysteme vermeidet und die andererseits aufgezeigten Verbesserungsforderungen erfüllt.

Diese Aufgabe wird durch ein Verfahren gelöst, das durch die Kombination der folgenden Merkmale gekennzeichnet ist:

(a) Vor und nach jedem vollständigen Verschiebezyklus von m Schritten können komplette Informationsbytes über die Schieberegister bitparallel ausgetauscht werden

/u\ τ α τ Γ 1 A-A ü a ,. 11 α

(b) In der Zentrale und in den Endstellen werden

die einzelnen Bits Bytes und Kana rahmen abgezahlt, womit in den einzelnen Stationen angezeigt wird, wann jeweils eine komplette Verschiebefolge von m Bits beendet ist und somit em vo !ständiges Byte zur Em- oder Ausgabe bereitsteht, welches Byte mit welcher zugeordneten Informationsbedeutung gerade in den Schieberegistern der einzelnen Stationen ansteht und zu welchem zeitmultiplexen Kanalrahmen es gehört.

(c) Die einzelnen Bytes werden von der Zentrale ausgehend in der geschlossenen Schleife, ungeändert oder nach vorgegebenen Regeln geändert, bis zum vollständigen Umlauf wieder in die Zentrale zurück hindurchgeschoben.

Weitere vorteilhafte Ausgestaltungen dieses Verfahrens sind in den Unteransprücherf genannt sowie Schaltungsanordnungen zur Durchführung dieser Verfahren angegeben.

Die Erfindung betrachtet ein Datenübertragungssystem für die Übertragung von Daten zwischen einer Zentrale und einer Vielzahl von Endstellen unter Verwendung einer Zweidrahtverbindung, die in Serie die einzelnen Endstellen und die Zentrale ihrerseits mit der ersten und letzten Endstelle verbindet, wobei sieh eine Serienübertragungsschleife ergibt und die Zentrale Vorkehrungen für die Herstellung einer Vielzahl von zeitmultiplexen Kanälen aufweist, deren jedem seine Schalt- und Multiplexinformationen, Steuerinformationen und Daten zugeordnet werden, wobei ein zweiseitiger Verkehr zwischen den Endstellen und der Zentrale ermöglicht wird.

Ein Ausführungsbeispiel der Erfindung ist in den nachfolgend aufgezählten Figuren dargestellt und wird anschließend näher beschrieben.

F i g. 1 ist ein vereinfachtes Blockschaltbild eines Ubertragungssystems, das entsprechend der Erfindung aufgebaut ist;

F i g. 2 und 3 sind Darstellungen von einzelnen seriellen Datenanordnungen, die in diesem Übertragungssystem benutzt werden;

Fig. 4 ist ein detailliertes Blockschaltbild der Zentraleil gemäß Fig. 1;

F i g. 5 ist ein detailliertes Blockschaltbild einer Endstelle gemäß Fig. 1;

F i g. 6 und 7 sind Flußdiagramme, die Schreibund Leseoperationsfolgen im dargestellten Übertragungssystem erläutern;

F i g. 8 bis 20 sind detaillierte Blockschaltbilder von Stromkreisen gemäß Fig. 4;

Fig. 21 bis 23 sind detaillierte Blockschaltbilder von Stromkreisen gemäß F i g. 5.
15

Beschreibung des Ausführungsbeispiels

Gemäß F i g. 1 ist eine Zentrale 11, die ein Steuerwerk, einen Eingang und einen Ausgang aufweist, über konventionelle Mittel mit einem Rechner 12 verbunden. Der Rechner 12 empfängt und sendet Daten in Zusammenarbeit mit einer Vielzahl von Endeinheiten Π bis Tn. Die Endeinheiten sind jeweils zu Endstellen C1 bis C η zusammengefaßt. Der

^a5 Ausgang der Zentrale ist mit der ersten Endstelle Cl über eine Zweidrahtleitung verbunden, die durch eine ^ubllclf verdrillte Leitung gebildet werden kann. Die Zweidrahtleitung ist mit einem anpassenden Ab-Schluß innerhalb der Endstelle verbunden, deren _A wiederum zu einem Schieberegister führt.

_Sq ^ *. _{χ lge der übertr n} ßitkonfigurati _{onen übef di}/_{ZweidrahtIeitung}%_mpfangen 4^_6n,

^ _sie . ^ Schieberegister ein. Das Schiebe_{igter h} ^ _bene ^ _{wd verzö t die}

^ _{ergte E} * * _einlaufenden Impulse um eine _{die durch die bestimmte Lä} ^_{8 Sc}hiebere- _{n Die} |_{Ue des ScMebe}_

^ _istersf _is\ _{mit einem Treiber innerha}i_{b der E}nd- ^ _{Q1 verbundenj an dessen Ausgang wiederum} ^ _d-_g Zweidrahtleitung angeschlossen ist. In dieser _{Weise sind alle} einzelnen Endstellen miteinander ver_bunden. Der Treiber der letzten Endstelle Cn ist mit _{dem E}i_ngailg _der Zentrale 11 verbunden. So werden _vom Rechner 12 abgegebene Daten über den Ausgang der Zentrale 11 in einer seriellen Schleife durch die einzelnen Endstellen hindurch übertragen und kehren zum Eingang der Zentrale 11 zurück.

Daten, die aus irgendeiner Endstelle herrrühren, werden in den Datenstrom in einer im folgenden noch zu beschreibenden Weise eingeschleust und nach dem Eingang der Zentrale 11 durchgegeben. Jede Endstelle hat ein ihr eigenes Steuerwerk, das mit dem Schieberegister verbunden ist und welches die im Schieberegister insgesamt eingelaufene Anzahl von Bits periodisch überwacht, um dabei die verschiedenen Betriebszustände bezüglich der im Schieberegister vorhandenen Informationen zu bestimmen. Gemäß einem noch zu erläuternden Steuerverfahren werden die im Schieberegister einer Endstelle jeweils vorhandenen Daten parallel durch Endeinheiten, die zu der betreffenden Endstelle gehören, verarbeitet.

Das System führt die Übertragung von binärcodierten Daten durch, wobei Einsen und Nullen seriell aufeinanderfolgend über die Ubertragungsleitungen zu den einzelnen Endstellen geführt werden. Bipolare Impulse werden also dazu verwendet, die Daten zu codieren. Jeder einzelne bipolare Impuls,

der eine Eins darstellt, hat eine festgelegte Phasenlage, und die bipolaren Impulse, die Nullen darstellen, haben die umgekehrte Phasenlage. Jeder einzelne Impuls führt einen Bezugspegel am Ende seiner Bitperiode mit. Dabei ist der Gleichspannungsmittelwert Null. Eine Reihe von Impulsen stellt jeweils ein Byte dar, welches als Informationseinheit zu betrachten ist, und eine vorbestimmte Zahl von Bytes bestimmt den jeweils zu wählenden »Übertragungskanal« zu einer Endstelle und ihrer End- ίο einheit.

F i g. 2 ist ein Diagramm, das das Ansprechen eines solchen Übertragungskanals erläutert. Gemäß F i g. 2 enthält jedes einzelne Byte acht Informationsbits, die jeweils entweder Null oder Eins oder Korn- binationen davon entsprechend den einzelnen Informationen umfassen. Ein Übertragungskanal bekommt jeweils dreißig solcher Bytes zugeführt. Das erste Byte gibt den Start an. Es ist eine vorgegebene 8-Bit-Folge, welche an allen Endstellen als Startbe- ao dingung des Übertragungskanals gewertet wird. Das zweite Byte ist eine variable 8-Bit-Folge, die jeweils eine der Endstellen anspricht. Das betrachtete System kann bis zu hundert Endstellen umfassen, die seriell in einer Schleife verbunden sind. Das dritte Byte ist eine variable 8-Bit-Folge, die die Adresse jeweils einer Endeinheit angibt, die zu der betreffenden Endstelle gehört, die durch das zweite Byte angesprochen worden ist. Wenn nur eine einzige Endeinheit zu der betroffenen Endstelle gehört, dann ist dieses dritte Byte nicht notwendig; das betrachtete Übertragungssystem kann jedoch pro Endstelle vierzig oder mehr Endeinheiten umfassen. Das vierte Byte ist eine variable 8-Bit-Folge, die zu Steuerzwecken dient. Diese 8-Bit-Folge bestimmt die Funktionen, die bei einer gewählten Verbindung auszuführen sind. Das fünfte Byte ist eine datenübertragene 8-Bit-Folge. Die in diesem Byte enthaltenen Daten können dazu verwendet werden, einen Drucker laufen zu lassen, können die Tageszeit angeben, Anzeigelampen steuern oder anderen Übertragungszwecken dienen. Es kann auch dazu verwendet werden, Informationen von einer Endeinheit an den Rechner durchzugeben, wenn das entsprechende Steuerbefehlsbyte dies angibt. Die Byte ist eine datenübertragende 8-Bit-Folge. Die in Synchronisierungszwecken verwendet, jedoch können diese Bytes, wenn erforderlich, für Übertragungen in beiden Richtungen verwendet werden. Entsprechend den verwendeten Endeinheiten ist die Übertragungsgeschwindigkeit so gewählt, daß jedes einzelne Byte aus 8 Bits für die Bedienung aller Endeinheiten angepaßt ist.

F i g. 3 ist ein Diagramm, das die einzelnen wählbaren Kanäle in ihrer Aufeinanderfolge wiedergibt. Die Kanäle 1 bis 9 erscheinen nacheinander. Diese Gruppe wird gefolgt von einer Gruppe 1 bis 8 und 10, worauf wiederum eine Gruppe 1 bis 8 und 11 folgt usf. Die erste Reihenfolge 1 bis 9 erscheint wieder, nachdem die Gruppe 1 bis 8 und 13 übertragen worden ist. Jeweils zwei bis vier gewählte Kanäle können gleichzeitig draußen in der Schleife laufen, währenddem die restlichen Kanäle entweder in der Zentrale oder noch im Rechner gespeichert sein' können, je nachdem, wie es die Lage erfordert. Beim gewählten Ausführungsbeispiel werden die Kanäle, die sich nicht gerade auf der Übertragungsschleife befinden, in der Zentrale in einem Pufferspeicher festgehalten. Wenn jedoch ein geeigneter Rechner verwendet wird, kann es zweckmäßig sein, die Kanäle alle nicht in der Zentrale, sondern im Rechner selbst zu speichern. Das letztgenannte System erfordert mehr Datenverkehr zwischen dem Rechner 12 und der Zentrale 11, so daß dann, wenn der Rechner im wesentlichen anderen Aufgaben als der Übertragung dient, es wie im dargestellten Ausführungsbeispiel zweckmäßig sein kann, die Kanäle, die nicht gerade auf der Schleife umlaufen, in einem besonderen Kernspeicher oder einer anderen Speicherform in der Zentrale 11 aufzunehmen. Wie dies bewerkstelligt wird, soll aus der folgenden Beschreibung hervorgehen.

Die vorgenannte Anordnung sieht Kanäle mit zwei Geschwindigkeiten vor. Die Kanäle 1 bis 8 werden mit einer ersten, hohen Geschwindigkeit übertragen. Die Kanäle 9, 10, 11, 12 und 13 werden mit einer zweiten, wesentlich geringeren Geschwindigkeit übertragen. Diese Ausführung wurde gewählt, um Kanäle zu bieten, die für verschiedene Endeinrichtungen geeignet sind. Kanäle 1 bis 8 werden in erster Linie zur Übertragung von Daten aus Kennkartenlesern, Lochkartenlesern, Tastaturen usw. zur Zentrale verwendet. Die Kanäle 9 bis 13 sind wesentlich langsamer und werden für die Übertragung von Daten von der Zentrale zu den verschiedenen Endstellen mit Endeinrichtungen wie Druckern, Tageszeituhren usw. verwendet. Grundsätzlich wäre es möglich gewesen, weitere Kanäle mit anderen Geschwindigkeiten festzulegen, jedoch haben sich beim betrachteten System die gewählten Kanäle mit hoher und mit niedriger Geschwindigkeit dazu geeignet erwiesen, den anfallenden Datenverkehr in einem großen System zu bewältigen, das bis zu 100 Endstellen und diese wiederum jede 30 bis 40 Endeinrichtungen umfaßt.

F i g. 4 ist ein ins einzelne gehendes Blockschaltbild der steuernden Zentrale 11 gemäß F i g. 1 und umfaßt den Ausgang, den Eingang und das Steuerwerk. Das Steuerwerk leitet den Datenfluß zum Ausgang für die Übertragung zu den einzelnen Endstellen, die durch die Serienübertragungsschleife erfaßt werden, und vom Eingang, der die durchlaufenden Daten über die letzte Endstelle in der Schleife aufnimmt, sowie den Datenaustausch zwischen dem Rechner 12 und der Zentrale 11. Die Zentrale enthält, wie bereits angedeutet, einen Rahmenspeicher 20. Dieser Rahmenspeicher 20 kann ein solcher beliebiger herkömmlicher Bauart sein und umfaßt entsprechend dem dargestellten Ausführungsbeispiel mindestens dreizehn vorbestimmte Speicheradressen für binärcodierte Daten. Jede dieser Adressen umfaßt 4 Bytes als Dateneinheiten. Jedes Byte umfaßt beim betrachteten Ausführungsbeispiel je 8 Binärbits. Die 13 Adressen im Rahmenspeicher 20 stehen unter Zugriff des Rechners und des Eingangs und des Ausgangs der Zentrale.

Das Steuerwerk enthält einen Oszillator 21, der mit wohldefinierter Geschwindigkeit einem Ausgangsbitzähler 22, der ein herkömmlicher Bitzähler für m Bits (im gewählten Beispiel 8) sein kann, Fortschaltimpulse zuführt. Diese Bitzahl 8 entspricht den einzelnen Bits in jedem 8-Bit-Byte. Bit 1 wird einem Ausgangsbytezähler 23 zugeführt und läßt diesen Zähler bei jedem Bit 1 um eins weiterschalten. Dei Ausgangsbytezähler 23 hat 30 Stellen; im gewählten Beispiel 30, weil jeder einzelne Ubertragungsrahmen für einen der vorbeschriebenen Ubertragungskanäle jeweils 30 Bytes umfaßt. Byte 1 des Rahmens ist ein Startbyte und kennzeichnet den Beginn des Rahmens.

Bytes 2 und 3 sind Adreßbytes. Byte 4 ist ein Steuerbefehlsbyte, das Steuerdaten enthält. Byte 5 ist ein Datenbyte, das Daten enthält, die entweder von der Zentrale zu einer Endstelle oder von einer Endstelle zur Zentrale übertragen werden sollen. Bytes 6 bis 30 sind Synchronisierungsbytes, die den Synchronismus zwischen den einzelnen Einheiten des Übertragungssystems aufrechterhalten und welche außerdem der Trennung zwischen den einzelnen Übertragungsrahmen dienen. Die beim beschriebenen Ausführungsbeispiel gewählte Zahl 25 wurde so bestimmt, daß eine angemessene Zeit zwischen den einzelnen Rahmen für die Verarbeitung der übertragenen Daten gegeben ist. Bei schnelleren Systemen könnte diese Zahl reduziert werden. Bei langsameren Systemen kann es angezeigt sein, die Zahl zu erhöhen, wenn nicht eine Zwischenspeicherung in der Zentrale vorgezogen werden sollte.

Der Bytezählerstand 1 wird einem Ausgangskanalzähler 24 gekennzeichnet und bewirkt die Abzählung der Ausgangskanäle, wie in F i g. 3 bereits beschrieben und dargestellt, d. h., die Zählung geht von 1 bis 9, von 1 bis 8 und 10, von 1 bis 8 und 11 bis 1 bis 8 und 13. Die Ausgänge des Ausgangszählers 24 sind mit einem Ausgangs-Rahmenadreßcodierer 25 verbunden, der mit herkömmlicher Schaltkreistechnik aufgebaut ist und der Codierung der Adresse jedes einzelnen Rahmens dient, wobei die Adresse jeweils dem im Ausgangskanalzähler 24 erreichten Zählerstand entspricht. Der Codewert wird gegebenenfalls dem Rahmenspeicher 20 zur Ablesung eines der Rahmen zugeführt, d. h. des Rahmens, der durch den Ausgangswert des Rahmenadreßcodierers 25 gekennzeichnet ist.

Der durch den Rahmenadreßcodierer 25 gekennzeichnete Rahmen wird aus dem Rahmenspeicher 20 abgelesen und über eine Torschaltung 26 dem statischen Ausgangsrahmenregister 27 zugeführt. So wird jeweils ein Rahmen von Daten, der durch den Rahmenadreßcodierer 25 gekennzeichnet ist, in den Ausgang der Zentrale gestellt. Die vier Datenbytes im Ausgangsrahmenregister 27 müssen speziell gesendet werden. Wie dies erfolgt, wird nachstehend beschrieben.

Die vorgenannte Torschaltung 26 steuert die Eingäbe eines Rahmens in das Ausgangsrahmenregister 27. Es handelt sich dabei um eine Steuerungsvorkehrung, welche sicherstellt, daß der richtige Rahmen in das Ausgangsrahmenregister 27 gelangt, und steht selbst unter Steuerung einer Ausgangssteuerung 28 und eines Abschnittwählers 29.

Der Byte-6-Ausgang des Ausgangsbytezählers 23 steuert die Weitergabe von Informationen aus dem Rahmenspeicher 20 zum Ausgangsrahmenregister 27 über die Torschaltung 26. Der Byte-6-Ausgang ist mit der Ausgangssteuerung 28 verbunden, welche ein Steuersignal dem Abschnittswähler (mit der Speichersteuerung) 29 über die mit »Ausgabe-Anforderung« gekennzeichnete Leitung durchgibt. Drei verschiedene Anforderungen können auftreten. Deren erste ist die Kanal-Anforderung. Diese erfolgt, wenn Daten von der Kanalausgangsschiene vom Rechner zum Rahmenspeicher 20 zu übertragen sind, Eine Eingangsanforderung erfolgt, wenn Daten vom Eingangsrahmenregister 47 zum Rahmenspeicher 20 oder wenn Daten vom Rahmenspeicher 20 zum Eingangsrahmenregister 47 zu übertragen sind. Diese beiden Funktionen werden später beschrieben.

Nun soll die Beschreibung vorerst auf eine Ausgangsoperation beschränkt werden.

Der Abschnittswähler mit Speichersteuerung 29 weist sechs Ausgänge auf. Diese sollen beschrieben werden. Bei einer Ausgangsoperation wird die Leitung »Ausgangswahl« aktiviert. Dieses Signal sorgt dafür, daß der Rahmenadreßcodierer 25 mit dem Rahmenspeicher 20 verbunden wird, wobei eine Ausleseoperation aus dem Rahmenspeicher 20 erfolgt und die Daten aus dem adressierten Speicherplatz der Torschaltung 26 zugeführt werden. Die Ausgangswahlleitung der Schaltkreise 29 (wie der Abschnittswähler mit der Speichersteuerung im folgenden genannt werden mögen) führt ebenfalls zur Torschaltung 26 und ermöglicht deren Öffnung. Die Schaltkreise 29 geben zusätzlich einen Zeitabgabeimpuls über die Leitung »Zeitgabe/Lesen« für die Auslesung zur angemessenen Zeit aus. Dieser Zeitgabeimpuls wird unter anderem der Torschaltung 26 zugeführt. Die weitere Verwendung der Leitung Zeitgabe/Lesen wird später noch bei weiteren Funktionen erklärt. Die Einzelheiten der Schaltkreise 28 und 29 werden ebenfalls noch an Hand weiterer Figuren beschrieben. So werden mit dem Impuls Zeitgabe/Lesen von den Schaltkreisen 29 die im Rahmenspeicher 20 verfügbaren Daten über die Torschaltung 26 dem Ausgangsrahmenregister 27 zugeführt.

Das Ausgangsrahmenregister 27 ist in vier Abschnitte eingeteilt, die den vier Informationsbytes entsprechen, welche im Rahmenspeicher 20 bereitgestellt wurden. Jedes der vier 8-Bit-Datenbytes in den Abschnitten des Ausgangsrahmenregisters 27 wird über entsprechende Torschaltungen 27^4 bis 27 D mit dem Ausgangsschieberegister 30 verbunden. Die Torschaltung 11A wird beim Byte 2 vom Ausgangsbytezähler 23 geöffnet. Die Torschaltungen 27 B, 27 C und 27 D werden ebenfalls entsprechend bei den Bytes 3, 4 oder 5 geöffnet. So wird zur Zeit des Bytes 2 der Inhalt des ersten Abschnittes im Ausgangsrahmenregister 27 nach dem Ausgangsschieberegister 30 übertragen, zur Zeit des Bytes 3 der Inhalt des zweiten Abschnittes und jeweils nacheinander zur Zeit der Bytes 4 und 5 der Inhalt des dritten und vierten Abschnittes des Ausgangsrahmenregisters 27.

Zum Ausgang der Zentrale gehört ferner ein Synchronisierbytegeber 31 und ein Startbytegeber 32. Der Synchronisierbytegeber 3i führt zu einer Torschaltung 33, wohingegen der Startbytegeber 32 zu einer Torschaltung 34 führt. Die Torschaltung 33 wird während der Bytes 6 bis 30 geöffnet und dabei jeweils ein Synchronisierbyte in das Ausgangsschieberegister 30 während der Bytezeiten 6 bis 30 jeweils nach Maßgabe des Ausgangsbytezählers 23 eingesetzt. Ein Startbyte vom Startbytegeber 32 wird in das Ausgangsschieberegister 30 über die Torschaltung 34 eingefügt, die unter Steuerung des Bytes 1 in Abhängigkeit vom Ausgangsbytezähler 23 steht. Diese Anordnung erlaubt die Abgabe einer Datenfolge, wie sie an Hand der F i g. 2 und 3 gezeigt ist. Das erste Byte, das zeitlich mit dem aktivierten Byte-1-Ausgang des Ausgangsbytezählers 23 zusammenfällt, ist das Startbyte vom Startbytegeber 32 über die Torschaltung 34 zum Ausgangsschieberegister 30. Das zweite Byte ist das erste Byte aus dem Ausgangsrahmenregister 27, das dritte Byte das zweite Byte aus dem Ausgangsrahmenregister 27,

109 526/265

das vierte Byte dessen drittes und das fünfte Byte das vierte Byte aus dem Ausgangsrahmenregister 27. Bytes 6 bis 30 sind Synchronisierbytes, die vom Synchronisierbytegeber 31 ausgehen und dem Ausgangsschieberegister 30 über die Torschaltung 33 während der Bytezeiten 6 bis 30 zugeführt werden.

Das Ausgangsschieberegister 30 wird durch den Oszillator 21 fortgeschaltet, dessen Ausgang unter anderem mit dem Ausgangsschieberegistereingang verbunden ist und dafür sorgt, daß die jeweils im Ausgangsschieberegister 30 vorhandenen 8 Bits über eine Torschaltung 35 und einen Treiber 36 auf eine zweiadrige Übertragungsleitung abgegeben werden, die ihrerseits zur ersten Endstelle in der Schleife führt. Das Laden des Ausgangsschieberegisters 30 über die Torschaltungen 27,4 bis 27 D, 33 und 34 erfolgt jeweils unter Steuerung des Ausganges »Bit 1« des Ausgangsbitzählers 22. Die verschiebenden Impulse vom Oszillator 21 werden ebenfalls der Torschaltung 35 zur Steuerung der Weitergabe des Inhalts des Ausgangsschieberegisters 30 verwendet, der bitweise nacheinander am Eingang der Torschaltung 35 erscheint.

Wie bereits beschrieben, bietet das System dreizehn verschiedene Kanäle an. Der Ausgangskanalzähler 24 weist dreizehn Ausgänge auf, die in einer vorgegebenen Reihenfolge entsprechend der F i g. 3 aktiviert werden. Der 13. Kanal erscheint jeweils beim 45. Rahmen. Dann wird zweckmäßigerweise aus Gründen der Synchronisierung jedesmal ein bestimmter Code eingefügt, der auch vom Eingang der Zentrale wiedererkannt wird. Dazu werden zwei Startbytes vom Startbytegeber 32 verwendet. Die Kanal-13-Anzeige im Ausgangskanalzähler 24 wird gleichzeitig mit einer Byte-30-Anzeige im Ausgangsbytezähler 23 einer UND-Schaltung 37 zugeführt. Das Ausgangssignal der UND-Schaltung 37 wird über eine ODER-Schaltung 38 geführt, deren anderer Eingang mit dem Byte-1-Ausgang des Ausgangsbytezählers 23 verbunden ist. Somit wird bei jedem vollständigen Zyklus, d. h. beim Auftreten der Kanal-13-Bedingung, ein doppeltes Startbyte in das Ausgangsschieberegister 30 eingefügt, über die Übertragungsleitung ausgesandt und im Eingang der Zentrale zurückempfangen. Wie dieses doppelte Startbyte wiederum benutzt wird, soll später im Zusammenhang mit dem Eingang der Zentrale beschrieben werden. Wenn das zusätzliche zweite Startbyte in den Datenstrom eingeschoben und über das Ausgangsschieberegister 30 auf die Übertragungsleitung ausgesandt wird, muß es an die Stelle eines Synchronisierbytegeber 31 treten. Dies wird vermittels der Umkehrung des Ausgangssignals der UND-Schaltung 37 durch einen Inverter 37/ und eine UND-Verknüpfung mit Hilfe der UND-Schaltung 39 erreicht, wenn die Bytes 6 bis 30 durch den Ausgangsbytezähler 23 wie beschrieben übersteuert werden und somit die Torschaltung 33 für eine Synchronisierbytezeit in jedem 45. Rahmen gesperrt wird.

Die Daten vom Ausgangsschieberegister 30 passieren nacheinander die Torschaltung 35 sowie den Treiber 36 und gelangen auf die Übertragungsleitung, welche zur ersten Endstelle Cl in der Schleife führt. Übertragene Daten werden durch die erste Endstelle wie in Fig. 1 gezeigt empfangen und, entweder unverändert oder auch verändert, weiter durch alle Endstellen hindurchgegeben. Die unveränderten Daten kehren über die Übertragungsleitung von der letzten Endstelle C η zum anpassenden Abschluß 40 zurück.

Nun soll in der Beschreibung mit den übrigen -Funktionen der Zentrale vorerst fortgefahren werden und die Verarbeitung der ausgesandten Daten innerhalb der Schleife bis zur Beschreibung der F i g. 5 zurückgestellt werden, welche ein detailliertes Blockschaltbild einer der Endstellen wiedergibt. Dann sollen die verschiedenen Arten von übertragenen ίο und empfangenen Daten betrachtet werden.

Der anpassende Abschluß 40 ist mit einer Taktableitung 41 verbunden, welche Taktimpulse zur Synchronisierung einer Taktgabevorrichtung erzeugt, die ihrerseits einen Eingangsbitzähler 22,4, einen Eingangsbytezähler 23,4, einen Eingangskanalzähler 24 A und einen Eingangs-Rahmenadreßcodierer 25,4 umfaßt. Diese Zähler und der Rahmenadreßcodierer entsprechen in allen Einzelheiten den bei den Ausgangsfunktionen beschriebenen, jedoch laufen sie nicht synchron mit diesen, sondern sie werden unabhängig durch die Taktableitung 41 synchronisiert. Ihre Funktionen sollen im folgenden beschrieben werden. Zu beachten ist jedoch, daß alle diese einzelnen Schaltblöcke dieselben Ausgänge aufweisen und im wesentlichen auch so arbeiten wie die bei der Ausgangssteuerung vorbeschriebenen.

Die über den Abschluß 40 einlaufenden Impulse und die seitens der Taktableitung 41 gewonnenen Taktgeberimpulse werden beide dem Eingangsschieberegister 42 zugeführt, welches die seriellen Bits von der Übertragungsleitung aufnimmt. Bit für Bit wird eingegeben, und jeweils acht aufeinanderfolgende Bits werden gleichzeitig durch das Eingangsschieberegister 42 verfügbar gemacht. Die Ausgänge der acht Stellen des Eingangsschieberegisters 42 führen zu verschiedenen Schaltkreisen, welche mit ihren Funktionen im einzelnen beschrieben werden sollen. Der Inhalt des Eingangsschieberegisters 42 wird einem Synchronisierdecoder 43 und einem Startdecoder 44 zugeführt, mit deren Hilfe die Synchronisierung des Eingangsbitzählers 22,4 und des Eingangsbytezählers 23,4 mit den über die Übertragungsleitung empfangenen Bits und Bytes bewirkt wird. Außer den Daten vom Eingangsschieberegister 42 werden die abgeleiteten Taktimpulse dem Synchronisierdecoder 43 und weiterhin ein Ausgangssignal vom Eingangsbytezähler 23,4 während der Bytezeiten 6 bis 30 zugeführt. Ferner wird ebenfalls ein Ausgangssignal vom Startdecoder 44 dem Synchronisierdecoder 43 zugeführt. Der Synchronisierdecoder 43 weist zwei Ausgänge auf. Jedesmal dann, wenn ein Synchronisierbyte zum richtigen Zeitpunkt decodiert wird, dann wird der Eingangsbitzähler 22,4 gelöscht, worauf dann ein erneutes Aufzählen der Bitreihenfolge 1 bis 8 eingeleitet wird. Der Synchronisierdecoder 43 gibt des weiteren einen Torimpuls auf den Startdecoder 44 ab, mit dem bewirkt wird, daß der Startdecoder 44 nur dann nach einem Startbyte sucht, solange nicht Synchronisierbytes vorliegen.

Der Synchronisierdecoder 43 prüft die Daten mit Hilfe der als Zeitgabe dienenden abgeleiteten Taktimpulse während der Bytes 6 bis 30, jeweils zur Bitzeit 8. Wenn die Anordnung außer Tritt gefallen ist, wird der Inhalt des Eingangsschieberegisters 42 zu jeder einzelnen Bitzeit geprüft. Wenn dann Synchronismus wiedergefunden wird, so prüft sie den Inhalt des Eingangsschieberegisters 42 nur noch in jeder 8. Bitzeit während der Bytes 6 bis 30 entsprechend

dem Stande des Eingangsbytezählers 23Λ. Solange weder Synchronisier- noch Startbytes erkannt werden, arbeitet die Anordnung im Bitsuchbetrieb; wenn jedoch ein Synchronisier- oder ein Startbyte erkannt worden ist, so wird der Inhalt des Eingangsschieberegisters 42 nur noch zur Bitzeit 8 untersucht. Die Ausgänge des Synchronisierdecoders 43 und des Startdecoders 44 stellen die Synchronisierung mit den empfangenen Daten her.

Ein Start-Start-Detektor 45 überprüft das Ausgangssignal des Startdecoders 44 auf das Vorhandensein von zwei aufeinanderfolgenden Startbytes. Dies tritt in jedem 45. Rahmen während der Bytezeit 30 des 45. Rahmens auf. Dabei wird der Eingangskanal zähler 24^4 gelöscht und damit ebenfalls die Eingangskanalzählung synchronisiert.

Der Rahmenadreßcodierer 25 Λ läuft mit den über die Übertragungsleitung empfangenen Rahmen synchron und greift die Rahmeninformationen im Rahmenspeicher 20 ab, die soeben vorangehend über zo den Ausgang der Zentrale ausgesandt worden sind. Der Rahmen aus dem Rahmenspeicher 20 wird über die Schiene »Daten Aus« zu einer Torschaltung 46 zugeführt und zu geeigneten Zeitpunkten, die noch beschrieben werden, in die vier Abschnitte eines Eingangsrahmenregisters 47 übertragen.

Die Torschaltung 46 wird ähnlich wie beim Ausgang die Torschaltung 26 geöffnet. In ähnlicher Weise wie beim Ausgang wird das Kennzeichen für das Byte 6 vom Eingangsbytezähler 23 A zum Eingang einer Eingangssteuerung 48 weitergegeben, die ihrerseits ein Signal »Eingangsanforderung« erzeugt. Dieses Signal wird, wie bereits beschrieben, den Schaltkreisen 29 (Abschnittswähler mit Speichersteuerung) zugeführt. Diese Schaltkreise 29 erzeugen ein Ausgangssignal »Eingangswahl«, welches der Eingangssteuerung 48, der Torschaltung 46 und dem Rahmenadreßcodierer 25 Λ zugeführt wird, wodurch die im Rahmenadreßcodierer 25^4 stehende Adresse dem Rahmenspeicher 20 zugeführt wird. Der Impuls »Zeitgabe/Lesen« von den Schaltkreisen 29 wird ebenfalls der Torschaltung 46 zugeführt, so daß zu einem geeigneten Zeitpunkt die Daten vom Rahmenspeicher 20 beim Öffnen der Torschaltung 46 weitergegeben werden können. Die dem über den Eingang aufzunehmenden Rahmen entsprechenden Daten werden in das Eingangsrahmenregister 47 gestellt, wobei zu geeigneten Zeitpunkten ein Vergleich mit den jeweils im Eingangsschieberegister 42 aufgenommenen Daten mit Hilfe verschiedener Stromkreise durchgeführt werden kann. Dazu werden die vier Abschnitte des Eingangsrahmenregisters 47 über Torschaltungen 47A, 47B, 47 C und 47D weitergeführt.

Das Endstellenadreßbyte aus dem Eingangsrahmenregister 47 wird direkt einem Adreßdecoder 49 zugeführt, welcher seinerseits feststellt, daß die durch dieses Byte gegebene Adresse eine echte Endstellenadresse ist. Wenn die Adresse eine solche Endstellenadresse ist, wird ein Ausgangssignal zur Rahmenverarbeitungssteuerung 50 weitergegeben, welche die Daten in einer noch zu beschreibenden Weise auswertet. Der dritte Abschnitt des Eingangsrahmenregisters 47, der das Steuerbefehlsbyte enthält, ist direkt mit einem Befehlsdecoder 51 verbunden, welcher bei einem im System verwendeten gültigen Steuerbefehl ein entsprechendes Ausgangssignal abgibt. Diese Ausgangssignale werden der Rahmenverarbeitungssteuerung 50 zugeführt.

Die 8 Bits, die das vierte Byte im Eingangsrahmenregister 47 (d. h. das fünfte Byte des zu verarbeitenden Rahmens) bilden, werden direkt dem Rechner über die Kanaleingangsschiene über eine Torschaltung 52 zugeführt, welche unter Steuerung des Rechners vermittels der Rechnerschnittstellensteuerung 15 steht, die zur Rechnerschnittstelle gehört. Die Torschaltung 52 wird durch den Rechner gesteuert und schickt das Datenbyte des zu verarbeitenden Rahmens zum Rechner. Die Torschaltungen 47^4 bis 47 D führen zu einem Vergleicher 53, der jeweils zur Bitzeit 8 arbeitet. Dieser Vergleicher 53 gibt ein Signal »Gleich« oder »Ungleich« ab, je nachdem, ob der Inhalt des Eingangsschieberegisters 42 mit dem Inhalt der einzelnen Abschnitte der Daten im Eingangsrahmenregister 47 zur Bitzeit 8 gleich oder ungleich ist. Die beiden Ausgänge »Gleich« oder »Ungleich« vom Vergleicher 53 werden der Rahmenverarbeitungssteuerung 50 zugeführt.

Die Rahmenverarbeitungssteuerung 50 führt ihrerseits mittels herkömmlicher Schaltkreise verschiedene logische Funktionen durch. Eine detaillierte Beschreibung dieser Schaltkreise wird noch gegeben. Die Daten aus dem Eingangsschieberegister 42 werden ebenfalls einem Befehlsantwortdecoder 54 zugeführt, der ebenso wie der Vergleicher 53 zur Bitzeit 8 arbeitet. Das Ausgangssignal vom Befehlsantwortdecoder 54 wird zur Bitzeit 4 des Steuerbefehlsbytes im dritten Abschnitt des Eingangsrahmenregisters 47 zu einem Befehlsübersetzer 55 weitergeführt. Dabei teilt der Befehlsantwortdecoder

54 einerseits dem Befehlsübersetzer 55 und der Rahmenverarbeitungssteuerung 50 das über die letzte Endstelle aufgenommene Steuerbefehlsbyte mit, und andererseits wird diesen beiden Schaltkreisen 50 und

55 auch das vorher ausgesandte Steuerbefehlsbyte aus dem Eingangsrahmenregister 47 zugeführt. Der Befehlsübersetzer 55 gibt ein erstes Ausgangssignal über eine Leitung »Gültig« ab, welche kennzeichnet, ob das aufgenommene Befehlsbyte in der adressierten Endstelle gültig oder ungültig ist. Wenn das Ergebnis ungültig ist, dann gibt die genannte Leitung kein Ausgangssignal zur Rahmenverarbeitungssteuerung 50 weiter. Wenn das Ergebnis gültig ist, dann wird der nächste Befehl, der in der Übertragungsfolge kommen muß, zu einer Torschaltung 56 C weitergegeben, deren Ausgang zum dritten Byteabschnitt des Eingangsrahmenregisters 47 führt. Dabei wird das anstehende Steuerbefehlsbyte an Stelle des vorhergehend ausgesandten Steuerbefehlsbytes registriert. Die Torschaltung 56 C öffnet zur Bytezeit 6, durch den Ausgang »Byte 6« des Eingangsbytezählers 23 A gesteuert. So wird also zur Bytezeit 6 das neue Steuerbefehlsbyte aus dem Befehlsübersetzer 55 über die Torschaltung 56 C in den dritten Abschnitt des Eingangsrahmenregisters 47 gestellt.

Das Eingangsschieberegister 42 ist mit dem ersten, zweiten und vierten Byteabschnitt des Eingangsrahmenregisters 47 über die Torschaltungen 46 Λ, 46 B und 46 D verbunden. Diese Torschaltungen werden durch entsprechende Zeitimpulse geöffnet, mit deren Hilfe die über die Übertragungsleitung empfangenen Daten in die entsprechenden Stellen des Eingangsrahmenregisters 47 übertragen werden, um dabei den nächsten Rahmen aufzubauen, der zu den Endstellen ausgesandt wird. Somit wird also, während ein Rahmen über die Übertragungsleitung durch den Eingang aufgenommen wird, der durch

den Ausgang nächst zu übertragende Rahmen im Eingangsrahmenregister 47 vorbereitet.

Der vorangehend ausgesandte Rahmen wird in das Eingangsrahmenregister 47 gestellt, nun mit dem aufgenommenen Rahmen verglichen und darauf der nächst zu übertragende Rahmen gebildet und in das Eingangsrahmenregister 47 gesetzt. Sobald der Rahmen zusammengebaut ist, werden seine vier Bytes über die Torschaltung 57 zum Rahmenspeicher 20

mitgeteilt wird, daß das nächste Datenbyte für diesen Kanal kommen soll. Dies spielt sich unter Steuerung der Rechnerschnittstellensteuerung 15 ab.

Um den Rechner zu informieren, um welchen 5 Kanal es sich gerade handelt, sind die Ausgänge vom Eingangskanalzähler 24,4 mit einem Schleifenkanaladreßcodierer 59 verbunden, der unter Steuerung eines Torsignals der Rechnerschnittstellensteuerung 15 steht. Der Schleifenkanaladreßcodierer

des Rechners nicht Teil des Übertragungssystems ist, wird hierzu nichts weiteres erklärt.

Eine Fehlerprüfung bei der Übertragung ist, wie

übertragen. Die Torschaltung 57 wird durch zwei io 59 ist erforderlich, weil die zum Rechner übertragene Steuereingänge kontrolliert. Die Steuerung der Tor- Adresse sich von der unterscheidet, die im Rahmenschaltungen 56A, 56B, 56 D und der Torschaltung speicher 20 verwendet wird. Der Rechner arbeitet 57 wird nun beschrieben. dabei unter der Adresse des Kanals, über den er

Die Torschaltung 56,4 steht unter Steuerung des Daten empfangen soll. Die Verwendung dieser Ausgangs »Byte 2« vom Eingangsbytezähler 23,4, 15 Adresse hängt wesentlich vom im Rechner verwenferner unter Steuerung des »Bits 8« vom Eingangs- deten Steuerprogramm ab. Weil das Steuerprogramm bitzähler 22,4 und dem Signal »Adresse« von der
Rahmenverarbeitungssteuerung 50. Die Torschaltung
56 S steht unter Steuerung des Bytes 3 vom Eingangsbytezähler 23,4, ferner unter »Bit 8« vom Ein- 20 bereits angedeutet, durchführbar. Die Rahmengangsbitzähler 22,4 und wiederum dem Signal Verarbeitungssteuerung 50 überprüft die vom Be- »Adresse« von der Rahmenverarbeitungssteuerung fehlscoder 51, vom Vergleicher 53, vom Adreßcoder 50. Die Torschaltung 56 D steht unter Steuerung des 49 und die vom Befehlsantwortdecoder 54 zugeführ- »Bytes 5« vom Eingangsbytezähler 23,4, ferner ten Daten und stellt dabei fest, ob ein Ubertragungs- »Bit 8« vom Eingangsbitzähler 22,4 und dem Aus- 25 fehler vorliegt. Wenn ein solcher Fehler vorliegt, gangssignal »Daten« von der Rahmenverarbeitungs- teilt die Rahmenverarbeitungssteuerung 50 dies dem steuerung 50. Es ist hierbei zu bemerken, daß das Rechner über eine Leitung »Fehler« mit, die zum Signal »Adresse« von der Rahmenverarbeitungs- Rechner über die Rechnerschnittstellensteuerung 15 steuerung 50 für beide Torschaltungen 56,4 und 56 B verläuft. Das Rechnerprogramm bestimmt die zu verwendet wird, da diese beiden die Byteabschnitte 30 unternehmenden Korrekturschritte, leitet z. B. eine des Eingangsrahmenregisters 47 öffnen, die sich auf wiederholte Übertragung ein oder fordert eine Hilfs-Adreßinformationen beziehen, d. h. auf die End- tätigkeit in der Endstelle an. Die besonderen zu Stellenadresse und die Endeinheitsadresse in der be- ergreifenden Hilfsmaßnahmen sind nicht Teil der treffenden Endstelle. Die Torschaltung 57 steht unter Erfindung dieses Übertragungssystems und werden Steuerung des Signals »Eingangswahl« und des Im- 35 daher nicht weiter beleuchtet, pulses »Zeitgabe/Laden« von den Schaltkreisen 29. Das Arbeiten des Rahmenspeichers 20 steht unter

Ein zusätzlicher Weg in den vierten, den Daten- Rechnersteuerung, und es sind Maßnahmen für die abschnitt des Eingangsrahmenregisters 47 ist vor- Eingabe von Daten in den Rahmenspeicher 20 aus gesehen. Dieser Weg verbindet die Kanalausgangs- dem Rechner vorgesehen. Die Kanalausgangsschiene schiene vom Rechner über eine Torschaltung 58 40 führt über eine Torschaltung 60 zu einem Kanaldirekt mit dem vierten Abschnitt des Eingangs- rahmenregister 61. Das Kanalrahmenregister 61 führt rahmenregisters 47. Die Torschaltung 58 steht unter über eine Torschaltung 62 zum Dateneingang des Steuerung der Rechnerschnittstellensteuerung. Dieser Rahmenspeichers 20. Das Kanalrahmenregister 61 ist wahlweise Weg zur Eingabe von Daten in den vier- für vier Bytes ausgelegt und im Aufbau dem Einten, den Datenbyteabschnitt des Eingangsrahmen- 45 gangsrahmenregister 47 und dem Ausgangsrahmenregisters 47 dient für die Sendung von Daten aus dem register 27 ähnlich. Die Torschaltung 60 steht unter Rechner zur Endstelle. Steuerung der Rahmenausgangssteuerleitung von der

Es sind Fehlerprüfmaßnahmen vorgesehen, bei Rechnerschnittstellensteuerung 15, die Torschaltung denen die Übertragung von Daten von einer End- 62 dagegen unter Steuerung der Leitung »Kanalwahl« stelle zum Rechner zweimal durchgeführt wird. Wäh- 50 und des Impulses »Zeitgabe/Laden« von den Schaltrend der zweiten Übertragung werden die Daten mit kreisen 29. Die Dateneingabe wird durch den Rech-

HiIfe des Vergleichers 53 verglichen, und die Leitung »Datenende« von der Rahmenverarbeitungssteuerung 50 überwacht die Übertragung der Datenbits über die Torschaltung 52 zum Rechner.

Der Weg über die Torschaltung 58 dient der Eingabe neuer Daten vom Rechner in den zu verarbeitenden Rahmen, wenn die adressierte Endstelle dazu auffordert. Wenn diese Aufforderung gegeben wird,

ner durch Bildung eines Signals »Kanalanforderung« zu den Schaltkreisen 29 von der Rechnerschnittstellensteuerung 15 ausgelöst.

55 Zusätzlich ist die Kanalausgangsschiene des Rechners über eine Torschaltung 63 mit dem Schleifenkanaladreßregister 64 verbunden, das seinerseits über einen Rahmenadreßcodierer 65 zum Rahmenadreßeingang des Rahmenspeichers 20 führt. Die Tor

stellt der Rechner das nächste Datenbyte, das z. B. 60 schaltung 63 wird für die Durchgabe der Adresse zu einem Drucker in der Endstelle durchgegeben durch die Rechnerschnittstellensteuerung 15 geöffnet, werden soll, in das Byte 4 des Eingangsrahmen- während der Rahmenadreßcodierer 65 durch die registers 47. Die Daten werden dann in den Rahmen- Kanalwahlleitung von den Schaltkreisen 29 geöffnet speicher 20 wie vorbeschrieben übertragen und aus- wird. Wenn also Daten vom Rechner in das Rahmengegeben. Wenn der Drucker zur Aufnahme eines 65 register 20 einzugeben sind, teilt der Rechner dies neuen Datenbytes bereit ist, meldet das Signal den Schaltkreisen 29 durch Aktivierung der Signal- »Datenanforderung« von der Rahmenverarbeitungs- leitung »Kanalanforderung« mit und präsentiert die steuerung 50 dies dem Rechner, wodurch diesem Adresse und die Informationen über die Kanal-

15 16

ausgangsschiene und die Torschaltungen 60 und 63 gangen der anderen beiden dieser drei UND-Schalzeitgerecht den beiden Registern 61 und 64. Wenn es tungen zugeführt, um deren Eingänge so lange zu dannsoweit ist, rufen die Schaltkreise 29 die Weiter- sperren, wie gerade eines der Signale »Kanalanfordeübertragung aus dem Kanalrahmenregister 61 und rung«, »Eingangsanforderung« oder »Ausgangsdem Schleifenkanaladreßregister 64 auf. Eine ent- 5 anforderung« eingegeben wird. Wenn also z. B. eine sprechende Codierfunktion wird im Rahmenadreß- Kanalanforderung erfolgt, sperrt der invertierte Auscodierer 65 durchgeführt, womit die Durchgabe der gang der UND-Schaltung 75 die Eingänge der UND-richtigen Adresse zum Rahmenspeicher 20 sicher- Schaltungen 76 und 77; in ähnlicher Weise sperrt gestellt wird. Die Erläuterung einer für das betrach- der invertierte Ausgang der UND-Schaltung 76 die tete System typischen Endstelle gemäß Fig. 5 wird io Eingänge der UND-Schaltungen75 und 77 und der gegeben werden, wenn die Einzelheiten der vor- invertierte Ausgang der UND-Schaltung 77 die Einbeschriebenen Komponenten im Detail beschrieben gänge der UND-Schaltungen 75 und 76. Wenn eine sind. Dies erfolgt an Hand der Fig. 8 bis 20. Kanalanforderung erfolgt, dann leiten die Speicher-

Fig. 8 zeigt ein Ausführungsbeispiel des Aus- steuerkreise der Schaltkreise 29 einen Schreibgang gangskanalzählers 24, der die Abzählung der drei- 15 ein; dazu ist die Kanalwahlleitung über eine ODER-zehn beschriebenen Kanäle durchzuführen imstande Schaltung 78 mit dem Schreibeingang einer herist. Ein Ringzähler 68 mit neun Stellen wird durch kömmlichen Speichersteuerung 79 verbunden und den Byte-1-Ausgang des Ausgangsbytezählers 23 bewirkt einen Schreibgang des Rahmenspeichers 20. schrittweise fortgeschaltet. Die Stellen 1 bis 8 des Wenn eine Ausgangsanforderung vorliegt, so ist ein Ringzählers 68 sind direkt mit dem Rahmenadreß- 20 Lesegang erforderlich, und die Ausgangswahlleitung codierer 25 verbunden, und bei jeder Aktivierung ist dazu über eine ODER-Schaltung 80 mit dem einer dieser Leitungen durch den Ringzähler 68 gibt Leseeingang der Speichersteuerung 79 verbunden, der Rahmenadreßcodierer 25 eine entsprechende Eine solche Ausgangsanforderung erfolgt nur, wenn Adresse an den Rahmenspeicher 20 ab, um dort den die Daten eines Rahmens vollständig bereitstehen, verlangten Speicherbereich anzuwählen. Die neunte 25 Diese Ausgangsanforderung erfordert einen Schreib-Stelle des Ringzählers 68 ist mit dem Eingang eines und einen Lesegang. Der Schreibgang wird zuerst zweiten Ringzählers verbunden, der fünf Stellen auf- dazu benutzt, die entsprechenden Daten in die richweist. Diese fünf Stellen bilden die Ausgänge 9 bis tige Adresse zu stellen, und dann wird die nächste 13. Dabei wird beim ersten Umlauf des Ringzählers Speicheradresse in das Eingangsrahmenregister 47 68 die erste Position des Ringzählers 69 entsprechend 30 eingelesen.

dem Kanal 9 aktiviert. Während der folgenden Um- Aufeinanderfolgende Schreib- und Lesegänge

laufe des Ringzählers 68 werden die Ausgänge 10, werden durch die Eingangswahlleitung gesteuert.

11, 12 und 13 betätigt. Es wären auch andere Mög- Diese ist über eine Torschaltung 81 und einen In-

lichkeiten gegeben, jedoch hat sich das dargestellte verter 82 mit dem Ein-Eingang einer Kippschaltung

Beispiel sehr geeignet zur Bildung der Kanalkenn- 35 83 verbunden. Ebenso ist die Eingangswahlleitung

zeichen erwiesen, die dem Rahmenadreßcodierer 25 mit den Eingängen zweier UND-Schaltungen 84 und

für die Zugriffssteuerung des Rahmenspeichers 20 85 verbunden. Ferner führt sie über einen Inverter

zugeführt werden. 86 zum Löscheingang der Kippschaltung 83. Der

Die Einzelheiten der Ausgangssteuerung 28 sind Ein-Ausgang der Kippschaltung 83 ist mit dem zweiin Fig. 9 dargestellt. Die Ausgänge und Eingänge 40 ten Eingang der UND-Schaltung 85 verbunden und in der F i g. 4 sind mit den hier gezeigten identisch. der Aus-Ausgang der Kippschaltung 83 mit dem Ein Byte-6-Signal vom Ausgangsbytezähler 23 wird zweiten Eingang der UND-Schaltung 84. Der Ausdem Ein-Eingang einer Verriegelungsschaltung 70 gang der UND-Schaltung 84 führt über die ODER-zugeführt. Wenn diese eingeschaltet ist, wird eine Schaltung 78 zum Schreibeingang der Speicher-UND-Schaltung 71 vorbereitet, solange nicht ein 45 steuerung 79, während der Ausgang der UND-Schal-Löschungssignal von den Schaltkreisen 29 ansteht. tung 85 über die ODER-Schaltung 80 mit dem Lese-Das entsprechende Löschungssignal wird über einen eingang der Speichersteuerung 79 verbunden ist. Die Inverter 72 zu diesem Zwecke verwendet. Das Kippschaltung 83 ist normalerweise zu Beginn eines Byte-6-Signal wird über einen weiteren Inverter 73 Ganges gelöscht, womit die UND-Schaltung 84 vorder UND-Schaltung 71 zugeführt, so daß ein Signal 50 bereitet ist. Wenn die Eingangswahlleitung aktiviert »Ausgangsanforderung« erst nach dem Ende des wird, gibt die UND-Schaltung 84 ein Signal über die Byte-6-Signals beginnt. Die Verriegelungsschaltung ODER-Schaltung 78 ab und leitet einen Schreibgang 70 wird bei gleichzeitigem Auftreten der Signale ein. Sobald dieser Schreibgang aufgerufen ist, wird »Ausgangswahl« und »Löschung« von den Schalt- ein Signal »Zeitgabe/Laden« durch die Speicherkreisen 29 zurückgestellt. Diese beiden Signale wer- 55 steuerung 79 erzeugt. Dieses Signal öffnet die Torden mit Hilfe einer UND-Schaltung 74 verknüpft, schaltung 81, welche über den Inverter 82 die Kippderen Ausgang mit dem Rückstelleingang der Ver- schaltung 83 am Ende des Ladezeitgabeimpulses einriegelungsschaltung 70 verbunden ist. schaltet. Die Kippschaltung 83 gibt nun ein Ein-

Die Einzelheiten der Schaltkreise 29, nämlich des Ausgangssignal ab, welches die UND-Schaltung 85 Abschnittswählers mit der Speichersteuerung, sind 60 einschaltet und damit einen Lesegang aufruft. Die in Fig. 10 dargestellt. Die Signale »Kanalanforde- natürlichen Schaltkreisverzögerungen, die zwischen rung«, »Eingangsanforderung« und »Ausgangs- dem Schreib- und dem Lesegang auftreten, reichen anforderung« werden jeweils einem Eingang der für die normale Fortschaltung des Eingangskanal-UND-Schaltungen 75, 76 und 77 zugeführt. Diese Zählers aus, worauf dann der nächste Rahmen in UND-Schaltungen erzeugen die Signale »Kanalwahl«, 65 den Rahmenspeicher 20 eingelesen werden kann, der »Eingangswahl« und »Ausgangswahl«, die bereits nun nachfolgend anstehen wird,
beschrieben worden sind. Die Ausgänge aller dieser Der Ein-Ausgang der Kippschaltung 83 sowie die UND-Schaltungen werden invertiert und jeweils Ein- beiden Signale »Ausgangswahl« und »Kanalwahl«

17 18

sind über die Eingänge einer ODER-Schaltung 86 A Fig. 12 ist eine schematische Darstellung des

zum ersten Eingang einer UND-Schaltung 87 ge- Treibers 36 und des Abschlusses 40. Die Schleife führt. Der zweite Eingang dieser UND-Schaltung 87 zwischen den beiden ist in dieser Figur nicht dargeist über eine ODER-Schaltung 88 mit den beiden stellt. Die Ausgänge der ODER-Schaltungen 98 und Zeitgabeimpulsausgängen für Laden und Lesen der 5 99 werden einem Paar von Verstärkern 100 und 101 Speichersteuerung 79 verbunden. Wenn ein Lade- zugeführt. Die Ausgänge dieser beiden Verstärker oder ein Lese-Zeitgabeimpuls mit dem Signal sind mit der Primärwicklung eines Übertragers 102 »Kanalwahl« oder »Ausgangswahl« zusammenfällt verbunden. Der Mittelpunkt der Primärwicklung ist oder bei eingeschalteter Kippschaltung 83 auftritt, so mit einer Vorspannungsquelle V verbunden. Die Sewird das Signal »Löschung« erzeugt. Dies erfolgt io kundärwicklung des Übertragers 102 ist mit der Priüber einen Inverter 89, der zwischen dem Ausgang märwicklung des Übertragers 103 auf der anderen der UND-Schaltung 87 und dem Ein-Eingang einer Schleifenseite verbunden. Die Sekundärwicklung des zweiten Kippschaltung 90 hegt, die ihrerseits das Übertragers 103 hat einen geerdeten Mittelpunkt, Löschungssignal abgibt. Ein Inverter 91 liegt zwi- und ihre beiden Enden sind mit einem Verstärkerschen dem Ausgang der ODER-Schaltung 86 A und 15 paar 104 und 105 verbunden. Während jeder Bitzeit dem Löscheingang der Kippschaltung 90, wodurch gibt entweder die ODER-Schaltung 98 oder 99 einen diese wieder gelöscht wird, wenn die betreffende der ersten Impuls auf den einen Eingang des Treibers 36, obengenannten Einschaltbedingungen der Kippschal- worauf dann ein zweiter Impuls auf den anderen Eintung 90 beendet und damit die Gesamtanordnung gang des Treibers und weiter eine impulslose Refeder Schaltkreise 29 für die nächste Operation bereit- 20 renzperiode folgt. In der Reihenfolge der beiden in gemacht wird. den Treiber 36 eingegebenen Impulse sprechen die

Fig. 11 stellt die Einzelheiten des Oszillators 21 angesteuerten Verstärker 100 und 101 an und lassen und der Torschaltung 35 dar. Der Oszillator 21 um- dabei einen Impuls vorgegebener Polarität aus der faßt einen frei laufenden Oszillator 92, der einen Sekundärwicklung des Übertragers 102 abgeben. Viertaktgeber 93 üblicher Bauart treibt. Nur zwei 25 Wenn die beiden Verstärker 100 und 101 in umgeaufeinanderfolgende Takte des Viertaktgebers wer- kehrter Reihenfolge ansprechen, wird ein Sekundärden verwendet. Die restlichen beiden Takte dienen impuls umgekehrter Polarität abgegeben. So lange nur der zeitlichen Trennung. Die positiven und nega- keiner der beiden Verstärker arbeitet, führen beide tiven Ausgänge der letzten Stufe des Ausgangs- Leitungen Erdpotential wegen der Erdung des Mitschieberegisters 30 werden vier UND-Schaltungen 94 3° telpunktes der Primärwicklung im Übertrager 103. bis 97 zugeführt. Die beiden benutzten Takte des Der Abschluß 40 auf der anderen Seite arbeitet ähn-Viertaktgebers 93 werden wie dargestellt den zweiten lieh. Wenn die eine Seite der Sekundärwicklung po-Eingängen der vier UND-Schaltungen zugeführt. Die sitiv gegenüber der anderen ist, spricht der mit ihr Ausgänge der UND-Schaltungen 94 und 95 führen verbundene Verstärker an, und wenn die Polarität über eine ODER-Schaltung 98 zum einen Eingang 35 sich umkehrt, wird der Verstärker auf der anderen des Treibers 36, während die Ausgänge der UND- Seite aktiv, womit eine Phasenkennzeichnung des Schaltungen 96 und 91 über eine ODER-Schaltung über die Übertragungsleitung gesendeten Signals 99 zum anderen Eingang des Treibers 36 führen. Bei durch die zeitlich aufeinanderfolgende Arbeitsweise dieser Anordnung ist, wenn eine 1 in der letzten der beiden Verstärker 104 und 105 gegeben ist. Stelle des Ausgangsschieberegisters 30 vorliegt, der 40 Fig. 13 stellt in Einzelheiten den Start-Start-Deeine Treiberausgang positiv und der andere negativ. tektor 45 dar. Der Startdecoder 44 gibt das erstemal Dabei wird, weil der + -Ausgang des Ausgangsschie- ein Ausgangssignal ab, das das Vorliegen eines Startberegisters 30 mit je einem Eingang der UND- bytes zur Bitzeit 8 kennzeichnet. Dieses Signal wird Schaltungen94 und 97 wie in Fig. 11 dargestellt über einen Inverter 106 dem Ein-Eingang einer verbunden ist, zuerst ein Oszillatorimpuls über die 45 Kippschaltung 107 zugeführt. Der Ausgang dieser ODER-Schaltung 98 zum einen Eingang des Trei- Kippschaltung 107 führt über eine UND-Schalbers 36 gegeben und darauf ein weiterer mit dem tung 108. Die Start-UND-Bit-8-Leitung vom Startzweiten Impuls vom Oszillator 21 vermittels der decoder 44 wird des weiteren dem zweiten Eingang UND-Schaltung 97 über die ODER-Schaltung 99 auf der UND-Schaltung 108 direkt zugeführt; wenn soden anderen Eingang des Treibers 36. Wenn die 50 mit die Kippschaltung 107 bereits am Ende des letzte Stelle des Ausgangsschieberegisters 30 gerade ersten Startbytes eingeschaltet worden ist und nun eine 0 enthält, dann sind die in der Zeichnung dar- ein zweites Startbyte auftritt, wird die UND-Schalgestellten Polungen gerade umgekehrt, womit ver- tung 108 eingeschaltet und zeigt an, daß ein zweites mittels der UND-Schaltungen 95,96 über die ODER- Startbyte auf das erkannte erste folgte. Es muß sich Schaltungen 98 und 99 die beiden Eingänge des 55 dabei tatsächlich um aufeinanderfolgende Startbytes Treibers 36 gerade in umgekehrter Reihenfolge er- handeln, da die Kippschaltung 107 durch ein zur regt werden. Auf diese Weise werden bipolare Im- nächsten Bitzeit 8 auftretendes Signal »Nicht Start« pulse zur Darstellung von Einsen und Nullen erzeugt. vom Startdecoder 44, beide Schaltbedingungen in Während der beiden nichtbenutzten Zeiten des Vier- einer UND-Schaltung 109 logisch verknüpft, sonst taktgebers wird ein neutraler Referenzpegel zwischen 60 gelöscht wird.

aufeinanderfolgenden Bits auf die Übertragungslei- Fig. 14 ist ein ins einzelne gehendes Blockschalt-

tung gegeben. Das heißt, während der beiden nicht- bild des Synchronisierdecoders 43. Die parallelen benutzten Takte gibt der Treiber 36 den Referenz- Leitungen vom Eingangsschieberegister 42 werden pegel ab, im dargestellten Falle OVoIt, wobei die dem eigentlichen Synchronisierdecoder 110 zugeführt, bipolaren Impulse, die jede einzelne Bitposition aus- 65 welcher immer dann einen mit + gekennzeichneten machen, entweder positiver oder negativer als der Ausgang aktiv werden läßt, wenn ein Synchronisier-Referenzpegel erscheinen, je nachdem, ob eine 1 byte erkannt wird, und welcher demgegenüber einen oder eine 0 zu übertragen ist. zweiten mit — gekennzeichneten Ausgang dann aktiv

19 20

werden läßt, wenn kein Synchronisierbyte erkannt gangssteuerung 48 wie Fig. 4A. Die Signale »Fehwird. Die Leitung vom +-Ausgang des Synchroni- ler«, »Datenende«, »Datenanforderung« und »Nachsierdecoders 110 führt zu einem Eingang einer UND- richtenende« werden den Eingängen einer ODER-Schaltung 111 mit drei Eingängen. Die beiden ande- Schaltung 123 zugeführt. Der Ausgang dieser ODER-ren Eingänge dieser UND-Schaltung werden einer- 5 Schaltung 123 ist über einen Inverter 124 zum einen seits mit einem Abtastsignal und zum anderen mit Eingang einer UND-Schaltung 125 geführt. Der dem Byte-6-bis-30-Signal beaufschlagt. Wenn somit andere Eingang dieser UND-Schaltung 125 ist mit ein Synchronisierbyte am Synchronisierdecoder 110 dem Ausgang »Byte 6« des Bytezählers 23 A verbunzur Zeit des Abtastsignals während der Bytes 6 bis 30 den. Wenn somit zur Bytezeit 6 keine der vorgenannanliegt, gibt die UND-Schaltung 111 ein Ausgangs- io ten Bedingungen an der ODER-Schaltung 123 ansignal ab, welches eine Verriegelungsschaltung 112 liegt, wird über eine ODER-Schaltung 126 eine Vereinschaltet und dabei kennzeichnet, daß Bytesynchro- riegelungsschaltung 127 eingeschaltet. Der Ausgang nismus vorliegt. Der Ausgang der UND-Schaltung dieser Verriegelungsschaltung 127 ist mit einem der 111 wird zur Löschung des Bitzählers 22^4 verwen- vier Eingänge einer UND-Schaltung 128 verbunden, det. Die Signale »Nicht Start«, »Byte 6 bis 30« und 15 Der Byte-6-Ausgang des Eingangsbytezählers 23^4 »Bit 8« werden einer UND-Schaltung 113 zusammen ist über einen Inverter 129 mit einem anderen der mit dem Signal vom mit Minus gekennzeichneten vier Eingänge der UND-Schaltung 128 verbunden. Ausgang des eigentlichen Synchronisierdecoders 110 Die Leitung »Kanalübertragung Ende« von der zugeführt. Wenn diese vier Bedingungen erfüllt sind, Rechnerschnittstellensteuerung 15 liegt über einen gibt der Ausgang der UND-Schaltung 113 einen 20 Inverter 130 an einem weiteren Eingang der UND-Löschimpuls auf die Verriegelungsschaltung 112, Schaltung 128 an. Diesem Eingang wird somit gewodurch gekennzeichnet wird, daß der Synchronis- kennzeichnet, wenn eine laufende Kanalübertragung mus verlorengegangen ist. noch nicht beendet ist. Dem letzten Eingang der

Fig. 15 ist ein ins einzelne gehendes Blockschalt- UND-Schaltung 128 wird über einen Inverter 131 bild der Taktableitung 41 aus F i g. 4. Alle positiven as das Signal »Löschung« von den Schaltkreisen 29 zu-Datenimpulse vom Abschluß 40 der Ubertragungs- geführt, womit der UND-Schaltung 128 gekennzeichleitung werden einer UND-Schaltung 114 zugeführt. net wird, wenn keine Löschung aufgerufen ist. Wenn Der Ausgang dieser UND-Schaltung 114 wird dem sämtliche genannten vier Schaltbedingungen an den Ein-Eingang einer Verriegelungsschaltung 115 züge- Eingängen der UND-Schaltung 128 erfüllt sind, wird führt. Alle negativen Datenimpulse vom Abschluß 40 30 somit nach Ende des Bytes 6 ein Signal »Eingangswerden in ähnlicher weise einer UND-Schaltung 116 Anforderung« abgegeben. Dieses Signal »Eingangszugeführt, deren Ausgang wiederum mit dem Ein- Anforderung wird also erst nach Ende des Bytes 6 Eingang einer zweiten Verriegelungsschaltung 117 wirksam. Somit ist sichergestellt, das das Byte 6 vor verbunden ist. Die ausseitigen Ausgänge der beiden dem Beginn einer Eingangs-Anforderung beendet ist. Verriegelungsschaltungen 115 und 117 sind über 35 Das Signal »Eingangs-Anforderung« wird wieder be-Kreuz mit den beiden UND-Schaltungen 116 und endet, wenn die Signale »Eingangswahl« und »Lö- 114 verbunden. schung« durch die Schaltkreise 29 erzeugt werden.

Der Ein-seitige Ausgang der Verriegelungsschal- Wenn diese beiden Signale anstehen, löscht eine tung 115 und die positiven Datenimpulse vom Ab- UND-Schaltung 132 die Verriegelungsschaltung 127 Schluß 40 werden den beiden Eingängen einer UND- 40 wieder und schaltet damit das Signal »Eingangs-Schaltung 118 zugeführt, wohingegen der Ein-seitige Anforderung« aus. Die Verriegelungsschaltung 127 Ausgang der Verriegelungsschaltung 117 und die kann auch über die ODER-Schaltung 126 durch das negativen Datenimpulse vom Abschluß den Ein- Ausgangssignal einer UND-Schaltung 136^4 eingegangen einer weiteren UND-Schaltung 119 zugeführt schaltet werden, welche über den Ausgang der werden. Die beiden UND-Schaltungen 118 und 119 45 ODER-Schaltung 123 und ein gleichzeitig auftretensind ausgangsseitig mit den beiden Eingängen einer des »Kanalübertragungsende« von der Rechner-ODER-Schaltung 120 verbunden, welche die zu ge- Schnittstellensteuerung erfüllt wird,
winnenden Taktsignale abgibt. Unter anderem wer- Die Signale »Eingangswahl« und »Zeitgabe/ den diese Taktsignale über eine erste Verzögerungs- Laden« von den Schaltkreisen 29 werden einer UND-schaltung 121 und eine zweite Verzögerungsschal- 50 Schaltung 133 zugeführt, deren Ausgang über einen tung 122 geführt. Die Ausgangsimpulse der ersten Inverter 134 das Fortschaltesignal für den Ein-Verzögerungsschaltung 121 werden als Abtastsignal gangskanalzähler 24 A erzeugt. Dieser Inverter stellt verwendet; es handelt sich dabei jeweils um ein ver- sicher, daß das Fortschaltesignal erst nach dem Ende zögertes Taktsignal. Das Ausgangssignal der zweiten des Signals »Zeitgabe/Laden« beginnen kann. Ein Verzögerungsschaltung 122 wird zur Löschung der 55 Signal »Datenübertragung-Ende« von der Rechnerbeiden Verriegelungsschaltungen 115 und 117 ver- Schnittstellensteuerung 15 und »Datenanforderung« wendet. Die Taktableitung 41 gibt somit am Aus- von der Rahmenverarbeitungssteuerung 50 werden gang der ODER-Schaltung 120 beim Einlaufen aller den beiden Eingängen einer UND-Schaltung 135 zupositiven und aller negativen Impulse je ein Takt- geführt, deren Ausgangssignal die Torschaltung 67 signal ab, unabhängig ob die empfangenen Impulse 60 zwischen dem Schreibendecodierer 66 und dem positiv oder negativ sind. Das Abtastsignal ist dem- Steuerbefehlsbyteabschnitt des Eingangsrahmenregigegenüber um eine vorgegebene Zeit verzögert, und sters 47 öffnet. Es handelt sich hierbei um eine spedie Rückstellung der Verriegelungsschaltungen 115 zielle Technik, mit deren Hilfe unter Steuerung des und 117 erfolgt um eine weitere vorgegebene Zeit Rechners Schreiboperationen beendet werden könzusätzlich verzögert. 65 nen, wenn der Rechner 12 das Signal »Datenüber-

Fig. 16 ist ein schematisches Blockschaltbild der tragung-Ende« zur Anzeige abgeben kann, daß keine Eingangssteuerung 48 gemäß Fig. 4A. Die Fig. 16 Daten für die adressierte Endstelle über den gewählzeigt die gleichen Signalein- und -ausgänge der Ein- ten Kanal mehr anstehen.

Das Signal »Kanalübertragungsende« von der Rechnerschnittstellensteuerung und das Signal »Nachrichtenende« von der Rahmenverarbeitungssteuerung 50 werden einer UND-Schaltung 136 zugeführt, deren Ausgang ein Torsignal zur Durchgabe von Synchronisierbytes vom Synchronisierbytegeber 31 in alle Abschnitte des Eingangsrahmenregisters 47 ermöglicht. Dies geschieht immer, wenn eine Endstelle eine gehabte Verbindung mit dem Rechner beendet. Die Torschaltungen, die diesem Zwecke dienen, sind in Fig. 4 nicht dargestellt, da es sich dabei nur um Löschmöglichkeiten für das Eingangsrahmenregister 47 handelt, wenn eine Verbindung beendet wird; überdies ist dies nicht Teil der Erfindung.

Fig. 17 ist ein detailliertes Blockschaltbild der Rahmenverarbeitungssteuerung 50 und zeigt alle vorbeschriebenen Eingänge und Ausgänge dieser Steuerungskreise gemäß Fig. 4. Das Signal »Byte2«, das Ausgangssignal des Adreßdecoders 49 und das Ungleich-Signal von der Vergleicherschaltung 53 werden einer UND-Schaltung 136 zugeführt. Der Ausgang dieser UND-Schaltung 136 ist mit dem Ein-Eingang einer Verriegelungsschaltung 137 verbunden, welche ihrerseits das Torsignal »Adresse« der Rahmenverarbeitungssteuerung 50 abgibt, wenn die drei genannten Bedingungen erfüllt sind. Die Verriegelungsschaltung 137 wird gelöscht, wenn eine Fehlerbedingung seitens der Fehlerlogik 138 erkannt wird oder ein Löschsignal für die Rahmenverarbeitungssteuerung 50 gegeben wird. Diese beiden genannten Signale werden über eine ODER-Schaltung 139 dem Löscheingang der Verriegelungsschaltung 137 zugeführt. Die Einzelheiten der Fehlerlogik 138 werden nicht beschrieben, da es sich dabei um einfache logische Funktionen handelt, die durch die dargestellten Eingangssignale bestimmt werden. Andere Fehlermöglichkeiten könnten ebenfalls für die Löschung der Verriegelungsschaltung 137 herangezogen werden, um beim Auftreten irgendeines Fehlers die gerade laufende Operation zu beenden.

Die Signale »Steuerung gut« und »Daten-Schreibanforderung« werden den beiden Eingängen einer UND-Schaltung 144 zugeführt. Der Ausgang dieser UND-Schaltung ist mit dem Eingang einer Verriegelungsschaltung 145 verbunden, die ihrerseits das Signal »Datenanforderung« für- die Rechnerschnittstellensteuerung 15 erzeugt. Die Verriegelungsschaltung 145 wird durch ein Signal gelöscht, das vom Ausgang der bereits erklärten ODER-Schaltung 139 abgegeben wird. Die Signale »Leerlesen«, »Byte 5« und »Bit 8« werden den drei Eingängen einer UND-Schaltung 146 zugeführt, deren Ausgang das Torsignal »Daten« abgibt. Die beiden Signale »Steuerung gut« und »Schreibende« werden den Eingängen einer UND-Schaltung 147 zugeführt, deren Ausgang über eine ODER-Schaltung 148 zum Einschalten einer Verriegelungsschaltung 149 benutzt wird, deren Ausgang wiederum das Signal »Nachrichtenende« abgibt. Die Verriegelungsschaltung 149 kann ebenso eingeschaltet werden, wenn gleichzeitig die Signale »Steuerung gut« und »Leseende« über eine UND-Schaltung 150 und die ODER-Schaltung 148 anliegen. Die Rückstellung der Verriegelungsschaltung 149 erfolgt über die ODER-Schaltung 139, wie bereits für die Verriegelungsschaltungen 137 und 145 beschrieben.

Fig. 18 zeigt ein detailliertes Blockschaltbild des Befehlsübersetzers 55 gemäß F i g. 4. Die Ausgänge des Befehlsdecoders 51 und des Befehlswortdecoders 54 sind im einzelnen dargestellt. Stellvertretend wird nur die Übersetzung eines Befehls beschrieben; die übrigen sind in tabellarischer Form in F i g. 19 erklärt. Der Befehl »Leerlesen« vom Befehlsdecoder 51 wird dem einen zweier Eingänge einer UND-Schaltung 151 zugeführt. Der andere Eingang dieser UND-Schaltung 151 ist mit dem Ausgang einer ODER-Schaltung 152 verbunden, die ihrerseits über ihre Eingänge die Signale »Leseanforderung«, »Daten-Leseanforderung«,

ίο »Leseende-Anforderung« und »Leerlesen angenommen« vom Befehlsantwortdecoder 54 empfängt. Wenn somit irgendeine der genannten Befehlsantworten, die der ODER-Schaltung 152 zugeführt werden, auftritt, während das Signal »Leerlesen« vom Befehlsdecoder 51 kommt, erzeugt die UND-Schaltung 151 ein Ausgangssignal über eine ODER-Schaltung 153, welches kennzeichnet, daß der wiederaufgenommene Befehl in Übereinstimmung zum gesendeten Befehl steht.

Der Ausgang der ODER-Schaltung 153 ist zusätzlich mit einem Eingang einer UND-Schaltung 154 verbunden. Der andere Eingang dieser UND-Schaltung 154 wird von einer ODER-Schaltung 155 gespeist, deren Eingängen die Signale »Leerlesen angenommen«, »Lesebefehl angenommen« und »Datenlesen angenommen« vom Befehlsantwortdecoder 54 zugeführt werden. Wenn somit das Signal »Befehl übereinstimmend« und eines der drei angegebenen Signale vom Befehlsantwortdecoder 54 vorliegt, wird am Ausgang der UND-Schaltung 154 ein Signal abgegeben, das einer Codiermatrix 156 zugeführt wird, die ihrerseits ein Signal »Leerlesen« erzeugt; dies ist der nachfolgende neue Befehl, der unter den vorliegenden Bedingungen erzeugt werden muß.

F i g. 20 ist ein detailliertes Blockschaltbild der Rechnerschnittstellensteuerung 15 entsprechend der Schnittstelle zu einem gängigen Rechner. Diese Schnittstelle kann an jeden beliebigen Rechner angepaßt werden, der geeignet ist, mit dem beschriebenen Übertragungssystem zu verkehren; dabei ergeben sich zwingende Forderungen, die einerseits durch den Rechner und andererseits durch den Aufbau des Übertragungssystems gegeben sind.

Die Befehlsleitungen vom und zum Rechner werden über einen Rechnerbefehlsdecoder 157 und einen Rechnerbefehlscodierer 158 geführt. Der Rechnerbefehlsdecoder 157 und der Rechnerbefehlscodierer 158 müssen in Übereinstimmung mit dem vorgesehenen Rechner stehen. Die durch das Übertragungssystem gegebenen vorbeschriebenen Befehle sind: »Datenanforderung«, »Datenende«, »Nachrichtenende« und »Fehler«. Die Informationsübertragungssteuerung 159 erzeugt in Zusammenarbeitet mit dem Rechner die folgenden Normbefehle: »Datenübertragung beendet«, »Übertragung Adresse von Kanalausgangsschiene«, »Übertragung Adresse zur Kanaleingangsschiene«, »Übertragung Daten von Kanalausgangsschiene«, »Übertragung Daten zur Kanaleingangsschiene«, Übertragung beendet« und »Übertragung Befehl von Kanalausgangsschiene«. Mit Ausnahme des Signals »Datenübertragung beendet« sind die genannten Befehle durch die im einzelnen innerhalb der Rechnerschnittstellensteuerung 15 dargestellten Elemente an die Eigenheiten des beschriebenen Übertragungssystems durch Übersteuerung anzupassen.

Die Kanalausgangsschiene vom Rechner führt zum Schnittstellenbefehlsdecoder 160, der die zu gebenden

Befehle zu decodieren hat. Es sind dies »Rahmen laden«, »Schleife Start« und »Schleife Stop«. Diese Befehle werden zur Zeit des Signals »Übertragung Befehl von Kanalausgangsschiene« decodiert. Das Signal »Rahmen laden« wird dem Eingang einer Verriegelungsschaltung 161 zugeführt. Der Ein-Ausgang dieser Verriegelungsschaltung 161 bereitet die Eingänge zweier UND-Schaltungen 162 und 163 vor. Die UND-Schaltung 162 bekommt über ihren anderen Eingang das Signal Übertragung Adresse von Kanalausgangsschiene« zugeführt und gibt ein Torsignal für die Weitergabe der Schleifenkanaladresse ab, das seinerseits die Torschaltung 63 öffnet und dabei die vom Rechner gegebene Schleifenkanaladresse von der Kanalausgangsschiene dem Schleifenkanaladreßregister 64 zuführt. Die UND-Schaltung 163 ist andererseits mit dem Signal »Übertragung Daten von Kanalausgangsschiene« verbunden und gibt ein Torsignal für die Übertragung eines auszugebenden Rahmens zur UND-Schaltung 60 ab, über die jeweils ein Rahmen von der Kanalausgangsschiene dem Kanalrahmenregister 61 zugeführt wird. Der ausseitige Ausgang der Verriegelungsschaltung 161 führt zu UND-Schaltungen 164, 165, 166 und bereitet diese UND-Schaltungen vor, wenn die Verriegelungsschaltung 161 gelöscht ist. Der andere Eingang der UND-Schaltung 164 ist mit dem Signal »Übertragung Adresse zur Kanaleingangsschiene« verbunden und gibt ein Torsignal für den Schleifenkanaladreßcodierer 59 ab, um dabei eine Schleifenkanaladresse zur Kanaleingangsschiene zum Rechner durchzugeben. Die UND-Schaltung 165 ist über ihren zweiten Eingang mit dem Signal »Übertragung Daten von Kanalausgangsschiene« verbunden und erzeugt ein Torsignal zur Durchgabe von Datenbytes, welches die UND-Schaltung 58 öffnet und dabei Bytes von der Kanalausgangsschiene zum Datenabschnitt des Eingangsrahmenregisters 47 gelangen läßt. Die UND-Schaltung 166 ist über ihren zweiten Eingang mit dem Signal »Übertragung Daten zur Kanaleingangsschiene« verbunden und erzeugt ein Torsignal zur Datenbyteübertragung zum Kanal, welches die UND-Schaltung 52 öffnet und Datenbytes vom Eingangsrahmenregister 47 zur Kanaleingangsschiene gelangen läßt.

Der Ein-Ausgang der Verriegelungsschaltung 161 ist des weiteren mit dem einen Eingang einer UND-Schaltung 167 verbunden, deren anderer Eingang das Signal »Übertragung beendet« zugeführt bekommt. Wenn die Verriegelungsschaltung 161 während dieses Signals eingeschaltet ist, erzeugt die UND-Schaltung 167 ein Ausgangssignal zur Einschaltung einer Verriegelungsschaltung 168. Der Ein-Ausgang dieser Verriegelungsschaltung 168 gibt ein Signal zur Rückschaltung 161 ab. Des weiteren ist dieses Ausgangssignal mit einer UND-Schaltung 169 verbunden. Das Signal »Übertragung beendet« wird über einen Inverter 170 dem zweiten Eingang dieser UND-Schaltung 169 zugeführt. Das Signal »Löschung« von den Schaltkreisen 29 wird über einen Inverter 171 umgekehrt dem dritten Eingang der UND-Schaltung 169 zugeführt. Wenn alle drei Eingänge der UND-Schaltung 168 erfüllt werden, wird das Signal »Kanal-Anförderung« erzeugt. Dies bedeutet, daß der Kanal Bedienung anfordert und eine Rahmenladeoperation notwendig ist. Dies wird durch die eingeschaltete Verriegelungsschaltung 161 und das Signal »Übertragung beendet« gekennzeichnet. Das Signal »Übertragung beendet« wird über den Inverter 170 umgekehrt und läßt das Signal »Kanal-Anforderung« erst nach dem Ende des Signals Übertragung beendet« beginnen, so daß die »Kanal-Anforderung« nicht zu früh gegeben wird. Die Signale »Löschung« und »Kanalwahl« werden einer UND-Schaltung 172 zugeführt, deren Ausgang zum Rückstelleingang der Verriegelungsschaltung 168 führt, um damit das Signal »Kanal-Anforderung« zu beenden, wenn »Löschung« und »Kanalwahl« eine erfolgreiche Kanalanforderungoperation erkennen lassen. Eine Verriegelungsschaltung 173 ist eingangsseitig mit den Signalen »Schleife Start« und »Schleife Stop« vom Schnittstellenbefehlsdecoder 160 verbunden und erzeugt ein Signal »Schleife außer Betrieb«, solange sie nicht eingeschaltet ist.

j" Fig. 5. stellt eine der Endstellen in der Schleife ' gemäß F i g. 1 dar. Die die Schleife bildenden Übertragungsleitungen sind jeweils eingangsseitig mit einem anpassenden Abschluß 175 verbunden, der dem Abschluß 40 in Fig. 4 identisch ist. Der Ausgang dieses Abschlusses 175 ist mit einer Taktableitung 176 verbunden, die auch ähnlich der Taktableitung 41 gemaß Fig. 4 wirkt. Die Taktableitung 176 gibt Schiebetaktsignale, Abtastsignale, Ladetaktsignale und Datenimpulse ab. Alle diese Signale werden auch auf ähnliche Weise wie bei der Tatkableitung 41 gewonnen; es sind jedoch nicht nur zwei, sondern drei Verzögerungsschaltungen vorgesehen. Die Datenimpulse werden von der Taktableitung 176 der ersten Stelle eines 8-Bit-Schieberegisters 177 zugeführt. Die letzte Stelle dieses Schieberegisters ist über eine Torschaltung 178 mit einem Treiber 179 verbunden, der seinerseits zur weitergehenden Zweidrahtleitung der Schleife führt und dem Treiber 36 gemäß Fig. 4 identisch ist. Die anderen bis zu 100 Endstellen innerhalb der Schleife sind ähnlich aufgebaut und zwisehen dem Treiber 36 gemäß F i g. 4 und dem AbSchluß 40 gemäß F i g. 4 angeordnet.

Die Schiebetaktsignale von der Taktableitung 176 werden dem Schieberegister 177 zur Datenflußsteuerung und gleichzeitig dem Fortschalteingang eines Bitzählers 180 zugeführt, der von 1 bis 8 zählt. Der Ausgang »Bit 1« des Bitzählers 180 ist mit dem Fortschalteingang eines Bytezählers 181 verbunden, der von 1 bis 5 zählt. Die Synchronisierung der Zähler 180 und 181 in der Endstelle ist anders als die der entsprechenden Zähler in der Zentrale gemäß F i g. 4. Eine Abzählung der Synchronisierbytyes ist hier für die Synchronisierung unwesentlich, und der Bytezähler 181 ist in den Endstellen nur in den ersten 5 Bytes jedes durchlaufenden Kanalrahmens erforderlieh, wobei die Zahl der Synchronisierbytes am Ende der Kanalrahmen unerheblich ist. Wesentlich für den Betrieb der Endstellen ist die Aufrechterhaltung des Bytesynchronismus jedoch, da der Inhalt des Schieberegisters 177 jedesmal parallel geprüft werden muß, wenn ein in der Zentrale zusammengefügtes Byte vollständig im Schieberegister 177 steht. Dies wird durch die Schaltkreise ausgeführt, die nachfolgend beschrieben werden.

Ein paralleler Ausgangskanal vom Schieberegister 177 führt die 8 Bits einem Sync/Start-Decoder 182 zu. Dieser überwacht laufend den Stand des Schieberegisters und gibt je nach Lage eines von drei Ausgangssignalen ab. Wenn im Schieberegister 177 ein Synchronisierbyte erkannt wird, wird ein Synchronisier-Ausgangssignal abgegeben. Wenn ein Startbyte in Schieberegister erkannt wird, wird ein Start-Aus-

109 526/265

gangssignal abgegeben, und wenn keines dieser beiden vorgenannten Bytearten erkannt wird, wird dies über eine dritte Ausgangsleitung »Weder/Noch« angezeigt. Die Signale der genannten drei Ausgangsleitungen werden einer Byte-Rahmen-Synchronisiersteuerung 183 zugeführt, welche noch beschrieben werden soll. Außer den drei genannten Eingangssignalen wird den Schaltkreisen 183 der Abtasttakt von der Taktableitung 176, ein Löschsignal vom Bytezähler 181 und ein Bit-8-Signal vom Bitzähler 180 zugeführt. Aus diesen sechs Eingangssignalen bestimmen die Schaltkreise 183, ob ein Rahmen vorliegt und ob sich die Endstelle im Bytesynchronismus befindet. Solange noch kein Rahmen erkannt worden ist, hält die Leitung »Kein Rahmen« den Bytezähler 181 gelöscht. Solange die Endstelle nicht im Bytesynchronismus steht, hält andererseits die Leitung »Kein Bytesynchronismus« den Bitzähler 180 gelöscht. Dabei wird ein ständiges Suchen nach Byte- und Rahmensynchronismus ermöglicht. Sobald ein Rahmen erkannt worden ist und Bytesynchronismus herrscht, verschwinden die Signale auf diesen beiden Ausgangsleitungen, bis wieder entsprechende Bedingungen gegeben sind. Solange der Bytesynchronismus erhalten bleibt, schreitet der Bitzähler 180 laufend mit den Schiebetaktimpulsen von der Taktableitung 176 weiter und läuft bei Aufrechterhaltung des Bytesynchronismus dauernd um. Wenn jedoch aus irgendeinem Grunde ein Bit im aufgenommenen Bitfluß verlorengeht und die Endstelle außer Synchronismus fällt, wird die Leitung »Kein Bytesynchronismus« eingeschaltet, und die Operationen zur Suche eines neuen Bytesynchronismus werden wieder eingeleitet. Diese Operationen werden noch an Hand einer detaillierten Beschreibung der Schaltkreise 183 näher erläutert.

Der Ausgangskanal des Schieberegisters 177 ist des weiteren zu einem Adreßdecoder 183 geführt, der jeweils eines von drei Ausgangssignalen abgibt: »Eigene Adresse«, »Polling-Adresse« oder »Alle anderen Adressen«. Ein Ausgangssignal »Eigene Adresse zeigt an, wenn das zweite Byte des gerade durchlaufenden Kanalrahmens die eigene Endstellenadresse enthält. Dies bedeutet, daß die Daten und Steuerinformation dieses Rahmens sich an eine Endeinheit dieser Endstelle wenden. Das Signal »Polling-Adresse« kennzeichnet, daß ein Polling-Rahmen erkannt worden ist und daß jede beliebige Endstelle, die Bedienung anfordert, diesen gerade laufenden Kanalrahmen durch Einsetzen der eigenen Adresse in das Byte 2 annehmen kann. Das Signal »Alle anderen Adressen« kennzeichnet, daß die Daten- und Steuerinformationen des vorliegenden Kanalrahmens durch eine Endeinheit in irgendeiner der anderen Endstellen verwendet werden sollen. Eine solche Adresse im Byte 2 kann durch keine der Endstellen abgeändert werden. Wie diese drei Signale im einzelnen verwendet werden, soll aus der weiteren Beschreibung hervorgehen.

Der Adreßdecoder 183 hat drei weitere Eingänge, die die Decodierzeiten festlegen. Der Abtasttakt von der Taktableitung 176 und je ein Signal »Bit 8« und »Byte 2« liegen am Adreßdecoder 183 an und bewirken, daß die Adreßdecodierung nur im Abtasttakt während des Bits 8 eines Bytes 2 erfolgt. Damit wird sichergestellt, daß während der Adreßdecodierung wirklich im Schieberegister 177 ein Adreßbyte steht. In allen anderen Bytezeiten wird keine Adreßdecodierung durchgeführt. Die drei Ausgänge vom Adreßdecoder 183 werden den Schaltkreisen »Endeinheitswahl« 184 zugeführt, die andererseits auch ein Signal von der Endeinheit zugeführt bekommt, die gerade Bedienung erfordert. Nur eine einzige Endeinheit der Endstelle kann gleichzeitig Bedienung anfordern. Die anderen Endeinheiten sind durch herkömmliche Schaltkreise gesperrt. Die Anschaltung der Endeinheiten ist nicht im einzelnen dargestellt, da sie nicht als Teil der Erfindung betrachtet wird; es sind

ίο nur einige konventionelle Endeinheitsanschlußleitungen mit möglichen Adressen angedeutet. Dies soll noch im Detail beschrieben werden.

Die Schaltkreise »Endeinheitswahl« 184 erzeugen entsprechend den vier Eingangssignalen zwei Ausgangssignale. Deren erstes kennzeichnet, daß »nur diese Endeinheit« angewählt ist. Dieses Signal wird einer Torschaltung 185 zugeführt, die das Laden von Daten in das Schieberegister 177 über den dargestellten Eingangskanal überwacht. Die Torschaltung 185 erzeugt ein Signal »Ladezeitgabe«, welches eine Dateneingabe über den Eingangskanal in das Schieberegister 177 steuert. Die Torschaltung 185 hat zwei weitere Eingänge, die zur Erzeugung der »Ladezeitgabe« erfüllt werden müssen. Diese weiteren Signale sind einerseits das Signal »Ladetakt« von der Taktableitung 176 und das Signal »Bit 8« vom Bitzähler 180. Somit können Daten in das Schieberegister 177 zur Bitzeit 8 aller Bytes eingeladen werden, wenn die betroffene Endstelle und eine ihrer Endeinheiten angewählt worden ist.

Das Ausgangssignal »Endeinheit gewählt« von den Schaltkreisen 184 wird einer Datenübertragungssteuerung 186 zugeführt, ferner einem Befehlsdecoder 187 und einem Endeinheitsadreßdecoder 188. Das Löschsignal vom Bytezähler 181 wird nach dem Byte 5 der Endeinheitswahl 184 am Ende jedes Rahmens, der durch das Schieberegister 177 läuft, zugeführt; so wird die Endeinheitswahl 184 für den nächsten, einem folgenden Kanal zugeordneten Rahmen geleert.
« 40 Ein Adreßcodierer 189 ist ausgangsseitig direkt mit mit dem Eingangskanal zum Schieberegister 177 verbunden und wird zur Byte-2-Zeit durch den Byte-2-iAusgang des Bytezählers 181 wirksam gemacht.JDabei jwirdjdie Endstellenadresse in das,,Schieberegister177 mit einem Ladezeitgabesignal von der Torschaltung 185Jem^^ ermÖglich"f~däs" Auf-

"neHmen eines Polling-Rahmens; sie wird auch für die Fehlersuche benutzt, wobei die Torschaltung 185 ausschließlich wirksam wird, wenn das Signal »Nur diese Endeinheit« durch die Endeinheitswahl 184 abgegeben wird. Diese Fehlersuchtechnik wird dabei zur Auffindung von Endstellen angewandt, die fälschlicherweise die Rahmen anderer Endstellen durch Abänderung der Endstellenadressen benutzen.

Der Endeinheitsadreßdecoder 188 bekommt von der Endeinheitswahl 184 das Signal »Endeinheit gewählt«, ein Signal »Bit 8« vom Bitzähler 180, ein Signal »Byte 3« vom Bytezähler 181 und das Abtasttaktsignal von der Taktableitung 176 zugeführt. Somit wird, wenn die Endeinheit gewählt ist, zur Byte-3-Zeit die Adresse im Schieberegister 177 durch den Endeinheitsadreßdecoder 188 entschlüsselt, der seinerseits eine der η Leitungen entsprechend dem durchgegebenen Code wirksam werden läßt. Diese η Leitungen werden für die Anwahl einer von η Endeinheiten, die zur betreffenden Endstelle gehören, entsprechend dem Inhalt des dritten Bytes des verarbeiteten Kanalrahmens benutzt.

Der Befehlsdecoder 187 empfängt von der Endeinheitswahl 184 ebenfalls das Signal »Endeinheit gewählt«, ferner ein Signal »Bit 8« vom Bitzähler 18® sowie ein Signal »Byte 4« vom Bytezähler 181 und decodiert dabei das vierte Byte des verarbeiteten Rahmens. Der decodierte Befehl wird einer Datenübertragungssteuerung 186 zugeführt. Die Datenübertragungssteuerung 186 empfängt außerdem von vorbeschriebenen Schaltkreisen das Ladetaktsignal »Bit 8«, »Byte 5« und den Abtasttakt. Die Datenübertragungssteuerung 186 erfüllt damit verschiedene Funktionen. jSineJhrer Hauptfunktionen ist die Übgr^ Setzung des" empfangenen BefeEls in eine Befehls-

di

^gangssignale, die durch die angesprochene Endeinheit abgegeben werden. Wie dies im einzelnen geschieht, wird später in Verbindung mit einer ins einzelne gehenden Beschreibung der Datenübertragungssteuerung 186 erklärt. Der Ausgang für die Befehlsinformaiionen wird einem Befehlsantwortcodierer 190 zugeführt, der zur Byte-4-Zeit eine entsprechende Befehlsantwort erzeugt und diese über den Eingangskanal zeitgerecht in das Schieberegister 177 zum Ersatz des aufgenommenen Befehls von der Zentrale gelangen läßt. Alle diese Befehle und Antworten wurden bereits in Verbindung mit der Beschreibung des Antwortdecoders 54 und des Befehlsübersetzers 55 behandelt.

Die Datenübertragungssteuerung 186 erhält ein Signal »Für Daten bereit«, wenn eine Endeinheit Schreiboperationen durchführt, und gibt Datenabtastimpulse und ein Signal »Schreiben läuft«, womit der durchverbundenen Endeinheit eine Ausgabeoperation ermöglicht wird. Für Endeinheiten, die zum Lesen eingerichtet sind, empfängt die Datenübertragungssteuerung 186 von der Endeinheit Signale »Bedienung erforderlich«, »Datenende« und »Übertragung beendet« und gibt darauf ein Signal »Lesen läuft« und, wenn Daten aufgenommen worden sind, ein weiteres Signal »Daten aufgenommen«. Ebenso gibt die Datenübertragungssteuerung 186 ein Daten-Torsignal zur Torschaltung 191, die im Eingangskanal zwischen der gewählten Endeinheit und dem Schieberegister 177 liegt. Diese Torschaltung steht somit unter Kontrolle der Datenübertragungssteuerung 186 und ferner unter Kontrolle des Signals »Byte 5«, womit das entsprechende Datenbyte aus der Endeinheit in die fünfte Byteposition des verarbeiteten Kanalrahmens eingegeben wird.

Wenn eine Endeinheit angewählt ist, schaltet sie ihre kennzeichnende Leitung zum Endeinheitsadreßcodierer 192 ein, der einen entsprechenden Idenüzierungscode der Endeinheit abgibt. Der Ausgang des Endeinheitsadreßcodierers 192 führt weiter über eine Torschaltung 193, die unter Steuerung des Bytes 3 vom Bytezähler 181 steht. Damit wird die Endeinheitsadresse in die Byte-3-Position eines aufgenommenen Polling-Rahmens eingesetzt, um der Zentrale die Endeinheit in der Endstelle anzugeben, die im betreffenden Kanalrahmen gerade durchverbunden ist. In manchen Fällen wird dabei dieselbe Adresse in das Schieberegister eingegeben, die bereits in diesem Byte aufgenommen wurde. Im Fall einer Polling-Operation, wenn das Signal »Polling-Adresse« vom Adreßdecoder 183 abgegeben wird, ersetzt die in das Schieberegister einzugebende Endeinheitsadresse die Daten des empfangenen dritten Bytes auf dieselbe Art und Weise, wie der Adreßcodierer 189 die Adresse im zweiten Byte des verarbeiteten Rahmens ersetzt.

Die über die Schnittstelle an eine Endstelle gemäß F i g. 5 angeschlossene Zahl von Endeinheiten kann variieren. Wenn jedoch eine einzige Endeinheit an einer Endstelle angeschlossen ist, dann können die Schaltkreise 188, 192 und 193 entfallen. Dabei ist Byte 3 überflüssig und wird im Zusammenhang mit dieser Endstelle nicht benutzt. Wenn alle Endstellen

ίο eines Systems jeweils nur eine einzige Endeinheit haben sollten, kann das dritte Byte für das gesamte System entfallen, womit in jedem Rahmen dann gegebenenfalls ein Byte weniger zu übertragen wäre. Jedoch muß dann auch die Verwendung der Ausgangssignale der Bytezähler in der Zentrale und in den Endstellen ab Byte 3 reduziert ausgelegt werden. Wenn mehrere Endeinheiten über die Schnittstelle angeschlossen sind, ist lediglich zu beachten, daß im Falle der Abgabe des Signals »Bedienung erforderlieh« durch eine Endeinheit die anderen angeschlossenen Endeinheiten über ihre entsprechende Schnittstellenleitung nicht gleichzeitig einen Verbindungsversuch machen können, bis die zuerst anfordernde Endeinheit ihre Operationen beendet und die Schnittstelle wieder freigegeben hat. Die Einzelheiten dieser Verbindungen sind nicht dargestellt worden, da sie nicht Teil der vorliegenden Erfindung sind und eine Vielzahl von verschiedenen Schaltungsmöglichkeiten gegeben ist, die von der Anzahl und den Eigenschaften

3ot>der Endeinheiten abhängt, die über die Schnittstelle / an die Endstelle angeschlossen werden sollen.
"^^Fig. 21 ist ein Blockschaltbild der Byte-Rahmen-Synchronisiersteuerung 183. Diese Schaltkreise enthalten zwei Verriegelungsschaltungen 194 und 195.

Die Verriegelungsschaltung 194 wird normalerweise gelöscht, wenn die Endstelle nicht im Bytesynchronismus ist, und die Verriegelungsschaltung 195 wird normalerweise gelöscht, wenn kein Kanalrahmen erkannt ist. Der Aus-Ausgang der Verriegelungsschaltung 195 ist mit einem Eingang einer UND-Schaltung 196 verbunden, über deren andere beide Eingänge das Signal »Synchronisierung« vom Sync/Start-Decoder 182 und Abtasttaktimpulse von der Taktableitung 176 zugeführt werden. Wenn die Verriegelungsschaltung 195 gelöscht ist, womit angezeigt wird, daß kein Rahmen vorliegt, wird vermittels der beiden anderen über die UND-Schaltung 196 anstehenden Signale die Verriegelungsschaltung 194 eingeschaltet und das Signal »Kein Bytesynchronismus« vom Aus-Ausgang der Verriegelungsschaltung 194 beendet. Eine weitere UND-Schaltung 197 wird durch den Ein-Ausgang der Verriegelungsschaltung 194 vorbereitet, und sobald die Signale »Start« vom Decoder 182 und ein Kombinationssignal »Bit 8 und Abtasttakt« erscheinen, wird über den Ausgang der UND-Schaltung 197 die Verriegelungsschaltung 195 eingeschaltet und zeigt an, daß nun ein Rahmen vorliegt. Die Verriegelungsschaltung 195 wird darauf wieder durch ein Signal »Löschen« vom Bytezähler 181 ausgeschaltet. Die Verriegelungsschaltung 194 dagegen wird über eine UND-Schaltung 198 durch das vorgenannte Kombinationssignal »Bit 8 UND Abtasttakt« rückgestellt, wenn die Verriegelungsschaltung 195 aus ist und weder ein Synchronisierbyte noch ein Startbyte im Decoder 182 erkannt wird. Die Byte-Rahmen-Synchronisiersteuerung 183 stellt somit zwei Signale zur Verfügung, die das Erkennen eines Kanalrahmens und des Bytesynchronismus invers kennzeichnen.

29 30

F i g. 22 ist ein ins einzelne gehendes Blockschalt- gangen erzeugt über den Befehlsantwortdecoder 190 bild der Endeinheitswahl 184. Das Signal »Polling- das Signal »Leerlesen angenommen«. Dieses Signal Adresse« vom Adreßdecoder 183 und das Signal soll nicht schon beim ersten Leerlesebefehl erzeugt »Bedienung erforderlich« von der Endeinheit werden werden, das jeden Polling-Adreßrahmen begleitet, den beiden Eingängen einer UND-Schaltung 199 zu- 5 sondern darf erst auf einen weiteren folgenden, von geführt. Der Ausgang dieser UND-Schaltung führt der Zentrale kommenden Leerlesebefehl abgegeben über eine ODER-Schaltung 200 zum Eingang einer werden. Der Lesebefehl vom Befehlsdecoder 187 wird Verriegelungsschaltung 201, die im eingeschalteten einer UND-Schaltung 209 zugeführt, die über ihre Zustand das Signal »Nur diese Endeinheit« abgibt. anderen beiden Eingänge das Signal »Bedienung Der Ein-Ausgang der Verriegelungsschaltung 201 io erforderlich« und den Abtasttakt empfängt. Ein Signal führt des weiteren über eine ODER-Schaltung 202, vom Ausgang der UND-Schaltung 209 schaltet dabei deren Ausgang das bereits vorgenannte Signal »End- eine Verriegelungsschaltung 210 ein. Der Ein-Auseinheit gewählt« abgibt. Die Verriegelungsschaltung gang dieser Verriegelungsschaltung kennzeichnet, daß 201 kann ebenfalls durch das Signal »Eigene Adresse« eine Leseoperation eingeleitet worden ist.
vom Adreßdecoder 183 eingeschaltet werden, welches 15 Der Ausgang der Verriegelungsschaltung 210 führt über den zweiten Eingang der ODER-Schaltung 200 zum einen Eingang der UND-Schaltung 205. Die restdem Eingang der Verriegelungsschaltung 201 züge- liehen beiden Eingänge der UND-Schaltung 205 beführt wird. Das Signal »Alle anderen Adressen« vom kommen die invertierten Signale »Übertragung be-Adreßdecoder 183 wird an den Eingang einer Ver- endet« und »Datenende« über je einen Inverter 211 riegelungsschaltung 203 geführt, deren Ausgang über ₂o und 212 zugeführt, mit deren Hilfe gekennzeichnet den zweiten Eingang der ODER-Schaltung 202 ge- wird, wenn eine Datenübertragung noch nicht zu führt wird, um das Signal »Endeinheit gewählt« abzu- Ende ist oder die Daten noch nicht vollständig bereitgeben. Das Signal »Löschen« vom Bytezähler 181 stehen. Wenn also der Kanalrahmen beim Pollen wird den Rückstelleingängen der Verriegelungs- aufgenommen worden ist und eine Antwort »Leseschaltungen 201 und 203 zugeführt und löscht die 25 befehl angenommen« zurückging, wird ein nachbeiden vor Beginn des nächsten Rahmens der Kanal- folgender Befehl »Leerlesen« von der Zentrale eine folge. Befehlsantwort »Leerlesen angenommen« bewirken,

Fig. 23 ist ein detailliertes Blockschaltbild der solange die Anforderung noch nicht durchgeführt

Datenübertragungssteuerung 186 gemäß F i g. 5. Diese werden kann. Die Signale »Übertragung beendet« und

Schaltkreise rufen die Befehlsantworten, die bei den 30 »Datenende« sind von der angeschlossenen Endeinheit

einzelnen Eingangsbefehlen abgegeben werden müs- über die Schnittstelle empfangene Standardsignale

sen, auf und und erzeugen ein Daten-Torsignal für und geben Auskunft über die Bereitschaft der be-

die Torschaltung 191 und die Signale »Daten auf- troffenen Endeinheit.

genommen«, »Lesen läuft«, »Schreiben läuft« und Die Verriegelungsschaltung 210 wird bei einem

»Datenabtastung« für die arbeitende Endeinheit. 35 Leseende-Befehl mit einem Abtasttaktimpuls über

Die durch die Endstelle aufnehmbaren Befehle sind eine UND-Schaltung 213 zurückgestellt. Mit dieser in Spalte 1 der Fig. 19 zusammen mit den zugehöri- Steuerung über die UND-Schaltung 213 wird" die gen gültigen Antworten in Spalte 2 der gleichen Figur Rückstellung der Verriegelungsschaltung 210 verhinaufgeführt. Fig. 23 stellt dar, wie diese Befehls- dert, bis eine aufgerufene Leseoperation, durch den antworten erzeugt werden. 40 Befehl »Leseende« gekennzeichnet, wirklich beendet

Einer Leseoperation geht immer eine Leerlese- wird; solange bleibt die Verriegelungsschaltung 210 operation von der Zentrale voran. Dies wird im eingeschaltet und markiert den Lesebetrieb.
Befehlsdecoder 187 entschlüsselt und der Datenüber- Ein vom Befehlsdecoder 187 aufgenommener Lesetragungssteuerung 186 mitgeteilt. Das Signal »Leer- befehl wird direkt zum Befehlsanwortdecoder 190 lesen« wird zwei UND-Schaltungen 204 und 205 zu- 45 weitergeführt und erzeugt dort das Signal »Lesebefehl geführt. Wenn alle drei Eingangsbedingungen der angenommen«. Die weiteren für eine Leerleseopera-UND-Schaltung 204 erfüllt sind, wird ein Signal tion gültigen Befehlsantworten sind »Leseende-An- »Leseanforderung« über den Befehlsantwortcodierer förderung« und »Leseanforderung«. Der Ein-Ausgang 190 erzeugt. Die UND-Schaltung 204 besitzt zwei der Verriegelungsschaltung 210 ist mit dem einen weitere Eingänge. Dem einen wird von der Schnitt- 50 Eingang einer UND-Schaltung 214 verbunden, die das stelle das Signal »Bedienung erforderlich« zugeführt, Signal »Leseende-Anforderung« abgeben läßt und mit wohingegen der andere über einen Inverter 206 mit einer UND-Schaltung 215, die ihrerseits das Signal dem Ausgang einer monostabilen Schaltung 207 ver- »Datenleseanforderung« bewirkt. Die UND-Schaltung bunden ist. die ihrerseits vom Ausgang einer UND- 214 wird zusätzlich mit dem Befehl »Leerlesen« und Schaltung 208 angestoßen wird. Den Eingängen der 55 dem Signal »Übertragung beendet« gespeist. Somit UND-Schaltung 208 werden die Signale »Endeinheit wird bei den drei Bedingungen »Lesebetrieb«, »Leergewählt«, »Byte 5« und »Bedienung erforderlich« lesen« und »Übertragung beendet« die Abgabe einer zugeführt. Die Aufgabe dieses Eingangs ist die Unter- Befehlsantwort »Leseende-Anforderung« im Befehlsdrückung einer mehrfachen Aufnahme von Polling- antwortdecoder 190 aufgerufen. Die UND-Schaltung Adreßrahmen, wobei die monostabile Schaltung die 60 215 ist zusätzlich vom Signal »Datenende« und vom UND-Schaltung 204 über den Inverter 206 sperrt, Befehl »Leerlesen« abhängig und bewirkt ein Aufrufwenn bereits eine erste Polling-Aufnahme stattgefun- signal zur Abgabe der Befehlsantwort »Datenleseden hat. Die monostabile Schaltung 207 sperrt die anforderung« im Befehlsantwortcodierer 190.
UND-Schaltung 204 über eine Zeit, die zumindest Ein vom Befehlsdecoder 187 aufgenommener Bezweimal so lang sein soll wie der Abstand zwischen 65 fehl »Datenlesen« wird dem zweiten Eingang der zwei im gleichen Kanal aufeinanderfolgenden bereits genannten UND-Schaltung 216 zugeführt, Rahmen. deren anderer Eingang mit dem Ausgang der Ver-

Die UND-Schaltung 205 mit drei weiteren Ein- riegelungsschaltung 210 verbunden ist und welche ein

Anforderungssignal für die Befehlsantwort »Datenlesen aufgenommen« zum Befehlsantwortcodierer 190 abgibt. Der Datenlesebefehl, der Abtasttakt und der Ausgang der Verriegelungsschaltung 210 sind über eine UND-Schaltung 217 mit dem Eingang einer Verriegelungsschaltung 218 verbunden. Der Ein-Ausgang dieser Verriegelungsschaltung 218 führt zu einem Eingang einer UND-Schaltung 219, deren andere beide Eingänge mit dem Signal »Byte 5« und dem Ladetakt von der Taktableitung 176 verbunden sind. Der Ausgang dieser UND-Schaltung 219 ruft zur Abgabe des Signals »Daten aufgenommen« auf, und die Verriegelungsschaltung 218 wird mit dem Signal »Löschen« vom Bytezähler 181 zurückgestellt.

Ein vom Befehlsdecoder 187 empfangener Leseende-Befehl wird direkt zum Aufruf des Signals »Leseende angenommen« zum Befehlsantwortcodierer 190 weitergegeben. Ähnlich wird das Datenendesignal von der Endeinheit direkt als Daten-Torsignal für die Torschaltung 191 und das Signal »Lesen läuft« vom Ein-Ausgang der Verriegelungsschaltung 210 abgegeben.

Die übrigbleibenden Schaltkreise gemäß F i g. 23 betreffen die Schreiboperationen und die von der Zentrale empfangenen Schreibbefehle. Wenn ein Schreibbefehl vom Befehlsdecoder 187 her empfangen wird, wird dieser direkt zur Erzeugung des Signals »Schreibbefehl angenommen« im Befehlsantwortcodierer 190 weitergeleitet. Zusätzlich wird der Schreibbefehl einem Eingang einer UND-Schaltung 220 zugeführt. Der andere Eingang dieser UND-Schaltung 220 wird mit dem Abtasttakt beaufschlagt; somit wird dann über die UND-Schaltung 220 eine Verriegelungsschaltung 221 eingeschaltet. Diese Verriegelungsschaltung 221 arbeitet ähnlich der Verriegelungsschaltung 210, hier jedoch zur Kennzeichnung des Schreibbetriebes. Der Ein-Ausgang der Verriegelungsschaltung 221 ist mit je einem Eingang der UND-Schaltungen 222, 223 und 224 verbunden.

Entsprechend der Tabelle in Fig. 19 sendet die Zentrale auf den Empfang einer Befehlsantwort »Schreibbefehl angenommen« den neuen Befehl »Leerschreiben« im nächsten Rahmen dieses Kanals. Wenn der Befehl »Leerschreiben« empfangen und decodiert wird, wird er je einem Eingang der UND-Schaltung 223 und 224 zugeführt. Die UND-Schaltung 223 erhält zusätzlich über einen Inverter 225 das Signal »Für Daten bereit« von der Endeinheit. Damit wird gekennzeichnet, daß die Endeinheit noch nicht für die Abgabe eines Datenbytes bereit ist. Die UND-Schaltung 223 gibt dann das Aufrufsignal für die Befehlsantwort »Leerschreiben angenommen« ab. Dieses Signal wird zum Befehlsantwortcodierer 190 weitergeführt, um von dort die entsprechende Befehlsantwort »Leerschreiben angenommen« weiterzugeben. Die UND-Schaltung 224 ist mit dem Signal »Für Daten bereit« direkt verbunden, ist somit bei bereiter Endeinheit gekennzeichnet, und ihr Ausgang ruft im Befehlsantwortcodierer 190 zur Abgabe der Befehlsantwort »Datenschreibanforderung« auf. Solange aber zur Befehlsanwort »Leerschreiben angenommen« über den Ausgang der UND-Schaltung 223 aufgefordert wird, reagiert die Zentrale mit einem weiteren Befehl »Leerschreiben«. Dies wiederholt sich so lange, bis die Endeinheit für Daten bereit ist und dann die Abgäbe der Befehlsantwort »Datenschreibanforderung« über den Ausgang der UND-Schaltung 224 aufgerufen wird. Wenn nun diese Antwort »Datenschreibanforderung« zur Zentrale gesandt wird, kommt von dort her als nächstes der Befehl »Datenschreiben«. Dieser Befehl wird begleitet durch ein Datenbyte im fünften Byte des Rahmens. Der Befehl »Datenschreiben« wird direkt einer UND-Schaltung 222 zugeführt und gibt den Aufruf für die Befehlsantwort »Datenschreiben angenommen« zum Befehlsantwortcodierer 190 weiter, weil der andere Eingang der UND-Schaltung 222 bereits durch die eingeschaltete Verriegelungsschaltung 221 vorbereitet wurde.

Der Befehl »Datenschreiben« erzeugt des weiteren in jedem Byte 5 acht Impulse für die Datentabtastung. Der Schreibbefehl wird dazu über den Ausgang der Verriegelungsschaltung 221 einer UND-Schaltung 226 mitgeteilt; gleichzeitig liegen an den anderen Eingängen dieser UND-Schaltung 226 der Befehl »Datenschreiben« und der Abtasttakt von der Taktableitung 176. Das Ausgangssignal der UND-Schaltung 226 schaltet eine Verriegelungsschaltung 227 ein, welche ihrerseits eine UND-Schaltung 228 vorbereitet. Diese gibt dann während des Bytes 5 die Abtasttaktimpulse von der Taktableitung 176 als Impulse für die Datenabtastung weiter. Nach Ende des Bytes 5 wird die Verriegelungsschaltung 227 durch das Löschsignal vom Bytezähler 181 zurückgestellt, so daß keine Datenabtastimpulse mehr durchgegeben werden, bis der nächste Datenschreibbefehl empfangen wird.

Der Ein-Ausgang der Verriegelungsschaltung 221 erzeugt ebenfalls das Signal »Schreiben läuft« über die Schnittstelle zur angeschalteten Endstelle. Nach Beendigung der Schreiboperationen unter Steuerung des zentralen Rechners wird ein Befehl »Schreibende« gegeben. Dieses Signal wird unverädert als Aufrufsignal für die Befehlsantwort »Schreibende angenommen« zum Befehlsantwortcodierer 190 weitergegeben. Des weiteren wird der Befehl »Schreibende« über eine UND-Schaltung 229 zur Rückstellung der Verriegelungsschaltung 221 benutzt. Der zweite Eingang dieser UND-Schaltung 229 wird dazu wiederum mit Abtasttaktimpulsen von der Taktableitung 176 beaufschlagt. Damit wird die Verriegelurigsschaltung 221 zurückgestellt und der Schreibbetrieb beendet.

Funktionsweise

Fig. 6 ist das Flußdiagramm einer typischen Schreiboperationsfolge. Die Operationsfolge wird immer durch den Rechner 12 aufgerufen und dieser steuert die Folge jeweils durch Eingabe von Rahmeninformationen in jeweils an eine bestimmte Endstelle und Endeinheit adressierten Kanalrahmen. Der erste Rahmen, der für einen gewählten Kanal eingegeben wird, möge einen Schreibbefehl enthalten. Zeitgerecht überträgt der Ausgang der Zentrale 11 diesen Schreibbefehl an die bestimmte Endstelle innerhalb der Leitungsschleife. Wenn die angesprochene Endstelle ihre eigene Adresse und danach den Schreibbefehl erkennt, ersetzt sie das Schreibbefehlbyte durch eine Befehlsanwort »Schreibbefehl angenommen« und erzeugt dabei das Signal »Schreiben läuft« zur adressierten Endeinheit gemäß der decodierten Endeinheitsadresse bzw. an die einzig in der Endstelle vorhandene Endeinheit. Dies gibt der Endeinheit an, daß sie nun eine Ausgabeoperation durchzuführen hat.

Wenn die Zentrale die Befehlsantwort »Schreibbefehl angenommen« empfängt, gibt sie einen Befehl »Leerschreiben« in den nächsten Kanalrahmen für die gleiche Adresse ab. Dieser Befehl wird in der Zentrale auf Grund des rückempfangenen Rahmens

109526/265

Claims (43)

1. 33 34

   erzeugt und dann unter der entsprechenden Kanal- den Lesebefehl ein und gibt den so umgeänderten adresse als neuer Kanalrahmen gespeichert, bis die Rahmen in den Rahmenspeicher 20 ein, von welchem Übertragung über den Ausgang erfolgt. Wenn die dieser zeitgerecht ausgesendet wird. Endstelle den Befehl »Leerschreiben« aufnimmt, gibt Die Endstelle nimmt den geänderten Rahmen im

   sie die Befehlsantwort »Leerschreiben angenommen« 5 nächsten dem betrachteten Kanal zugeordneten Inab, solange die angesprochene Endeinheit nicht zur formationsdurchlauf auf und gibt dafür die Befehls-Aufnahme eines Datenbytes bereit ist. Diese Befehls- antwort »Lesebefehl angenommen« zurück, welche antwort wird bei der Aufnahme des Befehls »Leer- in das vierte Rahmenbyte eingesetzt wurde. Jetzt hat schreiben« so lange wiederholt, bis die Endeinheit die Endstelle den Kanal zur Bedienung der anforzur Datenaufnahme bereit ist. io dernden Endeinheit ergriffen. Wenn die Zentrale die

   Wenn die Endeinheit bereit ist, wird auf den Befehlsantwort »Lesebefehl angenommen« erkennt, nächsten Befehl »Leerschreiben« mit einer »Daten- ändert sie darauf das Rahmenbefehlsbyte wieder ab Schreibanforderung«, wie in Fig. 23 dargestellt, ge- und setzt dabei noch einmal den Befehl »Leerlesen« antwortet. Wenn die Zentrale diese »Datenschreib- ein. Der so abgeänderte Rahmen wird unter der zuanforderung» empfängt, erzeugt sie einen Befehl 15 gehörigen Kanaladresse im Rahmenspeicher 20 fest- »Datenschreiben« und unterbricht den Rechner zum gehalten, und der Ausgang der Zentrale sendet diesen Einladen eines entsprechenden Datenbytes. Der Be- Rahmen wie nun bereits bekannt aus. fehl »Datenschreiben« und das Datenbyte werden Wenn der Rahmen mit dem zweiten Befehl »Leerin den Rahmenspeicher 20 unter der betreffenden lesen« durch die Endstelle erkannt wird, ist die Ver-Kanaladresse eingegeben. Der Kanalrahmen wird 20 riegelungsschaltung 210 gemäß F i g. 23 bereits eindann über den Ausgang der Zentrale ausgesendet. geschaltet und gibt der Endeinheit das Signal »Lesen Beim Empfang in der Endstelle erzeugt diese darauf läuft«. Wenn die Endstelle zur Datenauslesung bedie Befehlsantwort »Datenschreiben angenommen« triebsbereit ist, so ist auch schon das Signal »Daten- und Datenabtastimpulse. Die ■ Datenabtastimpulse ende« eingeschaltet. Ist jedoch die Endeinheit noch werden an die Endeinheit weitergegeben, die dann 25 nicht zur Datenauslesung fertig, wird dieses Signal während des Bytes 5 das Datenbyte über den Aus- nicht eingeschaltet, und die Endstelle gibt zur Zengangskanal vom Schieberegister 177 abgreift. Dieser trale die Befehlsantwort »Leerlesen angenommen«. Datenschreibvorgang wird so lange in gleicher Weise »Leerlesen/Leerlesen angenommen« ist die Leerlaufwiederholt, bis alle an die betreffende Endeinheit ge- folge.

   richteten Datenbytes aufgenommen sind. Wenn die 30 Sobald die Endeinheit zur Datensendung bereit ist, Zentrale vom Rechner ein Datenbyte anfordert, wird das Signal »Datenende« eingeschaltet, und die nachdem das letzte anstehende Datenbyte ausgesandt Endstelle beantwortet den nächsten Befehl »Leerworden ist, kennzeichnet der Rechner der Zentrale, lesen« mit der Befehlsantwort »Datenleseanfordedaß die Schreiboperation beendet ist und keine rung«. In der Zentrale wird diese Antwort durch den Daten mehr vorliegen. Nun setzt der Schreiben- 35 neuen Befehl »Datenlesen« ersetzt und dieser überdecodierer 66 einen Schreibendebefehl in den Kanal- tragen. Der Befehl »Datenlesen« wird durch »Datenrahmen ein. Dieser wird über den Rahmenspeicher lesen angenommen« beantwortet und ein Datenbyte 20 dann zur Endstelle übertragen. Wenn der Schreib- aus der Endeinheit in das Byte 5 des gerade betrachendebefehl in der Endstelle empfangen wird, wird die teten Kanalrahmens eingesetzt. Gemäß F i g. 23 wird Befehlsantwort »Schreibende angenommen« zur Zen- 40 durch die UND-Schaltung 219 nun das Signal »Daten trale zurückgesandt und die Verriegelungsschaltung aufgenommen« erzeugt, womit der Endeinheit ge-221, wie bereits an Hand der F i g. 23 beschrieben, kennzeichnet wird, daß sie die Übertragung des gelöscht. nächsten Datenbytes vorbereiten kann. Wenn die

   Fig. 7 ist das Flußdiagramm einer typischen Zentrale die Befehlsantwort »Datenlesen angenom-Polling- und Leseoperationsfolge. Der Rechner 12 45 men« erhält, wird das Byte 5 des Rahmens an den steuert das Laden der Rahmen für die gegebenen Rechner übertragen und das Befehlsbyte 4 durch Kanäle in den Rahmenspeicher 20 und läßt unter »Leerlesen« ersetzt. Wenn im nächsten Kanalumlauf Programmsteuerung Polling-Kanalrahmen aussenden. die Endeinheit noch nicht mit dem nächsten Daten-Diese enthalten die Information »Polling-Adresse« byte bereit ist, wird die Antwort »Leerlesen angeim ersten Adreßbyte 2 und einen Befehl »Leerlesen« 50 nommen« wie vorbeschrieben erzeugt und Leerlauf im Befehlsbyte 4. Wenn in einer Endstelle eine End- setzt ein. Sobald jedoch das nächste Datenbyte bereit einheit Bedienung anfordert, wird nach einem Kanal- ist, steht das Signal »Datenende« an, und die Antrahmen mit der »Polling-Adresse« im Byte 2 ge- wort »Datenleseanforderung« wird zur Wiederholung sucht. Solange eine Endstelle Bedienung anfordert, des bereits erklärten Lesezyklus gegeben, wird dies durch das Signal »Bedienung erforderlich« 55 Sobald die Dateneinlesung beendet ist, teilt die über die Schnittstelle in der Endstelle gekennzeich- Endeinheit dies der Datenübertragungssteuerung net. Sobald die Endstelle im Byte 2 die »Polling- mit, und eine Befehlsantwort »Leseende-Anforde-Adresse« gefunden hat und das Signal »Bedienung rung« wird auf den nächsten Befehl der Zentrale erforderlich« eingeschaltet ist, wird die eigene »Leerlesen« gegeben. Die Zentrale antwortet mit dem Adresse in das Byte 2 eingesetzt und der Befehl 60 Befehl »Leseende«, und darauf gibt die Endstelle y»Leerlesen« durch die Befehlsantwort »Leseanforde- eine Rückantwort »Leseende angenommen« ab, worung« ersetzt. Die dies steuernden Schaltkreise sind mit die gesamte Leseoperationsfolge beendet ist. in Fig. 23 gezeigt. Die Zentrale empfängt den

   Kanalralmen und merkt, daß die Adresse in die der Patentansprüche:

   Endstelle eigene Adresse Y umgewandelt worden ist 6g 1. Verfahren zur zeitmultiplexen Binär-Daten-

   und daß auch die Befehlsantwort »Leseanforderung« übertragung in einem aus einer Zentrale und mineingesetzt wurde. Die Zentrale merkt sich die emp- destens einer Endstelle mit mindestens einer Endfangene Endstellenadresse, setzt in das Befehlsbyte einheit bestehendem, eine geschlossene Zwei-

   drahtschleife umfassenden Übertragungssystem, bei dem die Dateneingabe in die Schleife ebenso wie die Datenausgabe aus ihr über in der Zentrale und in jeder Endstelle vorgesehene m-stellige Schieberegister gleicher Stellenzahl erfolgt und die Datenübertragung vom Ausgang der Zentrale zum Eingang der ersten Endstelle und vom Ausgang der letzten Endstelle zum Eingang der Zentrale sowie bei Vorhandensein mehrerer Endstellen vom Ausgang der einzelnen Endstellen jeweils zum Eingang der nächsten mittels im ausganssseitigen Leitungsübertrager der einzelnen Stationen erzeugten Induktionsimpulse durchgeführt wird, wobei die Daten blockweise in zeitmultiplex aufeinanderfolgenden Kanalrahmen übertragen werden, die jeder aus einer vorgegebenen Zahl von Bytes zu je m Bits bestehen, und jeder dieser Kanalrahmen aus einer für das Übertragungssystem festgelegten Folge von Bytes besteht, deren jedem einzelnen Byte eine bestimmte Informationsbedeutung zugeordnet ist, gekennzeichnetdurch die Kombination der folgenden Merkmale:

   a) Vor und nach jedem vollständigen Ver-Schiebezyklus von m Schritten können komplette Informationsbytes über die Schieberegister bitparallel ausgetauscht Werden;

   b) in der Zentrale (11) und in den Endstellen (Cl... Ci.. .Cn) werden die einzelnen Bits, Bytes und Kanalrahmen abgezählt, womit in den einzelnen Stationen (11, Cl .. .Cn) angezeigt wird, wann jeweils eine komplette Verschiebefolge von mBits beendet ist und somit ein vollständiges Byte zur Ein- oder Ausgabe bereitsteht, welches Byte mit welcher zugeordneten Informationsbedeutung gerade in den Schieberegistern der einzelnen Stationen (11, Cl... Cn) ansteht und zu welchem zeitmultiplexen Kanalrahmen (KANl. . . KANU) es gehört;

   c) die einzelnen Bytes werden von der Zentrale (11) ausgehend in der geschlossenen Schleife, ungeändert oder nach vorgegebenen Regeln geändert, bis zum vollständigen Umlauf wieder in die Zentrale (11) zurück hindurchgeschoben.
2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Zentrale (11) zum Datenaustausch mit einer Endstelle (Cl... Cn) ein erstes Adreßbyte (Byte 2) aussendet, das die anzusprechende Endstelle (C 1 .. .Cn) markiert.
3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Zentrale (11) zum Datenaustausch mit einer zu bestimmenden Endeinheit (Ti) der adressierten Endstelle (C 1... C n) ein zweites Adreßbyte (Byte 3) aussendet, das die anzusprechende Endeinheit (Ti) markiert.
4. 4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß bei Ansprache einer Endstelle (Cl... Cn), die nur eine einzige Endeinheit (Ti) umfaßt, nur das erste Adreßbyte (Byte 2) gesendet wird, das in der adressierten Endstelle (C 1 . . . Cn) die einzig vorhandene Endeinheit (Ti) ebenfalls markiert.
5. 5. Verfahren nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß von der Zentrale (11) ein sich gleichermaßen an alle Endstellen (Cl... Cn) wendendes erstes Adreßbyte (Polling-Byte) gesendet wird, das durch die erste in der Schleif enfolge erreichte Endstelle (Cl.,. Cn) erfaßt wird, in der Daten zur Übertragung nach der Zentrale (11) anstehen.
6. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die erfassende Endstelle C1 ... Cn) an Stelle der empfangenen, sich in alle Endstellen (Cl... Cn) wendenden Adresse (Pollingadresse) ihre eigene Adresse in das erste Adreßbyte (Byte 2) und gegebenenfalls in das zweite Adreßbyte (Byte 3) die Adresse der mit ihr zusammenarbeitenden Endeinheit (Ti) einsetzt, um damit der Zentrale (11) mitzuteilen, durch welche Endstelle (Cl... Cn) der betreffende Kanalrahmen (KANl... KAN13) zwecks Datenübertragung aus einer angeschlossenen Endeinheit (Ti) und gegebenenfalls welcher erfaßt worden ist.
7. 7. Verfahren nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß zum Aufruf der in der jeweils adressierten oder erfaßten Endstelle (Cl... Cn) und in der gegebenenfalls besonders angesprochenen Endeinheit (77) durchzuführenden Operation (Datenausgabe, Dateneingabe, Abwicklung von Kontroll- und Betriebsinformationen) die Zentrale (11) neben der Adressierung (Byte 2 oder Bytes 2 und 3) ein Steuerbefehlsbyte (Byte 4) aussendet, das durch die betroffene Endstelle (Cl.. .Cn) entschlüsselt und, wenn möglich, ausgeführt wird.
8. 8. Verfahren nach Anspruch 7, . dadurch gekennzeichnet, daß die Zentrale (11) zur Durchgabe von Steuerbefehlen nach den Endstellen (C 1 ... Cn) mindestens einen der Befehle Lesebefehl, Leerlesen, Datenlesen, Leseende, Schreibbefehl, Leerschreiben, Datenschreiben, Schreibende oder Synchronisieren (F i g. 19, linke und rechte Spalte) aussendet.
9. 9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß auf einen empfangenen Steuerbefehl von der Zentrale (11) die adressierte oder erfaßte Endstelle (Cl.. .Cn) gemäß den vorliegenden Betriebsbedingungen eine Befehlsantwort an die Zentrale (11) sendet.
10. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Endstelle(Cl. . .Cn) mindestens eine der Befehlsantworten Lesebefehl angenommen, Datenleseanforderung, Leseanforderung, Leseendeanforderung, Leerlesen angenommen, Datenlesen angenommen, Leseende angenommen, Schreibbefehl angenommen, Leerschreiben angenommen, Datenschreibanforderung, Datenschreiben angenommen, Schreibende angenommen oder Synchronisieren (F i g. 19, mittlere Spalte) sendet.
11. 11. Verfahren nach einem der Ansprüche 9 und 10, dadurch gekennzeichnet, daß die Zentrale (11) auf Grund der von einer Endstelle (Cl .. . Cn) empfangenen Befehlsantwort die Aussendung des nächsten, neuen Befehls (F i g. 19, rechte Spalte) entscheidet und durchführt.
12. 12. Verfahren nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß jeder benutzte Kanalrahmen (KANl... KAN13) mindestens ein Datenbyte (Byte 5) enthält, das der Datenübermittlung zwischen der Zentrale (11)

    und der gerade angesprochenen Endstelle (C 1 .. .Cn) dient.
13. 13. Verfahren nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß jeder Kanalrahmen (KANl.. . KAN13) zu Beginn ein Startbyte (Byte 1) aufweist.
14. 14. Verfahren nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß jeder Kanalrahmen (KANl. . . KAN13) mindestens ein Synchronisierbyte (Bytes 6 ... 30) enthält, das der Einleitung, Aufrechterhaltung und Überwachung des Synchronlaufs zwischen den einzelnen Stationen und der erkennbaren Trennung aufeinanderfolgender Kanalrahmen dient.
15. 15. Verfahren nach Anspruch 13 oder 14, dadurch gekennzeichnet, daß nach Übertragung einer vorbestimmten Zahl (z.B. 45) von Kanalrahmen (KANl. . , KAN13) mindestens ein besonderes Byte oder ein doppeltes Startbyte als ergänzende Orientierung für die Synchronlaufüberwachung übertragen wird.
16. 16. Verfahren nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß die einzelnen Kanalrahmen (KANl... KAN13) mit verschiedenen vorgegebenen Folgefrequenzen übertragen werden, um dem Übertragungssystem die Möglichkeit zu geben, mit schnelleren oder langsameren Datenfolgen zu und von den Endstellen (Cl... Cn), je nach Geschwindigkeit der gerade angewählten Endeinheit (Ti), zu arbeiten.
17. 17. Schaltungsanordnung für eine Zentrale zur Durchführung des Verfahrens nach einem der vorgenannten Ansprüche, gekennzeichnet durch einen Kanalrahmenspeicher (20) zur Aufnahme von jeweils zu einem Kanalrahmen (KANl...

    . KAN13) als Informationseinheit gehörenden Bytegruppen (Endstellenadresse, Polling-Adresse, Endeinheitsadresse, Operationssteuerbefehl, Daten) aus einer Datenquelle (Rechner 12) und zur kanalrahmenweisen Bereitstellung dieser Informationseinheiten zur seriellen Aussendung über eine abgehende Zweidrahtleitung zur ersten zum Übertragungssystem gehörenden Endstelle (Cl) sowie zur Aufnahme von seriell über eine ankommende Zweidrahtleitung von der letzten zum Übertragungssystem gehörenden Endstelle (Cn) empfangenen Bytegruppen und zur zusammengefügten Bereitstellung von jeweils eine Informationseinheit bildenden Kanalrahmen (KANl. .. KAN13) tür die Weitergabe an einen Datenverarbeiter (Rechner 12), wobei die einzeln adressierbaren Bereiche des Kanalrahmenspeichers (20) zur Speicherung sowohl abgehender als auch ankommender Kanalrahmen geeignet sind.
18. 18. Schaltungsanordnung nach Anspruch 17, gekennzeichnet durch ein m-stelliges Ausgangsschieberegister (30), dem die auszusendenden Informationsbytes aus den Bereichen des Kanalrahmenspeichers (20) byteweise bitparallel zugeführt werden und dessen Ausgang für seriell aufeinanderfolgende Binärsignale zur abgehenden Zweidrahtleitung führt und ein m-stelliges Eingangsschieberegister (42), dem die über die ankommende Zweidrahtleitung seriell aufeinanderfolgend einlaufenden Binärsignale zugeführt werden und dessen bitparalleler Ausgang für byteweise zusammengestellte Bits zu den Bereichen des Kanalrahmenspeichers (20) führt.
19. 19. Schaltungsanordnung nach einem der Ansprüche 17 und 18, gekennzeichnet durch einen /n-stelligen Ausgangsbitzähler (22), dessen Zähleingang (+) von einer sendetaktgebenden Oszillatoranordnung (21) zur Abzählung der byteweise aufeinanderfolgend ausgesendeten Bits gespeist wird, einen Ausgangsbytezähler (23), dessen Zähleingang (+) zur Abzählung der aufeinanderfolgend ausgesendeten Bytes jeweils eines Kanalrahmens (KAN 1... KAN13) mit dem Ausgang einer Zählstelle (Bit 1) des Ausgangsbitzählers (22) verbunden ist, einen Ausgangskanalzähler (24), dessen Zähleingang ( + ) mit dem Ausgang einer Zählstelle (Byte 1) des Ausgangsbytezählers (23) zur Bestimmung der aufeinanderfolgend auszusendenden Kanalrahmen (KANl. .. KAN13) verbunden ist, sowie einen m-stelligen Eingangsbitzähler (22A), dessen Zähleingang (+) durch eine Taktableitung (41) mit von den über die ankommende Zweidrahtleitung empfangenen Bitimpulsen abgeleitete Taktsignale zur Abzählung der byteweise aufeinanderfolgend empfangenen Bits gespeist wird, einen Eingangsbytezähler (23^4), dessen Zähleingang ( + ) zur Abzählung der aufeinanderfolgend empfangenen Bytes jeweils eines Kanalrahmens (KANl. . . KAN13) mit dem Ausgang einer Zählstelle (Bit 1) des Eingangsbitzählers (22A) verbunden ist, und einen Eingangskanalzähler (24A), dessen Zähleingang (+) zur Bestimmung der aufeinanderfolgend empfangenen Kanalrahmen (KANl... KAN13) mit je einem Impuls pro empfangenen Kanalrahmen gespeist wird.
20. 20. Schaltungsanordnung nach einem der Ansprüche 18 und 19, gekennzeichnet durch einen Treiber (36) zur Erzeugung von binären Induktionsimpulsen, dessen Signaleingang vom Ausgang des Ausgangsschieberegisters (30) gespeist wird und dessen Ausgang an die abgehende Zweidrahtleitung angeschlossen ist, und eine empfangsseitige, impedanzanpassende Schaltungsanordnung (Abschluß 40), deren Eingang mit der ankommenden Zweidrahtleitung verbunden ist und deren Ausgang einer Gleichspannungspegelsignal- und Taktableitung (41) aufgenommene binäre Induktionsimpulse zuführt.
21. 21. Schaltungsanordnung nach einem der Ansprüche 19 und 20, gekennzeichnet durch einen Ausgangs-Rahmenadreßcodierer (25), dessen Eingänge mit den Ausgängen des Ausgangskanalzählers (24) und dessen Ausgänge zur Adressierung auszugebender Bereiche des Kanalrahmenspeichers (20) mit dessen Rahmenadreßeingängen verbunden sind.
22. 22. Schaltungsanordnung nach einem der Ansprüche 18 bis 21, gekennzeichnet durch ein Ausgangsrahmenregister (27) zur Zwischenspeicherung der von Rahmen zu Rahmen variablen Kanalrahmenbytes, dessen Paralleleingänge von den Ausgängen des Kanalrahmenspeichers (20) gespeist werden und dessen einzelne Byteausgänge bitparallel zu den m Stellen des Ausgangsschieberegisters (30) führen.
23. 23. Schaltungsanordnung nach einem der Ansprüche 18 bis 22, gekennzeichnet durch einen Startbytegeber (32) und/oder einen Synchronisierbytegeber (31), deren/dessen bitparallele Ausgänge zur Ausgabe von Rahmen zu Rahmen

    gleichbleibender Bytes zu den m Stellen des Ausgangsschieberegisters (30) führen.
24. 24. Schaltungsanordnung nach einem der Ansprüche 19 bis 23, gekennzeichnet durch einen Eingangs-Rahmenadresscodierer (25A), dessen Eingänge mit den Ausgängen des Eingangskanalzählers (24A) und dessen Ausgänge zur Adressierung aufnehmender Bereiche des Kanalrahmenspeichers (20) mit dessen Rahmenadreßeingängen verbunden sind.
25. 25. Schaltungsanordnung nach einem der Ansprüche 18 bis 24, gekennzeichnet durch ein Eingangsrahmenregister (47) zur Zwischenspeicherung der von Rahmen zu Rahmen variablen Kanalrahmenbytes, dessen bitparallele Eingänge für über die Schleife empfangene Adreßbytes und Datenbytes vom Eingangsschieberegister (42) oder für die variablen Bytes bereits im Kanalrahmenspeicher (20) enthaltener kompletter Kanalrahmen von den Ausgängen des Kanalrahmen-Speichers (20) gespeist werden, dessen Datenbyteausgang bitparallel zum zusammenarbeitenden Datenverarbeiter (Rechner 12) und dessen sämtliche Ausgänge zur parallelen Übertragung zwischengespeicherter, von Rahmen zu Rahmen variabler Kanalrahmenbytes des weiteren zu den Dateneingängen des Kanalrahmenspeichers (20) führen.
26. 26. Schaltungsanordnung nach einem der Ansprüche 19 bis 25, gekennzeichnet durch einen Synchronisierdecoder (43), dessen bitparallele Eingänge mit den Ausgängen des Eingangsschieberegisters (30) zur Erkennung über die Schleife empfangener Synchronisierbytes (Bytes 6 ... 30) verbunden sind und dessen Ausgang zur Anzeige zeitgerecht und vollständig empfangener Synchronisierbytes mit dem Löscheingang (LÖ) des Eingangsbitzählers (22A) verbunden ist.
27. 27. Schaltungsanordnung nach einem der Ansprüche 19 bis 26, gekennzeichnet durch einen Startdecoder (44), dessen bitparallele Eingänge mit den Ausgängen des Eingangsschieberegisters (30) zur Erkennung über die Schleife empfangener Startbytes (Byte 1) verbunden sind und dessen Ausgang zur Anzeige zeitgerecht und vollständig empfangener Startbytes mit dem Löscheingang (LÖ) des Eingangsbytezählers (23A) verbunden ist.
28. 28. Schaltungsanordnung nach Anspruch 27, gekennzeichnet durch einen Start-Start-Detektor (45) zur Erkennung mindestens zweier direkt aufeinanderfolgender Startbytes, dessen Eingang mit dem Ausgang des Startdecoders (44) zur Anzeige zeitgerecht und vollständig empfangener Startbytes verbunden ist und dessen Ausgang zur Anzeige eines erkannten, direkt auf ein vorangegangenes folgendes weiteres Startbyte mit dem Löscheingang (LÖ) des Eingangskanalzählers (24,4) verbunden ist.
29. 29. Schaltungsanordnung nach einem der An-Sprüche 25 bis 28, gekennzeichnet durch einen Befehlsübersetzer (55) zur Erzeugung des nächsten, seitens der Zentrale (11) auszusendenden Operationssteuerbefehls an die Endstellen (Cl...

    C ή), dessen erster Eingang mit dem während der vorangehenden Kanalrahmenübertragung über die Schleife übertragenen Operationssteuerbefehl vom Steuerbefehlsausgang des Eingangsrahmenregisters

    (47) und dessen zweiter Eingang mit der Befehlsantwort (Byte 4) des gerade einlaufenden Kanalrahmens vom Eingangsschieberegister (42) gespeist wird, wobei ein Ausgangsbyte (Neuer Befehl) dieses Befehlsübersetzers (55) für den als nächstfolgend auszugebenden neuen Befehl zu den Eingängen des Steuerbefehlsabschnittes des Eingangsrahmenregisters (47) und von dort, mit den zugehörigen Adreß- und Datenbytes zusammengesetzt, parallel zu den Dateneingängen des Kanalrahmenspeichers (20) weitergeführt wird.
30. 30. Schaltungsanordnung nach einem der Ansprüche 25 bis 29, gekennzeichnet durch einen Schreibende-Codierer (66), dessen bitparallele Ausgänge zum Einsetzen eines Schreibende-Befehlbytes zu den Eingängen des Steuerbefehlsabschnittes des Eingangsrahmenregisters (47) geführt sind.
31. 31. Schaltungsanordnung nach einem der Ansprüche 19 bis 30, gekennzeichnet durch einen Schleif enkanaladreßcodierer (59), dessen Eingänge mit den Ausgängen des Eingangskanalzählers (24A) verbunden sind und dessen Ausgänge zum Datenverarbeiter (Rechner 12) zur Informierung über die Kennung des gerade aufgenommenen Kanalrahmens (KANl.. . KAN13) geführt sind.
32. 32. Schaltungsanordnung nach einem der Ansprüche 17 bis 31, gekennzeichnet durch ein Kanalrahmenregister (61), dessen Eingänge von der Datenquelle (Rechner 12) mit an die Endstellen (C 1...Cn) auszusendenden Informationen gespeist werden und dessen Ausgänge zur Dateneingabe den Kanalrahmenspeicher (20) zu dessen Dateneingängen geführt sind.
33. 33. Schaltungsanordnung nach einem der Ansprüche 17 bis 32, gekennzeichnet durch ein Schleifenkanaladreßregister (64), dessen Eingänge von der Datenquelle (Rechner 12) mit Adreßinformationen für den Kanalrahmenspeicher (20) gespeist werden und dessen Ausgänge, gegebenenfalls über einen Rahmenadreßcodierer (65), mit den Kanalrahmenadreßeingängen des Kanalrahmenspeichers (20) verbunden sind.
34. 34. Schaltungsanordnung für eine Endstelle zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 16, gekennzeichnet durch ein /n-stelliges Schieberegister (177), dessen Serieneingang über eine ankommende Zweidrahtleitung empfangene Binärsignale zugeführt werden, dessen Serienausgang für weiterzugebende Binärsignale zu einer abgehenden Zweidrahtleitung führt, das die bitseriell aufgenommenen Informationen für die byteparallele Verarbeitung innerhalb der Endstelle (Cl.. .Cn) und in der Endstelle byteparallel angefallene Informationen byteweise zur bitseriellen Weitersendung über die abgehende Zweidrahtleitung bereitstellt.
35. 35. Schaltungsanordnung nach Anspruch 34, gekennzeichnet durch eine Taktableitung (176), deren Eingang die über die ankommende Zweidrahtleitung empfangenen, Binärsignale beinhaltende Induktionsimpulse zur Ableitung von Daten- und Taktimpulsen (Daten, Schiebetakt, Abtasttakt, Ladetakt) zugeführt werden, deren Datenausgang mit dem Dateneingang des Schieberegisters (177) und deren Schiebetaktausgang mit dem Takteingang des Schieberegisters (177) verbunden ist.

    109 520/265
36. 36. Schaltungsanordnung nach Anspruch 35, gekennzeichnet durch eine empfangsseitige, impedanzanpassende Schaltungsanordnung (Abschluß 175), deren Eingang mit der ankommenden Zweidrahtleitung verbunden ist und deren Ausgang die Taktableitung (176) mit aufgenommenen binären Induktionsimpulsen speist, sowie einen Treiber (179), dessen Eingang vom Serienausgang des Schieberegisters (177) gespeist wird und an dessen Ausgang die Zweidrahtleitung für abgehende binäre Induktionsimpulse angeschlossen ist.
37. 37. Schaltungsanordnung nach einem der Ansprüche 34 bis 36, gekennzeichnet durch Decodierer (182, 183, 187, 188) für die Erkennung der Informationsbedeutung der einzelnen aufeinanderfolgend empfangenen Bytes (Start, Adresse, Operationsbefehl, Synchronisierung) und Codierer (189, 190, 192) für die Eingabe von Betriebsinformationen (eigene Adresse, Endeinheits- adresse, Befehlsantwort) zur Zentrale (11).
38. 38. Schaltungsanordnung nach einem der Ansprüche 35 bis 37, gekennzeichnet durch einen m-stelligen Bitzähler (180), dessen Zähleingang (+) von der Taktableitung (176) gewonnene Taktimpulse (Schiebetakt) zur byteweisen Abzählung der aufeinanderfolgend empfangenen und dabei weitergesendeten Bits zugeführt werden, und einen Bytezähler (181), dessen Zähleingang (+) zur Abzählung der aufeinanderfolgend empfangenen und weitergesendeten Bytes jeweils eines Kanalrahmens (KANl... KAN13) mit dem Ausgang einer Zählstelle (Bit 1) des Bitzählers (180) verbunden ist.
39. 39. Schaltungsanordnung nach einem der Anspräche 37 und 38, gekennzeichnet durch eine Byterahmen - Synchronisiersteuerung (183), die von einem Synchronisier-Start-Decodierer (182) bei jedem Byte eines von drei Signalen (Synchr., Start oder W/N) empfängt, welche erkennen lassen, ob das jeweils vollständig aufgenommene Byte im Schieberegister (177) entweder ein Startbyte (Byte 1) oder ein Synchronisierbyte (Bytes 6 ... 30) oder irgendein anderes Byte (Adresse, Operationsbefehl oder Daten; Bytes 2 ... 5) ist, wobei diese Byterahmen-Synchronisiersteuerung (183) ein erstes Ausgangssignal (Kein Rahmen) abgibt, solange noch kein Kanalrahmen erkannt ist, und ein zweites Signal (Kein Bytesync), solange noch kein Bytesynchronismus herrscht. .
40. 40. Schaltungsanordnung nach einem der Ansprüche 37 bis 39, gekennzeichnet durch eine Datenübertragungssteuerung (186), der von einem Befehlsdecodierer (187) jeweils dann ein Signal zugeführt wird, wenn von der Zentrale (11) ein auszuführender Operationsbefehl gegeben ist, und gekennzeichnet wird, welcher Art dieser ist (Lesebefehl, Datenlesen, Leerlesen, Leseende, Schreibbefehl, Schreibende, Datenschreiben, Leerschreiben), wobei auf Grund logischer Verknüpfungen mit in der Endstelle selbst anstehenden Zustandssignalen (Endeinheit gewählt, Bedienung erforderlich, Übertragung beendet, Datenende, Für Daten bereit) über entsprechende Ausgänge die Aufrufsignale für den Befehlsantwortcodierer (190) und des weiteren Steuersignale für die lesende oder schreibende Endeinheit abgegeben werden.
41. 41. Schaltungsanordnung nach einem der Ansprüche 37 bis 40, gekennzeichnet durch eine Schaltungsanordnung zur Endeinheitswahl (184), deren Eingang von einem Adreßdecodierer (183) jeweils eines von drei Signalen (Eigene Adresse, Polling-Adr. oder Alle Adr.) zugeführt wird, welches kennzeichnet, daß das gerade aufgenommene erste Adreßbyte die eigene Adresse der Endstelle oder eine suchende Polling-Adresse oder irgendeine Adresse einer anderen Endstelle (Cl... Cn) enthält, und dem Eingang der Endeinheitswahl (184) des weiteren gegebenenfalls ein Signal (Bedienung erforderlich) zugeführt wird, wenn eine an die Endstelle angeschlossene Endeinheit Bedienung erfordert, wobei die Endeinheitswahl (184) über ihren ersten Ausgang ein Signal (Nur diese Endeinheit) abgibt, wenn die betreffende Endstelle entweder adressiert worden ist oder sie die Polling-Adresse aufgenommen hat, und wobei die Endeinheitswahl (184) über ihren zweiten Ausgang ein Signal (Endeinheit gewählt) abgibt, wenn sie selbst oder irgendeine andere Endstelle (Cl... Cn) gewählt worden ist.
42. 42. Sendeseitige Schaltungsanordnung zur Erzeugung von Induktionsimpulsen bei der Durchführung des Verfahrens nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß die Zentrale (11) einen frei schwingenden Oszillator (92 in Fig. 11) aufweist, dessen Ausgang zum Eingang einer Viertaktschaltung (93) führt, daß die beiden Ausgänge dieser Viertaktschaltung (93), deren erster im Takt 1 ein erstes und dessen zweiter im Takt 2 ein zweites Steuersignal im Rhythmus des Oszillators (92) abgibt, mit den beiden Steuereingängen einer Torschaltung (35 gemäß Fig. 11) am Ausgang eines Ausgangsschieberegisters (30) der Zentrale (11) verbunden sind, daß der dritte und vierte Taktausgang der Viertaktschaltung (93) für die Takte 3 und 4 zur Erzeugung von Impulslücken in der abgehenden Impulsfolge unbenutzt sind, daß die Torschaltung (35) an ihrem Eingang vier UND-Schaltungen (94 bis 97) aufweist, daß der erste Eingang der ersten und dritten UND-Schaltung (94, 96) mit dem ersten Steuereingang (Takt 1) und der erste Eingang der zweiten und vierten UND-Schaltung (95, 97) mit dem zweiten Steuereingang (Takt 2) der Torschaltung (35) verbunden sind, daß der zweite Eingang der ersten und vierten UND-Schaltung (94, 97) mit dem binären 1-Ausgang ( + ) und der zweite Eingang der zweiten und dritten UND-Schaltung (95, 96) mit dem binären 0-Ausgang(—) des Ausgangsschieberegisters (30) der Zentrale (11) verbunden sind, daß die Ausgänge der ersten und zweiten UND-Schaltung (94, 95) über eine ODER-Schaltung (98) und den ersten Ausgang der Torschaltung (35) zum Eingang eines ersten Treiberverstärkers (100) und der Ausgang der dritten und vierten UND-Schaltung (96, 97) über eine ODER-Schaltung (99) und den zweiten Ausgang der Torschaltung (35) zum Eingang eines zweiten Treiberverstärkers (101) führen und daß die Ausgänge der beiden Treiberverstärker (100, 101) mit den beiden Primäreingängen eines Leitungsübertragers (102) verbunden sind, an dessen Sekundärwicklung eine abgehende Zweidrahtleitung angeschlossen ist.
43. 43. Empfangsseitige Schaltungsanordnung zur Aufnahme von Induktionsimpulsen bei der Durchführung des Verfahrens nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß eine ankommende Zweidrahtleitung an die Primärwicklung eines Fernleitungsübertragers (103) angeschlossen ist, deren Mittelabgriff gegebenenfalls an ein Bezugspotential (Erde) gelegt ist, daß die beiden Anschlüsse der Sekundärwicklung des Fernleitungsübertragers (103) mit dem Eingang je eines Anschlußverstärkers (104, 105) verbunden sind, daß die Ausgänge der beiden Abschlußverstärker (104, 105) zu den Eingängen (positiv, negativ) einer Taktableitung (41 gemäß Fig. 15) führen, wobei der erste (positive) Eingang mit den ersten Eingängen einer ersten und dritten UND-Schaltung (114, 118) und der zweite (negative) Eingang der Taktableitung (41) mit den ersten Eingängen einer zweiten und vierten UND-Schaltung (116, 119) verbunden sind, daß in der Takt- ableitung (41) zwei Verriegelungsschaltungen (115, 117) vorgesehen sind, daß der Einschalteingang der ersten Verriegelungsschaltung (115) mit dem Ausgang der ersten UND-Schaltung (114) und der Einschalteingang der zweiten Verriegelungsschaltung (117) mit dem Ausgang der zweiten UND-Schaltung (116) verbunden ist, daß der ausseitige Ausgang der ersten Verriegelungsschaltung (115) zum zweiten Eingang der zweiten UND-Schaltung (116) und der ausseitige Ausgang der zweiten Verriegelungsschaltung (117) zum zweiten Eingang der ersten UND-Schaltung (114) führt, daß die Ausgangssignale von den einseitigen Ausgängen der beiden Verriegelungsschaltungen (115, 117) als binäre Datenimpulse (+/—) zum Eingang eines Eingangsschieberegisters (42) der Station (11, Cl.. .Cn) weitergeführt werden, daß der einseitige Ausgang der ersten Verriegelungsschaltung (115) des weiteren mit dem zweiten Eingang der dritten UND-Schaltung (118) und der einseitige Ausgang der zweiten Verriegelungsschaltung (117) mit dem zweiten Eingang der vierten UND-Schaltung (119) verbunden ist, daß die beiden Ausgänge der dritten und vierten UND-Schaltung (118, 119) über die beiden Eingänge einer ODER-Schaltung (120) zur Abgabe von wiedergewonnenen Taktsignalen zusammengefaßt sind und daß der Ausgang der ODER-Schaltung (120) des weiteren über mindestens eine Verzögerungsschaltung (121, 122) zu den Rückstelleingängen der beiden Verriegelungsschaltungen (115,117) geführt ist, wobei die Ausgänge der Verzögerungsschaltung(en) zur Abgabe von gegenüber den Taktsignalen vom Ausgang der ODER-Schaltung (120) zeitlich versetzten weiteren Taktsignalen (Abtastsignal, Schiebetaktsignal für Schieberegister, Ladetaktsignal für Speicher) benutzt werden können.

    Hierzu 7 Blatt Zeichnungen