DE3337639C2 - - Google Patents
Info
- Publication number
- DE3337639C2 DE3337639C2 DE3337639A DE3337639A DE3337639C2 DE 3337639 C2 DE3337639 C2 DE 3337639C2 DE 3337639 A DE3337639 A DE 3337639A DE 3337639 A DE3337639 A DE 3337639A DE 3337639 C2 DE3337639 C2 DE 3337639C2
- Authority
- DE
- Germany
- Prior art keywords
- ram
- time
- time slot
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/42—Systems providing special services or facilities to subscribers
- H04M3/56—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities
- H04M3/561—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities by multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0407—Selecting arrangements for multiplex systems for time-division multiplexing using a stored programme control
Description
Die Erfindung betrifft einen Zeitmultiplex-Sprachkonferenz- und
Datenvermittler nach dem Oberbegriff des Anspruchs 1.
Beim Zeitmultiplexbetrieb wird eine Leitung zeitlich anteilig von
einer Vielzahl von Benutzern verwendet, denen Multiplex-Zeitlagen zur
Herstellung von Nachrichtenverbindungen zugeordnet werden.
In bekannter Weise sind bei der digitalen Zeitmultiplexvermittlung
sogenannte Zeitlagenwechsler (TSI von
Time Slot Interchangers) verwendet worden, bei denen digitale
Nachrichtenabtastwerte aus einer gegebenen Eingangszeitlage
in eine andere Ausgangszeitlage vermittelt werden.
Zeitlagenwechsler werden auch zur Herstellung von Konferenzverbindungen
benutzt.
In der US-PS 41 19 807 wird ein Beispiel eines
zeitlich anteilig benutzten digitalen Vermittlers offenbart,
der Konferenzverbindungen ohne Einschränkung hinsichtlich
der Anzahl von Konferenzteilnehmern ermöglicht, die an einer
Konferenz teilnehmen können. In der genannten Patentschrift
wird eine Anordnung zur sequentiellen Summierung digitaler
Nachrichtenabtastwerte von 128 Leitungen offenbart, die
während eines ersten Zeitrahmens 128 Zeitlagen zugeordnet
sind und die summierten Abtastwerte an jede Leitung der Konferenzschaltung
entsprechend ihrer zugeordneten Zeitlage
während eines zweiten Zeitrahmens ausgibt.
Eine digitale Vermittlungsanordnung dieses Typs
verwendet zwei Summierspeicher, die entsprechend einem Zeitrahmen
abwechselnd geladen und gelesen werden. Außerdem
werden dritte und vierte Speicher im Gleichschritt mit den
Summierspeichern alternativ geladen und zur Speicherung
digitaler Nachrichtenabtastwerte mit Bezug auf zugeordnete
Zeitlagen benutzt. Jeder Summierspeicher wird zu Beginn
seines jeweiligen Speicherzyklus oder Zeitrahmens zur Vorbereitung
für die Aufnahme einer neuen Folge summierter
Nachrichtenabtastwerte gelöscht.
Es werden gegenwärtig Vielpunktverbindungen mit
einem Rundspruchaufruf unter Verwendung einer Hauptstation
und einer oder mehrerer entfernter Stationen in typischer
Weise unter Benutzung analoger Konferenzbrücken hergestellt.
Die Hauptstation überträgt im Rundspruchverfahren Aufrufinformationen
an die Sekundärzweige der Vielpunkt- oder
Konferenzverbindung, und Aussendungen von den Sekundärzweigen
werden nur von der Hauptstation aufgenommen.
Bei einem typischen Betrieb, der Vierdrahtkanäle
erfordert, ruft die Hauptstation jeden Sekundärzweig
durch Aussenden einer besonderen Adresse auf, die
von der aufgerufenen Station erkannt wird. Wenn die aufgerufene
Station keine Nachrichten zur Übertragung an die
Hauptstation hat, gibt sie eine negative Antwort zurück
und die Hauptstation ruft eine weitere entfernte Station
auf. Wenn die aufgerufene Station eine Nachricht mit der
Hauptstation auszutauschen hat, gibt die aufgerufene Station
eine positive Antwort zurück, und die Übertragung wird
durchgeführt, bevor die Hauptstation eine andere Station
aufruft. Alle Datenübertragungen zwischen den entfernten
Stationen erfolgen über die Hauptstation, da in typischer
Weise das Vielpunkt-Konferenznetzwerk so ausgelegt ist,
daß es entfernte Stationen gegeneinander isoliert. Das ist
notwendig, um zu verhindern, daß Daten von einer aufgerufenen
Station oder Störungen von einer nicht aufgerufenen
Station andere entfernte Stationen beeinträchtigen.
Gegenwärtig werden Vielpunkt-Rundspruchverbindungen
in typischer Weise unter Verwendung von Vierdrahtschaltungen
hergestellt, die eine analoge Brückenschaltung
im Sende- und Empfangsweg enthalten. Außerdem ist jede entfernte
Station mit der Empfangsbrücke über eine Verstärkerschaltung
verbunden, die eine Verstärkung in Vorwärtsrichtung,
aber nicht in Rückwärtsrichtung besitzt, um entfernte
Stationen voneinander zu trennen.
Die Schwierigkeit mit den beschriebenen Mehrpunktverbindungen
besteht darin, daß es nicht nur aufwendig
ist, sie zu konstruieren, sondern außerdem, sie zu warten.
Analogschaltungen, insbesondere Verstärker, machen eine
planmäßige Wartung zur Einstellung der Verstärkungswerte
erforderlich, die zeitlich abwandern, und um ein Übersprechen
zwischen den Kanälen zu vermeiden. Außerdem muß jedes
Konferenznetzwerk besonders ausgelegt werden, um den Benutzeranforderungen
hinsichtlich der Anzahl von Konferenzteilnehmern
zu genügen, die an das Netzwerk angeschaltet
werden. Ein besonders ausgelegtes Konferenznetzwerk ist
jedoch eine aufwendige Angelegenheit.
Aus der DE-OS 30 43 905 ist ein für Rundsendungen geeignetes
digitales Fernmeldesystem bekannt, mit dem
Konferenzverbindungen zwischen einer beliebigen Anzahl von
Endgeräten aufgebaut werden können. Diese Anordnung weist
eine Speichereinrichtung auf, in der selektive Daten
gespeichert werden, und auf die von Zugangseinrichtungen über
eine Vielfachleitung über eine Steuereinrichtung selektiv
zugegriffen werden kann. Der Steuerprozessor beinhaltet
Einrichtungen zum Durchführen eines Mehrfach-
Speicherauslesevorgangs.
In der US-PS 41 90 742 ist ein Konferenzspeicher beschrieben,
der aus zwei Speichern mit jeweils einer Vielzahl von
Speicherstellen besteht. Die beiden Speicher sind abwechselnd
an einen Addierer angeschlossen, und dienen so der Speicherung
der summierten Abtastwerte während eines ersten bzw. zweiten
Zeitrahmens und der Abgabe der gespeicherten Summe während des
jeweils nachfolgenden Zeitrahmens.
Die meisten bekannten digitalen Konferenzsysteme
einschließlich des Systems nach der genannten US-PS
41 19 807 verarbeiten digitale Sprachabtastwerte und sind
daher in der Lage, Digitaldaten zu speichern und abzugeben.
Ein wesentlicher Nachteil solcher Systeme besteht jedoch
darin, daß sie nicht in der Lage sind, Datenströme richtig
zu verarbeiten, die zwischen einer Konferenz, bestehend
aus einem Hauptrechner und Sekundärrechnern, verlaufen,
beispielsweise bei einer Mehrpunktverbindung mit Rundspruchaufruf.
Bei bekannten Systemen werden von einem aufgerufenen
Rechner zum Hauptrechner ausgesendete Daten auch zu
anderen Rechnern der Konferenzschaltung übertragen, da
Daten- oder Störabtastwerte von jeder Station im Netzwerk
summiert und gespeichert werden und während eines Lesezyklus
in einem Abgabezyklus an jede Station (Zeitlage)
abgegeben werden. Daher werden Daten nicht nur zwischen
dem aufgerufenen Rechner und dem Hauptrechner übertragen,
sondern auch zu nicht aufgerufenen Rechnern gegeben. Außerdem
kann der letzte Datenstrom von einem vorher aufgerufenen
Rechner mit einem Befehl vom Hauptrechner zu einem neu
aufgerufenen Rechner summiert werden, wodurch der Befehl
gestört wird. Da der Befehl in einen summierten Datenstrom
eingebettet ist, kann er für den neu aufgerufenen Rechner
unerkennbar sein. Demgemäß wird möglicherweise die neu
aufgerufene Station den Befehl unbeachtet lassen und frei
bleiben.
Zusammengefaßt haben die bekannten digitalen
Konferenzsysteme nicht die Fähigkeit, Sekundärstationen
voneinander zu isolieren, und sie können außerdem nicht
sowohl Sprach- als auch Datenverbindungen integrieren.
Die Lösung der sich daraus ergebenden Aufgabe
ist im Patentanspruch 1 gekennzeichnet.
Es ist ein Ziel der vorliegenden Erfindung, sowohl
Sprach- als auch Datenverbindungen zu integrieren und
aufgerufene und nicht aufgerufene Anschlüsse voneinander
zu trennen, ohne daß analoge Brückenschaltungen oder Verstärker
erforderlich sind. Zur Erzielung der Trennung ordnet
das System ankommende Zeitlagenzuordnungen mit Hilfe
eines Zeitlagenwechslers neu um, um sicherzustellen, daß
der Hauptanschluß einer Datenverbindung der niedrigsten
Zeitlage mit Bezug auf die Zeitlagen zugeordnet ist, die
den Sekundäranschlüssen der Datenverbindung zugewiesen sind.
Ausgetauschte oder gewechselte Zeitlagen werden ihrer ursprünglichen
Zeitlagenzuordnung am Ausgang mit Hilfe eines
Ausgangszeitlagenwechslers wieder zugeführt. Auf diese
Weise wird der Hauptanschluß als der erste Zugriff zu summierten
Konferenz-Nachrichtenabtastwerten während jedes
Abgabezyklus erkannt.
Bei Erkennung eines ersten Zugriffs zur Konferenzsummierung
verteilt das digitale Allzweck-Konferenzsystem
die Summierung der jeweiligen Zeitlage (Hauptanschluß)
und setzt den während eines vorhergehenden Lesezyklus
oder Rahmens empfangenen Nachrichtenabtastwert dieser
Zeitlage an die Stelle der in einem Akkumulatorspeicher
abgelegten Summe. Danach empfängt während des gleichen Abgaberahmens
jede nachfolgende Zeitlage (Sekundärzweig),
die der Datenverbindung zugeordnet ist, die modifizierte
Konferenzsumme, die vom Hauptanschluß ausgesendet wird.
Das digitale Allzweck-Konferenzsystem steuert
außerdem die Sende-(Rundspruch-) und Empfangs-(Überwachungs-)
Aspekte jeder Zeitlage. Das System kann demgemäß auf einfache
Weise sowohl Sprach- als auch Vielpunkt-Datenverbindungen
mischen, und zwar entsprechend einem weiteren Ziel der Erfindung
und Fortschritten gegenüber dem Stand der Technik.
Nachfolgend wird die Erfindung anhand der Zeichnungen
beschrieben. Es zeigen:
Fig. 1 das Blockschaltbild eines Ausführungsbeispiels
der Erfindung;
Fig. 2 und 3 ein genaueres Blockschaltbild eines
bevorzugten Ausführungsbeispiels der Erfindung;
Fig. 4 ein Zeitdiagramm verschiedener Taktsignale,
Steuersignale und Zeitlagenadressen mit Bezug
auf ein Haupttaktsignal;
Fig. 5 ein Zeitdiagramm zur Erläuterung, wie ein
Rückstellsignal erzeugt wird;
Fig. 6 die Zugehörigkeit der Fig. 2 und 3;
Fig. 7 für ein Beispiel, wie eine Gruppe von Zeitlagen
einer Akkumulator-RAM-Speicherstelle zugeordnet
ist.
Es soll jetzt ein kurzer Überblick der Konferenzanlage
unter Bezugnahme auf Fig. 1 gegeben werden, die ein
Beispiel für ein Vielpunkt-Konferenzsystem 1000 mit Rundruf
zeigt, das sowohl Sprach- als auch Datenverbindungen
integriert. Das Konferenzsystem 1000 besteht aus Zeitlagenwechslern
800 und 900, einer linearen Allzweck-Zeitmultiplex-
Konferenzanordnung 100 und einer zentralen Verarbeitungseinheit
850. Das Konferenzsystem 1000 überträgt linear
codierte Sprach- und Datenabtastwerte vom Eingangsanschluß
825 zum Ausgangsanschluß 950. Das Konferenzsystem 1000 kann
in typischer Weise zwischen Zeitmultiplex-Übertragungskanäle
eingefügt werden, beispielsweise in das bekannte "T1"-
Trägersystem, das ein Zeitmultiplex-Vermittlungssystem ist.
Bei einer digitalen Grundaufruf-Vielpunktverbindung,
die von einem T1-Trägerkanal ausgeht, ist nicht
garantiert, daß eine Hauptanschluß-Zeitlage die früheste
Zeitlage in der zeitlichen Folge mit Bezug auf die Zeitlagen
von Sekundäranschlüssen ist. Das gilt insbesondere unter
Berücksichtigung des Umstandes, daß eine typische Vielpunktverbindung
von unterschiedlichen T1-Trägerkanälen ausgehen
kann. Zur Vermeidung dieses Umstandes werden die T1-Trägerkanal-
Zeitlagenzuordnungen des Systems 1000 mit Bezug auf
eine Vielpunkt-Datenverbindung durch die zentrale Verarbeitungseinheit
850 analysiert, um die relativen Zeitpositionen
der nach Konferenzart verbundenen Zeitlagen zu bestimmen.
Falls ein Hauptrechner nicht der relativ niedrigsten
Zeitlage zugeordnet ist, veranlaßt die zentrale Verarbeitungseinheit
den Zeitlagenwechsler (TSI) 800 über die Leitung
BUSDAT0, die Zeitlage gegen eine andere Zeitlage auszutauschen,
die die erste in der zeitlichen Folge während
jedes Zeitlagenrahmens mit Bezug auf das Auftreten der den
Sekundärzweigen der Vielpunktverbindung zugeordneten Zeitlagen
ist. Die zentrale Verarbeitungseinheit 850 ordnet,
falls nötig, alle Zeitlagen über den Zeitlagenwechsler 800
neu, um sicherzustellen, daß die relativ niedrigste Zeitlage
dem Hauptrechner zugeordnet ist.
Außerdem veranlaßt die zentrale Verarbeitungseinheit
den Zeitlagenwechsler 900, über die Leitung BUSDAT1,
jede gewechselte Zeitlage wieder zu ihrer ursprünglichen
Zuordnung zurückzubringen. Auf diese Weise ist das System
transparent, wenn es zwischen Zeitmultiplex-Übertragungskanäle
eingefügt wird.
Die Allzweck-Konferenzanordnung 100 stellt
sicher, daß die Sekundärzweige einer Vielpunkt-Datenverbindung
vollständig voneinander getrennt sind. Die Allzweck-
Konferenzanordnung 100 ist ein linearer Zeitmultiplex-
Vermittler mit 256 Zeitlagen, die sowohl Sprach- als auch
Datenverbindungen verarbeiten kann. Zur Erzielung der Trennung
steuert die Konferenzanordnung 100 die Sende-(Rundspruch-)
und Empfangs-(Überwachungs-)-Merkmale jeder Zeitlage.
Die Konferenzanordnung 100 summiert linear codierte
Sprach- oder Datenabtastwerte, die vom Zeitlagenwechsler
800 über die IDAT-Sammelleitung 210 ausgegeben
werden, und überträgt, wie noch beschrieben werden soll,
diese summierten Abtastwerte zur Speicherung zum Akkumulator-
RAM 510 (520) (gezeigt in Fig. 3) mit Bezug auf Zeitlagen
der gleichen Konferenzverbindung während eines Schreibzyklus.
Danach überträgt die Konferenzanordnung 100 während
eines nächsten Ausgabezyklus an jeder Zeitlage der Konferenzverbindung
über den Zeitlagenwechsler 900 die vorher summierten
Nachrichtenabtastwerte abzüglich des Beitrags, der
durch die Summierung durch die empfangene Zeitlage erfolgt
ist. Für Mehrpunkt-Datenverbindungen wird der Abgabezyklus
durch die Konferenzanordnung 100 abgewandelt, um den ersten
Zugriff zu den summierten Nachrichtenabtastwerten mit Bezug
auf die Datenverbindung zu erkennen.
Da dem Hauptrechner der Mehrpunkt-Datenverbindung
die am niedrigsten numerierte Zeitlage zugeordnet ist,
greift diese Zeitlage als erste während jedes Abgabezyklus
zur Datensummierung zu. Bei Erkennung des ersten Zugriffs
zur Datensummierung verteilt die Konferenzanordnung 100 die
Summierung über den Zeitlagenwechsler 900 zum Hauptrechner
und überschreibt die im Akkumulator-RAM 510 (520) gespeicherte
Summierung unter Verwendung des vom Hauptrechner während
eines vorhergehenden Schreib- oder Speicherzyklus empfangenen
Datenabtastwertes. Danach verteilt die Konferenzanordnung
100 während des gleichen Abgabezyklus an jeden Sekundärzweig
oder an jede sekundäre Zeitlage der Verbindung den
vom Hauptrechner empfangenen Datenabtastwert. Auf diese Weise
erhält jeder Sekundärzweig einer Mehrpunkt-Datenverbindung
nur die Aussendungen oder Rundsendungen vom Hauptrechner
und ist daher von den übrigen Sekundärzweigen getrennt.
Wie noch beschrieben werden soll, tritt die zentrale
Verarbeitungseinheit 850 mit der Konferenzanordnung
100 und den Zeitlagenwechslern 800, 900 über Datensammelleitungen
(BUSDAT-Leitungen) in Verbindung.
Entsprechend der Darstellung in Fig. 1 sind die
Zeitlagenwechsler 800, 900 in typischer Weise lineare Zeitmultiplex-
Zeitlagenwechsler, in denen 256 ankommende Zeitlagen
in 256 ausgehende Zeitlagen umgesetzt werden. Die
Zeitlagenwechsler 800, 900 können in typischer Weise Zeitlagenwechsler
des in der US-PS 42 98 977 beschriebenen Typs
sein, bei denen während eines ersten oder Schreibzyklus
eine Nachricht oder eine Datenabtastwert mit Bezug auf eine
ankommende Zeitlage in einer Speicherstelle eines Akkumulator-
RAM (nicht gezeigt) mit Bezug auf eine zugeordnete abgehende
Zeitlage gespeichert wird. Während eines zweiten
oder Abgabezyklus wird der gespeicherte Nachrichtenabtastwert
aus dem Akkumulator-RAM entnommen und während der gewechselten
oder umgesetzten Zeitlage ausgegeben. Im Fall
des Zeitlagenwechslers 800 (900) werden Nachrichtenabtastwerte
für jede Zeitlage über eine Sammelleitung 210 (950)
mit 16 parallelen Bits ausgegeben, wobei der Zeitlagenwechsler
800 (900) in typischer Weise zwei Daten-RAMs mit 256
Wörtern und 16 Bits je Wort benutzt, die abwechselnd während
jedes Zeitlagenrahmens benutzt werden. Auf diese Weise
speichert der Zeitlagenwechsler 800 (900) während eines
ersten Zeitlagenrahmens Nachrichtenabtastwerte ankommender
Zeitlagen, die über eine Sammelleitung 825 (750) aufgenommen
werden, in einem ersten Daten-RAM (nicht gezeigt) in
Speicherstellen entsprechend sequentiellen Zeitlagenadressen.
Gleichzeitig liefert der Zeitlagenwechsler 800 (900)
an eine Ausgangssammelleitung 210 (950) Nachrichtenabtastwerte,
die während eines vorhergehenden Schreibzyklus in
einen zweiten Daten-RAM (nicht gezeigt) eingespeichert worden
sind. Während eines nächsten Zyklus werden die Funktionen
der Daten-RAMs vertauscht, wobei der zweite Daten-RAM
zur Speicherung ankommender Abtastwerte und der erste Daten-
RAM zur Abgabe von Abtastwerten an einen Ausgang benutzt
werden.
Für das Wechseln von Zeitlagen verwendet der
Zeitlagenwechsler 800 (900) ein Steuer-RAM (nicht gezeigt)
mit 256×11 Bit für die Speicherung der gewechselten Zeitlagenadresse.
Beispielsweise überträgt für einen Wechsel
der ankommenden Zeitlage 5 zur abgehenden Zeitlage 63 auf
der Sammelleitung 210 die zentrale Verarbeitungseinheit
850 seriell über eine Sammelleitung Befehle zum Zeitlagenwechsler
800, die indirekte Adresse 63 in die Speicherstelle
5 des Steuer-RAMs für den Zeitlagenwechsler 800 und die indirekte
Adresse 5 in die Speicherstelle 63 einzugeben. Während
der ankommenden Zeitlage 5 lädt der Zeitlagenwechsler
800 die entsprechende Nachricht in die Speicherstelle 5 des
Daten-RAM während des Schreibzyklus. Außerdem wird der ankommende
Nachrichtenabtastwert der Zeitlage 63 in der sequentiellen
Speicherstelle 63 des Daten-RAM während des
Schreibzyklus eingegeben. Während des nächsten Abgabezyklus
wird der Daten-RAM, der für die Lieferung gespeicherter
Nachrichten zur Ausgangssammelleitung 210 vorgesehen ist,
hinsichtlich der Zeitlagen 5 und 63 adressiert. Wenn die
Zeitlage 5 während des Abgabezyklus auftritt, wird ihre
Adresse zur sequentiellen Adressierung des Steuer-RAM benutzt,
um die RAM-Leseadresse zu gewinnen, die in diesem
Beispiel die indirekte Adresse 63 ist. Die Speicherstelle
63 des Datenabgabe-RAM wird adressiert und der dort gespeicherte
Nachrichtenabtastwert an die Ausgangssammelleitung
210 gegeben.
Auf entsprechende Weise wird, wenn die Zeitlage
63 auftritt, die Speicherstelle 5 des abgebenden RAM adressiert
und der dort gespeicherte Nachrichtenabtastwert an
die Ausgangssammelleitung 210 angelegt. Demgemäß sind die
Nachrichtenabtastwerte für die Zeitlagen 5 und 63, die über
die Leitung 825 eingegeben werden, am Ausgang des Zeitlagenwechslers
800 auf der Leitung 210 vertauscht.
In Fortsetzung des Beispiels werden die Zeitlagen
63 und 5 am Ausgang 950 des Systems 1000 erneut vertauscht,
um die Nachrichtenabtastwerte wieder in ihre ursprünglichen
Zeitlagenposistionen zu bringen. Wie im Fall
des Zeitlagenwechslers 800 veranlaßt die zentrale Verarbeitungseinheit
850 den Zeitlagenwechsler 900 über die
Leitung BUSDAT1, die Adresse 5 in die Speicherstelle 63
und die Adresse 63 in die Speicherstelle 5 des Steuer-RAM
(nicht gezeigt) im Zeitlagenwechsler 900 auf die oben für
den Zeitlagenwechsler 800 beschriebene Weise einzuschreiben.
Die Nachrichtenabtastwerte, die dem Zeitlagenwechsler 900
über die Sammelleitung 750 mitBezug auf die gewechselte
Zeitlage 5 zugeführt werden, werden am Ausgang 950 während
der ursprünglichen Zeitlage 63 ausgegeben. Nachrichtenabtastwerte,
die der Zeitlagenwechsler 900 in der gewechselten
Zeitlage 63 aufnimmt, werden beim Auftreten der ursprünglichen
Zeitlage 5 ausgegeben.
Um das System 1000 bezüglich des Auftretens eines
Zeitlagenrahmens zu synchronisieren, verteilt die zentrale
Verarbeitungseinheit einen Rahmenimpuls alle 125 µs über
die Leitung TSYNC zur Konferenzanordnung 100 und zum Zeitlagenwechsler
800 (900). Die zentrale Verarbeitungseinheit
850 überträgt außerdem zur Konferenzanordnung 100 ein
4-MHz-Taktsignal über die Leitung SCK4T und ein 2-MHz-Taktsignal
zum Zeitlagenwechsler 800 (900) über die Leitung
SCK2T zur Erzeugung eines Stromes von 256 Zeitlagen für
einen Rahmenimpuls. Wie in Kürze erläutert werden soll,
teilt die Konferenzanordnung 100 das 4-MHz-Taktsignal durch
2, um synchron mit dem Zeitlagenwechsler 800 (900) zu laufen.
Die zentrale Verarbeitungseinheit 850 enthält
in typischer Weise einen Mikroprozessor in Verbindung mit
einem ausreichend großen Speicher, beispielsweise in Form
von Festwertspeichern (ROMs) und Schreib-Lesespeichern
(RAMs), einer internen Sammelleitung (Bus), eine Mikroprozessor-
Sammelleitungsschnittstelle, einen Taktgeber, eine
Einrichtung für einen Nachrichtenaustausch mit einem externen
Anschluß über eine Sammelleitung 875, eine System-
Synchronisiereinrichtung und eine periphere Sammelleitungsschnittstelle
für einen Nachrichtenaustausch mit den Bauelementen
des Systems 1000.
Die zentrale Verarbeitungseinheit 850 stellt
eine Schnittstelle zwischen dem Konferenzsystem 1000 und
einem entfernten oder örtlichen Datenanschluß (nicht gezeigt)
dar, um Sprach- oder Daten-Mehrpunktverbindungen
herzustellen. Die meisten großen Firmen mit mehreren Betriebsstellen
haben einen Bedarf nach Mehrpunktverbindungen
zwecks Übertragung von Daten zwischen einer Zentralstelle
und einer oder mehreren entfernten Stellen. Die Endpunkte
(Stationen) stehen mit dem Konferenzsystem 1000 über eine
Übertragungsleitung, beispielsweise eine T1-Trägerleitung,
in Verbindung. Eine Bedienungsperson setzt die zentrale
Verarbeitungseinheit 850 über einen Datenanschluß hinsichtlich
der T1-Trägerzeitlagen in Kenntnis, die der zentralen
oder Hauptstation und den sekundären Stationen zugeordnet
worden sind.
Die zentrale Verarbeitungseinheit 850 ist so
programmiert, daß sie die Angaben analysiert, und - falls
erforderlich - über den Zeitlagenwechsler auf die oben beschriebene
Weise die Zeitlage der Hauptstation am Eingang
der Konferenzanordnung 100 als erte in einem Rahmen mit
Bezug auf die den Sekundärzweigen oder -stationen zugeordneten
Zeitlagen auftritt. Wie oben beschrieben, ist die zentrale
Verarbeitungseinheit 850 außerdem in der bekannten
Weise so programmiert, daß sie den Zeitlagenwechsler 900
über die Leitung 950 veranlaßt, alle gewechselten Zeitlagen
am Ausgang 900 wieder in die ursprünglichen Positionen
zu bringen.
Die zentrale Verarbeitungseinheit 850 ist außerdem
in bekannter Weise programmiert, die Konferenzanordnung
100 anzuweisen, eine Konferenzverbindung zwischen den Stationen
einer Mehrpunktverbindung herzustellen. Die Art und
Weise, wie die zentrale Verarbeitungseinheit 850 die Konferenzanordnung
100 zur Herstellung einer Konferenzverbindung
veranlaßt, wird in den nachfolgenden Abschnitten erläutert.
Die Fig. 2 und 3 in der Zuordnung gemäß Fig. 6
zeigen, wie die verschiedenen Bauteile der Konferenzanordnung
100 zusammenwirken, um eine lineare Zeitmultiplex-
Konferenzschaltung zu bilden.
In einem digitalen Eingangszeitrahmen mit n
Zeitlagen werden vom Zeitlagenwechsler 800 an den Eingangsanschluß
210 (Fig. 2) parallel linear codierte Daten- oder
Sprachabtastwerte im Zweier-Komplement-Format zur Verarbeitung
durch die Konferenzanordnung 100 angeliefert. Danach
wird entsprechend einer Zuordnungs-Verbindungsbetriebsart
eine einer Verbindung zugeordnete Zeitlage über eine Ausgangsdaten-
Sammelleitung 750 (Fig. 3) zum Zeitlagenwechsler
900 geführt.
Ein Zeitrahmen ist in typischer Weise der T1-
Trägerrahmen mit 150 µs, und es soll hier angenommen werden,
daß ein Zeitrahmen 125 µs lang ist und durch ein Rahmensynchronisationssignal
(TSYNC in Fig. 4) definiert wird, das
extern über eine Leitung 230 (Fig. 2) von der zentralen
Verarbeitungseinheit 850 zugeführt wird. Die zentrale Verarbeitungseinheit
850 liefert außerdem ein Taktsignal
(SCK4T) mit 4,096 MHz über die Leitung 200 an den Taktgenerator
220, das über die Leitung 4T ausgegeben wird, um die
Eingangs- und Ausgangswege der Konferenzanordnung 100 synchron
mit einem einzigen Taktsignal zu betreiben. Außerdem
erfolgt eine Teilung in ein Taktsignal 2T mit 2 MHz (Fig. 4),
das über die Leitung 2T abgegeben wird. Der Taktgenerator
220 liefert außerdem ein zweites Taktsignal 2F mit
2 MHz (Fig. 4), das über die Leitung 2F abgegeben wird und
ein invertiertes, nicht überlappendes Abbild des Signals
2T ist, sowie ein zweites Taktsignal 4F mit 4 MHz, das über
die Leitung 4F ausgegeben wird und ein invertiertes, nicht
überlappendes Abbild des Taktsignals 4T darstellt. Ferner
gibt der Taktgenerator 220 ein drittes Taktsignal LTC mit
2 MHz ab, das über die Leitung LCT ausgegeben wird und
einen Logikzustand 1 besitzt, der das letzte Viertel und
das erste Viertel benachbarter Zeitlagen überlappt, um ein
Taktfenster zu bilden. Das Taktsignal LTC gibt die Möglichkeit,
daß während des Fensters neue Daten an den D-Eingängen
der Zwischenspeicherschaltungen 620, 630 und 735 (Fig. 3)
eingestellt werden, um die entsprechende Zwischenspeicherschaltung
bei der nächsten Vorderflanke des Taktsignals 4T
zu aktualisieren, die innerhalb des LTC-Fensters auftritt,
wie noch erläutert werden soll.
Der sequentielle Adressengenerator 320 (Fig. 2)
erzeugt unter Ansprechen auf die Rückflanke des Taktsignals
2T eine Zeitlagenadresse (CRAD) mit 8 Bit, die die
Zeitlagen 0 bis 255 darstellt, um den Steuer-RAM 430 über
die Adressensammelleitung 317 zu adressieren. Unter Ansprechen
auf die Vorderflanke des Taktsignals 2T erzeugt der
Taktgenerator 320 Zeitlagenadressen (DRAD) 0 bis 255 zur
Adressierung des Abtastwertspeichers 610 (Fig. 3). Das von
der zentralen Verarbeitungseinheit 850 zugeführte Signal
TSYNC bewirkt die Synchronisierung der Zähler mit Bezug
auf ankommende Zeitlagen (IBDAT).
Es sei kurz auf Fig. 4 eingegangen. Dort ist
eine Zeitdarstellung der Zeitlagenadressen CRAD und DRAD
angegeben, in der die Zeitlagenadresse DRAD der ankommenden,
der Eingangsdatensammelleitung IBDAT zugeordneten
Zeitlage um eine halbe Zeitlage vorausgeht, und die Zeitlagenadresse
CRAD der ankommenden Zeitlage IBDAT um zwei
Zeitlagen vorausgeht. Diese zeitliche Abfolge ermöglicht
ein vorzeitiges Holen von Nachrichtenabtastwerten vom Abtastwert-
RAM 610 und vom Akkumulator-RAM 510 (520), wie
sich noch genauer bei der nachfolgenden Erläuterung ergeben
wird.
Der Steuer-RAM 430 in Fig. 2 besitzt 256 Speicherstellen
für ankommende Zeitlagen. Die vom Adressengenerator
320 sequentiell erzeugten Zeitlagenadressen (CRAD) werden
dem Adresseneingang des Steuer-RAM 430 über eine Adressensammelleitung
317 zugeführt. Mit Hilfe des Steuer-RAM 430
werden gewählte ankommende Zeitlagen vom Eingangspuffer
205 mit Ausgangszeitlagen am Ausgang 750 verbunden. In Verbindung
hiermit wird jeder Zeitlage, die an einer Konferenz-
oder Mehrpunktverbindung teilnimmt, die gleiche Speicherstelle
im Akkumulator-RAM 510 oder 520 (extern) zugeordnet.
Die einer Verbindung zugeordnete Speicherstellenadresse
des Akkumulator-RAM 510 (520), die Arbeitsweisen-Steuerbits
CMBT und CMBR sowie zusätzlich ein Paritätsbit werden für
jede entsprechende Zeitlage einer Konferenzverbindung im
Steuer-RAM 430 (Fig. 2) abgelegt.
Die Korrespondenz zwischen den Zeitlagenadressen
und den Speicherstellen des Akkumulator-RAM 510 (520)
erfolgt außerhalb der Konferenzanordnung durch die zentrale
Verarbeitungseinheit 850 (Fig. 1). Es sei beispielsweise
angenommen, daß eine Verbindung mit zwei Teilnehmern aus
den Zeitlagen 8 bzw. 15 besteht, und daß die Speicherstellenadresse
20 des Akkumulator-RAM 510 (520) der Verbindung
zugeordnet ist. Zur Steuerung der Verbindungsverarbeitung
durch die Konferenzanordnung wird eine Darstellung der
Adresse 20 mit 7 Bits zuzüglich 2 Arbeitsweise-Steuerbits
zuzüglich einem Paritätsbit in den Speicherstellen
8 und 15 des Steuer-RAM 430 gespeichert.
Die externe zentrale Verarbeitungseinheit 850
überträgt seriell die Verbindungssteuerdaten zuzüglich der
Zeitlagenadresse über die BUSDAT-Leitung 240 zur Bedienungsschnittstellschaltung
241 unter Steuerung eines Sammelleitungs-
Synchronisationsimpulses (nicht gezeigt). Die
Schnittstellendarstellung 241 ist eine Serien-Parallelwandlerschaltung
mit Zwischenspeicherung, die die Zeitlagenadresse
über die Sammelleitung 242 zur Adressenkomparatorschaltung
330 überträgt und die Verbindungssteuerdaten über
die Sammelleitung 243 zum Steuer-RAM 430 gibt.
Die Schnittstellenschaltung 241 enthält außerdem
eine Decodierschaltung zum Decodieren eines Vielbit-Operationscode,
der an die über die Leitung 240 empfangenen Verbindungsdaten
angehängt ist. Der Operationscode gibt an,
ob die über die Leitung 240 übertragenen Daten im Steuer-
RAM 430 abzulegen sind (neue Verbindungsdaten) oder für
Revisions- oder Wartungszwecke (Wartungsdaten, nicht gezeigt)
zu verwenden sind. Wenn die Bedienungsschnittstellenschaltung
241 einen Operationscode decodiert, der ein Einschreiben
in den Steuer-RAM 430 angibt, ändert sie den Logikzustand
der Leitung WC, um den Wählzwischenspeicher 440
von logisch 0 auf logisch 1 einzustellen. Der Logikzustand
1 bringt neue Konferenzinformationen zur Verarbeitungsschaltung,
während die entsprechende Speicherstelle des Steuer-
RAM 430 akutalisiert wird, wie in Kürze erläutert werden
soll.
Die RAM-Adressenkomparatorschaltung 330 vergleicht
die Zeitlagenadresse auf der Sammelleitung 242 mit der Zeitlagenadresse
CRAD (Steuer-RAM-Adresse) auf der Sammelleitung
317. Wenn die Zeitlagenadressen auf den Sammelleitungen
242 und 317 übereinstimmen, veranlaßt der Komparator
330 die Schreib-Lesesteuerschaltung 340 über die Leitung
331, den Steuer-RAM 430 über die Leitung 343 aus dem Lese-
in den Schreibzustand umzuschalten. Bei der Rückflanke des
Taktimpulses 2F werden die Verbindungssteuerdaten auf der
Sammelleitung 243 in den Steuer-RAM 430 an die Zeitlagenadresse
auf der Adressensammelleitung 317 eingeschrieben.
Bei dem oben erläuterten Beispiel, bei dem die
Zeitlagen 8 und 15 der Speicherstelle 20 im Akkumulator-
RAM 510 (520) zugeordnet worden sind, steuert die zentrale
Verarbeitungseinheit 850 die Verbindungsherstellung wie
folgt:
Zuerst werden die Zeitlagenadresse 8 und die Adresse 20
des Akkumulator-RAM 510 (520) zusammen mit den Arbeitsweisen-
Steuerbits und einem Paritätsbit seriell von der Verarbeitungseinheit
850 über die Leitung 240 (BUSDAT) zur
Schnittstellenschaltung 241 übertragen. Diese wandelt die
Daten in ein erstes paralleles Ausgangssignal auf der Sammelleitung
242 (Zeitlagenadresse) und ein zweites paralleles
Ausgangssignal auf der Sammelleitung 243 um (Akkumulator-
RAM-Adresse 20, Arbeitsweisen-Bits, Paritätsbit).
Zum zweiten veranlaßt, wenn der Adressenzähler 320 die
Zeitlagenadresse 8 erzeugt, die Schreib-Lesesteuerschaltung
340, abhängig von der Komparatorschaltung 330, das Einschreiben
der Verbindungssteuerdaten auf der Sammelleitung 243
in die Adresse 8 des Steuer-RAM 430 bei der Rückflanke des
2F-Impulses. Zum dritten wird das gleiche Verfahren dann
für die Zeitlage 15 durchgeführt, wodurch die Arbeitsfolge
zur Erzeugung von Konferenzverbindungsdaten für die Verbindung
beendet ist.
Wie oben erläutert, enthalten die im Steuer-RAM
430 für jede Zeitlage einer Verbindung gespeicherten Verbindungssteuerdaten
die Adresse einer Speicherstelle im
Akkumulator-RAM 510 (520), die der Verbindung zugeordnet
ist, zwei Arbeitsweisensteuerbits und ein Paritätsbit. Bei
dem hier beschriebenen Ausführungsbeispiel wird angenommen,
daß die beiden Arbeitsweisensteuerbits CMBT und CMBR den
Definitionen in der folgenden Tabelle entsprechen:
Entsprechend den in der vorstehenden Tabelle 1
angegebenen Definitionen bezeichnet das auf logisch 1
eingestellte Arbeitsweisensteuerbit CMBT eine Rundspruch-
oder eine Konferenzverbindung, bei denen eine Zeitlage Nachrichten
aussenden kann. Wenn das Arbeitsweisensteuerbit
CMBR in den Logikzustand 1 eingestellt ist, bezeichnet es
eine Überwachungs- oder eine Konferenzverbindung, bei denen
eine Zeitlage Nachrichten empfangen kann.
Wenn ein einzelnes Arbeitsweisensteuerbit auf
logisch 0 eingestellt ist, so wird verhindert, daß eine
Zeitlage Zugriff zu der entsprechenden Funktion hat. Wenn
beispielsweise der Zustand der Arbeitsweisensteuerbits 01
für eine entsprechende Zeitlage ist, dann kann diese Zeitlage
nur im Rundspruchbetrieb Informationen zu den restlichen
Teilnehmern der Verbindung übertragen. Wenn beide
Arbeitsweisensteuerbits auf logisch 1 eingestellt sind
(11), kann eine entsprechende Zeitlage Nachrichten im Rundspruchbetrieb
aussenden und von den Teilnehmern der Verbindung
empfangen. Wenn beide Arbeitsweisen-Steuerbits auf
0 eingestellt sind, so wird eine Datenverbindung angegeben,
die entsprechend der in Kürze folgenden Erläuterung verarbeitet
wird.
Es sei zur Erläuterung der Fig. 2 und 3 zurückgekehrt.
Der Steuer-RAM 430 wird normalerweise durch die
Schreib-Steuerschaltung 340 über die Leitung 343 im Lesezustand
gehalten. Sequentielle Zeitlagenadresse (CRAD)
für einen Zugriff zu entsprechenden Speicherstellen des
Steuer-RAM 430 werden vom Adressengenerator 320 unter Ansprechen
auf jede Rückflanke des 2T-Taktsignals erzeugt
und über die Sammelleitung 317 ausgegeben.
Bei der Rückflanke des 2F-Taktsignals wird die
an den Adresseneingang des Steuer-RAM 430 über die Sammelleitung
317 angelegte Zeitlagenadresse (CRAD) mit 8 Bits
intern durch den Steuer-RAM 430 zwischengespeichert und
eine durch die Zeitlagenadresse CRAD angegebene Speicherstelle
wird gelesen. Der Inhalt wird im Ausgangszwischenspeicher
(intern) des Steuer-RAM 430 bei der nachfolgenden
Vorderflanke des 2F-Taktes (nicht gezeigt) gespeichert.
Die Verbindungssteuerdaten für eine Zeitlage werden vom
Steuer-RAM 430 über die Datensammelleitung 441 zum Wählzwischenspeicher
440 übertragen.
Der Wählzwischenspeicher 440 besteht aus einem
Wähler, gefolgt von einem zweistufigen dynamischen Register
mit D-Flipflops und enthält einen 10-Bit-Wähler zur
Auswahl von Daten von entweder der Datensammelleitung 343
oder der Datensammelleitung 441. Während der normalen Verarbeitung
nimmt der Wählzwischenspeicher 440 Daten von der
Sammelleitung 441 auf. Im anderen Fall werden Daten bei
Inbetriebnahme einer Zeitlage über die Bedienungsschnittstellenschaltung
241 von der Sammelleitung 243 aufgenommen.
Wie oben erläutert, veranlaßt die Decodierschaltung
der Bedienungsschnittstellenschaltung 241 bei Inbetriebnahme
einer Zeitlage die an den Wählzwischenspeicher
440 angeschaltete Leitung WC, in den Logikzustand 1 zu geben,
wodurch das Einschreiben in den Steuer-RAM 430 angegeben
wird. Außerdem bringt ein Vergleich der Adresse CRAD und
der Adresse der in Betrieb genommenen Zeitlage auf der Sammelleitung
242 die Leitung 343 von der Schreib-Lesesteuerung
340 auf den Logikzustand 0. Das Zusammenfallen des Logikzustandes
1 auf der Leitung WC und des Logikzustandes 0 auf
der Leitung 343, die beide mit dem Wählzwischenspeicher
440 verbunden sind, wird vom Wählzwischenspeicher 440 bei
der nächsten ansteigenden Flanke des Taktes 2F, der ein
Fenster bildet, neu getaktet, damit der Wählzwischenspeicher
440 Daten von der Sammelleitung 343 wählen kann. Die neuen
Verbindungsdaten auf der Sammelleitung 343 umfassen eine
Akkumulator-RAM-Adresse mit 7 Bits und zwei Arbeitsweisenbits
(sowie ein Paritätsbit). Der Wählzwischenspeicher 440
führt die Akkumulator-RAM-Adresse zur RARAD-Adressensammelleitung
442 und sowohl die Akkumulator-RAM-Adresse als auch
die Arbeitsweisenbits (und das Paritätsbit) zur ersten
Stufe des zweistufigen dynamischen Registers 440. Die Daten
werden in die erste Stufe des Registers 440 bei der Vorderflanke
des 2T-Taktes eingegeben, die in der Mitte der jeweiligen
Zeitlage auftritt. Danach werden die 10 Bits der
Verbindungsdaten in die zweite Stufe des dynamischen Registers
440 bei der Vorderflanke des 2F-Taktes eingegeben.
Auf diese Weise werden neue Verbindungsdaten
mit Bezug auf eine einer Verbindung zugeordnete, aktivierte
Zeitlage in den Steuer-RAM 430 eingespeichert und gleichzeitig
vom Wählzwischenspeicher 440 für eine unmittelbare
Benutzung durch die Konferenzanordnung aufgenommen. Im
anderen Falle würde der Zugriff der Konferenzanordnung zu
den neuen Verbindungsdaten um einen Zeitraum verzögert
werden.
Zur Verarbeitung von Nachrichtenabtastwerten
speichert der Wählzwischenspeicher 440 in seinem zweiten
oder Ausgangsregister die Verbindungsschreibadresse (WARAD)
des Akkumulator-RAM 510 (520) auf der Sammelleitung 443
sowie die Arbeitsweisensteuerbits auf den Leitungen 444
bzw. 445 mit Bezug auf eine bestimmte Zeitlage und gleichzeitig
die Verbindungsleseadresse (RARAD) des Akkumulator-
RAM 510 (520), die vom Steuer-RAM 430 über die Sammelleitung
441 auf die Sammelleitung 442 ausgegeben wird und sich
auf eine nächste Zeitlage bezieht. Bei diesem Verfahren
wird ein summierter Nachrichtenabtastwert mit Bezug auf
eine zweite Zeitlage vor Einspeicherung eines summierten
Nachrichtenabtastwertes mit Bezug auf eine erste Zeitlage
in den Akkumulator-RAM (510, 520) geholt.
Der Adressenteil der Verbindungssteuerdaten für
den Akkumulator-RAM 510 (520), der dem Wählzwischenspeicher
440 über die Sammelleitung 441 angeboten wird, wird
zunächst vom Wählzwischenspeicher 440 auf der Sammelleitung
442 als Leseadresse (RARAD) des Akkumulator-RAM 510
(520) ausgegeben. Danach werden bei der Vorderflanke des
Taktsignals 2F die vom Steuer-RAM 430 über die Sammelleitung
441 ausgegebenen Verbindungssteuerdaten in den Wählzwischenspeicher
440 geführt und in dessen zweiter Registerstufe
gespeichert. Die Verbindungssteuerdaten werden dann
von der zweiten Registerstufe des Wählzwischenspeichers
440 auf der Sammelleitung 443 als Schreibadresse (WARAD)
des Akkumulator-RAM 510 (520) abgegeben. Die Arbeitsweisensteuerbits
CMBT und CMBR werden auf den Leitungen 444 bzw.
445 ausgegeben.
Der Eingangswählpuffer 420 (Fig. 2) ist eine Kombinationsgatterschaltung
zur Paritätsprüfung (nicht gezeigt)
und zur Auswahl eines der Vielzahl von abwechselnden Digitalwörtern
zwecks Speicherung im Akkumulator-RAM 510 (520)
unter Steuerung einer Eingangswählsteuerung 410. Die Eingangssignale
PSDAT, IBAT und SMDAT sind definiert als früher
summierte, aus dem Akkumulator-RAM 510 (520) entnommene
Nachrichtenabtastwerte bzw. als ein bei 206 mit Bezug auf
eine ankommende Zeitlage eingegebener Nachrichtenabtastwert
bzw. die im Eingangsaddierer 310 erzeugte Summe von PSDAT
und IBDAT. Die abwechselnden Digitalnachrichten PFS, NFS
und IDLECODE (IC) sind feste Codes, die intern im Eingangswählpuffer
420 bauteilmäßig verdrahtet und unter Steuerung
der Eingangswählsteuerung 410 zur Einspeicherung im Akkumulator-
RAM 510 (520) gewählt werden. Der Code PFS ist eine
digitale Zweierkomplement-Darstellung des maximalen positiven
Wertes eines summierten Nachrichtenabtastwertes einschließlich
des Vorzeichens, NFS ist eine digitale Zweierkomplement-
Darstellung des maximalen negativen Wertes eines
summierten Nachrichtenabtastwertes einschließlich des Vorzeichens
und IDLECODE (IC) stellt einen Nachrichtenabtastwert
mit dem Wert 0 als Zweierkomplement dar.
Der Eingangswählpuffer 420 enthält außerdem eine
Kombinationslogikschaltung zum Anhängen (bei der Betriebseinleitung)
oder Ändern des Zustandes des Bit 16 (Rückstellbit)
der auf die Seldat-Sammelleitung 450 ausgegebenen Daten
zwecks Einspeicherung im Akkumulator-RAM 510 (520).
Die Funktion des Rückstellbit-RSB′ soll später genauer erläuert
werden.
Der Eingangsaddierer 310 ist ein Zweierkomplement-
Kombinationsaddierer zur Summierung ankommender Nachrichtenabtastwerte
(IBDAT), die über die Sammelleitung
206 eingegeben werden, und früher summierter Nachrichtenabtastwerte
(PSDAT) vom Akkumulator-RAM 510 (520), die vom
Wählzwischenspeicher 620 über die PSDAT-Sammelleitung 311
zum Eingangsaddierer 310 ausgegeben werden. Der Eingangsaddierer
310 enthält kombinatorische Sättigungs-Logikschaltungen
zur Prüfung einer Summe auf einen positiven
oder negativen Überlauf in bekannter Weise und enthält Kombinationsschaltungen
zur Durchführung von Wartungsfunktionen
(nicht gezeigt) unter Steuerung der zentralen Verarbeitungseinheit
(nicht gezeigt).
Die Eingangswählsteuerung 410 wird vom Eingangsaddierer
310 über entweder die Leitung POFLO oder NOFLO
dann erregt, wenn die Sättigungs-Logikschaltungen im Eingangsaddierer
310 einen positiven oder einen negativen
Überlauf feststellen, der sich bei der Summierung von Nachrichtenabtastwerten
ergibt. Die Eingangswählsteuerung 410
veranlaßt den Eingangswählpuffer 420 über die Leitungen
POF oder NOF unter Ansprechen auf eine aktive Leitung POFLO
oder NOFLO vom Eingangsaddierer 310, entweder die bauteilmäßig
verdrahtete Digitalnachricht PFS oder die Digitalnachricht
NFS mit Bezug auf die Überlaufbedingung für eine
Ausgabe auf die Sammelleitung 450 zu wählen. Auf diese Weise
wird ein zu großer, summierter Nachrichtenabtastwert vor
Einspeicherung in den Akkumulator-RAM 510 (520) auf einen
vorgegebenen maximalen positiven (PFS) oder maximalen negativen
(NFS) Wert begrenzt.
Die Arbeitsweisensteuerbits CMBT und CMBR führen
außerdem vom Wählzwischenspeicher 440 zur Eingangswählsteuerung
410 über die Leitungen 444 bzw. 445, um Eingangsfunktionen
des Eingangswählpuffers 420 entsprechend den
Definitionen in Tabelle 1 zu steuern.
Ein Wert 01 (Rundspruch) oder 11 (Konferenz)
der Arbeitsweisensteuerbits CMBR und CMBT veranlaßt die
Eingangswählsteuerung 410, die Übertragung des summierten
Nachrichtenabtastwertes (SMDAT) vom Eingangsaddierer 310
über die Eingangspuffer-Wählschaltung 420 zum SELDAT-Datenbus
450 mittels der Leitung SMD zuzulassen. Diese Operationsfolge
steht in Übereinstimmung mit der Funktion der Arbeitsweisensteuerbits,
da der Nachrichtenabtastwert einer Zeitlage,
die für einen Funkspruch zugelassen ist, mit den Nachrichtenabtastwerten
summiert wird, die von den übrigen,
der Verbindung zugeordneten Zeitlagen beigetragen werden.
Eine Zeitlage, die nur zur Überwachung einer
Konferenzverbindung zugelassen ist (CMBR und CMBT=01),
veranlaßt die Eingangswählsteuerung 410, eine Übertragung
vorher summierter Nachrichtenabtastwerte (PSDAT) über den
Eingangswählpuffer 420 zur SELDAT-Datensammelleitung 450
mittels der Leitung PSD zuzulassen. Diese Arbeitsfolge entspricht
Tabelle 1, da eine Zeitlage, die nur zur Überwachung
einer Konferenzverbindung zugelassen ist, nicht in
Richtung auf eine Verbindung aussenden darf.
Falls eine Zeitlage nur zur Überwachung einer
Konferenzverbindung zugelassen ist und diese Zeitlage die
erste Zeitlage einer Verbindung für einen Zugriff zum Akkumulator-
RAM 510 (520) während eines Zeitrahmens ist, dann
ermöglicht die Wählsteuerschaltung 410 unter Ansprechen
auf die von der RSB-Schaltung 260 kommende Leitung INIT
die Übertragung des symbolischen Eigangssignals IDLECODE
(IC) mit dem Digitalwert 0 über die Eingangspuffer-Wählschaltung
420 zum SELDAT-Datenbus 450 statt des Wertes
PSDAT. Diese Arbeitsfolge steht in Übereinstimmung mit der
Überwachungsfunktion, da die der Verbindung zugeordnete
Speicherstelle des Akkumulators-RAM 510 (520) durch Laden
des Nachrichtenabtastwertes von der zuerst zugegriffenen
Zeitlage gestartet wird, die für eine Zeitlage in der Überwachungsbetriebsart
ein digitaler Nachrichtenabtastwert
mit dem Wert 0 ist. Falls eine erste Zeitlage einem Hauptanschluß
einer Mehrpunktverbindung zugeordnet ist, oder
für einen Rundspruchbetrieb zugelassen ist, dann wird IBDAT
für eine Ausgabe über die Leitung IBT von der Wählschaltung
410 zur Sammelleitung 450 und der Pufferschaltung 420 gewählt.
Tabelle 2 zeigt symbolisch nach Art der bekannten
Wahrheitstabellen den Zustand der Eingangssignale für die
Wählsteuerung 410, die die Auswahl entsprechender digitaler
Eingangssignale des Eingangswählpuffers 420 zur Weiterleitung
an die SELDAT-Sammelleitung 450 steuert.
Der Eingangswählpuffer 420 hängt das Rückstellbit
(Bit 16) der 17 Bits für die vor der Einspeicherung
im Akkumulator-RAM 510 (520) auf die Sammelleitung 450 ausgegebenen
Daten an oder ändert dieses Bit. Mit Hilfe des
Rückstellbit (Bit 16) eines summierten Nachrichtenabtastwertes
wird der erste Speicherzugriff zum Akkumulator-RAM
510 (520) mit Bezug auf eine bestimmte Konferenzverbindung
erkannt.
Die RSB-Verarbeitungsschaltung 260 ist eine sequentielle
Logikschaltung mit flankengetriggerten Fipflops
zur Erzeugung des Bezugssignales RSB′ auf der Leitung 261.
Fig. 5 zeigt eine symbolische Darstellung der ankommenden
Zeitlagen 255 und 0, die während dreier aufeinander folgender
Zeitrahmen N, N+1, N+2 auftreten. Fig. 5 zeigt außerdem
das Signal RAMSEL0, das durch die zweite Vorderflanke des
Taktsignals 4F während des vierten Viertels der Zeitlage
255 zugeführt wird. Die Erzeugung des Signals RAMSEL0 soll
später genauer erläutert werden. In Fig. 5 ist weiterhin
das interne Signal RSBI des RSB-Prozessors 260 gezeigt,
das bei der Vorderflanke des Taktsignals RAMSEL0 zugeführt
wird. Das Signal RSBI hat die halbe Frequenz des Signals
RAMSEL0. Das Signal RSB′ stellt ein verzögertes Abbild
des internen Bezugssignals RSBI dar und wird taktmäßig neu
auf die Mitte der Zeitlage 0 eingestellt. Das Signal RSB′
wird auf diese Weise verzögert, um sicherzustellen, daß
seine Zufuhr durch den Eingangswählpuffer 420 ausreichende
Zeit nach dem Auftreten der Zeitlage 255 erfolgt, damit
es nicht den Zustand des Rückstellbit der Zeitlage
255 stört.
Es sei zur Erläuterung der Fig. 2 und 3 zurückgekehrt.
Der RSB-Prozessor 260 enthält Schaltungen zum Vergleich
des Logikzustandes des Signals RSB′ mit dem über
die Leitung 265 zugeführten Bit 16 (Rückstellbit) für jeden
summierten Nachrichtenabtastwert in der Nichtdaten-Betriebsart,
der über den Akkumulator-RAM 510 (520) und den Wählzwischenspeicher
620 auf die PSDAT-Sammelleitung 311 gegeben
wird.
Unter Bezugnahme auf Fig. 5 sei darauf hingewiesen,
daß der Logikzustand des Signals RSB′ sich alle zwei
Zeitrahmen (N, N+2) während der Zeitlage 0 ändert. Die Frequenz
des Signals RSB′ stellt sicher, daß das Rückstellbit
(Bit 16) jedes summierten, im Akkumulator-RAM 510 (520)
gespeicherten Nachrichtenabtastwertes in der Nichtdaten-Betriebsart
den Logikzustand des Signals RSB für zwei Zeitrahmen
verfolgt, da die Akkumulator-RAMs 510 und 520 zwischen
einem ersten und einem zweiten Zeitrahmen abwechselnd
geladen werden. Daher entspricht für die Zeitrahmen N und
N+1 (Fig. 5) das Rückstellbit jedes summierten, im Akkumulator-RAM
510 und 520 gespeicherten Nachrichtenabtastwertes
in der Nichtdaten-Betriebsart dem Logikzustand des Signals
RSB′ während der entsprechenden Zeitrahmen.
Während des Zeitrahmens N+2 (Fig. 5) wird das
Rückstellsignal RSB′ in den Logikzustand 0 während der Zeitlage
0 gekippt und bleibt während der Zeitrahmen N+2 und
N+3 (nicht gezeigt) in diesem Zustand.
Um zu wiederholen, das Bit 16 (Rückstellbit)
jedes summierten, während der Zeitrahmen N und N+1 verarbeiteten
Nachrichtenabtastwertes in der Nichtdaten-Betriebsweise
ist entsprechend dem Zustand des Signals RSB′ auf
logisch 1 eingestellt worden. Das Rückstellbit und die summierten
Abtastwerte werden im Akkumulator gespeichert. Während
des Zeitrahmens N+2 wird das Bit 16 jedes gespeicherten
summierten Nachrichtenabtastwertes (PSDAT) durch den RSB-Prozessor
260 mit den Signal RSB′ verglichen. Wenn der Logikzustand
des Bit 16 eines jeweiligen summierten Nachrichtenabtastwertes
in der Nichtdaten-Betriebsart und der Logikzustand
des Signals RSB′ nicht übereinstimmen, dann muß
es sich bei der entsprechenden Zeitlage um den ersten Zugriff
zum Akkumulator-RAM 510 (520) für die jeweiligen Verbindung
handeln. Das gilt deswegen, weil - wenn ein früherer
Zugriff für diesen Rahmen stattgefunden hätte - das
gespeicherte Rückstellbit mit dem Signal RSB′ übereinstimmen
würde. Der RSB-Prozesor 260 veranlaßt bei Feststellen
eines ersten Zugriffs zum Akkumulator-RAM 510 (520)
die Leitung INIT zur Eingangswählsteuerung 410 auf den
Logikzustand 1 zu gehen. Dann wählt die Eingangswählsteuerung
410 entsprechend Tabelle 2 die Signale IBDAT oder
IDLECODE für eine Übertragung über den Eingangswählpuffer
420 zwecks Speicherung im Akkumulator-RAM 510 (520) zusammen
mit dem Signal RSB′ (Bit 16). Auf diese Weise wird eine
neue Eingangsnachricht BDAT mit Bezug auf die als erste
zugreifende Zeitlage oder ein Signal IDLECODE (Überwachungsbetriebsart)
benutzt, um die jeweils zugeordnete Speicherstelle
des Akkumulator-RAM 510 (520) zurückzustellen, wodurch
die Notwendigkeit entfällt, eine Pause zu Beginn jedes
Zeitrahmens einzulegen, um den Akkumulator-RAM 510 (520)
zu löschen.
Wenn der Logikzustand des Bit 16 am Punkt 265
für einen summierten Nachrichtenabtastwert einer Verbindung
und der Logikzustand des Signals RSB′ übereinstimmen, dann
stellt die jeweilige Zeitlage nicht den ersten Zugriff zum
Akkumulator-RAM 510 (520) in diesem Rahmen dar. In diesem
Fall ist der Logikzustand der Leitung INIT 0, und das Ausgangssignal
des Eingangswählpuffers 420 entspricht, abhängig
vom Eingangswähler 420, der Tabelle 2.
Die Erfindung sei anhand eines Beispiels erläutert.
Unter Bezugnahme auf Fig. 5 sei angenommen, daß einer
Konferenzverbindung zwischen drei Fernsprechleitungen durch
eine externe zentrale Verarbeitungseinheit die Zeitlagen
0, 4 bzw. 8 (4 und 8 nicht gezeigt) zugeordnet sind. Es
sei außerdem angenommen, daß der Konferenzverbindung die
Speicherstelle 96 des Akkumulator-RAM 510 (520) zur Aufnahme
der summierten Nachrichtenabtastwerte für die Verbindung
zugeordnet ist. Schließlich sei angenommen, daß ein Zugriff
zum Akkumulator-RAM 510 zur Einspeicherung während gerader
Zeitrahmen (N, N+2) und ein Zugriff zum Akkumulator-RAM
520 zwecks Einspeicherung während ungerader Zeitrahmen (N-1,
N+1) erfolgt. Darüber hinaus wird angenommen, daß das Bit
16 (Rückstellbit) jedes summierten Nachrichtenabtastwertes
in der Nichtdaten-Betriebsart, der während der Zeitrahmen
N-2 (nicht gezeigt) und N-1 in den Akkumulator-RAMs 510
und 520 gespeichert worden ist, entsprechend dem Zustand
des Signals RSB′ auf logisch 0 eingestellt worden ist.
Entsprechend den getroffenen Annahmen und unter
Bezugnahme auf Fig. 5 und 7 werden während der Zeitlage
255 des Zeitrahmens N-1 (die der Zeitlage 0 vorausgeht)
die summierten, vorher während des Zeitrahmens N-2 (nicht
gezeigt) in die Speicherstelle 96 des geraden Akkumulator-RAM
510 eingegebenen Nachrichtenabtastwerte der Nichtdaten-Betriebsart
im voraus geholt und dem RAM-Auswahlzwischenspeicher
620 (Fig. 3) zugeführt. Zu Beginn der Zeitlage 0
des Rahmens N wird der RAM-Auswahlzwischenspeicher 620 veranlaßt,
den summierten Nachrichtenabtastwert auf die PSDAT-Sammelleitung
zwecks Summierung im Eingangsaddierer 310
mit einem ankommenden Nachrichtentastwert (IBDAT) für
die Zeitlage 0 auszugeben. Außerdem wird während des Zeitrahmens
N das Bezugssignal RSB′ in den Logikzustand 1 gekippt,
wie oben erläutert. Wie beschrieben, wird das Kippen
des Signals RSB′ verzögert, um sicherzustellen, daß es am
Eingang des Auswählpuffers 420 richtig auftritt (d. h. es
wird innerhalb eines jeweils augenblicklichen Rahmens gekippt).
Das Rückstellbit (Bit 15) eines jeweiligen summierten
Nachrichtenabtastwertes der Nichtdaten-Betriebsart auf
der Sammelleitung PSDAT wird über die Leitung 265 zum RSB-Prozessor
260 für einen Vergleich mit dem Bezugssignal RSB
geführt. Da der Logikzustand des Bit 16 gleich 0 und der
Logikzustand des Signals RSB′ gleich 1 ist, tritt eine
Nichtübereinstimmung auf, die einen ersten Zugriff zur
Speicherstelle 96 des Akkumulator-RAM 510 während des Zeitrahmens
N bedeutet.
Die Leitung INIT der Eingangswählsteuerung 410
vom RSB-Prozessor 260 wird als Ergebnis der Nichtübereinstimmung
auf den Logikzustand 1 gebracht und veranlaßt die
Übertragung entweder des eingegebenen Nachrichtenabtastwertes
IBDAT oder des symbolischen Eingangssignals IDLECODE
über den Eingangswählerpuffer 420 zur SELDAT-Sammelleitung
450 zwecks Ablage in der Speicherstelle 96 des Akkumulator-RAM
510, wodurch die alten Daten mit neuen Daten überschrieben
werden. Das Rückstellbit (Bit 16) gewählter Eingangssignale
des Eingangswählerpuffers 420 wird durch
Schaltungen im Puffer 420 so aktualisiert, daß es dem augenblicklichen
Logikzustand des Signals RSB′ entspricht, bevor
es auf die Sammelleitung 450 ausgegeben wird. Auf diese
Weise ist das Rückstellbit gleich dem Signal RSB′ nach Erkennung
eines anfänglichen Zugriffs durch den RSB-Prozessor
260.
Während der Zeitlage 3 des Rahmens N wird der
Inhalt der Speicherstelle 96 des Akkumulator-RAM 510 erneut
im voraus geholt und dem RAM-Wählerzwischenspeicher 620
zugeführt. Zu Beginn der Zeitlage 4 wird der Inhalt des
RAM-Wählerzwischenspeichers 620 auf die PSDAT-Sammelleitung
zur Summierung mit einem ankommenden Nachrichtenabtastwert
der Zeitlage 4 im Eingangsaddierer 310 ausgegeben.
Das Bit 16 auf der PSDAT-Sammelleitung wird durch den RSB-Prozessor
260 über die Leitung 265 zum Vergleich mit dem
Signal RSB′ abgetastet. Der RSB-Prozessor 260 stellt in
diesem Fall jedoch keine Nichtübereinstimmung fest, da das
Bit 16 des summierten Nachrichtenabtastwertes während der
Zeitlage 0 durch die Eingangswählersteuerung 410 so geändert
worden ist, daß es gleich dem Signal RSB′ ist. Demgemäß
wird die Zeitlage 4 nicht als ein erster Zugriff erkannt,
und der summierte Nachrichtenabtastwert SMDAT von Eingangsaddierer
310 wird über den Eingangswählerpuffer 420 geführt
und zur Ablage in der Speicherstelle 96 des Akkumulator-RAM
510 auf die Sammelleitung 450 ausgegeben. Das Erkennungsverfahren
für die Zeitlage 4 wird auch für die Zeitlage
8 durchgeführt.
Während des nächsten Zeitrahmens N+1 wird die
Zeitlage 0 als erster Zugriff zur Speicherstelle 96 des
ungeraden Akkumulator-RAM 520 erkannt.
Die Erkennung der Zeitlage 0 als erster Zugriff
zur Speicherstelle 96 des Akkumulator-RAM 520 beruht auf
dem Zustand des Bit 16 des summierten, in der Speicherstelle
96 abgelegten Nachrichtenabtastwertes in der Nichtdaten-Betriebsart.
Der letzte Zugriff zum Akkumulator-RAM 520
hat während des Zeitrahmens N-1 stattgefunden, wobei der
Zustand des Signals RSD′ 0 war. Wie oben angegeben, ändert
der Eingangswählerpuffer 420 (Fig. 2) das Bit 16 so, daß
es gleich dem Zustand des Signals RSB′ wird, das während
des Zeitrahmens N-1 logisch 0 war. Demgemäß stellt der RSB-Prozessor
216 beim Vergleich des Bit 16 des summierten,
in der Speicherstelle 96 des Akkumulator-RAM 520 abgelegten
Nachrichtenabtastwertes mit dem Signal RSB′ eine Nichtübereinstimmung
fest. Die Nichtübereinstimmung bedeutet, wie
oben erläutert, einen ersten Zugriff. Die Verarbeitung der
Zeitlage 0 einschließlich der Änderung des Bit 16 des summierten
Nachrichtenabtastwertes hinsichtlich einer Übereinstimmung
mit dem Signal RSB′, um zu verhindern, daß die
Zeitlagen 4 und 8 als erster Zugriff während des Zeitrahmens
N+1 erkannt werden, erfolgt auf die obenerläuterte Weise.
Die Verarbeitung des Rückstellbit wird immer
dann modifiziert, wenn die zum RSB-Prozessor 260 geführten
Steuerbits CMBT und CMBR die Datenbetriebsart (00) angeben.
Die auf logisch 0 eingestellten Bits CMBT und CMBR veranlassen
den RSB-Prozessor 260, das Bit 16 auf der PSDAT-Sammelleitung
mit einem festen Bezugswert gleich einer logischen
1 statt mit dem sich verändernden Bezugssignal RSB′
zu vergleichen. Diese Abweichung von der Nichtdaten-Betriebsart
tritt als Ergebnis der Rückstellbit-Verarbeitung am
Ausgang der Konferenzanordnung 100 durch die RSB0-Schaltung
660 auf. Wie oben erläutert werden soll, stellt die RSB0-Schaltung
660 für die Datenbetriebsart-Konferenzverbindung
einen ersten Zugriff zum Akkumulator-RAM 510, 520 im Abgabezyklus
für eine Verbindung fest. Bei Feststellung eines
ersten Zugriffs veranlaßt die Schaltung RSB0 die Rückstellung
des Bit 16 der Summe auf logisch 0 und überschreibt
die im Akkumulator-RAM 510, 520 gespeicherte Summe mit dem
Ausgangssignal vom MSG-Gatter 625, das für die Datenbetriebsart
der vom Hauptanschluß beigetragene Nachrichtenabtastwert
ist. Diese Konferenz-Mehrpunktsumme wird dann
an die Hauptzeitlage verteilt, und danach während des gleichen
Rahmens empfangen die Zeitlagen der Sekundäranschlüsse
den Nachrichtenabtastwert oder Rundspruch der Hauptstelle.
Demgemäß ist es zur Verarbeitung des Rückstellbit
(Bit 16) am Eingang der Konferenzanordnung 100 erforderlich,
das Bit 16 auf der Sammelleitung PSDAT mit einem festen
Bezugssignal zu vergleichen, das für das vorliegende Ausführungsbeispiel
der Erfindung gleich einer logischen 1 ist.
Gatterschaltungen innerhalb des RSB-Prozessors
260 führen normalerweise das Bezugssignal RSB′ für einen
Vergleichen mit dem Bit 16 weiter. Immer dann jedoch, wenn
die Steuerbits CMBT und CMBR die Datenbetriebsart definieren,
führen die Gatterschaltungen eine logische 1 weiter.
In diesem Fall wird ein erster Zugriff zum Akkumulator-RAM
510 (520) während des Speicherzyklus mit Bezug auf eine
Datenkonferenzverbindung immer dann festgestellt, wenn das
Bit 16 auf der Sammelleitung PSDAT eine logische 0 ist.
Ein erster Zugriff wird dabei deswegen festgestellt, weil
ein Vergleich des Bit 16 mit dem festen Bezugswert zu einer
Nichtübereinstimmung führt. Bei Feststellung einer Nichtübereinstimmung
bringt der RSB-Prozessor 260 die Ader INIT auf
logisch 1, wodurch die Eingangswählsteuerung 410 veranlaßt
wird, den eingegebenen Nachrichtenabtastwert IBDAT für eine
Übertragung über den Eingangswählpuffer 420 zur SELDAT-Sammelleitung
450 zwecks Speicherung im Akkumulator-RAM
510, 520 zu wählen. Wie erläutert, bewirkt die Übertragung
der Nachrichtenabtastwerte über den Eingangswählpuffer 420
die Übereinstimmung des Bit 16 des Nachrichtenabtastwertes
mit dem Logikzustand der Leitung RSB′. Im Fall der Datenbetriebsart
ist die Leitung RSB′ auf den Zustand logisch 1
gebracht.
Nach dem Anfangszugriff stimmt das Bit 16 der
PSDAT-Sammelleitung mit dem festen Bezugszustand des Bezugssignals
RSB′ überein, und - wie erwähnt - wird SMDAT über
den Eingangswählpuffer 420 zum Rest der Datenkonferenzverbindung
entsprechend den in Tabelle 2 angegebenen Zuständen
und der obigen Erläuterung übertragen.
Gemäß Fig. 3 sind die Akkumulator-RAMs 510 und
520 identische dynamische Speicher mit wahlfreiem Zugriff,
die je 128 Speicherstellen mit 17 Bits besitzen und je durch
4T-Taktsignale betätigt werden. Summierte Nachrichtenabtastwerte,
die in Speicherstellen des Akkumulator-RAM 510 (520)
abgelegt sind, umfassen 17 Bits wie folgt:
Einen summierten Nachrichtenabtastwert mit 14 Wertbits und
einem Vorzeichenbit, 1 Paritätsbit und 1 Rückstellbit.
Fig. 4 zeigt die vier Taktübergänge des Taktsignals
4T für jede Periode einer Zeitlage. Die erste Rückflanke
(A) des Taktsignals 4T leitet ein Lesen eines Akkumulator-RAM
520 (510) ein. Während der nächsten (ersten) Vorderflanke
(B) des Taktsignals 4T werden die gelesenen Daten in
das (interne, nicht gezeigte) Ausgangsregister des Akkumulator-RAM
520 (510) unter Takteinfluß gebracht. Während
der zweiten Rückflanke (C) des Taktsignals 4T wird ein summierter
Nachrichtenabtastwert von der PSDAT-Sammelleitung
311 in den Akkumulator-RAM 520 (510) eingeschrieben. Diese
Arbeitsfolge wird durch die AR1AD-Adressenfolge des Akkumulator-RAM
520 (Fig. 4) mit Bezug auf die Zeitlage 253 dargestellt.
Man erkennt, daß eine Zeitlage in zwei bestimmte
Operationen unterteilt ist, nämlich
- 1) Lesen summierter Nachrichtenabtastwerte mit Bezug auf eine zweite Zeitlage (254) und
- 2) Abspeichern eines summierten Nachrichtenabtastwertes mit Bezug auf eine erste Zeitlage (253) während desjenigen Zeitabschnittes, in welchem RAMSEL0 eine logische 0 ist.
Der TS-255-Detektor 450 in Fig. 3 ist eine Schaltung
für das Feststellen des Auftretens der ankommenden
Zeitlage 255 mit Bezug auf ein Rahmensynchronisationssignal
TSYNC (Fig. 4), das einmal in jedem Zeitrahmen auftritt
und zeitlich die Zeitlagen 253 und 254 überlappt, um das
sich nähernde Ende des jeweiligen Zeitrahmens anzugeben.
Das an die Leitung 230 angelegte Signal TSYNC wird bei der
Rückflanke des Taktsignals 2T, die am Ende der Zeitlage
253 auftritt, unter Takteinfluß in das erste D-Flipflop
des Detektors 495 eingegeben. Das Signal TSYNC wird dann
bei der Rückflanke des Taktsignals 2T, die zu Beginn der
IBDAT-Zeitlage 255 auftritt, unter Takteinfluß in ein zweites
D-Flipflop des Detektors 450 eingegeben und als Signal
TS255′ auf der Leitung 451 ausgegeben. Das Signal TS255′
auf der Leitung 451 stellt zeitlich die ankommende Zeitlage
255 dar.
Die Akkumulator-RAM-Wählerschalter 460 ist eine
sequentielle Schaltung zur Erzeugung des Taktsignals
RAMSEL0 auf der Leitung 461 und des Taktsignals LRS0 auf
der Leitung 463. Die Taktsignale RAMSEL1 und LRS1 auf den
Leitungen 462 bzw. 464 stellen das Komplement der Signale
RAMSEL0 bzw. LRS0 dar.
Die Taktsignale RAMSEL0 und RAMSEL1 auf den Leitungen
461 bzw. 462 bewirken das Abwechseln des Akkumulator-RAM
510 (520) zwischen einem Speicherzyklus während eines
ersten Zeitrahmens und einem Abgabezyklus während eines
zweiten Zeitrahmens. Das abgeleitete RAM-Auswählsignal
LRS0, das auf die Leitung 463 zur RAM-Schreib-Leseschaltung
470 ausgegeben wird, und ein Logiksignal 1 (H) während
eines ersten Zeitrahmens wählen den Akkumulator-RAM 510
für die Einspeicherung summierter Nachrichtenabtastwerte
aus, die vom Eingangswählpuffer 420 über die SELDAT-Sammelleitung
450 ausgegeben werden. Ein RAM-Auswählsignal
LRS0 mit dem Logikzustand 0 wählt den Akkumulator-RAM 510
zur Lieferung summierter Nachrichtabtastwerte zwecks Ausgabe
über die Datensammelleitung 750 aus. Das RAM-Auswählsignal
LRS1, das auf der Leitung 464 zur RAM-Lese-Schreibschaltung
470 gegeben wird und den Logikzustand 1 hat, wählt
den Akkumulator-RAM 520 für die Einspeicherung von Nachrichtenabtastwerten
sowie beim Logikzustand 0 den Akkumulator-RAM
510 zur Lieferung summierter Nachrichtenabtastwerte
an die Sammelleitung 750 aus.
Das Taktsignal RAMSEL0 auf der Leitung 461 wird
umgeschaltet durch das Auftreten des Signals TS255′, das
vom TS-255-Detektor 455 über die Leitung 451 zum Akkumulator-RAM-Wähler
460 geführt hat, und die zweite Vorderflanke
des Taktsignals 4F, die während der Zeitlage 255 auftritt.
Wiederum wird das Steuersignal LRS0 um ein Viertel einer
Zeitlage mit Bezug auf das Signal RAMSEL0 verzögert und
durch das kombinierte Auftreten des umgeschalteten Signals
RAMSEL0 und die erste Vorderflanke des Taktsignals 4T umgeschaltet.
Das umgeschaltete Wählsignal LRS0 tritt am Anfang
eines Zeitrahmens in Koinzidenz mit der Zeitlage 0 auf.
Die Wählsignale LRS0 und LRS1 werden auf diese Weise nach
dem Auftreten jedes Impulses TSYNC umgeschaltet, damit die
Signale abwechseln zwischen dem Logikzustand 1 und dem
Logikzustand 0 mit Bezug auf einen ersten Zeitrahmen sowie
zwischen einem Logikzustand 0 und einem Logikzustand 1 mit
Bezug auf einen zweiten Zeitrahmen für die abwechselnde
Wahl des Akkumulator-RAM 510 bzw. 520.
Gemäß Fig. 3 wählen die RAM-Eingangswähler 530,
560 unter Steuerung der Leitungen RAMSEL0 bzw. RAMSEL1 entweder
Nachrichtenabtastwerte, die vom Eingangswählpuffer
420 über die SELDAT-Sammelleitung 450 ausgegeben worden
sind, oder Nachrichtenabtastwerte, die vom MSG-Gatter 625
über die Sammelleitung 650 geliefert worden sind.
Wie oben erläutert, veranlassen das Signal
RAMSEL0 und die hiervon abgeleiteten Signale die RAMs 510,
520, zwischen einem Speicherzyklus und einem Abgabezyklus
abzuwechseln. Auf die gleiche Weise werden die RAM-Eingangswähler
550, 560 abwechselnd umgeschaltet, um Informationen
auf der SELDAT-Sammelleitung 450 zum Eingang des entsprechenden
Akkumulator-RAM 510 (520) weiterzuleiten, wenn
dieser Akkumulator-RAM 510 (520) in seinem Speicherzyklus
ist. Umgekehrt veranlassen die Signale RAMSEL0 und RAMSEL1
die RAM-Eingangswähler 530, 560, den Nachrichtenabtastwert
auf der Sammelleitung 626 zum Eingang ihres jeweiligen
Akkumulator-RAM 510 (520) weiterzuleiten, der sich im Abgabezyklus
befindet.
Wie anschließend erläutert werden soll, ist ein
Nachrichtenabtastwert auf der Sammelleitung 626 nur dann
wirksam, wenn der Akkumulator-RAM 510, 520 sich im Abgabezyklus
befindet, wenn die entsprechende abgehende Zeitlage
der Datenbetriebsart zugeordnet ist und wenn diese Zeitlage
den ersten Zugriff zum Akkumulator-RAM 510 (520) im Abgabezyklus
durchführt. Die RAM-Wählerschaltung 530 (560) hängt
bei Auswahl des Nachrichtenabtastwertes mit 16 Bit von der
Sammelleitung 620 eine logische 0 als Bit 16 (Rückstellbit)
an den Nachrichtenabtastwert vor Einspeicherung im Akkumulator-RAM
510 (520) an.
Gemäß Fig. 4 ist insbesondere mit Bezug auf die
Signalfolge AR1AD gezeigt, daß jede Zeitlage in einen Lesezyklus
(R) zum ersten Holen eines summierten Nachrichtenabtastwertes
für eine zweite Zeitlage und einen Schreibzyklus
zur Einspeicherung von summierten Nachrichtenabtastwerten
in den Akkumulator-RAM 520 für eine zweite Zeitlage
unterteilt ist. Die Unterteilung einer Zeitlage in einen Lesezyklus
und einen Schreibzyklus erfolgt mit Hilfe der Signale
RRM0 und RRM1.
Der Lese/Schreib-RAM 470 in Fig. 3 ist eine aus
UND- und NAND-Gattern bestehende Kombinationsschaltung zur
Erzeugung von Lese/Schreibsignalen RRM0 und RRM1 auf den
Leitungen 471 und 472 für den Akkumulator-RAM 510 (520).
Die Signale RRM0 und RRM1 auf den Leitungen 471 bzw. 472
stellen invertierte Abbilder des Taktsignals 2T für den
Akkumulator-RAM 510 (520) im Speicherzyklus dar. Das Wählsignal
LRS0 (LRS1) im Logikzustand 0, das über die Leitung
463 (464) eingegeben wird, schaltet der RAM-Lese/Schreibschaltung
470 zugeordnete Schaltungen ab und bringt das
Ausgangssignal auf der Leitung 471 (472) auf den Logikzustand
1 oder den RAM-Lesezustand für den Akkumulator-RAM
510 (520) im Abgabezyklus. Umgekehrt betätigt das Wählsignal
LRS0 (LRS1) im Logikzustand 1 die RAM-Lese/Schreibschaltung
470, wodurch die Schaltung auf der Leitung 471
(472) ein invertiertes Abbild des Taktsignals 2T ausgibt.
Da die Wählsignale LRS0 und LRS1 logische Komplemente darstellen,
wird eines der Signale RRM0 oder RRM1, aber nicht
beide während eines entsprechenden Zeitrahmens betätigt.
Die Lese-Schreibsteuersignale RRM0 und RRM1 sind ebenfalls
über Leitungen 471 und 472 an den Akkumulator-RAM 510 (520)
angeschaltet.
Die Leseadresse (RARAD) und Schreibadresse
(WARAD) mit 7 Bits werden dem Akkumulator-RAM 510 (520)
über die Adressensammelleitung 515 (525) und über Wählschaltungen
540 (RAM-Auswahl 0) bzw. 550 (RAM-Auswahl 1)
zugeführt, die unter Steuerung der Signale RRM0 und RRM1
stehen.
Es sei beispielsweise angenommen, daß während
eines ersten Zeitrahmens der Akkumulator-RAM 520 die Speicherung
von über die Sammelleitung SELDAT eingegebenen
Nachrichtenabtastwerten vornimmt und gleichzeitig der
Akkumulator-RAM 510 Nachrichtenabtastwerte am Ausgang 750
ausgibt, die während des vorhergehenden Rahmens für jede
Zeitlage eingespeichert worden sind. In diesem Fall führt
das Signal RRM1, das während des angenommenen ersten Zeitrahmens
ein invertiertes Abbild des Taktsignals 2T ist,
die Leseadresse RARAD über die RAM-Auswählschaltung 550
und über die Adressensammelleitung 525 während der ersten
Hälfte einer Zeitlage zum Akkumulator-RAM 520 und führt
die Schreibadresse WARAD während der zweiten Hälfte einer
Zeitlage über die Adressensammelleitung 525 zum Akkumulator-RAM
520. Gleichzeitig führt das Signal RRM0, das während
des angenommenen Zeitrahmens dauernd auf logisch 1
gehalten ist, nur die Leseadresse RARAD über die RAM-Auswählschaltung
540 und die Adressensammelleitung 515 während
des jeweiligen Zeitrahmens zum Akkumulator-RAM 510.
Während des zweiten (nächsten) Zeitrahmens wird
das Signal RRM1 auf der Leitung 472 für den gesamten Zeitrahmen
auf logisch 1 gehalten, wodurch nur die Leseadresse
RARAD über die RAM-Auswählschaltung 550 und die Adressensammelleitung
525 zum Akkumulator-RAM 520 geführt werden,
kann. Gleichzeitig führt das betätigte Signal RRM0, das
während der ersten Hälfte einer Zeitlage den Logikzustand
1 und während der zweiten Hälfte einer Zeitlage den Logikzustand
0 hat, die Leseadresse RARAD über die RAM-Auswählschaltung
540 während der ersten Hälfte einer Zeitlage und
die Schreibadresse WARAD während der zweiten Hälfte der
Zeitlage zum Akkumulator-RAM 510. Auf diese Weise wechselt
jeder Akkumulator-RAM 510 (520) zwischen einem Speicherzyklus
und einem Abgabezyklus ab und ermöglicht das vorzeitige
Holen eines summierten Nachrichtenabtastwertes mit
Bezug auf eine zweite Zeitlage während einer ersten Zeitlage.
Der RAM-Auswählzwischenspeicher 620 in Fig. 3
weist eine 17-Bit-Anordnung von Master-Slave-D-Flipflops
zur Aufnahme von im voraus gelesenen, vorher summierten
Nachrichtenabtastwerten, die von einem Akkumulator-RAM 510
(520) ausgegeben worden sind, zur Summierung mit einem entsprechenden
ankommenden Nachrichtenabtastwert (IBDAT) durch
den Eingangsaddierer 310 fest. Der RAM-Auswählzwischenspeicher
620 wechselt unter Steuerung des Taktsignals RAMSEL0
zwischen empfangenen summierten Nachrichtenabtastwerten
vom Akkumulator-RAM 510 (520) ab. Ein summierter Nachrichtenabtastwert
wird in die Master-Flipflops des Zwischenspeichers
620 bei der zweiten Vorderflanke des Taktsignals
4F eingegeben und dann während der Vorderflanke des Taktsignals
4T in derjenigen Zeitspanne, in der das Taktsignal
LTC logisch 1 ist, in die Slave-Flipflops zur Aufgabe auf
die PSDAT-Datensammelleitung 311 übertragen.
Gemäß Fig. 3 nimmt der RAM-Auswählzwischenspeicher
620 über die Datensammelleitung 621 summierte Nachrichtenabtastwerte
vom Akkumulator-RAM 510 auf und speichert
diese zwischen, wenn die RAMSEL0-Leitung 461 auf logisch
1 ist, und nimmt über die Datensammelleitung 622 summierte
Nachrichtenabtastwerte vom Akkumulator-RAM 520 auf und
speichert sie zwischen, wenn die RAMSEL0-Leitung 461 auf
logisch 0 ist. Ein im Auswählzwischenspeicher 620 abgelegter
summierter Nachrichtenabtastwert wird sowohl dem Eingangsaddierer
310 über die Sammelleitung 311 zur Summierung mit
einem ankommenden Nachrichtenabtastwert (IBDAT) auf der
Sammelleitung 206 als auch dem Eingangswählpuffer 420 zugeführt,
wie oben erläutert.
Für den Fall, daß benachbarte Zeitlagen in einem
Zeitrahmen der gleichen Konferenz zugeordnet und demgemäß
beide der gleichen Speicherstelle im Akkumulator-RAM 510
(520) zugeordnet sind, werden die summierten Nachrichtenabtastwerte,
die vom Eingangspuffer 420 für eine erste
Zeitlage der benachbarten Zeitlagen ausgegeben werden, durch
den Detektor 480 für benachbarte Zeitlagen außer in den
Akkumulator-RAM 510 (520) auch in den Wählzwischenspeicher
620 eingegeben. Auf diese Weise enthalten die summierten
Nachrichtenabtastwerte, die in Vorbereitung für die Bearbeitung
der zweiten Zeitlage der benachbarten Zeitlagen
im voraus geholt worden sind, den Nachrichtenabtastwert,
der durch die erste Zeitlage der benachbarten Zeitlagen
beigetragen wird. Ohne diese Anordnung würde die im voraus
geholte Summe, die während der vorhergehenden Zeitlage aus
dem Speicher entfernt wird, nicht den letzten, durch die
frühere Zeitlage beigetragenen Abtastwert enthalten.
Gemäß Fig. 3 ist der Detektor für benachbarte
Zeitlagen eine kombinatorische Komparator- und Registerschaltung
zur Feststellung benachbarter Zeitlagen, die der
gleichen Konferenzverbindung zugeordnet sind. Der Detektor
480 für benachbarte Zeitlagen (TS von Time Slot) wird durch
das Signal TS255 abgeschaltet, das die ankommende Zeitlage
255 darstellt und über die Leitung 451 vom Detektor 450
eingeführt wird. Die Abschaltung des Detektors 480 für benachbarte
Zeitlagen verhindert eine Erkennung benachbarter
Zeitlagen über die Grenzen von zwei benachbarten Zeitlagen
hinaus, was für die Zeitlagen 255 und 0 gilt.
Wie oben beschrieben, tritt die Leseadresse RARAD
des Akkumulator-RAM 510 (520) für eine zweite Zeitlage
gleichzeitig mit der Schreibadresse WARAD des Akkumulator-RAM
510 (520) am Ausgang des Wählzwischenspeichers 440 bzw.
auf den Adressensammelleitungen 442 und 443 auf. Demgemäß
ist die Leseadresse (RARAD) für eine zweite Zeitlage der
benachbarten Zeitlagen gleich der Schreibadresse (WARAD)
für eine erste Zeitlage der benachbarten Zeitlagen, die
gleichzeitig auftritt.
Die Leseadresse RARAD und die Schreibadresse
WARAD führen vom Wählzwischenspeicher 440 zum Detektor 480
für benachbarte Zeitlagen über die Adressensammelleitungen
442 bzw. 443. Eine kombinatorische Vergleicherschaltung,
die dem Detektor 480 für benachbarte Zeitlagen zugeordnet
ist, vergleicht die Adressen und gibt eine logische 1 über
die Leitung 481 aus, wenn eine Übereinstimmung zwischen
den Adressen RARAD und WARAD festgestellt wird. Zu Beginn
des vierten Viertels der ersten der benachbarten Zeitlagen
wird die von der Vergleicherschaltung des Detektors 480
ausgegebene logische 1 bei der Vorderflanke des Taktsignals
4F in ein Ausgangsregister des Detektors 480 für benachbarte
Zeitlagen eingeführt und am Ausgang 481 ausgegeben.
Das Ausgangsregister des Detektors 480 für benachbarte
Zeitlagen wird durch die Vorderflanke des Taktsignals 4F
gelöscht, die während des ersten Viertels der zweiten
der benachbarten Zeitlagen auftritt, unter der
Voraussetzung, daß die nächstfolgende Zeitlage keine benachbarte
Zeitlage ist.
Der RAM-Ausgangszwischenspeicher 630 (Fig. 3)
nimmt im voraus geholte summierte Nachrichtenabtastwerte
auf, die vom Akkumulator-RAM 510 (520), welcher zur Lieferung
von Daten an den Ausgang 750 ausgewählt wurde, ausgegeben
worden sind. Der RAM-Ausgangszwischenspeicher 630,
der ähnlich wie der Auswählzwischenspeicher 620 ausgebildet
ist und durch die Taktsignale 4F und 4T gespeist wird,
wechselt unter Steuerung des Taktsignals RAMSEL1 auf der
Leitung 462 zwischen der Aufnahme und dem Festhalten summierter
Nachrichtenabtastwerte vom Akkumulator-RAM 510 (520) ab.
Wenn das Taktsignal RAMSEL1 auf der Leitung 462
logisch 1 ist, nimmt der RAM-Ausgangszwischenspeicher 630
über die Sammelleitung 621 summierte Nachrichtenabtastwerte
vom Akkumulator-RAM 510 zur Ausgabe an den Ausgangsaddierer
640 über die CSDAT-Datensammelleitung 635 auf und speichert
sie. Das Taktsignal RAMSEL1 auf logisch 0 schaltet den Eingang
des RAM-Ausgangszwischenspeichers 630 zum Akkumulator-RAM
520 zur Aufnahme von summierten Nachrichtenabtastwerten
über die Datensammelleitung 622 um.
Gemäß Fig. 4 läuft die vom Adressengenerator
320 auf der Sammelleitung 319 erzeugte Zeitlagenadresse
DRAD einer entsprechenden ankommenden Zeitlage IBDAT um
eine halbe Zeitlage voraus und wird dem Speicheradresseneingang
des Abtast-RAM 610 (Fig. 3) zugeführt, um einen vorher
gespeicherten Nachrichtenabtastwert für die ankommende
Zeitlage eines vorhergehenden Zeitrahmens zu lesen, bevor
der ankommende Nachrichtenabtastwert eines augenblicklichen
Rahmens eingespeichert wird. Das Taktsignal 2T überwacht
den Lese/Schreibzyklus des Abtast-RAM 610 mit Bezug auf
das Taktsignal 4T.
Es sei weiterhin auf Fig. 4 Bezug genommen. Beispielsweise
geht die Zeitlagenadresse (DRAD) 254 der ankommenden
Zeitlage (IBDAT) 254 um eine halbe Zeitlage voraus,
überlappt diese und wird dem Abtast-RAM 610 über die
Sammelleitung 319 zugeführt. Das Auftreten des Taktsignals
2T mit dem Logikzustand 1 und die zweite Rückflanke des
Taktsignals 4T während der IBDAT-Zeitlage 253 bewirken,
daß die Speicherstelle 254 gelesen und der Inhalt bei der
nachfolgenden Vorderflanke des Taktsignals 4T (nicht gezeigt)
im (internen, nicht gezeigten) Ausgangszwischenspeicher
des Abtast-RAM 610 zur Verarbeitung durch den Ausgangsaddierer
640 über das Nachrichtenabtastgatter (MSG)
625 abgelegt wird. Während der ankommenden IBDAT-Zeitlage
254 veranlaßt das Auftreten des Taktsignals 2T mit dem Logikzustand
0 und die erste Rückflanke des Taktsignals 4T,
daß ein neuer, von der Sammelleitung 206 zugeführter Abtastwert
für die Zeitlage 254 in der Speicherstelle 254 des
Abtast-RAM 610 abgelegt wird. Der im voraus gelesene Nachrichtenabtastwert
für die Zeitlage 254, der im Ausgangszwischenspeicher
des Abtast-RAM 610 abgelegt ist, wird dann
während der Zeitlage 254 über die Datensammelleitung 616
dem Nachrichtenabtastgatter 625 zugeführt.
Das Nachrichtenabtastgatter 625 ist eine Kombinationslogikschaltung
mit 16 Bits unter Steuerung der Abtaststeuerschaltung
645 zur Invertierung entweder von Nachrichtenabtastwerten,
die vom Abtast-RAM 610 ausgegeben werden,
oder einer Digitalnachricht IDLECODE, die intern durch
das Nachrichtenabtastgatter 625 erzeugt wird, und Weiterleitung
an die Sammelleitung 626.
Die Abtaststeuerschaltung 645 ist eine Kombinationslogikschaltung
ähnlich der Eingangssteuerschaltung
410 zur Steuerung des Nachrichtenabtastgatters 625 entsprechend
den Vorschriften, die durch den Logikzustand der Arbeitsweisensteuerbits
CMBT und CMBR erzeugt werden, welche
über Leitungen 444 bzw. 445 zugeführt werden. Der Abtaststeuerschaltung
645 werden außerdem Wartungssignale (nicht
gezeigt) zur Prüfung der Konferenzanordnung eingegeben.
Die Abtaststeuerschaltung 645 wählt die Alternativnachricht
IDLECODE, die von dem Gatter 625 zu erzeugen
und über dieses zu übertragen ist, für Zeitlagen, die der
Überwachungsbetriebsart zugeordnet sind. Eine Zeitlage in
der Überwachungsbetriebsart kann nur eine Konferenzverbindung
überwachen, und demgemäß sind von der jeweiligen Zeitlage
übertragene Nachrichtenabtastwerte nicht zugelassen,
zu der summierten Konferenznachricht beizutragen, die am
Ausgang 750 ausgegeben wird.
Die Abtaststeuerschaltung 645 wählt einen Nachrichtenabtastwert
auf der Sammelleitung 616 für eine Übertragung
über das Gatter 625 zur Datensammelleitung 626 aus,
wenn der Logikzustand der über die Leitungen 644 und 645
zugeführten Betriebsartensteuerbits CMBR und CMBT mit Bezug
auf eine Zeitlage entweder 01 (Rundspruch) oder 11 (Konferenz)
sind. Ein von einer Zeitlage in entweder der Rundspruch-
oder der Konferenzbetriebsart beigetragener Nachrichtenabtastwert
wird am Eingang durch den Eingangsaddierer
310 mit den durch die anderen, der Verbindung zugeordneten
Zeitlagen beigetragenen Nachrichtenabtastwerten summiert
und im Akkumulator-RAM 510 (520) gespeichert, so daß
der Nachrichtenabtastwert zu den ausgegebenen Nachrichten
abtastwerten beitragen kann. Dagegen ist eine Überwachungszeitlage
sozusagen stumm, und ihr Nachrichtenbeitrag wird
nicht im Eingangsaddierer 310 mit den Konferenznachrichtenabtastwerten
summiert. Demgemäß kann der Nachrichtenabtastwert
einer Überwachungszeitlage nicht zu den summierten
Nachrichtenabtastwerten am Ausgang 750 beitragen.
Der Ausgangsaddierer 640 ist eine Zweier-Komplement-Kombinationslogikschaltung
ähnlich dem Eingangsaddierer
310. Der Ausgangsaddierer 640 enthält logische
Sättigungsschaltungen zur Feststellung eines positiven oder
negativen Überlaufs bei der Summierung eines vom Ausgangszwischenspeicher
630 über die Datensammelleitung 635 eingegebenen
Nachrichtenabtastwertes mit einem invertierten,
von der Gatterschaltung 625 über die Sammelleitung 646 zugeführten
Nachrichtenabtastwert. Da ein über die Sammelleitung
625 zugeführter Nachrichtenabtastwert ein invertiertes
Abbild des vorher im Abtast-RAM 610 gespeicherten Nachrichtenabtastwertes
ist, wird er im wesentlichen durch den Ausgangsaddierer
640 von dem über die Sammelleitung 635 zugeführten
Nachrichtenabtastwert mittels der Zweier-Komplement-Addition
substrahiert. Auf diese Weise wird ein Nachrichtenabtastwert
für eine Zeitlage von dem summierten Nachrichtenabtastwert
substrahiert, um seinen Nachrichtenbeitrag zur
summierten Nachricht auszuschließen, bevor der summierte
Nachrichtenabtastwert in der entsprechenden Zeitlage am
Ausgang 750 ausgegeben wird. Diese Arbeitsfolge stellt sicher,
daß ein Nebensprechen nicht zu einer entsprechenden
Zeitlage übertragen wird, da das Nebensprechen vom örtlichen
Fernsprechapparat geliefert wird.
Der Ausgangsaddierer 640 gibt der Ausgangswählschaltung
710 über die Leitungen POOR oder NOOR an, wenn
entweder ein positiv oder ein negativer Überlauf bei der
Summierung eines Nachrichtenabtastwertes von der Sammelleitung
635 mit einem entsprechenden Nachrichtenabtastwert
von der Sammelleitung 626 auftritt.
Der Ausgangs-Rückstellbit-Prozessor (RSB0) 660
ist eine Kombinationsschaltung zur Verarbeitung des Rückstellbits
(Bit 16), das jeder Zeitlage für die Datenbetriebsart
zugeordnet ist, d. h. wenn CMBT und CMBR gleich
00 sind.
Wie oben erwähnt, stellt die RSB0-Schaltung 660
den ersten Abgabezugriff zum Akkumulator-RAM 510, 520 mit
Bezug auf eine Datenbetriebsart-Verbindung dadurch fest,
daß der Logikzustand des Rückstellbit (Bit 16) von zugeführten
Datenabtastwerten, die vom RAM-Ausgangszwischenspeicher
630 abgegeben werden, mit einem festen Bezugswert gleich
dem Logikzustand 0 vergleicht wird.
Der Rückstellbit-Prozessor 260 vergleicht - wie
erläutert - das Bit 16 eines gespeicherten Datennachrichtenabtastwertes
mit einem festen Bezugswert gleich einer
logischen 1 für eine der Datenbetriebsart zugeordnete Zeitlage.
Bei Feststellung eines ersten Zugriffs zum Akkumulator-RAM
510 (520) im Abgabezyklus veranlaßt der Rückstellbit-Prozessor
260, daß das bit 16 des Datennachrichtenabtastwertes
(IBDAT) in eine logische 1 geändert wird und
daß die Datennachricht für die als erste zugreifende Zeitlage
im Akkumulator-RAM 510 (520) statt des vorher summierten
Datennachrichtenabtastwertes gespeichert wird. Demgemäß
ist das dere RSB0-Schaltung 660 zugeführte Rückstellbit für
jeden ersten Zugriff zum Akkumulator-RAM 510, 520 für eine
Datenkonferenzverbindung eine logische 1.
Die RSB0-Schaltung 660 tritt für jede Zeitlage
in der Datenbetriebsart in Tätigkeit. Bei Feststellung einer
Nichtübereinstimmung zwischen dem Bit 16 auf dem Sammelleitung
635 und einem festen Bezugswert von logisch 0 veranlaßt
die RSB0-Schaltung 660, daß der vom MSG-Gatter 625
auf die Sammelleitung 626 ausgegebene Nachrichtenabtastwert
in der der jeweiligen Datenkonferenzverbindung zugeordneten
Speicherstelle des abgebenden Akkumulator-RAM 510, 520 abgelegt
wird. Wie erläutert, stellt das Auftreten einer
Nichtübereinstimmung einen ersten Zugriff zum Akkumulator-RAM
510 (520) im Abgabezyklus dar und zeigt an, daß die
jeweilige Zeitlage einer Hauptstation in einer Vielpunkt-Datenverbindung
zugeordnet ist. In diesem Fall läßt die
RSB0-Schaltung 660 eine normale Ausgangsverarbeitung des
summierten Datennachrichtenabtastwertes (DFDAT) zwecks Eingabe
in die Hauptstellenzeitlage über den Zeitlagenwechseler
900 zu.
Bei Feststellung einer Nichtübereinstimmung während
der Hauptstellen-Zeitlage bringt die RSB0-Schaltung
660 die zur RAM-Lese/Schreibschaltung 470 führende Leitung
WBN für die Dauer der Zeitlage auf logisch 1, wodurch wiederum
die Leitungen RRM0 und RRM1 veranlaßt werden, die
Akkumulator-RAMs 510, 520 in den Schreibzustand zu bringen,
wie oben beschrieben. Die Leitung WBN beeinflußt den Akkumulator-RAM
510 (520) im Speicherzyklus nicht, da dieser RAM
sich für die Dauer der entsprechenden Zeitlage und des Rahmens
im Schreibzustand befindet. Die Leitung WBN beeinflußt nur
den Akkumulator-RAM 510 (520) im Abgabezyklus und nur für
die Dauer der jeweiligen Hauptstellen-Zeitlage.
Wie erwähnt, führt der RAM-Eingangswähler 530
(560) die Sammelleitung 626 zum Eingang des Akkumulator-RAM
510 (520) im Abgabezyklus und hängt eine logische 0
als Bit 16 an den von der Sammelleitung 626 gewählten Nachrichtenabtastwert
an. Demgemäß wird während des vierten
Viertels der Hauptstellen-Zeitlage, wie oben in Verbindung
mit dem Taktsignal 4T beschrieben worden ist, der Datenabtastwert
für die Hauptstellen-Zeitlage auf der Sammelleitung
626 zusammen mit dem Bit 16 und dem Paritätsbit 17 (nicht
gezeigt) im abgebenden Akkumulator-RAM 510 (520) in der
jeweiligen Datenkonferenz-Speicherstelle abgelegt. Nachfolgende
Zugriffe zu dieser Speicherstelle während des jeweiligen
Abgabezyklus durch sekundäre Zeitlagen bewirken nicht,
daß die RSB0-Schaltung 660 eine Nichtübereinstimmung feststellt.
Eine Nichtübereinstimmung tritt deswegen bei nachfolgenden
Zugriffen nicht auf, weil der Wähler 09564 00070 552 001000280000000200012000285910945300040 0002003337639 00004 09445530 (560)
das Bit 16 zwangsweise auf logisch 0 gebracht hat und dieser
Wert mit dem festen Referenzwert logisch 0 übereinstimmt,
der von der RSB0-Schaltung 660 benutzt wird. Bei Feststellung
einer Übereinstimmung veranlaßt die RSB0-Schaltung
660 die Ausgangssteuerschaltung über die INIT0-Leitung 661,
CSDAT durch den Ausgangswählpuffer 720 statt des Differenz-Nachrichtenabtastwertes
(DFDAT) auszugeben.
Für eine Vielpunkt-Datenverbindung wird die Summe
der von der jeder Datenstation aufgenommenen Datenabtastwerte
abzüglich des Beitrages durch die Haupstelle über den Zeitlagenwechseler
900 zur Hauptstelle übertragen. Danach wird
während des gleichen Abgaberahmens der von der Hauptstelle
empfangene Nachrichtenabtastwert im abgegebenden Akkumulator-RAM
510 (520) gespeichert und zu jedem Sekundärzweig der
Mehrpunktverbindung übertragen. Auf diese Weise sind die
Sekundärzweige voneinander getrennt und nehmen nur Rundsprüche
von der Hauptstelle auf. Andererseits empfängt die
Hauptstelle Daten von jedem Sekundärzweig der Vielpunktverbindung.
Zur Erzielung der Trennung veranlaßt die Allzweck-Konferenzanordnung
100 über die RSB0-Schaltung 660,
daß das Ausgangssignal des RAM-Zwischenspeichers 630 (der
Nachrichtenabtastwert der Hauptstelle) vom Wähler 720 gewählt
wird, da das Ausgangssignal des Addierers 640 ein
ungültiger Nachrichtenabtastwert ist. Das Ausgangssignal
(DFDAT) des Addierers 640 ist ungültig nur für die Zeitlagen,
die den Sekundärzweigen einer Vielpunkt-Datenverbindung
zugeordnet sind, da der Ausgangsaddierer 640 den Nachrichtenabtastwert
für eine sekundäre Datenzeitlage von dem
Nachrichtenabtastwert der Hauptstelle subtrahiert, so daß
das Ausgangssignal der Schaltung 640 ungültig ist. Demgemäß
wird der Ausgangsaddierer 640 während des Auftretens der
Sekundärzeitlagen für die gleiche Konferenzverbindung praktisch
gesperrt.
Der Ausgangswählpuffer 720 ist eine Kombinationslogikschaltung
ähnlich dem Eingangswählpuffer 420 und
steht unter Steuerung der Ausgangssteuerschaltung 710. Der
Ausgangswählpuffer 720 enthält Schaltungen (nicht gezeigt)
zur Erzeugung einer Parität (nicht gezeigt) über gewählte
Eingangssignale, die zum Ausgangspuffer 735 über die Datensammelleitung
734 abgegeben werden, und enthält Kombinationsschaltungen
zur Durchführung von Wartungsfunktionen (nicht
gezeigt) unter Steuerung einer externen zentralen Verarbeitungseinheit
(nicht gezeigt).
Die Eingangssignale DFDAT und CSDAT des Ausgangswählpuffers
720 stellen das Ausgangssignal des Ausgangsaddierers
640 über die Sammelleitung 641 und das Ausgangssignal
des Zwischenspeichers 630 dar. Das Signal CSDAT ist
der kumulative Konferenznachrichtenabtastwert vom Akkumulator-RAM
510 (520) und enthält den Nachrichtenabtastwert-Beitrag
der jeweiligen Zeitlage. Das Signal DFDAT ist der
kumulative Konferenznachrichtenabtastwert abzüglich des
Nachrichtenabtastwert-Beitrages der jeweiligen Zeitlage.
Der Ausgangspuffer 720 erzeugt außerdem die alternativen
Digitalnachrichten PMAX, NMAX und IDLECODE, die oben definiert
worden sind. Der Ausgangswählpuffer 720 erzeugt darüber hinaus
unter Ansprechen auf Wartungsanforderungen weitere
alternative Digitalnachrichten (nicht gezeigt).
Die Ausgangssteuerschaltung 710 ist eine Kombinationslogikschaltung
ähnlich der Eingangssteuerschaltung
410 zur Steuerung der Ausgabe gewählter Eingangssignale
zum Ausgangswählpuffer 720. Die Ausgangssignale der Ausgangssteuerschaltung
710 entsprechen den jeweiligen Eingangssignalen
des Ausgangswählpuffers 720.
Tabelle 3 zeigt symbolisch nach Art der bekannten
Wahrheitstabellen den Zustand von Eingangssignalen für
die Ausgangssteuerung 710, die wiederum die Auswahl entsprechender
Eingangssignale für den Ausgangspuffer 720 zur Weiterleitung
an die Sammelleitung 734 steuert.
Bei einem positiven oder negativen Überlaufsignal
vom Ausgangsaddierer 650 über die Leitungen POOR bzw.
NOOR veranlaßt die Ausgangssteuerschaltung 710 den Ausgangswählpuffer
720 über die Leitungen PFS bzw. NFS, die alternative
Digitalnachricht PFS (PMAX) oder NFS (NMAX) zur Sammelleitung
734 zu geben. Das Signal IDLECODE wird vom Ausgangswählpuffer
720 unter dem Einfluß der Ausgangssteuerschaltung
710 dann über die Leitung IDLC abgegeben, wenn
der jeweiligen Zeitlage nur erlaubt ist, im Rundspruchbetrieb
(Betriebsarten-Steuerbits=01) zu einer Konferenzverbindung
beizutragen. Das Signal IDLECODE wird entsprechend
Tabelle 3 in diesem Fall für eine Ausgabe gewählt,
um sicherzustellen, daß eine entsprechende, nur für einen
Rundspruchbetrieb zugelassene Zeitlage keine Nachrichtenabtastwerte
von der Konferenzverbindung empfängt. Die Ausgangssteuerschaltung
710 veranlaßt über die Leitung DFD
die Ausgangspufferschaltung 720, das Ausgangssignal (DFDAT)
vom Ausgangsaddierer 640, das zum Ausgangspuffer 720 über
die DFDAT-Datensammelleitung 641 übertragen worden ist,
zu entsprechenden Zeitlagen zu führen, die summierte Nachrichtenabtastwerte
von der Konferenzverbindung bei Nichtvorhandensein
eines Überlaufs empfangen (CMBR=1) dürfen.
Der Ausgangswählpuffer 720 führt den gewählten
Nachrichtenabtastwert über die Sammelleitung 734 zum Ausgangspuffer-Zwischenspeicher
735.
Der Ausgangspuffer-Zwischenspeicher 735 ist eine
sequentielle Schaltungsanordnung mit Wasser-Slave-Flipflops,
bei der Daten auf der Sammelleitung 734 bei der Rückflanke
des Taktsignals 4T im LTC-Betätigungsfenster in die Masterstufe
des Ausgangspuffer-Zwischenspeichers 735 geführt werden.
Der Inhalt des Master-Registers wird dann bei der ersten
ansteigenden Flanke des Taktsignals 4T im LTC-Betätigungsfenster
in das Slave-Register zwecks Ausgabe zur Sammelleitung
750 mit 16 parallelen Bits geführt.
Das Fortschreiten eines Nachrichtenabtastwertes
durch den Ausgangspuffer-Zwischenspeicher 735 entsprechend
dem Taktsignal 4T ist vorgesehen, damit ein ausgegebener
Nachrichtenabtastwert für die volle Zeitdauer einer Zeitlage
statt nur einem Teil einer Zeitlage zur Verfügung
steht. Demgemäß läuft bei dieser Anordnung ein ausgegebener
Nachrichtenabtastwert auf der Datensammelleitung 750 der
ankommenden (nächsten) Zeitlage (IBDAT) um eine Zeitlage
nach. Beispielsweise steht ein summierter Nachrichtenabtastwert
der Zeitlage 254 am Ausgang 750 zu Beginn der Eingangszeitlage
255 zur Verfügung.
Der Einsatz der Master-Slave-Registeranordnung
anstelle üblicher Flipflops gibt die Möglichkeit, daß
das Ausgangssignal während der jeweiligen Zeitlage auf der
Datensammelleitung 750 zur Verfügung steht.
Die Erfindung ist nicht auf das hier gezeigte
und beschriebene Ausführungsbeispiel eingeschränkt. Beispielsweise
können die verschiedenen Datensammelleitungen
durch Hinzufügen oder Weglassen von Bits, die den Digitalwert
der summierten Nachrichtenabtastwerte definieren, abgeändert
werden. Entsprechend können die Akkumulator-RAMs
und der Abtastwert-RAM an die entsprechende Änderung hinsichtlich
der Zahl von Datenbits angepaßt werden. Schließlich
kann die Anzahl der Betriebsarten-Steuerbits geändert
oder vergrößert werden, um Hybrid-Verbindungen oder andere
Funktionen anzugeben, beispielsweise die Einfügung einer
Verzögerung bei der Ausgabe bestimmter summierter Nachrichtenabtastwerte.
Darüber hinaus können alternativ symbolische
Nachrichten leicht auf andere Werte geändert werden.
Schließlich kann die Schnittstellenschaltung ohne Schwierigkeiten
und in bekannter Art von einem seriellen auf
einen parallelen Eingang geändert werden.
Die offenbarte Zeitmultiplex-Vermittlungsanordnung
enthält in typischer Weise Wartungsfunktionen zur
Durchführung von Überprüfungen und Diagnosevorgängen mit
Bezug auf die Schaltungsbauteile. Außerdem enthält die Anordnung
in typischer Weise Schaltungen zur Durchführung
von Paritätsprüfungen und zum Anhängen eines Paritätsbit
an Daten. Solche Wartungsfunktionen sind in hohem Maße
zweckmäßig, ihre Verwirklichung ist aber bekannt.
Claims (6)
1. Zeitmultiplex-Sprachkonferenz- und -Datenvermittler zur Aufnahme von
Nachrichtenabtastwerten in einem Rahmen mit
einer Einrichtung (800) zum selektiven Wechseln bestimmter Eingangszeitlagen gegen andere Zeitlagen eines Rahmens und mit
einer Konferenzanordnung (100),
dadurch gekennzeichnet, daß die Konferenzanordnung aufweist:
eine Einrichtung (310) zum selektiven Summieren der Nachrichtenabtastwerte von Gruppen der gewechselten Zeitlagen;
einen ersten Speicher (510) mit einer Vielzahl von Speicherstellen zur Speicherung jedes der summierten Nachrichtenabtastwerte während eines ersten Zeitrahmens und zur Abgabe der gespeicherten Summe an einen Ausgangsanschluß während eines nächsten, zweiten Zeitrahmens;
einen zweiten Speicher (520) mit einer Vielzahl von Speicherstellen, der während des nächsten, zweiten Zeitrahmens jeden summierten Nachrichtenabtastwert speichert, und während eines nächsten, dritten Zeitrahmens an einen Ausgangsanschluß abgibt;
eine Steuerschaltung (660), die dafür sorgt, daß die summierten Nachrichtenabtastwerte nur an die erste Zeitlage einer Gruppe von Zeitlagen gegeben und daß ein von der ersten Zeitlage aufgenommener Nachrichtenabtastwert an die anderen Zeitlagen der Gruppe von Zeitlagen geliefert werden; und
daß eine Einrichtung (900) vorgesehen ist, die die selektiv gewechselten Zeitlagen wieder in die ursprüngliche Reihenfolge zurückwechselt, und
eine Verarbeitungseinrichtung (850), die die Wechseleinrichtung (800), die Konferenzanordnung (100) und die Zurückwechseleinrichtung (900) steuert.
einer Einrichtung (800) zum selektiven Wechseln bestimmter Eingangszeitlagen gegen andere Zeitlagen eines Rahmens und mit
einer Konferenzanordnung (100),
dadurch gekennzeichnet, daß die Konferenzanordnung aufweist:
eine Einrichtung (310) zum selektiven Summieren der Nachrichtenabtastwerte von Gruppen der gewechselten Zeitlagen;
einen ersten Speicher (510) mit einer Vielzahl von Speicherstellen zur Speicherung jedes der summierten Nachrichtenabtastwerte während eines ersten Zeitrahmens und zur Abgabe der gespeicherten Summe an einen Ausgangsanschluß während eines nächsten, zweiten Zeitrahmens;
einen zweiten Speicher (520) mit einer Vielzahl von Speicherstellen, der während des nächsten, zweiten Zeitrahmens jeden summierten Nachrichtenabtastwert speichert, und während eines nächsten, dritten Zeitrahmens an einen Ausgangsanschluß abgibt;
eine Steuerschaltung (660), die dafür sorgt, daß die summierten Nachrichtenabtastwerte nur an die erste Zeitlage einer Gruppe von Zeitlagen gegeben und daß ein von der ersten Zeitlage aufgenommener Nachrichtenabtastwert an die anderen Zeitlagen der Gruppe von Zeitlagen geliefert werden; und
daß eine Einrichtung (900) vorgesehen ist, die die selektiv gewechselten Zeitlagen wieder in die ursprüngliche Reihenfolge zurückwechselt, und
eine Verarbeitungseinrichtung (850), die die Wechseleinrichtung (800), die Konferenzanordnung (100) und die Zurückwechseleinrichtung (900) steuert.
2. Sprachkonferenz- und Datenvermittler nach Anspruch 1,
dadurch gekennzeichnet,
daß die Steuerschaltung (660)
- a) ein erstes festes Bezugssignal erzeugt,
- b) an die ankommenden Abtastwerte der summierten Nachricht ein besonderes Bit in Übereinstimmung mit dem Zustand des ersten Bezugssignals anhängt,
- c) ein zweites festes Bezugssignal (RSB′′) erzeugt und
- d) selektiv das angehängte Bit so ändert, daß es mit dem Zustand des zweiten festen Bezugssignals übereinstimmt,
daß ein erster Komparator (in 660) zum Vergleichen des geänderten,
angehängten Bits bestimmter früher summierter Nachrichten
und des ersten festen Bezugssignals vorgesehen ist, und
daß ein zweiter Komparator (in 660) zum Vergleich des angehängten
Bits bestimmter Abtastwerte vorher summierter Nachrichten mit dem
zweiten festen Bezugssignals vorgesehen ist.
3. Sprachkonferenz- und Datenvermittler nach Anspruch 2,
dadurch gekennzeichnet,
daß der Zustand des zweiten Bezugssignal das Komplement des ersten
Bezugssignals ist.
4. Sprachkonferenz- und Datenvermittler nach Anspruch 2,
dadurch gekennzeichnet,
daß die Steuerschaltung (660) in Tätigkeit tritt, wenn das
angehängte Bit und das zweite feste Bezugssignal nicht
übereinstimmen und wenn das angehängte Bit und das erste feste
Bezugssignal nicht übereinstimmen.
5. Sprachkonferenz- und Datenvermitteler nach Anspruch 1,
dadurch gekennzeichnet,
daß die selektive Gruppe von Zeitlagen durch den besonderen Zustand
einer Vielzahl von Bits mit Bezug auf jede ankommende Zeitlage
identifiziert wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/434,822 US4499577A (en) | 1982-10-18 | 1982-10-18 | Linear time division multiplexed conferencer for data transfer applications |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3337639A1 DE3337639A1 (de) | 1984-04-19 |
DE3337639C2 true DE3337639C2 (de) | 1992-12-10 |
Family
ID=23725845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19833337639 Granted DE3337639A1 (de) | 1982-10-18 | 1983-10-17 | Lineare zeitmultiplex-sprachkonferenz- und -datenvermittlungsanordnung |
Country Status (9)
Country | Link |
---|---|
US (1) | US4499577A (de) |
JP (1) | JPS5991770A (de) |
KR (1) | KR910008404B1 (de) |
CA (1) | CA1205168A (de) |
DE (1) | DE3337639A1 (de) |
FR (1) | FR2534765B1 (de) |
IT (1) | IT1171772B (de) |
NL (1) | NL191817C (de) |
SE (1) | SE456298B (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4606021A (en) * | 1984-08-17 | 1986-08-12 | Itt Corporation | Digital conference circuit |
SE449152B (sv) * | 1986-03-19 | 1987-04-06 | Paul Gosta Wilhelm Rosen | Kommunikationsanleggning innefattande ett flertal enheter vilka kan uppretthalla en konferenskoppling |
US4939509A (en) * | 1988-01-25 | 1990-07-03 | At&T Company | Data conferencing arrangement for stations having keyboards and displays, using a keyboard buffer and a screen buffer |
US5916302A (en) * | 1996-12-06 | 1999-06-29 | International Business Machines Corporation | Multimedia conferencing using parallel networks |
US7106696B1 (en) | 2001-08-31 | 2006-09-12 | Juniper Networks, Inc. | Systems and methods for limiting the rates of data to/from a buffer |
DE10216920A1 (de) * | 2002-04-15 | 2003-10-23 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Überprüfung einer Überwachungsfunktion eines Bussystems und Bussystem |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4069399A (en) * | 1975-11-17 | 1978-01-17 | Northern Electric Company, Limited | TDM PCM Communication system |
US4119807A (en) * | 1977-06-13 | 1978-10-10 | Rca Corporation | Digital time division multiplex switching system |
US4268722A (en) * | 1978-02-13 | 1981-05-19 | Motorola, Inc. | Radiotelephone communications system |
US4190744A (en) * | 1978-06-05 | 1980-02-26 | Siemens Aktiengesellschaft | Circuit arrangement and process for producing conference connections between three conference parties in a PCM time multiplex switching system |
US4190742A (en) * | 1978-06-05 | 1980-02-26 | Siemens Aktiengesellschaft | Process and apparatus for producing conference connections in a PCM time multiplex switching system |
IT1160041B (it) * | 1978-11-06 | 1987-03-04 | Sits Soc It Telecom Siemens | Memoria elastica per demultiplatore sincrono di particolare applicazione nei sistemi di trasmissione a divisione di tempo |
WO1980002095A1 (en) * | 1979-03-23 | 1980-10-02 | Small World Exchange Inc | Telephone-conferencing apparatus and method |
US4295008A (en) * | 1979-03-23 | 1981-10-13 | Small World Exchange, Inc. | Telephone-conferencing apparatus and method having response tallying |
US4298977A (en) * | 1979-09-10 | 1981-11-03 | Bell Telephone Laboratories, Incorporated | Broadcast and alternate message time slot interchanger |
US4293946A (en) * | 1979-11-21 | 1981-10-06 | International Telephone And Telegraph Corporation | Trilateral duplex path conferencing system with broadcast capability |
US4340960A (en) * | 1980-07-25 | 1982-07-20 | Bell Telephone Laboratories, Incorporated | Time division switching system |
US4389720A (en) * | 1981-04-23 | 1983-06-21 | Bell Telephone Laboratories, Incorporated | Distributed digital conferencing system |
-
1982
- 1982-10-18 US US06/434,822 patent/US4499577A/en not_active Expired - Lifetime
-
1983
- 1983-10-04 SE SE8305448A patent/SE456298B/sv not_active IP Right Cessation
- 1983-10-12 CA CA000438857A patent/CA1205168A/en not_active Expired
- 1983-10-14 FR FR8316360A patent/FR2534765B1/fr not_active Expired
- 1983-10-15 KR KR1019830004881A patent/KR910008404B1/ko not_active IP Right Cessation
- 1983-10-17 DE DE19833337639 patent/DE3337639A1/de active Granted
- 1983-10-17 IT IT23335/83A patent/IT1171772B/it active
- 1983-10-17 NL NL8303581A patent/NL191817C/xx not_active IP Right Cessation
- 1983-10-18 JP JP58195141A patent/JPS5991770A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
NL8303581A (nl) | 1984-05-16 |
NL191817C (nl) | 1996-08-02 |
SE8305448L (sv) | 1984-04-19 |
CA1205168A (en) | 1986-05-27 |
US4499577A (en) | 1985-02-12 |
IT1171772B (it) | 1987-06-10 |
KR840006581A (ko) | 1984-11-30 |
NL191817B (nl) | 1996-04-01 |
FR2534765B1 (fr) | 1987-08-21 |
FR2534765A1 (fr) | 1984-04-20 |
SE456298B (sv) | 1988-09-19 |
JPH0380384B2 (de) | 1991-12-24 |
DE3337639A1 (de) | 1984-04-19 |
KR910008404B1 (ko) | 1991-10-15 |
SE8305448D0 (sv) | 1983-10-04 |
JPS5991770A (ja) | 1984-05-26 |
IT8323335A0 (it) | 1983-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3214189C2 (de) | ||
DE1943027B2 (de) | Zeitmultiplex-fernsprech-vermittlungsanlage | |
DE2848255C2 (de) | ||
DE2108835A1 (de) | Verfahren zur Datenübertragung zwischen einer Zentrale und in Schleife miteinander verbundenen Endstellen | |
DE2838757A1 (de) | Schnittstellenschaltung fuer zeitmultiplexleitungen von nachrichtenvermittlungsanlagen | |
EP0004307B1 (de) | Verfahren zur Herstellung von Konferenzverbindungen in einem PCM-Zeitmultiplexvermittlungssystem | |
DE2036815B2 (de) | Schaltungsanordnung fur eine Nebenstellenanlage mit einer beschränkten Anzahl von Nebenstellen | |
EP0017835B1 (de) | Schaltungsanordnung zur Steuerung der Übertragung von Digital-Signalen, insbesondere PCM-Signalen, zwischen Anschlussstellen eines Zeitmultiplex-Fernmeldenetzes, insbesondere PCM-Zeitmultiplex-Fernmeldenetzes | |
DE2838142A1 (de) | Rechnergesteuertes fernmeldevermittlungssystem mit zeitvielfach-durchschaltung | |
DE3337639C2 (de) | ||
DE2531181A1 (de) | Digitale konferenzschaltung fuer zeitvielfachbetrieb | |
DE2448712A1 (de) | Digitale konferenzschaltung fuer zeitvielfachbetrieb | |
DE2643687C2 (de) | Schaltungsanordnung zur Übertragung von Digital-Signalen zwischen Teilnehmerstellen eines Zeitmultiplex-Fernmeldenetzes, insbesondere PCM-Zeitmultiplex- Fernmeldenetzes | |
DE2217178C3 (de) | Schaltungsanordnung zur Interpolation der Ausgangscodes von PCM-Übertragungssystemen | |
DE1537011A1 (de) | Zeitmultiplex-Nachrichtenuebertragungsanlage | |
DE1964191A1 (de) | Zeitmultiplexanordnung | |
DE69433573T2 (de) | Synchronisation mehrerer Sende- und Empfangsgeräte | |
DE1909726B2 (de) | Zeitmultiplex-Fernsprechvermittlungsstelle | |
DE2849744C2 (de) | Schaltungsanordnung zum Überwachen der Verbindungen in einer Zeitvielfach-Vermittlungsstelle | |
DE2529420B2 (de) | Verfahren und vorrichtung zum abgeben von gespeicherten informationen in gesprochener form an fernsprechteilnehmer | |
DE2261905A1 (de) | Sprachinterpolationsanordnung fuer ein zeitmultiplex-fernmeldesystem | |
DE2448030A1 (de) | Gespraechszaehleinrichtung | |
DE2734096C2 (de) | Schaltungsanordnung zur Steuerung der Übertragung von Digital-Signalen, insbesondere PCM-Signalen, zwischen Teilnehmerstellen eines Zeitmultiplex-Fernmeldenetzes, insbesondere PCM-Zeitmultiplex- Fernmeldenetzes und einer vierdrahtmäßig betriebenen Zweidraht-Multiplexleitung | |
DE2558479A1 (de) | Rechnergesteuerte fernsprechvermittlungsanlage | |
EP0192809A2 (de) | Verfahren zum Normieren von Signalkanälen auf einen TDMA-Rahmen in einem Mobilfunksystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: AT & T TECHNOLOGIES, INC., NEW YORK, N.Y., US |
|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8328 | Change in the person/name/address of the agent |
Free format text: BLUMBACH, KRAMER & PARTNER, 65193 WIESBADEN |
|
8339 | Ceased/non-payment of the annual fee |