DE2614914A1

DE2614914A1 - Schaltungsanordnung zum ausrichten von bytes in einer datenuebertragungsanlage

Info

Publication number: DE2614914A1
Application number: DE19762614914
Authority: DE
Inventors: Tarmo Tammaru
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1975-04-08
Filing date: 1976-04-07
Publication date: 1976-10-21
Also published as: ES446826A1; FR2307406B1; DE2614914C2; SE419688B; JPS51135409A; US3950616A; NL7603524A; CH613322A5; CA1061483A; BE840386A; FR2307406A1; IT1059300B; GB1541248A; JPS572217B2; SE7603839L

Description

BLUMBACH · WESER · BERGEN · K ZWIRNER · HIRSCH

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN 2 R 1 A 9 1 A

Postadresse München: Patentconsult 8 München 60 Riidockestraöe 43 Telefon (089) 883601/883604 Telex 05-212313 Postadresse Wiesbaden: Patenlconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121) 562943/561998 Telex 04-186237

Western Electric Inc.

New York, N. Y. 10007, USA Tammaru T. 2

Schaltungsanordnung zum Ausrichten von Bytes in einer D atenübertragungsanlage

Die Erfindung betrifft eine Schaltungsanordnung zum Ausrichten von Bytes in einer Datenübertragungsanlage mit einer Sendestation zum Aussenden von in Gruppen angeordneten Daten, die Steuerbits in sich entsprechenden Bitpositionen jeder Gruppe aufweisen, wobei die Steuerbits unterschiedlicher Gruppen Informationen mit einer ersten Signalgaberate befördern, und mit einer Empfangsstation, die die übertragenen Daten aufnimmt und die Bitpositionen der Steuerbits identifiziert.

Bei synchronen Datenübertragungsanlagen können die Informationen aus einer Datenquelle in Form von Vielbit-Datenwörtern für die Übertragung dadurch vorbereitet werden, daß die Informationbits in Datenbytes

809843/1074 _{0RIQINAL INSPECTED}

26U914

zusammengefaßt werden. Zusätzlich können Rahmenbits mit vorbestimmten Binärzuständen in feste Bitpositionen jedes Byte eingegeben werden. Schließlich werden die Datenbytes aus der Quelle im Zeitmultiplexverfahren mit Bytes aus anderen Quellen verschachtelt und zu einer Empfangs stelle ausgesendet.

Empfangsseitig werden sich entsprechende Bitpositionen der Bytes zur Feststellung der Rahmenbits mit den vorbestimmten Binärzuständen abgetastet. Auf diese Weise wird die Rahmenbitposition identifiziert, um die Ausrichtung der Bitpositionen in den Bytes festzustellen. Damit werden die aufeinanderfolgenden Bytes wiedergewonnen und können an die verschiedenen Datenverbraucher verteilt werden, die den Datenquellen entsprechen.

Es ist häufig erwünscht, zusammen mit den Daten Begleit- oder Steuersignale zu übertragen. Jede Quelle kann beispielsweise Steuersignale übertragen, die angeben, ob die Quelle frei oder durch eine Verbindung belegt ist. Diese Steuerinformation wird zweckmäßig durch ein Flaggenbit geliefert, dessen Binärzustand dem Empfänger den Besetztoder Freizustand der Quelle angibt. Solche Steuersignale haben die gemeinsame Eigenschaft, daß ihre Signalrate wesentlich kleiner als die

609843/1074

26U9U

durchschnittliche Signalrate irgendeiner der Datenquellen ist.

Das Flaggenbit für die Steuerinformation kann natürlich unter Reservierung einer entsprechenden Bitposition in jedem Byte in den Bitstrom eingefügt werden. Das führt jedoch zu einer Verringerung der für die Informationsübertragung verfügbaren Bitpositionen. Da die Signalgaberate der Steuerinformationen wesentlich kleiner als die Signalgaberate irgendeiner Datenquelle ist (der Binärzustand des Flaggenbits ändert sich kaum während einer Vielzahl von Bytes), wurde erkannt, daß sich die Steuer inform at ion in die Rahmenbitpositionen dadurch einfügen läßt, daß geeignete Beschränkungen eingefügt werden können, die die Möglichkeit geben, daß das Rahmensignal ebenfalls dort eingegeben werden kann. Beispielsweise kann das Steuersignal in die Rahmenbitposition jedes zweiten Byte eingefügt werden. Das Rahmensignal wird dann empfangsseitig durch Erkennen des vorbestimmten binären Rahmenmusters in den restlichen Rahmenbitpositionen festgestellt. Die in das Rahmensignal eingefügte Steuerinformation macht jedoch die Feststellung des Rahmensignals schwieriger und vermindert die Zuverlässigkeit der empfangeseitigen Rahmenschaltungen.

Die Erfindung hat sich demgemäß die Aufgabe gestellt, die Zuverlässigkeit der Rahmenschaltungen zu erhöhen, ohne daß irgendwelche

fi Π 9 8 * -V 1 Π 7 4

26U9H

Beschränkungen für die Einfügung des Steuersignals erforderlich sind. Im einzelnen soll bei der Erfindung eine feste Bitposition, die mit einer Steuerinformation niedriger Signalgaberate moduliert ist, von Informationsbits unterscheidbar sein.

Zur Lösung der Aufgabe geht die Erfindung aus von einer Schaltungsanordnung der eingangs genannten Art und ist dadurch gekennzeichnet, daß die Sendestation einen Verschlüssler aufweist, der nur die Datenbits verschlüsselt, und daß die Empfangsstation einen Identifizierer enthält, der Änderungsraten für den Zustand der Bits in einer entsprechenden Bitposition unterschiedlicher Gruppen feststellt, die eine vorbestimmte Rate größer als die erste Signalgaberate und kleiner als die erwartete Anderungsrate der verschlüsselten Datenbits nicht übersteigen, wodurch die entsprechende Bitposition identifiziert, das Steuersignal wiedergewonnen und die Datenbits entschlüsselt werden.

Erfindungsgemäß werden also Folgen von Datenbytes verarbeitet, bei denen Steuerinformationen ohne irgendwelche Einschränkungen in die Rahmenbitpositionen eingefügt sind. Die Informationsbits werden verschlüsselt, während die Bits in den Rahmenbitpositionen unverschlüsselt bleiben, wodurch immer eine hohe mittlere Anderungsrate für den Binärzustand der Informationsbits aufrecht erhalten bleibt. Die

609843/1074

26U9U

Rahmenbitposition wird empfangs seifig durch !Feststellen derjenigen Bits identifiziert, welche sich entsprechenJo Bitpositionen in den Bytes einnehmen und deren ihiderungsrate für den Finärzustand eine vorbestimmte Rate nicht übersteigt, die größer als die niedrige Signalgaberate des Steuersignals und !deiner als die erwartete Änderungsrate für die verschlüsselten Bits ist.

Bei dem Ausführungsbeispiel der Erfindung, das nachfolgend beschrieben wird, vergleicht der Empfänger Bitpaare, die sich entsprechende Bitpositionen einnehmen, und stellt fest, daß die vorbestimmte Rate überschritten wird, wenn ein Verhältnis von Nichtübereinstimmungen zu Übereinstimmungen überschritten ist. Der Empfänger läßt dann eine Bitposition aus, um Paare von Bits zu vergleichen, die eine andere, sich entsprechende Bitposition einnehmen.

Das Verhältnis von Nichtübereinstimmungen zu Übereinstimmungen berechnet ein Nichtübereinstimmungs-Zähler, der bei jedem Vergleich mit Nichtübereinstimmung weitergeschaltet wird, sowie ein Überein stimmungs-Zähler, der jedesmal dann weitergeschaltet wird, wenn bei einem Vergleich der Bits eine Übereinstimmung auftritt. Wenn der Nichtübereinstimmungs-Zähler vor dem Übereinstimmungs-Zähler

609843/1074

"⁶" 26U9U

seinen EndzäliLwert erreicht, geht der Empfänger auf eine Aus-dem-Rahmen-Betriebsweise über. Wenn andererseits der Übereinstimmungs-Zähler vor dem Nichtübereinstimmungs-Zähler auf seinen Endzählwert gelangt, geht der Empfänger in die Im-Rahmen-Betriebsweise oder bleibt in dieser.

Wenn der Empfänger sich in der Im-Rahmen-Betriebsweise befindet, erzeugt ein Impulsgenerator, der mit der verglichenen Bitposition synchronisiert ist, eine Zeitsteuerungsimpulsfolge, um die Rahmenbitposition zu identifizieren. Dadurch kann der Empfänger die Steuerinformationen wiedergewinnen und die verschlüsselten Bits in den anderen Bitpositionen entschlüsseln.

Nachfolgend wird die Erfindung anhand eines Ausführungsbeispiels in Verbindung mit den Zeichnungen näher beschrieben. Es zeigen:

PIG. 1 schematisch einen Sender nach der Erfindung; PIG. 2 schematisch einen Empfänger nach der Erfindung;

FIG. 3 Ze it st eue rungs -Kurvenformen, die durch Datensignal und Taktausrüstungen im Sender erzeugt werden;

" FIG. 4 schematisch die Schaltungseinzelheiten eines im Empfänger benutzten Rahmendetektors.

609843/1074

26U9H

Daten für die abgehende Endstelle in FIG. 1 werden an die Eingangsleitung 1 angelegt. Diese Daten stellen eine Datenbitfolge mit einer Signalgeschwindigkeit von Kilobits je Sekunde (Kbs) dar. Das Datenformat besteht aus aufeinanderfolgenden 8-Bit-Bytes mit der Signalgaberate von 64 Kbs. Die 8-Bit-Bytes werden daher mit einer Rate von 8. 000 je Sekunde geliefert. Dieses Signalgab.eform.at ist angepaßt an doppeltgerichtete durchlaufende Wege und Verbindungsleitungen in einem Vermittlungsamt bekannter Art. Das Amt liefert zweckmäßig einen Takt mit 8 KHz zur Ausrichtung der 8-Bit-Bytes und einen Amtstakt mit 64 KHz zur Ausrichtung der Bits im Bitstrom. Die entsprechenden Zeitsteuerungs-Kurvenzüge für den 8-KHz-Takt, den 64-KHz-Takt und den Datenbitstrom (Eingangsdaten) sind in FIG. 3 gezeigt.

Wie Fig. 3 erkennen läßt, ist die Vorderflanke jedes 64-KHz-Impulses zu der Vorderflanke jedes Datenbits ausgerichtet. Die Vorderflanke des 8-KHz-Impulses ist zur Vorderflanke des achten Bits jedes Datenbyte ausgerichtet. Jeder durchlaufende Amtsweg oder jede durchlaufende Verbindungsleitung nimmt 1, 5, 10 oder 20 Datenkanäle auf, wobei die Signalgabebytes jedes Kanals mit anderen Kanälen verschachtelt sind, so daß sich in allen Fällen die 64-Kbs-Signalgaberate von 8-Bit-Bytes ergibt. Jedes der 8-Bit-Bytes wird vom Amt so zusammengestellt, daß

609843/1074

26U9U

es sechs oder sieben Datenbits von einem entfernten Teilnehmer und ein Flaggonbii enthält, das durch eine Amtskanaleinheit zur Netzwerksteucrung eingefügt wird. Diese Netzwerksteuerung kann beispielsweise angeben, ob der rufende Teilnehmer im "E anhänge zustand" oder "Aushängezustand" ist, in dem beispielsweise ein ¹¹I"-Bit in die achte Bitposition gegeben wird, wenn der Teilnehmer im "Einhängezustand" ist, und ein ¹¹O"-Bit in die achte Bitposition gesetzt wird, wenn der Teilnehmer im "Aushängezustand" ist. Demgemäß können die aufeinanderfolgenden Datenbits für einen individuellen Teilnehmer beliebige Informationsbits in der ersten bis siebten Bitposition jedes Bytees und aufeinanderfolgende "o"-Bits oder "l"-Bits in der achten Bitposition haben. Es sei darauf hingewiesen, daß ein Teilnehmer periodisch vom "Einhänge"-in den "Aushängezustand" und dann zurück in den "Einhängezustand" geht, wodurch sich der Zustand des achten Bits ändert. Diese Änderung findet aber notwendigerweise mit einer sehr niedrigen Signalgaberate statt.

Das 64-KHz-Taktsignal wird invertiert an den Kippeingang der Flip-Flops 2 und 3 und ebenfalls invertiert an ein ODER-Gatter 5 angelegt. · Der ankommende Datenbitstrom wird zum D-Eingang des Flip-Flops 2 geführt. Das Flip-Flop 2 wird durch die negativ gerichteten Flanken

609843/1074

26U9U

des 64-KHz-Taktsignals gekippt und in den Einstellzustand gebracht, wenn ein "l"-Bit an seinem D-Eingang ansteht und umgekehrt in den Rückstellzustand gebracht, wenn ein "O"-Bit am D-Eingang anliegt. Da das Umschalten des Flip-Flops 2 bei der Rückflanke jedes 64-KHz-Impulses erfolgt, die entsprechend FIG. 3 in der Mitte des ankommenden Bits auftritt, stellt das Aus gangs signal des Flip-Flops demgemäß eine um ein halbes Bit-Intervall verzögerte Wiedergabe des ankommenden Datenbit strom es dar. Außerdem bewirkt das Flip-Flop 2 eine kleine zusätzliche Ausgangsverzögerung, wodurch die Flanken der Datenbits etwas hinter den Flanken des 64-KHz-Taktsignals liegen. Der so erzeugte Datenbitstrom ist in FIG. 3 als Ausgangsdaten dargestellt. Dieser Bitstrom wird an den Verschlüsseier 6 und an das UND-Gatter 9 angelegt.

Das 8-KIIz-Taktsignal gelangt zum J-Eingang des Flip-Flops 3. Gleichzeitig wird ein "1"-Bit oder Η-Bit an den K-Eingang des Flip-Flops gegeben. Die Rückflanke des 64-KHz-Taktsignals schaltet demgemäß das Flip-Flop 3 in Abwesenheit des 8-KHz-Impulses in den Rückstellzustand und bei Vorhandensein des 8-KHz-Impulses in den Einstellzustand um. Der Q-Ausgang des Flip-Flops 3 geht daher in der Mitte der achten Bitposition des ankommenden Bitstromes auf H und kehrt in der Mitte der

609843/1074

26H9U

ersten Bitposition zurück, wie die Impulsfolge T8 in FIG. 3 zeigt. Demgemäß ist der T8-Impuls zu der achten Bitposition des Ausgangsdaten-Bit strom s ausgerichtet.

Der T8-Impuls gelangt zum UND-Gatter 9 und außerdem invertiert zum UND-Gatter 8. Darüber hinaus wird der T8-Impuls durch das ODER-Gatter 5 mit dem invertierten 64-KHz-Taktsignal kombiniert. Das Ausgangs signal des ODER-Gatters 5 enthält demgemäß während der ersten sieben Bits jedes Byte im Ausgangsdaten-Bitstrom das invertierte 64-KHz-Taktsignal und während des achten Bit jedes Byte den T8-Impuls, wodurch der Impuls während der achten Bitposition eliminiert wird. Der auf diese Weise erzeugte Impulszug ist als T64 in PIG. 3 dargestellt. Er wird zusammen mit dem Ausgangs daten-B it strom zum Verschlüsseier 6 gegeben.

Der Verschluss eier 6 weist eine bekannte Digitalanordnung auf, die Datenfolgen so neu ordnet, daß sich im wesentlichen zufällige Übergänge ergeben. Ein ankommender Bitstrom wird durch Stufen eines Schieberegisters verzögert, das durch ein Taktsignal weitergeschaltet wird. Durch Summierungen der verzögerten Datenbits bildet man dann ein verschlüsseltes Signal. Verwendet man die positiven Flanken des

609S43/1074

26H9U

T64-Taktsignals als Taktsignal zum Weiterschalten und berücksichtigt, daß das Taktsignal dem Datenbitstrom vorläuft, 30 erkennt man, das
der Ausgangsdaten-Bitstrom mit der folgenden .Ausnahme entsprechend verschlüsselt wird. Da die positive Planke des Taktsignais während des achten Bits ausgelassen worden ist, wird das zugeordnete achte Datenbit nicht in das Schieberegister eingegeben und demgemäß nicht mit den Bits aus den anderen Bitpositionen verwürfelt. Das Ausgangs signal des Verschlüsselers 6 stellt demgemäß Datenbits dar, die während der sieben Bitpositionen auf geeignete Weise verschlüsselt worden sind. Das
sich während der achten Bitposition ergebende Ausgangs signal des Verschlüsselers 6 ist zu ignorieren, wie nachfolgend beschrieben wird.

Der Ausgang des Verschlüsselers 6 ist mit einem UND-Gatter 8 verbunden. Am anderen Eingang des UND-Gatters 8 liegt das invertierte T8-Taktsignal. Demgemäß wird das UND-Gatter 8 während der ersten sieben Bitpositionen jedes Byte am Ausgang des Verschlüsselers 6 betätigt und während der achten Bitposition abgeschaltet. Während der ersten
sieben Bitpositionen jedes Byte läuft demgeraäß das Ausgangs signal des Verschlüsselers. 6 über das UND-Gatter 8 sowie ein ODER-Gatter 10 zur Ausgangsleitung 11.

Das Taktsignal T8 wird, wie oben angegeben, außerdem an ein UND-

609843/1074

26U9U

Gatter 9 angelegt. Demgemäß wird das UND-Gatter 9 während jeder achten Bitposition betätigt und während der ersten sieben Bitpos it ionen abgeschaltet. Der andere Eingang des UND-Gatters 9 liegt am Ausgang des Flip-Flops 2. Demgemäß wird der vom Flip-Flop 2 abgeleitete Ausgangsdaten-Bitstrom an das UND-Gatter 9 angelegt und, da das UND-Gatter während der achten Bitposition betätigt ist, läuft das achte Bit, das Flaggenbit, über das UND-Gatter 9 und das ODER-Gatter 10 zur Ausgangsleitung 11. Demgemäß stellt der Bitstrom auf der Ausgangsleitung 11 das verschlüsselte Datenbit-Ausgangs signal des Verschlüsselers 6 während der ersten sieben Bitpositionen jedes Byte zusammen mit dem unverschlüsselten achten Bit jedes Byte dar. Man erkennt dann, daß die Zustände der ersten sieben Bits der aufeinanderfolgenden Bytes jedes Teilnehmers aufgrund des Verschlüsselungsvorganges im wesentlichen zufällig sind, während der Zustand des achten Bit der aufeinanderfolgenden Bytes sich mit der niedrigen Signalgaberate ändert, da dieses Bit das unverschlüsselte Flaggenbit für die Datenbytes ist. Auf der Ausgangsleitung 11 ändert sich also der Zustand des Flaggenbit mit der sehr niedrigen Rate, da dieses Bit unverschlüsselt ist, und der Zustand der anderen Bits ändert sich mit einer verhältnismäßig hohen Rate, da sie verschlüsselt sind.

Die Daten auf der Ausgangsleitung 11 werden mit Vorteil zu einem

6098 4 3/1074

—· J. O ~

26U9U

entfernten Amt übertragen. Auf übliche Weise kann, wenn das entfernte Amt weit weg liegt, ein Datenmodem voxgesehen sein, um den Datenstrom zu modulieren und demgemäß eine Übertragung über größere Entfernungen zu ermöglichen. Im entfernten Amt ist dann ebenfalls ein Datenmodem vorgesehen, um das Grundbandsignal in derjenigen Form wiederzugewinnen, in welcher es sich auf der Ausgangsleitung 11 befunden hat. Es besteht natürlich die Möglichkeit,- bei kurzen Entfernungen das Grundbandsignal selbst an die Übertragungsleitung anzulegen und zu dem entfernten Amt auszusenden. In jedem Fall wird jedoch im entfernten Amt der Grundband-Datenbitstrom wiedergewonnen und an die in FIG. 2 dargestellte Empfangsendstelle angelegt. Genauer gesagt, wird der wiedergewonnene Bitstrom an die Eingangsleitung 12 angelegt und zur Taktwiedergewinnungs-Schaltung 13, zum Rahmendetektor 15, zum Entschlüsseier 14 und zum UND-Gatter 19 übertragen.

Die Taktwiedergewinnungs-Schaltung 13 gewinnt das 64-KHz-Taktsignal aus den Nulldurchgängen des Datenbitstroms auf der Leitung 12 wieder. Es kann eine bekannte phasenstarre Schleifenschaltung mit Vorteil benutzt werden, die auf die Phase des ankommenden Datenbitstroms einrastet und an ihrem Ausgang ein 64-KHz-Zeitsignal liefert. Dieses Zeitsignal kippt in invertierter Form das Flip-Flop 17, wobei der ankommende Datenbitstrom an den D-Eingang des Flip-Flops angelegt ist.

609843/1074

26U9U

Die Arbeitsweise des Flip-Flops ist demgemäß die gleiche wie beim Flip-Flop 2 (FIG. 1), so daß am Ausgang Q eine Reproduktion des ankommenden Bitstroms geliefert wird, die um ein halbes Bitintervall sowie einen kleinen zusätzlichen Betrag verzögert ist, derart, daß die Datenbitflanken den Flanken des 64-KHz-Zeitsignals nachlaufen.

Der Rahmendetektor 15 prüft den ankommenden Datenbitstrom auf der Leitung 12, und zwar das achte Bit der von einem Teilnehmer stammenden Bytes, die, wie oben angegeben, mit denen anderer Teilnehmer verschachtelt sein können. Wie nachfolgend noch genauer beschrieben wird, liefert der Rahmendetektor 15 eine Ausgangsimpulsfolge mit 8 KHz, die mit dem Taktsignal T8 identisch ist, wenn das achte oder Flaggenbit festgestellt ist. Entsprechend der nachfolgenden Erläuterung identifiziert der Rahmendetelctor 15 das Flaggenbit als dasjenige Bit, dessen · Signalgabe rate eine Rate nicht übersteigt, die kleiner ist als die erwartete hohe Signalgaberate der verschlüsselten Bits. Das T8-Taktsignal am Ausgang des Rahmendetektors 15 wird dann zum ODER-Gatter 16 und zum UND-Gatter 19 sowie invertiert zum UND-Gatter 18 gegeben.

Das ODER-Gatter 16 kombiniert das invertierte, von der Taktwiedergewinnungs-Schaltung abgeleitete 64-KHz-Taktsignal mit dem vom Rahmendetektor 15 abgeleiteten T8-Taktsignal, Das sich ergebende

609843/1074

"¹⁵~ 26U9H

Taktsignal am Ausgang des ODER-Gatters 16 ist demgcaxtäß identisch mit dem oben beschriebenen T64-Taktsignal, das in der Sendestelle erzeugt wird. Das TG4-Taktsignal liefert die Taktimpulse für den Entschlüsseler 14.

Der Entschlüsseier 14 ist von bekanntem Aufbau und führt eine inverse Operation mit Bezug auf die des Verschlüsselers durch, wobei der ankpmmende Bitstrom auf der Leitung 12 verzögert wird und verzögerte Bits subtrahiert werden, um den ursprünglichen, unverschlüsselten Bitstrom wiederzugewinnen. Es sei darauf hingewiesen, daß diese Operation während der ersten sieben Bitintervalle des Datenbyte stattfindet, da das T64-Taktsignal während des achten Bitintervalls keine Flanke besitzt. Das achte Datenbit wird demgemäß bei der Entschlüsselungsoperation nicht beachtet, so daß das Ausgangs signal des Entschlüsselers 14 eine entschlüsselte Darstellung der ersten sieben Bits jedes Byte beinhaltet.

Das Ausgangssignal des Entschlüssele rs 14 wird zum UND-Gatter 18 übertragen. Wie oben angegeben, ist das T8-Taktsignal vom Ausgang des Rahmendetektors 15 in invertierter Form an das UND-Gatter 18 angelegt, das demgemäß das Ausgangs signal des Entschlüsselers 14

609843/ 1074

26U9H

während der ersten sieben Bitpositionen jedes Datenbyte abtastet. Die vom Entschlüsseier 14 während der ersten sieben Bitpositionen entschlüsselten Bits laufen demgemäß über das UND-Gatter 18 sowie das ODER-Gatter 20 zur Ausgangsleitung 21. Während der achten Bitposition schaltet das T8-Taktsignal das UND-Gatter 18 ab, so daß das Ausgangssignal des Entschlüssele rs 14 gesperrt ist.

Es ist oben beschrieben worden, daß das T8-Taktsignal an das UND-Gatter 19 angelegt wird, das den reproduzierten Datenbit st rom am Ausgang Q des Flip-Flops 17 abtastet. Das UND-Gatter 19 wird daher während der ersten sieben Bitpositionen jedes Byte abgeschaltet und während der achten Bitposition betätigt. Das Ausgangs signal des Gatters 19 enthält demgemäß die unverschlüsselten achten oder Flaggenbits der aufeinanderfolgenden Bytes.

Die unverschlüsselten Flaggenbits werden über das ODER-Gatter 20 zur Ausgangsleitung 21 übertragen. Folglich stellt der sich ergebende Bitstrom auf der Ausgangsleitung 21 den wiederhergestellten, ursprünglich auf die Leitung 1 der Sendestelle gegebenen Bitstrom dar. Außerdem wurde in der Empfangs stelle aus dem Bitstrom ein 64-KHz-Taktsignal abgeleitet. Dieses Signal kann nach Durchlauf des Inverters 26

609843/ 1 07

26U914

zusammen mit dem T8-Taktsignal an ein UND-Gatter, beispielsweise das Gatter 23, angelegt werden, um ein 8-KHz-Byte-Taktsignal abzuleiten, das mit dem achten Bit jedes Datenbyte auf der Leitung 21 synchronisiert ist. Wenn der Datenstrom, das B it-Taktsignal und das Byte-Taktsignal zur Verfugung stehen, kann der Bitstrom auf verschiedene Weise verarbeitet werden. Die verschiedenen Taktsignale können an einen örtlichen Taktgeber 320 angelegt und der Bitstrom an eine Amtskanaleinheit 107 gegeben werden, um den ursprünglich vom sendenden Datenteilnehmer übertragenen Datenstrom wiederzugewinnen und an die Datenschleife 301 anzulegen.

Das invertierte 64-KHz-Taktsignal wird in invertierter Form auf normale Weise vom Rahmendetektor 15 heruntergeteilt, um das T8-Taktsignal mit 8 KHz zu gewinnen. Entsprechend FIG. 4 wird das 64-KHz-Signal invertiert an den Zähler 41 gegeben. Dieser Zähler, der durch 8 teilt, liefert einen Ausgangs impuls bei jedem achten Zählwert für die negativen Flanken des 64-KBIz-Signals,und zwar im einzelnen einen Ausgangsimpuls jedesmal dann, wenn er den Anfangs zähl wert Null erreicht. Dieser Ausgangs impuls geht zur Leitung T8 und stellt das oben beschriebene T8-Taktsignal dar. Wie nachfolgend noch erläutert wird, haben weitere Schaltungen im Rahmendetektor 15 die Aufgabe, den Anfangszählwert des Zählers 41 mit dem achten oder Flaggenbit jedes Byte zu

609843/1074

"¹⁸~ 26K9H

synchronisieren. Wenn der Zähler jedoch nicht synchron bleibt, wird er zurückgestellt, wodurch eine Änderung des Weiterschaltens eintritt, um die achte Bitposition wiederum mit dem Anfangs zähl wert des Zählers 41 zu synchronisieren.

Das 64-KHz-Taktsignal wird außerdem in invertierter Form an einen Taktzähler 42 angelegt. Es sei daran erinnert, daß der Datenbitstrom eine Verschachtelung der Datenbytes von 5, 10 oder 20 Teilnehmern enthalten kann. Das Auftreten des achten Bit irgendeines Teilnehmers kann daher durch 160 i20 χ 8) Bitpositionen getrennt sein. Der Abtastzähler 42 enthält demgemäß zweckmäßig einen durch 160 teilenden Zähfer. Wie nachfolgend erläutert wird, sorgt der Rahmendetektor 15 für eine Synchronisierung des Abtastzählers 42 derart, daß der letzte Zählwert, nämlich der Zählwert 159, im wesentlichen mit dem achten oder Flaggenbit desjenigen Teilnehmers synchronisiert ist, dessen Bit abgetastet oder beobachtet wird. Wenn demgemäß der Abtastzähler 42 seinen Endzählwert 159 hat, wird am Ausgang des Zählers ein Aus gangs impuls gleichzeitig mit dem Auftreten des achten oder Flaggenbit auf der Datenleitung 12 geliefert.

Der Ausgangs impuls des Zählers 42 wird mit dem 64-KHz-Taktsignal kombiniert und bereitet ein UND-Gatter 49 vor. Wie noch beschrieben

609843/1074

26U9U

wird, tastet das Gatter 49 das Ausgangesignal eines Komparators 45 ab, wobei diese Abtastung normalerweise in der Mitte des Flaggenbits stattfindet, wenn das Ausgangs signal des Zählers 42 und das 64-KHz-Taktsignäl beide auf H sind. Das Ausgangs signal des Zählers 42 wird außerdem in einem NAND-Gatter 43 mit dem 64-KHz-Taktsignal kombiniert. Das NAND-Gatter wird demgemäß während der letzten Hälfte des achten oder Flaggenbit-Intervalls betätigt. Am Ende dieses Intervalls wird das NAND-Gatter 43 abgeschaltet, so daß eine positive Impulsflanke an seinem Ausgang erzeugt wird. Diese positive Impulsflanke tritt im letzten Abschnitt des achten Bit auf, da, wie oben angegeben, das 64-KHzrTaktsignal dem Datensignal vorläuft. Die positive Impulsflanke taktet das achte Bit in einen Ein-Bitspeicher 44.

Das Ausgangssignal des Ein-Bitspeichers 44 wird an einen Eingang des Komparators 45 gegeben. Das andere Eingangssignal des Komparators 45 wird von dem Datenbitstrom auf der Datenleitung 12 abgeleitet. Das Ausgangs signal des Komparators 45 geht auf H, wenn eine Übereinstimmung vorhanden ist, und auf L, wenn eine Nichtübereinstimmung vorhanden ist. Das Aus gangs signal wird in invertierter Form zu UND-Gattein49 und 50 übertragen, die dadurch teilweise betätigt werden, wenn eine Nichtübereinstimmung auftritt.

6098 4 3/1074

26U9U

Das Ausgangssignal des Abtastzählers 42 wird außerdem zum Zähler 4 6 geführt, der ein Abtastintervall definiert, in welchem die Anzahl der Vergleichs-Nichtübereinstimmungen berechnet wird. Der Zähler 46, der durch 32 teilt, wird jedesmal dann weitergeschaltet, wenn der Zähler 42 zur Abtastung eines Flaggenbit auf seinen Endzählwert geht. Nachdem also der Zähler seinen Zyklus 32 mal durchlaufen hat, geht der Zähler 46 auf seinen Endzälilwert 31 und liefert dann einen positiven Impuls H an seinem Ausgang. Dieser Impuls H stellt das Flip-Flop 47 zui*ück, wenn es eingestellt war, stellt den Zähler 51 zurück, wenn der weitergeschaltet gewesen ist, und betätigt das UND-Gatter 48 teilweise.

Das Flip-Flop 47 definiert im rückgestellten Zustand eine Im-Rahmen-Betriebsweise für den Rahmendetektor 15. Wenn der Abtastzähler 42 seinen Endzählwert hat und das Flip-Flop 47 zurückgestellt ist, wird das UND-Gatter 48 betätigt und gibt einen Rückstellimpuls an den Zähler 41. Nimmt man an, daß der Zähler 42 auf normale Weise weitergeschaltet wird und, da der Zählwert des Zählers 42 ein. Vielfaches des Zählwerts des Zählers 41 ist, der Zähler 41 sich in seinem Anfangs zustand (Null) befindet, so hat der Rückstellimpuls keine Funktion. Diese zyklische Operation läuft weiter, solange sich der Rahmendetektor 15

609843/1074

26H9U

in der Im-Rahmen-Betriebsweise befindet.

Es sei jetzt angenommen, daß, wenn der Zähler 42 auf .'-.einen .i-Viü/ählwert gegangen ist, das ankommende Flaggenbit auf der Leitung 12 sich von dem vorhergehenden, in den Speicher 44 eingeschobenen Flaggenbit unterscheidet. Dann weicht das Ausgangs signal des Speichers 44 von dem augenblicklichen Bit auf der Datenleitung 12 ab. Der Komparator 45 stellt demgemäß einen Nichtübereinstimmung fest und liefert ein Signal 11 an seinem Ausgang. Da der Zähler 42 auf seinen Endstand weitergeschaltet ist und der Rahmendetektor 15 in der Im-Rahmen-Betriebsweise ist, wird das UND-Gatter 49 betätigt und überträgt das Ausgangs signal 11 des Kornparatoi's 45 invertiert zum Zähler 51, der um einen Schritt weiterschaltet.

Wenn die Anderungsrate für den Binärzustand des Flaggenbit sign als kleiner als die erwartete Zufallsrate der verschlüsselten Bits ist, (aber die niedrige Signalgaberate des Steuersignals hat) dann werden während jedes, durch den Zähler 46 definierten Abtastintervalls mit 32 Zählwerten weniger als sieben Nichtübereinstimmungen festgestellt. In diesem Fall wird, wenn der Zähler 46 auf seinen letzten Zählwert (31) geht,: der Zähler 51 auf den Anfangs zähl wert Null zurückgestellt.

609843/1074

26U9U

Wenn jedoch die Änderungsrate des Flaggenbits ignals um so viel größer als die niedrige Signalgab er ate ist, daß sieben Nichtübereinstimmungen während der durch den Zähler 46 definierten Abtastperiode mit 32 Zählwerten ist, so geht der Zähler 51 auf den Zähl wert sieben bevor der Zähler 46 auf den Zählwert einunddreißig gelangt. In diesem Fall wird der Zähler 46 zurückgestellt und das Flip-Flop 47 gesetzt, um die Ausdem-Rahmen-Betriebsweise zu definieren. Das UND-Gatter 48 wird daraufhin abgeschaltet und der Zähler 41 läuft dann ausschließlich unter Steuerung des 64-KHz-Taktsignals.

Wenn das Flip-Flop 47 gesetzt wird, geht sein Ausgang Q auf H, wodurch das UND-Gatter 50 vorbereitet wird. Zu diesem Zeitpunkt ist das Ausgangs signal des Abtastzählers 42 auf H, wodurch das UND-Gatter 50 zusätzlich betätigt wird. Der Ausgang des Zählers 42 war während des vorhergehenden B it-Zählwertes auf L. Dieses L-Signal wird nach einer Verzögerung um ein Bit durch die Verzögerungsschaltung 52 während des Endzählwertes des Zählers 42 in invertierter Form zum UND-Gatter 50 übertragen, wodurch das Gatter zusätzlich betätigt wird. Es sei daran erinnert, daß eine Vergleichs-Nichtübereinstimmung vorliegt und das UND-Gatter 50 demgemäß voll betätigt ist. Das Aus gangs signal des UND-Gatters 50 hält dann den Zähler 42 gesperrt, so daß er bei. dem nächsten 64-KHz-Taktimpuls nicht weitex^geschaltet werden kann. Der

609843/1074

26U9H

Atisgang des Zählers wird ai.f dio.se Weise auf Il gehallen, wodurch das Gatter 43 betätigt bleibt und ei ji nächsten 64-KIIz-Talctimpuls durchlaufen läßt, so daß das nachstft·!:..^- Ie Bit im Bit.strom in den Ein-Bitspeicher 44 eingegeben wird. Der Zähler 42 ist auf diese Weise veranlaßt worden, nur eine Bitposition im Bitstrom durchschlüpfen zu lassen. Da sein Ausgang langer als ein Biüntervall auf II gehalten wird, geht der Ausgang der Verzögerungsschaltung 52 jetzt auf H, wodurch das UND-Gatter 50 abgeschaltet und die Sperrung des Zählers beseitigt wird. Der Zähler 42 läuft demgemäß nach dem Schlupf um eine Bitposition weiter.

Wenn der Zähler 42 erneut auf seinen Endzählwert gelangt, erfolgt wiederum ein Vergleich, und wenn eine weitere Nichtübereinstimmung auftritt, läßt der Zähler 42 wiederum ein Bitintervall durchschlüpfen. Dieser Vorgang wiederholt sich, bis ein Flaggenbit dadurch festgestellt ist, daß aufeinanderfolgende Vergleichsübereinstimmungen auftreten. Das UND-Gatter 50 wird dann durch die Übereinstimmungen abgeschaltet und der Zähler 42 auf diese Weise wieder mit dem Flaggenbit synchronisiert. Anschließend läuft der Zähler 46 auf seinen Endzählwert und stellt den Zähler 51 zurück sowie das Flip-Flop 47 zurück auf die Im-Rahmen-Betriebsweise. Wenn das Flip-Flop 47 zurückgestellt ist, wird das UND-Gatter 48 betätigt und stellt den Zähler 41 zurück. Demgemäß ist der Zähler 41 mit der Flaggenbitposition synchronisiert, und der

609843/107/,

R ahm end etc Iu or 15 liefert ein neues T8-Taktsignal, das auf die gleiche Weise mit der Flaggenbitposition synchron ist.

609843/ 107

Claims

BLUMDACH . WESER · MHRGEH · KR/.-λ :·:■'·:R zwiHi-iBR - :nr:scH 2614914 PATENTANWALT IN MÜNCHHM UND WIESBADEN . 1st« Postadresse München: Pateiiiconsult 8 Miiü.iien 60 Rödecker.lr,/.1.:- η Telefon (U".',. :.:■■>.Ci '■/;-:>:'Ol T- '■':■>■ t).rv212313 Poslädiebiü Witiobaden: PaiLiiU-üiiäuli 62 Vv'it.-:ü..i.:-:-ii Sonneiibr*fir-:' Mi.iie 43 Tului. .. ./.l?\y. 02" I.'.,:':.:-"^ Felcx 04-1Co2j/ Patentansprüche

1. Schaltungsanordnung zum Ausrichten von Bytes in einer Datenübertragungsanlage mit einer Sendestation zum Aussenden von in Gruppen angeordneten Daten,. die Steuerbits in sich entsprechenden Bitpositionen jeder Gruppe aufweisen, wobei die Steuerbits unterschiedlicher Gruppen Informationen mit einer ersten Signalgaberate befördei'n, und mit einer Empfangsstation, die die übertragenen Daten aufnimmt und die Bitpositionen der Steuerbits identifiziert, dadurch gekennzeichnet, daß

die Sendestation einen Verschlüssele!· aufweist, der nur die Datenbits verschlüsselt,

und daß die Empfangsstation einen Identifizierer enthält, der Änderungsraten für den Zustand der Bits in einer entsprechenden Bitposition unterschiedlicher Gruppen feststellt, die eine vorbestinimte Rate größer als die erste Signalgaberate und kleiner als die erwartete Änderungsrate der verschlüsselten Datonbit« nicht übersteigen,

609843/1074

26U9H

wodurch die entsprechende Bitposition identifiziert, das Steuersignal wiedergewonnen und die Datenbits entschlüsselt werden.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,

daß der Identifizierer Vergleichs schaltungen aufweist, die Paare von Bits vergleichen, welche individuell eine entsprechende Bitposition in unterschiedlichen Gruppen einnehmen, und die vorbestimmte Rate in Abhängigkeit von einem Verhältnis von Vergleichs-Nichtübereinstimmungen zu Vergleichs-Übereinstimmungen angibt.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet,

daß der Identifizierer die Vergleichs schaltungen durch eine Verschiebung so beeinflußt, daß sie Paare von Bits vergleichen, die andere, sich entsprechende Bitpositionen einnehmen.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet,

daß der Identifizierer einen Generator zur Erzeugung eines Impulses während einer entsprechenden Bitposition jeder der Gruppen erzeugt und daß der Empfänger in Abhängigkeit von den Vergleicheschaltungeii

609843/1074

""" 26U9H

den Generator mit der ent.sprr eilenden Bitposition synchronisiert, die von den verglichenen Bits eingenommen wird.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet,

daß der Identifizierer Vergleiehs-Übereinstirnmungen zählt und einen Aus-dem-Rahmen-Betriebszustand in Abhängigkeit davon definiert, daß ein Vergleichs-Nichtübereinstimmungszählwert vor einem gewählten Vergleichseählwert erreicht wird.

6. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet,

daß der Identifizierer Vergleichs-Übereinstimmungen zählt und einen Im-Rahmen-Betriebszustand in Abhängigkeit davon definiert, daß ein gewählter Vergleichszählwert vor einem Vergleichs-Nichtübereinstimmungszählwert erreicht wird.

7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet,

daß der Identifizierer in Abhängigkeit von einem Im-Rahmen-Betriebszustand synchronisiert.

609843/1074

-²⁸- 26U9U

S. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet,

daß der Identifizierer in Abhängigkeit von einem Aus-dem-Rahmen-Betriebszustand eine Verschiebung vornimmt.

Xi

Leerseite