JPS60210044A - 誤り訂正符号送受信装置 - Google Patents
誤り訂正符号送受信装置Info
- Publication number
- JPS60210044A JPS60210044A JP59067237A JP6723784A JPS60210044A JP S60210044 A JPS60210044 A JP S60210044A JP 59067237 A JP59067237 A JP 59067237A JP 6723784 A JP6723784 A JP 6723784A JP S60210044 A JPS60210044 A JP S60210044A
- Authority
- JP
- Japan
- Prior art keywords
- output
- error correction
- data signal
- circuit
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
- H04L25/03866—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
- H04L25/03872—Parallel scrambling or descrambling
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/33—Synchronisation based on error coding or decoding
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、誤り訂正符号を用いたディジタル通信の送受
信装置に関する。特に、入力データ信号に存在する固定
パターンをランダム化するために用いられるスクランプ
リング回路およびデスクランプリング回路に関する。
信装置に関する。特に、入力データ信号に存在する固定
パターンをランダム化するために用いられるスクランプ
リング回路およびデスクランプリング回路に関する。
ディジタル通信では、データ信号を送受信する場合に伝
送路で生じる誤りを訂正するために、誤り訂正符号が用
いられる。すなわち、送信装置の符号器によりデータ信
号に誤り訂正符号が付加され、このデータ信号が伝送路
に送出され、受信装置の復号器によりデータ信号の符号
誤りの訂正が行われる。しかし、入力データ信号のパタ
ーンが固定的であったり、「１」と「０」とのマーク率
が充分でない場合に、受信装置のクロックが完全に同期
できなかったり、復号器が正しく動作しない場合がある
。このために、一般的には、スクランプリング回路とデ
スクランプリング回路とが用いられる。
送路で生じる誤りを訂正するために、誤り訂正符号が用
いられる。すなわち、送信装置の符号器によりデータ信
号に誤り訂正符号が付加され、このデータ信号が伝送路
に送出され、受信装置の復号器によりデータ信号の符号
誤りの訂正が行われる。しかし、入力データ信号のパタ
ーンが固定的であったり、「１」と「０」とのマーク率
が充分でない場合に、受信装置のクロックが完全に同期
できなかったり、復号器が正しく動作しない場合がある
。このために、一般的には、スクランプリング回路とデ
スクランプリング回路とが用いられる。
第１図は従来例の誤り訂正符号送受信装置のブロック構
成図である。
成図である。
送信装置では、送信入力データ信号１００は、スクラン
プリング回路１によりランダム化され、符号器２により
誤り訂正符号が付加され、送信出力データ信号１０１と
して伝送路３に送出される。受信装置では、伝送路３か
ら入力された受信入力データ信号１０２が復号器４によ
り復号化され、デスクランプリング回路５により符号誤
りの訂正が行われて元の信号に復元され、受信出力デー
タ信号１０３として出力される。
プリング回路１によりランダム化され、符号器２により
誤り訂正符号が付加され、送信出力データ信号１０１と
して伝送路３に送出される。受信装置では、伝送路３か
ら入力された受信入力データ信号１０２が復号器４によ
り復号化され、デスクランプリング回路５により符号誤
りの訂正が行われて元の信号に復元され、受信出力デー
タ信号１０３として出力される。
このような誤り訂正符号送受信装置では、特別な同期ビ
ットを付加することなしに、スクランプリング回路１と
デスクランプリング回路５との相互の間で、簡単に同期
をとることが望まれる。
ットを付加することなしに、スクランプリング回路１と
デスクランプリング回路５との相互の間で、簡単に同期
をとることが望まれる。
第２図は、従来例スクランプリング回路のブロック構成
図である。
図である。
この例は、ＣＣＩ ＴＴ勧告ｖ−３５に示されたスクラ
ンプリング回路であり、受信装置のデスクランプリング
回路は、第２図の信号の流れを逆にした回路により構成
される。
ンプリング回路であり、受信装置のデスクランプリング
回路は、第２図の信号の流れを逆にした回路により構成
される。
２０段シフトレジスタ１０の中間タップＴ３の出力と中
間タップＴ２ｏの出力とは、加算器１２でモジュロ２加
算（ＭＯＤ−２ＡＤＤ）される。２０段シフトレジスタ
１０のタップＴ１の出力とタップＴ、の出力とは、禁止
回路１１に入力される。禁止回路１１の出力と加算器１
２の出力とは、加算器１３によりモジュロ２加算され、
データ信号が全て「０」となる事態が禁止される。加算
器１３の出力と送信入力データ信号１００とは、加算器
１４によりモジュロ２加算されて出力される。加算器１
４の出力はまた、２０段シフトレジスタ１０に入力され
、同期をとるために使用される。
間タップＴ２ｏの出力とは、加算器１２でモジュロ２加
算（ＭＯＤ−２ＡＤＤ）される。２０段シフトレジスタ
１０のタップＴ１の出力とタップＴ、の出力とは、禁止
回路１１に入力される。禁止回路１１の出力と加算器１
２の出力とは、加算器１３によりモジュロ２加算され、
データ信号が全て「０」となる事態が禁止される。加算
器１３の出力と送信入力データ信号１００とは、加算器
１４によりモジュロ２加算されて出力される。加算器１
４の出力はまた、２０段シフトレジスタ１０に入力され
、同期をとるために使用される。
このようなスクランプリング回路およびデスクンランプ
ル回路は、送信装置と受信装置との間の同期が自動的に
確立され、このため、特別な同期ピントやタイミングを
必要としない。この型の回路は、自己同期型スクランプ
リング・デスクランプリング回路と呼ばれ、通常のデー
タ伝送装置に広く使用されている。
ル回路は、送信装置と受信装置との間の同期が自動的に
確立され、このため、特別な同期ピントやタイミングを
必要としない。この型の回路は、自己同期型スクランプ
リング・デスクランプリング回路と呼ばれ、通常のデー
タ伝送装置に広く使用されている。
しかし、このような回路構成では、シフトレジスタの中
間タップの出力信号が帰還されるように構成されている
ために、伝送路３で生じたデータ誤りが受信装置のデス
クランプリング回路でさ−らに拡大されることになる。
間タップの出力信号が帰還されるように構成されている
ために、伝送路３で生じたデータ誤りが受信装置のデス
クランプリング回路でさ−らに拡大されることになる。
第２図に示した例では、２０段シフトレジスタ１０の中
間タップが２個であるので、デスクランプリング回路の
出力データの誤り率は、伝送路における誤り率の最大３
倍まで、誤り率の劣下が生じることになる。
間タップが２個であるので、デスクランプリング回路の
出力データの誤り率は、伝送路における誤り率の最大３
倍まで、誤り率の劣下が生じることになる。
本発明は、特別な同期ビットを付加することなしに、送
信装置のスクランプリング回路と受信装置のデスクラン
プリング回路との同期を設定し、さらに、伝送路で生じ
たデータ誤りを拡大させることなしに受信装置でのデス
クランプリングが可能な、誤り訂正符号送受信装置を提
供することを目的とする。
信装置のスクランプリング回路と受信装置のデスクラン
プリング回路との同期を設定し、さらに、伝送路で生じ
たデータ誤りを拡大させることなしに受信装置でのデス
クランプリングが可能な、誤り訂正符号送受信装置を提
供することを目的とする。
本発明の誤り訂正符号送受信装置は、送信装置では符号
化前のデータと符号化後のデータとの双方に対してスク
ランプリングを行い、受信装置では復号化前のデータと
復号化後のデータとの双方に対して同一の論理のデスク
ランプリングを行い、復号器の誤り訂正パルスの発生顧
度を監視することによりデスクランプリングの同期を設
定することを特徴とする。
化前のデータと符号化後のデータとの双方に対してスク
ランプリングを行い、受信装置では復号化前のデータと
復号化後のデータとの双方に対して同一の論理のデスク
ランプリングを行い、復号器の誤り訂正パルスの発生顧
度を監視することによりデスクランプリングの同期を設
定することを特徴とする。
すなわち本発明は、送信装置にば、送信ずべきデータ信
号に誤り訂正符号を付加する符号器と、そのデータ信号
をランダム化するスクランプリング手段とを含み、受信
装置には、上記スクランプリング手段によりランダム化
されたデータ信号を復元するデスクランプリング手段と
、上記誤り訂正符号を用いて符号誤りを訂正する復号器
とを含む誤り訂正符号送受信装置において、送信装置に
、伝送路においてランダム信号として扱える長い周期の
繰り返しパターンの信号を発生するランダム信号発生器
を備え、上記スクランプリング手段は、上記符号器に入
力されるデータ信号と上記符号器から出力されるデータ
信号との双方に対して上記ランダム信号発生器の出力を
モジュロ２の加算を実行するように構成され、受信装置
に、上記ランダム信号発生器と同一パターンの信号を発
生ずるランダム信号発生器を備え、上記デスクランプリ
ング手段は、上記復号器に入力されるデータ信号と上記
復号器から出力されるデータ信号との双方に対してその
ランダム信号発生器の出力をモジュロ２の加算を実行す
るように構成され、さらに受信装置には、上記復号器の
符号誤りを監視する手段と、この手段の出力により符号
誤りが小さくなるように上記ランダム信号発生器の同期
を設定する手段とを備えたことを特徴とする。
号に誤り訂正符号を付加する符号器と、そのデータ信号
をランダム化するスクランプリング手段とを含み、受信
装置には、上記スクランプリング手段によりランダム化
されたデータ信号を復元するデスクランプリング手段と
、上記誤り訂正符号を用いて符号誤りを訂正する復号器
とを含む誤り訂正符号送受信装置において、送信装置に
、伝送路においてランダム信号として扱える長い周期の
繰り返しパターンの信号を発生するランダム信号発生器
を備え、上記スクランプリング手段は、上記符号器に入
力されるデータ信号と上記符号器から出力されるデータ
信号との双方に対して上記ランダム信号発生器の出力を
モジュロ２の加算を実行するように構成され、受信装置
に、上記ランダム信号発生器と同一パターンの信号を発
生ずるランダム信号発生器を備え、上記デスクランプリ
ング手段は、上記復号器に入力されるデータ信号と上記
復号器から出力されるデータ信号との双方に対してその
ランダム信号発生器の出力をモジュロ２の加算を実行す
るように構成され、さらに受信装置には、上記復号器の
符号誤りを監視する手段と、この手段の出力により符号
誤りが小さくなるように上記ランダム信号発生器の同期
を設定する手段とを備えたことを特徴とする。
第３図は本発明実施例誤り訂正符号送受信装置のブロッ
ク構成図である。第３図は、本発明の詳細な説明するた
めに、非常に簡単化されている。
ク構成図である。第３図は、本発明の詳細な説明するた
めに、非常に簡単化されている。
送信装置のスクランプリング回路１と符号器２とは、加
算器２１と加算器２２とにそれぞれ接続される。加算器
２２の出力は伝送路３に送出される。伝送路から受信さ
れたデータ信号は、加算器２３に人力される。受信装置
の復号器４とデスクランプリング回路５とは、加算器２
３と加算器２４とにそれぞれ接続される。デスクランプ
リング回路５は復号器４に接続される。
算器２１と加算器２２とにそれぞれ接続される。加算器
２２の出力は伝送路３に送出される。伝送路から受信さ
れたデータ信号は、加算器２３に人力される。受信装置
の復号器４とデスクランプリング回路５とは、加算器２
３と加算器２４とにそれぞれ接続される。デスクランプ
リング回路５は復号器４に接続される。
まず、送信装置の構成について説明する。送信入力デー
タ信号１００とスクランプリング回路１の出力とは、加
算器２１によりモジュロ２加算される。
タ信号１００とスクランプリング回路１の出力とは、加
算器２１によりモジュロ２加算される。
加算器２１の出力信号は、符号器２により誤り訂正符号
化が実施される。符号器２の出力はデータ信号とパリテ
ィ信号とを含んでいる。符号器２の出力とスクランプリ
ング回路１の出力とは、加算器２２によりモジュロ２加
算される。加算器２２の出力は、送信出力データ信号１
０２として伝送路３に送出される。
化が実施される。符号器２の出力はデータ信号とパリテ
ィ信号とを含んでいる。符号器２の出力とスクランプリ
ング回路１の出力とは、加算器２２によりモジュロ２加
算される。加算器２２の出力は、送信出力データ信号１
０２として伝送路３に送出される。
次に、受信装置の構成について説明する。伝送路３から
の受信入力データ信号１０２と、デスクランプリング回
路５の出力とは、加算器２３によりモジュロ２加算され
る。加算器２３の出力は復号器４により復号化される。
の受信入力データ信号１０２と、デスクランプリング回
路５の出力とは、加算器２３によりモジュロ２加算され
る。加算器２３の出力は復号器４により復号化される。
復号器４の出力とデスクランプリング回路５の出力とは
、加算器２４によりモジュロ２加算され、受信出力デー
タ信号１０３として出力される。デスクランプリング回
路５の同期タイミングは、復号器４で発生する誤り訂正
パルス信号を監視することにより得られる。
、加算器２４によりモジュロ２加算され、受信出力デー
タ信号１０３として出力される。デスクランプリング回
路５の同期タイミングは、復号器４で発生する誤り訂正
パルス信号を監視することにより得られる。
次に、本発明実施例誤り訂正符号送受信装置め詳細を説
明する。本実施例では、符号器２としてＲ＝３／４のた
たみ込み符号器を用い、復号器４としてＲ＝３／４のた
たみ込み復号器を用いている。
明する。本実施例では、符号器２としてＲ＝３／４のた
たみ込み符号器を用い、復号器４としてＲ＝３／４のた
たみ込み復号器を用いている。
第４図は本実施例における送信装置の構成を示すブロッ
ク構成図である。
ク構成図である。
直列・並列変換器３１は３個の加算器３２に接続される
。３個の加算器３２はＲ＝３／４のたたみ込み符号器３
３に接続される。たたみ込み符号器３３は４個の加算器
３４に接続される。４個の加算器３４は並列・直列変換
器３５に接続される。周波数変換器３６は直列・並列変
換器３１とランダム信号発生器３８とに接続される。周
波数変換器３７は並列・直列変換器３５に接続される。
。３個の加算器３２はＲ＝３／４のたたみ込み符号器３
３に接続される。たたみ込み符号器３３は４個の加算器
３４に接続される。４個の加算器３４は並列・直列変換
器３５に接続される。周波数変換器３６は直列・並列変
換器３１とランダム信号発生器３８とに接続される。周
波数変換器３７は並列・直列変換器３５に接続される。
ランダム信号発生器３８はスクランプリング回路を措成
し、３個の加算器３２と４個の加算器３４に接続される
。
し、３個の加算器３２と４個の加算器３４に接続される
。
このように構成された送信装置のデータ信号の流れを説
明する。
明する。
送信入力データ信号１００は直列・並列変換器３１に入
力され、３列の並列データに変換される。この並列デー
タは、３個の加算器３２により、ランダム信号発生器３
８の出力とモジュロ２加算される。
力され、３列の並列データに変換される。この並列デー
タは、３個の加算器３２により、ランダム信号発生器３
８の出力とモジュロ２加算される。
モジュロ２加算された並列データは、たたみ込み符号器
３３により誤り訂正符号化が行われ、４列の並列データ
となる。４列の並列データは、ランダム信号発生器３８
の出力とモジュロ２加算される。
３３により誤り訂正符号化が行われ、４列の並列データ
となる。４列の並列データは、ランダム信号発生器３８
の出力とモジュロ２加算される。
モジュロ２加算された並列データは、並列・直列変換器
３５により、直列の送信出力データ信号１０１となる。
３５により、直列の送信出力データ信号１０１となる。
次に、各部の動作のタイミングについて説明する。
送信入力データ信号１００の入力同期信号である送信入
力パルス１０４は、周波数変換器３６により３分の１の
周波数に変換され、直列・並列変換器３１の出力とラン
ダム信号発生器３８の出力との間の同期を設定する。ま
た送信入力パルス１０４は、周波数変換器３７により、
３分の４の周波数に変換されて送信出力データ信号１０
５となる。送信出力データ信号１０５は、並列・直列変
換器３５の出力を同期させ、“さらに、伝送路へ送信す
るための同期信号として用いられる。
力パルス１０４は、周波数変換器３６により３分の１の
周波数に変換され、直列・並列変換器３１の出力とラン
ダム信号発生器３８の出力との間の同期を設定する。ま
た送信入力パルス１０４は、周波数変換器３７により、
３分の４の周波数に変換されて送信出力データ信号１０
５となる。送信出力データ信号１０５は、並列・直列変
換器３５の出力を同期させ、“さらに、伝送路へ送信す
るための同期信号として用いられる。
第５図は本実施例における受信装置の構成を示すブロッ
ク構成図である。
ク構成図である。
直列・並列変換器４１は４個の加算器４２に接続される
。４個の加算器４２はＲ＝３／４のたたみ込み復号器４
３に接続される。たたみ込み復号器４３は３個の加算器
４４に接続される。４個の加算器４４は並列・直列変換
器４５に接続される。周波数変換器４６は直列・並列変
換器４１に接続される。周波数変換器４７は並列・直列
変換器４５に接続される。ランダム信号発生器４８は４
個の加算器４２と３個の加算器４４に接続される。同期
監視カウンタ４９はたたみ込み復号器４３に接続される
。論理回路５０の入力は、同期監視カウンタ４９の出力
と周波数変換器４６の出力とに接続される。論理回路５
０の出力は、ランダム信号発生器４８のクロック入力端
子ＣＬＫに接続される。ランダム信号発生器４８と同期
監視カウンタ４９と論理回路５０とが、デスクランプリ
ング回路を構成する。
。４個の加算器４２はＲ＝３／４のたたみ込み復号器４
３に接続される。たたみ込み復号器４３は３個の加算器
４４に接続される。４個の加算器４４は並列・直列変換
器４５に接続される。周波数変換器４６は直列・並列変
換器４１に接続される。周波数変換器４７は並列・直列
変換器４５に接続される。ランダム信号発生器４８は４
個の加算器４２と３個の加算器４４に接続される。同期
監視カウンタ４９はたたみ込み復号器４３に接続される
。論理回路５０の入力は、同期監視カウンタ４９の出力
と周波数変換器４６の出力とに接続される。論理回路５
０の出力は、ランダム信号発生器４８のクロック入力端
子ＣＬＫに接続される。ランダム信号発生器４８と同期
監視カウンタ４９と論理回路５０とが、デスクランプリ
ング回路を構成する。
このように構成された受信装置のデータ信号の流れを説
明する。
明する。
受信入力データ信号１０２は直列・並列変換器４１に人
力され、４列の並列データに変換される。この並列デー
タは、４個の加算器４２により、ランダム信号発生器４
８の出力とモジュロ２加算される。
力され、４列の並列データに変換される。この並列デー
タは、４個の加算器４２により、ランダム信号発生器４
８の出力とモジュロ２加算される。
モジュロ２加算された並列データは、たたみ込み復号器
４３により誤り訂正復号化が行われ、３列の並列データ
となる。３列の並列データは、ランダム信号発生器４８
の出力とモジュロ２加算される。
４３により誤り訂正復号化が行われ、３列の並列データ
となる。３列の並列データは、ランダム信号発生器４８
の出力とモジュロ２加算される。
モジュロ２加算された並列データは、並列・直列変換器
４５により、直列の受信出力データ信号１０３となる。
４５により、直列の受信出力データ信号１０３となる。
ここで、ランダム信号発生器４８は送信装置のランダム
信号発生器３８と同一の回路である。
信号発生器３８と同一の回路である。
次に、各部の動作のタイミングについて説明する。
受信入力データ信号１０２の入力同期信号である受信入
力パルス１０６は、周波数変換器４６により４分の１の
周波数に変換され、直列・並列変換器４１の出力とラン
ダム信号発生器４８の出力との間の同期を設定する。ま
た受信入力パルス１０４は、周波数変換器４７により、
４分の３の周波数に変換されて受信出力データ信号１０
７となる。受信出力データ信号１０７は、並列・直列変
換器４５の出力を同期させる。
力パルス１０６は、周波数変換器４６により４分の１の
周波数に変換され、直列・並列変換器４１の出力とラン
ダム信号発生器４８の出力との間の同期を設定する。ま
た受信入力パルス１０４は、周波数変換器４７により、
４分の３の周波数に変換されて受信出力データ信号１０
７となる。受信出力データ信号１０７は、並列・直列変
換器４５の出力を同期させる。
ここで、送信装置と受信装置との間の同期について説明
する。
する。
受信人力データ信号１０２の人力が開始されると、ラン
ダム信号発生器４８が同期されていない場合心こは、た
たみ込み復号器４３は多数の誤り訂正／＜ルスを発生し
、同期監視カウンタ４９に出力する。同期監視カウンタ
４９は、誤り訂正パルスが定められたしきい値以上に発
生している場合に、禁止ノ〈ルスを発生ずる。論理回路
５０は、禁止パルスの反転入力と周波数変換器４６の出
力との論理積を出力する。
ダム信号発生器４８が同期されていない場合心こは、た
たみ込み復号器４３は多数の誤り訂正／＜ルスを発生し
、同期監視カウンタ４９に出力する。同期監視カウンタ
４９は、誤り訂正パルスが定められたしきい値以上に発
生している場合に、禁止ノ〈ルスを発生ずる。論理回路
５０は、禁止パルスの反転入力と周波数変換器４６の出
力との論理積を出力する。
論理回路５０の出力により、ランダム信号発生器４８は
同期タイミングを移動させる。これにより、誤り訂正パ
ルスの発生数がしきい値以下になったとき、望ましくは
最小になったときに、ランダム信′号発生器４８の同期
が設定される。
同期タイミングを移動させる。これにより、誤り訂正パ
ルスの発生数がしきい値以下になったとき、望ましくは
最小になったときに、ランダム信′号発生器４８の同期
が設定される。
本実施例のランダム信号発生器３８．３９の出力段の選
択は、任意に設定することが可能であり、それぞれの発
生器に要求されるデータ系列のランダム条件を満足する
ように設定される。
択は、任意に設定することが可能であり、それぞれの発
生器に要求されるデータ系列のランダム条件を満足する
ように設定される。
以上の説明では、Ｒ＝３／４のたたみ込み誤り符号を用
いる場合の例を示したが、一般にＲ＝ｎ／ｍの場合のた
たみ込み符号およびブロック符号に対しても、本発明の
実施が容易に可能である。
いる場合の例を示したが、一般にＲ＝ｎ／ｍの場合のた
たみ込み符号およびブロック符号に対しても、本発明の
実施が容易に可能である。
以上説明したように、本発明誤り訂正符号送受信装置は
、送信装置のスクランプリング回路と受信装置のデスク
ランプリング回路との同期が、別の同期信号を伝送する
ことなく設定することが可能であり、さらに、伝送路で
生じたデータ誤りを拡大させることがない。
、送信装置のスクランプリング回路と受信装置のデスク
ランプリング回路との同期が、別の同期信号を伝送する
ことなく設定することが可能であり、さらに、伝送路で
生じたデータ誤りを拡大させることがない。
したがって、本発明によれば、誤り訂正符号を用いたデ
ィジタル通信装置を簡単化することができ、余分な制御
信号あるいは同期信号などを伝送する必要がない方式が
得られる大きな効果がある。
ィジタル通信装置を簡単化することができ、余分な制御
信号あるいは同期信号などを伝送する必要がない方式が
得られる大きな効果がある。
第１図は従来例誤り訂正符号送受信装置のブーロック構
成図。 第２図は従来例スクランプリング回路のブロック構成図
。 第３図は本発明実施例誤り訂正符号送受信装置のブロッ
ク構成図。 第４図は送信装置のブロック構成図。 第５図は受信装置のブロック構成図。 １・・・スクランプリング回路、２・・・符号器、３・
・・伝送路、４・・・復号器、５・・・デスクランプリ
ング回路、１０・・・２０段シフトレジスタ、１１・・
・禁止回路、１２．１３．１４．２１．２２．２３．２
４・・・加算器、３１・・・直列・並列変換器、３２．
３４・・・加算器、３３・・・たたみ込み符号器、３５
・・・並列・直列変換器、３６．３７・・・周波数変換
器、３８・・・ランダム信号発生器、４１・・・直列・
並列変換器、４２．４４・・・加算器、４３・・・たた
み込み復号器、４５・・・並列・直列変換器、４６．４
７・・・周波数変換器、４８・・・ランダム信号発生器
、４９・・・同期監視カウンタ５０・・・論理回路 特許出願人 Ｈ本電気株式会社 代理人 弁理士 井 出 直 孝 猜八− も３０
成図。 第２図は従来例スクランプリング回路のブロック構成図
。 第３図は本発明実施例誤り訂正符号送受信装置のブロッ
ク構成図。 第４図は送信装置のブロック構成図。 第５図は受信装置のブロック構成図。 １・・・スクランプリング回路、２・・・符号器、３・
・・伝送路、４・・・復号器、５・・・デスクランプリ
ング回路、１０・・・２０段シフトレジスタ、１１・・
・禁止回路、１２．１３．１４．２１．２２．２３．２
４・・・加算器、３１・・・直列・並列変換器、３２．
３４・・・加算器、３３・・・たたみ込み符号器、３５
・・・並列・直列変換器、３６．３７・・・周波数変換
器、３８・・・ランダム信号発生器、４１・・・直列・
並列変換器、４２．４４・・・加算器、４３・・・たた
み込み復号器、４５・・・並列・直列変換器、４６．４
７・・・周波数変換器、４８・・・ランダム信号発生器
、４９・・・同期監視カウンタ５０・・・論理回路 特許出願人 Ｈ本電気株式会社 代理人 弁理士 井 出 直 孝 猜八− も３０
Claims (1)
- 【特許請求の範囲】 ｆｉｌ 送イ５装置にば、 送信すべきデータ信号に誤り訂正符号を付加する符号器
と、 そのデータ信号をランダム化するスクランプリング手段
と を含み、 受信装置には、 上記スクランプリング手段によりランダム化されたデー
タ信号を復元するデスクランプリング手段と、 上記誤り訂正符号を用いて符号誤りを訂正する復号器と を含む 誤り訂正符号送受信装置において、 送信装置に、伝送路においてランダム信号として扱える
長い周期の繰り返しパターンの信号を発生するランダム
信号発生器を備え、 上記スクランプリング手段は、上記符号器に入力される
データ信号と上記符号器から出力されるデータ信号との
双方に対して上記ランダム信号発生器の出力をモジュロ
２の加算を実行するように構成され、 受信装置に、上記ランダム信号発生器と同一パターンの
信号を発生ずるランダム信号発生器を備え、 上記デスクランプリング手段は、上記復号器に入力され
るデータ信号と上記復号器から出力されるデータ信号と
の双方に対してそのランダム信号発生器の出力をモジュ
ロ２の加算を実行するように構成され、 さらに受信装置には、上記復号器の符号誤りを監視する
手段と、 この手段の出力により符号誤りが小さくなるように上記
ランダム信号発生器の同期を設定する手段と を備えた ことを特徴とする誤り訂正符号送受信装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59067237A JPS60210044A (ja) | 1984-04-03 | 1984-04-03 | 誤り訂正符号送受信装置 |
| US06/718,725 US4639548A (en) | 1984-04-03 | 1985-04-01 | Digital communication system including an error correcting encoder/decoder and a scrambler/descrambler |
| DE8585103984T DE3586328T2 (de) | 1984-04-03 | 1985-04-02 | Digitales uebertragungssystem mit einem fehlerkorrekturkoder und dekoder und einem verwuerfler/entwuerfler. |
| CA000478114A CA1254277A (en) | 1984-04-03 | 1985-04-02 | Digital communication system including an error correcting encoder/decoder and a scrambler/descrambler |
| AU40719/85A AU567474B2 (en) | 1984-04-03 | 1985-04-02 | Digital communication system |
| EP85103984A EP0157413B1 (en) | 1984-04-03 | 1985-04-02 | Digital communication system including an error correcting encoder/decoder and a scrambler/descrambler |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59067237A JPS60210044A (ja) | 1984-04-03 | 1984-04-03 | 誤り訂正符号送受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60210044A true JPS60210044A (ja) | 1985-10-22 |
| JPH0376613B2 JPH0376613B2 (ja) | 1991-12-06 |
Family
ID=13339105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59067237A Granted JPS60210044A (ja) | 1984-04-03 | 1984-04-03 | 誤り訂正符号送受信装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4639548A (ja) |
| EP (1) | EP0157413B1 (ja) |
| JP (1) | JPS60210044A (ja) |
| AU (1) | AU567474B2 (ja) |
| CA (1) | CA1254277A (ja) |
| DE (1) | DE3586328T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100358037C (zh) * | 1999-07-20 | 2007-12-26 | 三星电子株式会社 | 扰频器和扰频方法 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60210044A (ja) * | 1984-04-03 | 1985-10-22 | Nec Corp | 誤り訂正符号送受信装置 |
| JPH0683202B2 (ja) * | 1985-06-25 | 1994-10-19 | 日本電気株式会社 | デ−タ符号化／復号化装置 |
| JPH0691520B2 (ja) * | 1986-03-24 | 1994-11-14 | 日本電気株式会社 | フレ−ム同期はずれ検出方式 |
| US4771463A (en) * | 1986-12-05 | 1988-09-13 | Siemens Transmission Systems, Inc. | Digital scrambling without error multiplication |
| DE3773369D1 (de) * | 1987-03-05 | 1991-10-31 | Hewlett Packard Ltd | Erzeugung von triggersignalen. |
| US4944006A (en) * | 1987-03-12 | 1990-07-24 | Zenith Electronics Corporation | Secure data packet transmission system and method |
| US4876718A (en) * | 1987-03-12 | 1989-10-24 | Zenith Electronics Corporation | Secure data packet transmission system and method |
| US4771458A (en) * | 1987-03-12 | 1988-09-13 | Zenith Electronics Corporation | Secure data packet transmission system and method |
| US4864612A (en) * | 1987-10-23 | 1989-09-05 | American Telephone And Telegraph Company | Method of avoiding accidental actuation of maintenance equipment in a communications network |
| US5003599A (en) * | 1989-02-07 | 1991-03-26 | Simulation Laboratories, Inc. | In-band framing method and apparatus |
| US5327441A (en) * | 1991-12-16 | 1994-07-05 | Nippon Telegraph And Telephone Corporation | Method and circuit for decoding convolutional codes |
| US5432848A (en) * | 1994-04-15 | 1995-07-11 | International Business Machines Corporation | DES encryption and decryption unit with error checking |
| US5646997A (en) * | 1994-12-14 | 1997-07-08 | Barton; James M. | Method and apparatus for embedding authentication information within digital data |
| US5727004A (en) * | 1995-03-14 | 1998-03-10 | Adaptive Networks, Inc. | Method and apparatus for data encoding and communication over noisy media |
| US5835499A (en) * | 1995-09-11 | 1998-11-10 | Sanyo Electric Co., Ltd. | Data processing device for FM multi-channel broadcasting |
| SE508373C2 (sv) * | 1995-10-30 | 1998-09-28 | Obducat Ab | Kruptosystem för optiskt lagringsmedia |
| US5889796A (en) * | 1996-10-17 | 1999-03-30 | Maxtor Corporation | Method of insuring data integrity with a data randomizer |
| US5790475A (en) * | 1996-10-28 | 1998-08-04 | Multispec Corporation | Process and apparatus for improved interference suppression in echo-location and imaging systems |
| US5917914A (en) * | 1997-04-24 | 1999-06-29 | Cirrus Logic, Inc. | DVD data descrambler for host interface and MPEG interface |
| JP4147607B2 (ja) * | 1998-03-13 | 2008-09-10 | 松下電器産業株式会社 | 補助スクランブル／デスクランブル方法および装置 |
| US6112094A (en) * | 1998-04-06 | 2000-08-29 | Ericsson Inc. | Orthogonal frequency hopping pattern re-use scheme |
| US6823488B1 (en) * | 1998-08-27 | 2004-11-23 | Texas Instruments Incorporated | Packet binary convolutional codes |
| US7039185B2 (en) * | 2001-10-03 | 2006-05-02 | Pitney Bowes Inc. | Method and system for securing a printhead in a closed system metering device |
| US20030110434A1 (en) * | 2001-12-11 | 2003-06-12 | Amrutur Bharadwaj S. | Serial communications system and method |
| US6973579B2 (en) | 2002-05-07 | 2005-12-06 | Interdigital Technology Corporation | Generation of user equipment identification specific scrambling code for the high speed shared control channel |
| TWI242341B (en) * | 2003-07-07 | 2005-10-21 | Via Tech Inc | Multi-port network interface circuit and related method for scrambling codes of different ports with different seeds and resetting signal transmission of different ports at different time |
| US7412640B2 (en) * | 2003-08-28 | 2008-08-12 | International Business Machines Corporation | Self-synchronizing pseudorandom bit sequence checker |
| JP2005151056A (ja) * | 2003-11-13 | 2005-06-09 | Oki Electric Ind Co Ltd | デスクランブル回路 |
| EP2096884A1 (en) | 2008-02-29 | 2009-09-02 | Koninklijke KPN N.V. | Telecommunications network and method for time-based network access |
| US10419215B2 (en) | 2016-11-04 | 2019-09-17 | Microsoft Technology Licensing, Llc | Use of error information to generate encryption keys |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49135501A (ja) * | 1973-05-01 | 1974-12-27 | ||
| JPS5595444A (en) * | 1979-01-16 | 1980-07-19 | Fujitsu Ltd | Externally-synchronous scrambler/descrambler system |
| JPS5823309A (ja) * | 1981-07-31 | 1983-02-12 | Victor Co Of Japan Ltd | デスクランブル回路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3784743A (en) * | 1972-08-23 | 1974-01-08 | Bell Telephone Labor Inc | Parallel data scrambler |
| US3950616A (en) * | 1975-04-08 | 1976-04-13 | Bell Telephone Laboratories, Incorporated | Alignment of bytes in a digital data bit stream |
| US4208739A (en) * | 1978-07-20 | 1980-06-17 | Communications Satellite Corporation | Integrated encryption and channel coding technique |
| DE3010969A1 (de) * | 1980-03-21 | 1981-10-01 | Siemens AG, 1000 Berlin und 8000 München | Pcm-system mit sendeseitigem verwuerfler und empfangsseitigem entwuerfler |
| US4484027A (en) * | 1981-11-19 | 1984-11-20 | Communications Satellite Corporation | Security system for SSTV encryption |
| NO159229C (no) * | 1982-05-11 | 1988-12-07 | Tandem Computers Inc | Omkasteranordning for digitalt transmisjonssystem. |
| JPS58218252A (ja) * | 1982-06-11 | 1983-12-19 | Oki Electric Ind Co Ltd | 暗号化方式 |
| JPS60210044A (ja) * | 1984-04-03 | 1985-10-22 | Nec Corp | 誤り訂正符号送受信装置 |
-
1984
- 1984-04-03 JP JP59067237A patent/JPS60210044A/ja active Granted
-
1985
- 1985-04-01 US US06/718,725 patent/US4639548A/en not_active Expired - Fee Related
- 1985-04-02 DE DE8585103984T patent/DE3586328T2/de not_active Expired - Fee Related
- 1985-04-02 EP EP85103984A patent/EP0157413B1/en not_active Expired - Lifetime
- 1985-04-02 CA CA000478114A patent/CA1254277A/en not_active Expired
- 1985-04-02 AU AU40719/85A patent/AU567474B2/en not_active Ceased
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49135501A (ja) * | 1973-05-01 | 1974-12-27 | ||
| JPS5595444A (en) * | 1979-01-16 | 1980-07-19 | Fujitsu Ltd | Externally-synchronous scrambler/descrambler system |
| JPS5823309A (ja) * | 1981-07-31 | 1983-02-12 | Victor Co Of Japan Ltd | デスクランブル回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100358037C (zh) * | 1999-07-20 | 2007-12-26 | 三星电子株式会社 | 扰频器和扰频方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1254277A (en) | 1989-05-16 |
| EP0157413B1 (en) | 1992-07-15 |
| US4639548A (en) | 1987-01-27 |
| AU567474B2 (en) | 1987-11-19 |
| AU4071985A (en) | 1985-10-10 |
| EP0157413A3 (en) | 1988-10-12 |
| DE3586328D1 (de) | 1992-08-20 |
| DE3586328T2 (de) | 1993-03-04 |
| EP0157413A2 (en) | 1985-10-09 |
| JPH0376613B2 (ja) | 1991-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60210044A (ja) | 誤り訂正符号送受信装置 | |
| KR100822397B1 (ko) | 다중 데이터 형태의 송수신을 위한 맵핑 시스템 | |
| US4312070A (en) | Digital encoder-decoder | |
| RU95105525A (ru) | Приемная и передающая аппаратура и способ, включающий пунктурированное сверточное кодирование и декодирование | |
| JPH07336340A (ja) | エラー多重のない自己同期スクランブラー／デスクランブラー | |
| EP0524235B1 (en) | Method of synchronising the pseudo-random binary sequence in a descrambler | |
| US4032886A (en) | Concatenation technique for burst-error correction and synchronization | |
| CA2031494C (en) | Correlation code transmission system | |
| JP2755067B2 (ja) | フレーム同期回路 | |
| GB2259226A (en) | Communications systems | |
| RU2212101C1 (ru) | Кодек циклического помехоустойчивого кода | |
| RU2214678C1 (ru) | Способ помехоустойчивого кодирования и декодирования | |
| RU2254676C2 (ru) | Кодек помехоустойчивого циклического кода | |
| JPH066335A (ja) | 高能率音声伝送の擬似同期防止方法 | |
| JP2604640B2 (ja) | データ伝送方法及びデータ伝送装置 | |
| JP2755061B2 (ja) | フレーム同期方式 | |
| JPH07245630A (ja) | 高速データ伝送方式 | |
| JP3037837B2 (ja) | レストアラー無線中継局 | |
| JPH06261024A (ja) | 信号伝送方法、エンコード装置、信号送信装置、デコード装置及び信号受信装置 | |
| RU18331U1 (ru) | Приемник цифровой информации | |
| JP2001308810A (ja) | マルチキャリアフレーム同期回路 | |
| SU1156264A1 (ru) | Устройство дл синхронизации @ -последовательности с инверсной модул цией | |
| JP3189196B2 (ja) | データ伝送システム | |
| JP2752859B2 (ja) | 誤り訂正方式及びこれに用いるハーゲルバーガー復号回路 | |
| JPH0697918A (ja) | 無線通信システム |