JPS5823309A - デスクランブル回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はデスクランブル回路に係夛、ディジタル信号系
列であるフレーム信号の主要部又は全部を、成る特定の
法則を持つ信号系列によりランダム化（データスクラン
ブル）シ、この信号からもとのフレーム信号に復元する
に際し、フレーム同期が長い期間とれないときには上記
成る特定の法則を持つ信号系列の発生を制御するととく
よシ。

永久にフレーム同期がとれなくなる現象を防止し、もっ
て安定にもとのフレーム信号に復元し得るデスクランブ
ル回路を提供することを目的とする。

近年、オーディオ信号やビデオ信号をディジタル信号系
列に賢換し、これを記録再生するシステムが盛んに開発
されるに到っているが、特にオーディオ分野ではパルス
符号変調信号（ＰＯＭ信号）Ｋｆ換し、テープやディス
ク等の記録媒体に記録し、これを再生することが従来よ
り行なわれていた。上記のＰＯＭ信号は、オーディオ信
号等のアナログ信号を標本化、量子化して得た例えＦｉ
１４〜１６ピツト／サンプルのディジタルデータであり
、１本のトラックに複数チャンネルのディジタルデータ
を記録する場合″は、通常各チャンネルのディジタルデ
ータ（ｆ［データ）の所定区間を１ブロツクに着とめる
と同時に、伝送時に発生するデータの誤りを検出、訂正
するために原情報データより生成した誤シ検出符号及び
誤り訂正符号よりなる冗長ビットと、ブロックの区切り
を表わすための同期信号ビットを夫々付加して１ブロツ
クを構成し、この１ブロツクの信号（フレーム信号）を
順次時系列的に記録媒体に記録する。

上記の記録時にフレーム信号は記録媒体や伝送系の性質
尋を勘案した所定の方式で変調されるのが一般的である
。フレーム信号は通常、）ｉＲＺ七ノン・リターン・ツ
ウ・ゼロ）信号であり、そのスペクトラムに直流成分を
含むが１通常の記録媒体では直流成分まで再生すること
は不可能なため、そのｔま記録再生したのでは再生信号
Ｋｍ形歪を生じ、これによシ符号間干渉が生じ符号誤り
をもたらしてしまう。そこで、上記記録時の変調方式と
しては１Ｍ流成分が少なく、最大反転周波数が低いと同
時に、再生時の信号処理の基準となるクロック成分を多
く含んだものが望ましい。このため、従来よシ上記の要
求を満たすべ（ＭＦＭ（モディファイド・フリケンシイ
・モジュレーション）％　ＺＭ（ゼロ・モジュレーショ
ン）、３ｐＭ（３ポジシヨン・モジュレーション）４！
の各種の変調方式が採用されていた。

しかしながら、これらの変調方式はハード量が多いと同
時に１波形歪やトラック間のクロストークに関して、従
来よシビデオ信号等の磁気記録再生に使用されている周
波数変調方式に比し多いという間融があった。１一方、
例えば９００　ｒｐｍというような高速で同期回転され
るディスクの記録再生帯域は広いから、ディジタル信号
を記録する場合も周波数変調方式により記録することが
有利である。ただし、周波数変調方式は直流成分までの
再生が可能であるが、再生器の安定度からいって直流成
分の少ない伝送用符号が望ましい。

そこで、上記の周波数変調方式の利点を生かしつつ、Ｎ
ＲＺ信号であるフレーム信号を上記の高速で同期回転さ
れて再生されるディスクに記録するには、多曾の直流成
分を含んでおシ、再生用のクロック成分が増りにくく、
伝送ビットレートの高いシステムでは再生クロックのジ
ッターにより符号誤りの原因となるというＮＲＺ信号の
欠点をなくす必要があり、とのＮＲＺ信号の欠点をなく
すため、第１図に示す如（ＮＲＺ信号をランダム化して
（データスクランブルして）記録することが考えられる
。

シ１図中、入力端子ｌ、、２．３及び４にを１４つのチ
ャンネルのアナログ信号が入来する。ここでは−例とし
て、入力端子１．２及び３には夫々オーティオ信号が入
来してＡＤ＾換器５，６及びＴに供給され、入力端子４
には静止画像信号カニ入来してＡＤｆ換器８に供給され
るものとする。ＡＤ１ｍ器５，６．７及び８より夫々な
り出されたＰＣＭイｇ号は信号処理回１３ｓに供給され
、ここで入力ＰＯＭ信号に基づいて生成された誤シ訂正
符号及び誤り検出符号轡が付加された後フレーム生成回
路１０において同期信号発生器１１よりの同期信号が付
加されてフレーム信号となる。このフレーム信号の＊ａ
″は＃！２図に示す如くになる。

同図中％ＢＹＮＯは同期信号ビット領域、データ１．２
は入力端子１．２よりのアナログ信号がＰＣＭ化された
信号データ領域を示す。

上記のフレーム信号は、データスクランブル回路１２に
供給され、ここで同期信号ビットを除くフレーム信号部
分がデータスクランブルされる（なお、データスクラン
ブルはフレーム信号全体に行なってもよい。互譲３図は
データスクランブル回路１２の一例の回路図を示す。こ
のデータスクランブル回路１２は、フリツブフロラ１１
４１〜１４７　及び排他的論理利口ｇｔｓよりなるＭ系
列符号発生回路と、フレーム生成口跡１０よシのデータ
（フレーム信号中、同期信号ビットを除く部分）とＭ系
列符号との２を法とする加算を行なう排他的論理和回路
１６とよりなる。Ｍ系列符号発生回路は１フレームのビ
ット数のうち同期信号ビットを除くビット数をＮとする
と、Ｎ≦２−１を満足するｍ段のシフトレジスタより構
成され。

こｔによシデータを略ランダム化できる。ここでは、１
フレームが１３０ビツトで構成され、同期信号ビットが
１０ビツトであるものとし、第３図に示ｆ如＜７段のシ
フトレジスター４１〜１４７からＸ十！’＋１なる生成
多項式によすＭ系列符号が発生されるものとしている。

まず１Ｍ系列符号発生回路は、同期信号ビットの１ｐ、
１ビツトでクリアされ、データの第１ビツトで各フリッ
プフロップ１４１〜１４７に１１′がプリセットされ、
以後は第４図（Ｄ）に示すクロックパルスの入来毎に上
記生成多項式で生成された第４図（０）に示す如き輩系
列符号を発生する。ここで、第４図（Ａｔはフレーム信
号の波形、同図（Ｂ）はｙ系列符号発生回路の制御タイ
ミングを夫々示す。最終段のフリップフロップ１４ρＱ
出力端子よシ取シ出された第４図（０１に示すＭ系列符
号は、同図（Ａｌに示すフレーム信号中のデータと排他
的論理和回路１６で２を法とする加算が行なわれて、出
力端子１３より第４図（勾に示す如きデータスクランブ
ルされたデータとして増シ出される。Ｍ系列符号は１１
′。

１０′の発生確率が略等しいため、データ中に１０′。

１１′が連続していても、上記の２を法とする加算を行
なうことによりランダム化され　％　Ｑ　＃、％　ｌ　
＃の連続する確率は極めて小さくなる。

出力端子１３よシ取り出されたデータスクランブル化さ
れたデータ系列は、記録媒体の特性に適した変調をされ
て記録媒体に記録される。ここでは、記録媒体は前記高
速で回転せしめられるディスクであり、記録再生帯域が
広くとれるため、安定度を考慮して上記のデータスクラ
ンブル化されたデータ系列は周波数変調される。

次に再生側の動作につき説明するに、上記ディスクから
ピックアップ再生された信号は第５図に示す再生装置内
の７Ｍ復調器１７に供給され、ここでＦＭ復調された。

後レベル変換器１８によシ論理素子のレベルに変換され
Ｗ、６図（Ａｌに示す如きデータスクランブル化された
データ系列が取り出される。この再生データ系列はエツ
ジ検出回路１ｇによりエツジが検出され第６図（Ｂ）に
示す信号とされた後タンク回路２０に供給されてクロッ
ク成分を摩り出されて同図（Ｃ）に示す如き波形とされ
、更にフェーズ・ロックド・ループ（ＰＬＬ）２１によ
りジッターの吸収やドロップアウトの補償がされて同図
（Ｄｉに示す如きパルスとされる。ＰＬＬ２１の出力パ
ルスはクロックパルスとしてラッチ２２に印加され、こ
こでレベル変換器１８よシの第６図（ＡＩに示す再生デ
ータ系列をラッチする。

ここで、再生データ系列のエツジからクロック情報を得
るようにしているため、前記のスクランブルを行なわれ
ていることから、ＮＲＺ信号に比しクロック情報が増え
、ＮＲＺの場合″″Ｏ′やｑ″１′が連続したときのよ
うなレベル変動が極めて少なく、安定なりロックが得ら
れ、更にデータの〕（ターンによるクロックのジッター
（パターンジッタート呼ぶ）が減少し、パターンジッタ
ーによる符号誤りは大幅に減少する。またデータスクラ
ンブルにより再生データ系列の直流成分が少なく、再生
装置の直流再生も不要となり、安定度の向上に役立つ。

上記ラッチ２２の出力データ系列は第６図（狗に示す如
くにａｎ、ＦＥＳ図のデスクランブル回路２３に供給さ
れ、ここでフレーム同期が取られた後１Ｍ系列符号と２
を法とする加算を行なってスクランブルされる前のもと
のデータ系列に復元される（これをデスクランブルとい
う）。

ここで、デスクランブル回路は一般に第７図（Ａ）に示
す如き構成のフィードバック型と、同図（Ｂｌに示す如
き構成のフィードフォワード型とが考えられる。第７図
（Ａ）において、スクランブルされているデータは排他
的論理和回路２４に供給され、ここでＭ系列符号発生回
路２６よりのＭ系列符号と２を法とする加算が行なわれ
てもとのデータ系列に戻された後、同期信号ビット検出
及び保護回路２５に供給され、前記ＩＫ２図に８ＹＮＯ
で示した同期信号ビットパターンが検出され、がっ、デ
ータ中の同期信号ビットパターンと同じコードを誤まっ
て同期信号ビットパターンとして検出しないようにされ
る。またドロップアウト等で信号が欠落した場合に備え
、同期信号ビットが連続しである数置上得られなかった
場合はデータが棄却される。

同期信号ビット検出及び保護回路２５からは制御信号と
データとが出力され、制御信号はＭ系列符号発生回路２
６に供給されてその動作を制御し、データはシフトレジ
スタ２Ｔに順次に誓き込まれて、ここで直並列変換され
た後データレジスタ２８に併給され、ラッチされる。

また第Ｔ図ＴＢ）に示すフィードフォワード型のデスク
ランブル回路は、スクランブルされているデータ系列は
、排他的論理和回路２４′と同期信号ビット検出及び保
護回路２５′とに夫々供給される。

排他的論理和回路２４′はＭ系列符号発生口＠２６’よ
りのＭ系列符号と再生データ系列とが供給され、その出
力データをシフトレジスタ２Ｔに供給する点が第Ｔ図ｆ
ＡＩ　Ｋ示すフィードバック型と異表る。

しかして、特にフィードバック型のデスクランブル回路
の場合は、Ｍ系列符号発生回１ｇ２６は同期信号ビット
検出及び保護回路２５の出力制御信号により制御されて
いるため、特に電淵投入時などで上記回路２５が疑似同
期信号ビット郷にロックした場合、制御タイミングにず
れが生じ、デスクランブルのタイミングがずれるため、
永久に動作が復帰しなく危ゐことがあった。

本発明は上記問題点を解決したものであシ、＃！８図以
下の図面と共にその一実施例について説明する。

第８図は本発明になるデスクランブル回路の一実施例の
回路系統図を示す。同図中、入力端子２９に入来したデ
ータがスクランブルされているフレーム信号は、排他的
論理和回路３０に供給され、ここで後記するフリップフ
ロップ３３１〜３３７及び排他的論理和回路３４よりな
るＭ系列符号発生回路よシ記録時と同じＸ　　＋Ｘ　＋
１　　なる生成多項式に基づき生成され、更にＡＮＤ回
路３５を経て入来したＭ系列符号と２を法とする加算が
行なわれてもとのデータ系列に復元された後、同期信号
ビット検出回路３１に供給され、ここで固定パターンで
ある同期信号ビットが検出される。同期信号ビット検出
回路３１の出力データ系列はシフトレジスタ３６に順次
に書き込まれ、一方同期信号ビット検出信号は同期保護
回路３２に供給サレ、本当の同期信号ビットと疑似同期
信号ビットとが分離される。

第９図は同期信号ビット検出回路３１及び同期保護回路
３２の一実施例の回路図を示す。同図において、同期信
号ビット検出回路３１は排他的論理和回路３０よりの元
に戻されたフレーム信号が供給されるシフトレジスタ３
ｓとＡＮＤ回路４０とインバータ尋よシなる。いま、１
フレームが１３０ビツトで構成されておシ、またその同
期信号ビットが１０ビツトで［１ｏ１ｏｔ１１ｏ０ｏＪ
なる値であるものとすると、正常に再生されたときのフ
レーム信号波形は第１０図（Ａ）に示す如くになる。

なお、＄１０図（４に示す波形の上方の数字蚤１１フレ
ーム信号のビット数を示す。このフレーム信号がシフト
レジスタＳｉＩに供給され、入力端子３ｓよりのクロッ
クによ如右方向へ順次シフトされていき、１０ビツトの
同期信号ビットがすべてシフトレジスタ３９内に書き込
まれた時にＡＮＤ回路４０よシ第１０図（Ｂ）に示す如
きパルスが取り出され、カウンタ４１をクリアすると同
時に、ＡＮＤ回路４２や一万の入力端子に供給される。

カウンタ４１は入力端子３８よりのクロックを計数し、
クロックを１２０個計数した時点で、すなわち同期信号
ビットに、後続する　１２０ビツトのデータの最後のビ
ット入来時点（第１０図（Ａｌに１３０で示す時点）１
で、パルスを出力端子４３よりラッチパルスとして５４
８図に示すデータレジスタ３１に出力すると同時に、フ
リップフロップ４４に印加されこれを例えばリセット状
態とする。

カワンタ４１は更に上記クロックの計数を継続してクロ
ックを１３０個計数した時点で、すなわち次の同期信号
ビットの最後のビット入来時点でパルスを出力し、この
出力パルスをＡＮＤ回路４２の他方の入力端子に印加す
る。このとき、ＡＮＤ回路４０より同期信号ビットの検
出信号が時間的に一致して入来するので、ＡＮＤ回路４
２の出力信号も第１０図（Ｂｌに示す如くになる。この
ＡＮＤ回１１４２の出力パルスはシフトレジスタ４５に
供給されると同時に、フリップフロップ４４に印加され
、これを９ｉえげセット状態とする。こｔにより、フリ
ップフロップ４４のＱ出力端子からは第１０図（Ｃ）に
示す如く、同期信号ビットの略入来期間はローレベルで
、データの略入来期間はハイレベルのパルスが取り出さ
れ、とのパルスは出力ｍ子Ｊ８より第８図に示すフリッ
プフロップ３３１〜３３７の各プリセット端子に印加さ
れ、これらをそのローレベル期間初期状態とする。しか
る後に第１０図（０１に示すフリップフロップ４４の出
力パルスのハイレベル期間にフリップフロップ３３７の
出力端子より輩系列符号が発生される。

−万、フレーム信号が正常に再生されて第１図／ 示の入力端子２９に入来する期間中は、第９図に示す例
えば１６ビツトのシフトレジスタ４５は入力端子４６よ
りの１フレ一ム周期のクロックパルスによｆｉ、ＡＮＤ
回路４２より１フレーム毎に取り出されるハイレベルの
同期信号ビット検出信号をシフトするため、その並列出
力端子より夫々ハ々通して第８図に示すＡＮＤ回路３５
の一万の入力端子に印加する。これＫより、上記Ｍ系列
符号はＡｌｌＤ回路３５を通して排他的論理和回路３０
に供給される。

次にドロップアウトある層はビットずれ等にょシ数フレ
ーム程度に亘ってフレーム同期がとれなくなった場合に
つき説明するに、この場合は同期信号ビットが検出され
ないからフリップフロップ４４のＱ出力はローレベルの
ｔまであシ、よって第８図に示すフリップフロップ３３
７がらはＭ系列符号は増り出されずローレベルの初期状
態とされる。従って、ＡＮＤ（ｇｌＩｌｉ３３５の出力
はローレベルとなり、入力端子２９にドロップアウトが
消失して〕Ｖ−ム信号の入来が再び始まると、このフレ
ーム信号は排他的論理和回路３ｏをそのまま通過して同
期信号ビット検出回路３１に供給される。

ここで、このフレーム信号中のデータはスクランブルさ
れてい＼るが、同期信号ビットはスクランブルされて輪
なかから、この同期信号ビット検出回路３１によシ同期
信号ビットを検出するととができる。以後上記したフレ
ーム同期が栴びとれることになり、正常に再生できる。

次に１１源投入時とか長時間（ここでは１６フレ一ム周
期以上）のドロップアウト等によりデータのビット同期
がすれ、フレーム同期が正常な状態にならない場合につ
き駁明するに、この場合はビット１れが生じた状態で輩
系列符号が発生するため間−となる。すなわち、！！　
１１図（Ａ）は入力端子２Ｓに入来するフレーム信号を
模式的に示し、斜島・性、が同期信号ビットを示すが、
これに対しフレーム［ｃ１１期が正常な状態にならない
ときは、ＡｌｌＤ回か４２より取り出される疑似同期信
号ビット検出信号により、フリップフロラ１４４の出力
は蒙１１　［！Ｑ（Ｂ）Ｋ　１）１．　ｂ２で示す如く
に変化する。こζで、フリツブフ關ツブ４４のＱｔＢ力
がハイレベル（凝１１図（Ｂｌにｂｌ　　で示す）のと
きは％雛１１図（Ｘ））に斜線で示す如くＭ系列符号が
発生されるが、上記誹１１図（Ｂ）にｂｌ　で示すハイ
レベル期間ＩｃＮ生されるＭ系列符号はビットのすれた
状態で発生されたものであるから、正常なフレーム同期
状態に永久に復帰できなくなる場合がある。

しかし、本実施例によればＳ第９図の入力端子４６よシ
１フレーム周期で、がっ、正常なフレーム信号の同期信
号ビットに対応して入来するりａツクによりシフト動作
を行なうシフトレジスタ４５０入力は、ＡＮＤ回路４２
の出力疑似同期信号ビット検出信号がビットのずれた状
態で発生されておりクロックと時間的に一致せずローレ
ベルである。従って、この状態が１６フレ一ム周期継続
するとシフトレジスタ４ｓの１６ビツトノ出方はすべて
ローレベルとなるため、ＯＲ回Ｂ４１の出力が第ｒｔ図
（’）　Ｋ　ｏ′１　　で示す如くローレベルとな１１
図に示すＡＮＤ回跡３５を濶」状態とする。これにより
１Ｍ系列符号がたとえ発生されていたとしても、Ａｌｌ
Ｄ回路３５にょシ遮断される。

ＡＮＤ回路３５の出力がローレベルとなることＫより、
入力フレーム信号は排他的論理和回路３゜をそのまま通
過して同期信号ビット検出回路３１に供給されるから、
フレーム信号が正常に復帰していればそのフレーム信号
中より正規の同期信号ビットが検出される。これにより
、ＯＲ回路４１の出力は第１，１図（０）に０２　　で
示す如く再びハイレベルとなる。このようにして、本実
施例では上記の正常なフレーム同期状態に永久に復帰で
きない場合を防止することができる。

上述の如く、本発明になるデスクランブル回路は、記録
媒体より再生され、たディジタルデータ系列中の同期信
号ビットを検出する検出回路と、上記ランダム信号系列
と同じランダム信号系列を発生するランダム信号系列発
生回路と、再生されたディジタルデータ系列を上記ラン
ダム信号系列と２を法とする加算を行なってもとのフレ
ーム信号に榎元する加算回路と、検出回路の出力により
ランダム信号系列発生回路を初期状態にし、他方。

この検出出力が一定時間以上得られないときにはランダ
ム信号系列の伝送を遮断し再生ディジタルデータ系列を
上記加算回路をそのまま通過させる保護回路とよりなる
ため、電源投入時とか長時間のドロップアウト尋でテー
クのビット同期がずれフレーム同期が正常な状態になら
ないときＫは。

上記の一定時間経過すると、加算回路の出力には再生デ
ィジタルデータ系列がそのまま出力されるので、同期信
号ビットをその出力中から検出することができ、従って
デスクランブル回路の動作が永久に復帰しなくなること
を防止でき１以上よりフレーム同期をｌ＆ｌに行なった
シ、ハードウェア量を減少させたい場合などで使用され
るフィードバック型のデスクランブル回路に適用して特
に好適でおる等の特長を有するものである。

【図面の簡単な説明】

第１図は本発明回路により７ｆ＋生される記ｔ％媒体の
記録系の一例を示すブロック系銃口、記２図はフレーム
信号の構成の一例を模式的に示す図、第３図は第２図の
要部の一例を示す回跡図、第４図（Ａｌ−（Ｒｉｌは大
々第３図の動作説明用信号波形図、第５図は本発明回路
によシ復元すべきディジタルデータ系列の再生糸の一例
を示す図、第６図（Ａ）〜（Ｆりは夫々第５図の動作説
明用信号波形図、第７図（Ａ）。 （Ｂｌは夫々本発明回路の構成の概略の各個を示すブロ
ック系統図、５ｔｔｓ図は本発明回路の一実施例を示す
回路系統図％ＩＩｓ図は第８図の要部の一実施例を示す
回路図％第１０図（Ａｌ−（ｃｌ及び第１１図（ム）〜
（Ｄｌは夫々ｖＬ９図の動作説明用タイムチャートであ
る。 １２・・・データスクランブル回路、　　１５．１６．
２４゜２４’、　３０．３４・・・排他的論珊利回路、
２８．２６’・・・Ｍ系列符号発生回路、３１・・・同
期信号ビット検出回路、３２・・・同期保護回路、３５
，４０．４２・・・ＡＮＤ回路％　３８．４６・・・ク
ロック入力端子、４１・・・カラ７ｆｉ、４４・・・７
リツプフロツプ。

Claims (1)

【特許請求の範囲】
1. アナログ情報信号をディジタル変調して得た信号を所定
   区間毎に区切シ、かつ、各区間信号の夫々に同期信号ビ
   ットと冗長ビットとを付加して構成された１フレ一ム信
   号の主要部又は全部のビット毎に、別途発生したランダ
   ム信号系列と２を法とする加算を行なって得た所要のデ
   ィジタルデータ系列が順次に記録された記録媒体を再生
   し、該再生されたディジタルデータ系列中の同期信号ビ
   ットを検出する検出回路と、上記ランダム信号系列と同
   じランダム信号系列を発生するランダム信号系列発生回
   路と、該再生されたディジタルデータ系列を該ランダム
   信号系列と２を法とする加算を行なってもとのフレーム
   信号に復元する加算回路と、該検出回路の検出出力によ
   シ該ランダム信号系列発生回路を初期状態にし、他方、
   該検出出力が一定時間以上得られないときは骸ランダム
   信号系列の伝送を連断し再生ディジタルデータ系列を該
   加算回路をそのまま通過させる保護回路とよりなるとと
   を特徴とするデスクランブル回路。