RU18331U1 - Приемник цифровой информации - Google Patents

Abstract

Приемник цифровой информации, содержащий задающий генератор, формирователь опорной частоты, анализатор сигналов, счетчик, первый и второй D-триггеры, элемент И, переключатель, декодер, информационный вход, управляющий вход, тактовый и информационный выходы, при этом выход задающего генератора через формирователь опорной частоты подключен к первым входам анализатора сигналов, счетчика и декодера, выход которого соединен с информационным выходом устройства, информационный вход которого подключен к второму входу анализатора сигналов, первый выход которого соединен со вторым входом декодера, а второй - со входом установки в "0" счетчика, последний (старший) разряд которого подключен к первому входу элемента И и к информационному входу первого D-триггера, выход которого соединен со вторым входом элемента И, предпоследний разряд счетчика подключен к синхронизирующим входам первого и второго D-триггеров, выход элемента И соединен со входом установки в "0" второго D-триггера, инверсный выход которого подключен к его информационному входу и к первому входу переключателя, второй вход которого соединен с прямым выходом второго D-триггера и третьим входом декодера, управляющий вход - с управляющим входом устройства и четвертым входом декодера, а выход - с тактовым выходом устройства и пятым входом декодера, отличающийся тем, что в него введены дополнительный разряд счетчика, формирователь кода скорости и установочный вход, при этом выход элемента И подключен к первому входу, последний разряд счетчика - ко второму входу, дополнительный разряд счетчика - к третьему входу формирователя кода скорости, соединенного четвертым

Description

2000131122

: НИШШШМШППШ„„,., ...

. . , - 2:-: -::«;. . - Н U3 М 5/12

Приемник цифровой информации

Полезная модель относится к технике связи и может использоваться в системах передачи данных и другой цифровой информации.

Известны фазирующие устройства 1, 2 , прииции действия которых основан на определении значащих моментов элемеита иринимаемого сигнапа и формировании последовательности, импульсы которой смещеиы друг относительно друга на длите.пьность единичного элемеита сигнала (to) и имеют определенное фазовое расположение по отношению к нрииимаамьш элемеитам. Это достигается с помощью замкнутых и разомкнутых устройств сннхроиизации, отличающихся друг от друга наличием (в замкнутых) или отсутствием (в разомкнутых) обратных связей. При напичии обратных связей корректированне фазы тактовых имиульсов достигается изменением числа (добавлением или вьиитаннем) имиульсов, подаваемых на вход промежуточного импу.пьсного делите.гю. В разомкнутых устройствах синхронизации используются высокоизбирательные резонаисиые устройства (ВИРУ), собственная частота колебаний которых равна рабочей частоте.

Достоинством разомкнутых устройств сиихронизации яв.таются относите.пьная простота реализации и неболыпое время вхождеиия в синхронизм, недостатком - малое допустимое время обрьта канала без потери синфазиости и трудности реааизацни ВИРУ в интефальном нсполненни.

Замкнутые устройства снихроиизацни обладают более высокой точностью синхронизации, однако требуют большего времеии для вхождения в синхронизм и сложны в реализации.

Известны также двухинтервальиые каиальиые коды, формирование которых осуществляется с использованнем только двух времеииьк ннтервапов: in и Тп2, где тр длите.пьность единичного сигнала данных, равная тактовому интервапу. Нанбо.г1ее широко используемыми являются фазоманниулнрованиый (ФМ) илн манчестерский код (ГОСТ 26.765.52 - 87). биимпульсиый (БИ) код (ГОСТ 27232 - 87) и частотноманипулированный (ЧМ) код. Дпя вьщеления тактовых последовательностей из принимаемых сигнапов. кодированных двухинтервальными кодами, можно использовать известные способы и устройства 1,2 со всеми перечнслеинымн выше недостатками.

недостатками которого являются прекращение формирования тактовой частоты при замираниях ситнала в линии связи и, как следствие, сбой цикловой синхронизации аппаратуры передачи даниых, работа на одиой скорости и г})удность реализации в интеграшьном испо-гмении.

Указанные недостатки устраняются устройством синхронизации и декодирования по заявке № 2000114448 от 6.06.2000 г., взятым за прототип. Известное устройство (фиг. 1) содержит задающий генератор I, формирователь опорной частоты 2. анализатор сигналов 3, формировате. тактовой частоты 4, содержащий счетчик 4.L первый 4.2 и второй 4.3 D - триггеры, элемент И 4.4 и переключатель 4.5, декодер 5, информационньи вход 6, вход кода скорости 7, управ.т1яющий вход 8, тактовый 9 и информационный 10 выходы. Выход задающего геиератора 1 через формирователь опорной частоты 2 подключен к первым входам анапизатора сигналов 3, счетчика 4.1 и декодера 5. Выход последнего соединен с информационным выходом 10 устройства, вход кода скорости 7 которого подключен к второму входу формирователя опорной частоты 2, а информационный вход 6 устройства подключен ко второму входу аиализатора сигналов 3. Первый выход анализатора сигналов 3 соединен со вторым входом декодера 5, а второй - со входом установки в «О счетчика 4.1, последний (старщий) разряд которого подключен к первому входу элемента И 4.4. и к информационному входу первого 4.2 D - триггера, выход которого соединен со вторым входом элемента И 4.4. Гфедпоследний разряд счетчика 4.1 подключен к синхронизирующим входам первого 4.2 и второго 4.3 D - триггеров, выход элемента И 4.4 соединен со входом установки в «О второго 4.3 D - триггера, инверсньп выход которого подключен к его информационному входу и к первому входу перек-лючате.ия 4.5. Второй вход переключателя 4.5 соединен с прямым выходом второго 4.3 D - триггера и третьим входом декодера 5, уирав.11яющнй вход - с управляющим входом 8 устройства и четвертым входом декодера 5, а выход - с тактовым 9 выходом устройства и пятым входом декодера

Устройство обеспечивает автоподстройку и формирование тактовой частоты и декодирование сигналов двухинтервальиых каиальиых кодов, при згом разновидность последних (БИ, ФМ, ЧМ) и значение опориой частоты задаются управляющими сигналами, поступающими соответственно на управляющий вход 8 и вход кода скорости 7 устройства

По сигнал кода скорости формирователь опорной частоты 2 вьфабатьшает опорную частоту требуемого номинала, из которой формирователь тактовой частоты 4 вырабагьшаег тактовую частоту, фаза которой корректируется импульсами, формируемыми на выходе элемента И 4.4. Полученная тактовая частота поступает на

тактовый 9 выход устройства и в декодер 5 для декодирования двухннтервальных кодов. Декодированная информация поступает на информационный iu выход устройства Недостатком устройства - прототипа является обязательное астие обс.гп,жнвающего персонала при необходимости изменения скорости обмена данными (например, понижения прн усилении помех в линии связи и повышеиия - при их ослаблении), что требует значите.лиь,ньк затрат времени на формирование, передачу и прием соответствующето сообщения. Это снижает производительность линии связи.

Применение известных измерителей скорости работы 4, 5 нецелесообразно относнте.г1ьно больших затрат оборудования на их реализацию, значительно превышающих затраты оборудования иа реализацию предлагаемого устройства в целом, решающето к тому же более широкий круг вопросов, включая автоподстройку тактовой частоты, декодированне информации и автоматическую адаптацию устройства к изменению скорости передачи сигналов в линии связи.

Задачей предлагаемого устройства яв.г1яется тиеньшение затрат времени на восстановление обмена после изменения передающей станцией скорости передачи информации и повышения вследствие этого производительиости линии связи.

Технический резу.пьтат, достигаемый заяв.пяемым устройством, заключается в обеспечении автоматической адаптации его к изменению в щнроких пределах скорости принимаемой информации

Признаками предлагаемого устройства, общими с признаками устройства прототипа, являются: задающий генератор, формирователь опорной частоты, анализатор сигналов, счетчик, первый и второй D - триггеры, элемент И. переключатель, декодер, информационный и унрав.гаяющий входы, тактовый н ннформадионньп выходьт При этом выход задаюшето тенератора через формирователь опорной частоты подключен к первым входам анапизатора сигналов, счетчика и декодера, выход которото соединен с информацнонным выходом устройства, ииформациоииый вход которото подк-пючен к второму входу анализатора сигналов, первый выход которого соединен со вторым входом декодера, а второй - со входом установки в «О счетчика, последний (старший) разряд которого подключен к первому входу элемента И н к ииформацнонному входу первого D триггера, выход которого соединен со вторым входом элемента II. Предпоследний разряд счетчика подключен к сннхроинзи{ ющим входам первого и второто D триггеров. Выход элемеита П соединен со входом установки в «О второго D триттера, инверсньи выход которото подк-пючен к его информационному входу и к первому входу перек.пючате.пя, второй вход которого соединен с прямым выходом второто D - триггера и третьим входом декодера, управ.пяющийвход-с управляющим входом устройства н

четвертым входом декодера, a выход - с тактовым выходом устройства и пятым входом декодера.

Признаками предлагаемого устройства, отличающимися от признаков устройства прототипа, являются: дополнительный разряд счетчнка, формировате.тть кода скорости, установочный вход устройства Прн этом выход элемента И подключен к первому входу, последний разряд счетчика - ко второму входу, дополнительный разряд счетчика - к третьему входу формирователя кода скорости, соединенного четвертым входом с установочным входом устройства, а выходом - со вторым входом формировате.пя опорной частоты.

Сущность предлагаемого технического решения заключается в автоматизации процесса выбора опорной частоты путем выработки формирователем кода скорости сигналов изменения опорной частоты, для чего нсно.пъзуются сигнапы с выходов соответствующих разрядов счетчика, что значительно упрощает устройство по сравнению с известными 4, 5, формирующими код скорости путем измерения длите.пьности тактового интервала.

На фиг. 1 приведена функциональная схема устройства-прототипа.

На фиг. 2 приведена фзпакцнональная схема предлагаемого приемника цифровой информации.

На фиг. 3 представлены временные диаграммы работы предлагаемого устройства, поясняющие процесс адаптации к понижению в два раза скорости принимаемой ииформации.

Предлагаемое устройство (фиг. 2) содержит задающий генератор 1, формирователь опорной частоты 2, анализатор сигналов 3, счетчик 4, первый 5 и второй 6 D - триггеры, элемент И 7. переключатель 8, декодер 9, формировате1ть кода скорости 10, информационный 11, управляющий 12 и устаиовочиый 13 входы, тактовый 14 и информациоиный 15 выходы.

Устройство имеет следующие связи. Выход задающего генератора 1 через формирователь опорной частоты 2 подключен к первым входам анализатора сигналов 3, счетчика 4 и декодера 5. Выход декодера 5 соединен с информационным 15 выходом устройства, информационный вход И которого подключен ко второму входу анализатора сигиапов 3. Первый выход последнего соедииеи со вторым входом декодера 9, а второй со входом установки в «О счетчика 4, последний (старший) разряд которого подк.пючен к первому входу элемента И 7 и к информационному входу первого 5 D - триггера, выход которого соедииен со вторьпи входом элемента И 7. Предпоследний разряд счетчика 4 подключен к синхронизирующим входам первого 5 и второго 6 D - триггеров. Вы.ход

л .f ,r f

элемента И 7 соединен со входом установки в «О второго 6 D триггера, инверсный выход которого подк.г1ючен к его информационному входу н к первому входу переключателя 8. второй вход которого соединен с нрямым выходом второю 6 D триггера и третьим входом декодера 9. Управляющий вход иереключателя 8 соединен с управ.г1яюшим 12 входом устройства н четвертым входом декодера 9. а выход - с тактовым 14 выходом устройства и пятым входом декодера 9. Выход элемента 117 подк.аючен к первому входу, последний разряд счетчика 4 - ко второму входу, дополните.пьный разряд счетчика 4 к третьему входу формирователя кода скорости 10, соединенного четвертым входом с установочным 13 входом устройства, а выходом - со вторым входом формирователя опорной частоты 2.

Формирователь опорной частоты 2 предназначен для вьщачи требуемого номинала опорной частоты в зависимости от кода скорости работы н содержит счетчик 2.1 и мультиплексор 2.2, при этом вход счетчика 2.1 является первым входом, управляющие входы мультиплексора 2.2 - вторым входом, а выход мультиплексора - выходом формнровате. опорной частоты 2.

Анализатор сигналов 3 предназначен для вьщеления фронтов н спадов информационных сигналов н содержнт дваО - трнггера 3.1 и 3.2 н сумматор по модллю два 3,3, при этом входы син фоннзацин D - триггеров 3.1 и 3,2 являются первым входом, выход D триггера 3.1 первьш, а выход сумматора по модулю два 3.3 вторым выходом анализатора сигналов 3.

Счетчик 4, первый 5 и второй 6 D - триггеры, элемеит И переключате.т1ь 8 предназначены для формирования тактовой частоты.

Декодер 9 предназначен для декодировання трех разновидностей дв тсинтервагсьньгх канапьных кодов: ФМ, БИ н ЧМ н содержит первый 9.1, второй 9.2, третий 9.3 и четвертый 9,4 D - триггеры, RS - триггер 9.5, элемент И 9.6, элемент ИЛИ 9, и перек.т1ючатель 9.8. при этом вход синхронизации третьего 9.3 D - трнггера яв.г1яется первым, информационные и установочные входы первого 9.1 и второго 9.2 D - триггеров, а также информационный вход третьего 9.3 D - трнггера и первый вход элемента И 9,6 вторым, входы синхронизации первого 9.1 н второго 9.2 D - триггеров - третьим. управ.т1яющий вход переключате.гтя 9.8 - четвертым входом декодера 9, синхронизирующий вход четвертого 9.4 D - триггера - пятьпи, а выход четвертого 9.4 D триггера - выходом декодера 9.

f -г /.; A-V- v-C ,/ .,;

частота приема я содержит первый 10.1 и второй 10.2 D - триггеры, первьи 10.3 элемент И. э.пемент ИЛИ 10.4 и двоичный счетчик 10.5, при .этом входы синхронизации иервого 10.1 и второго 10.2 D - триггеров являются первым, информациоинын вход иервого 10.1 D - триггера вторым, информационный вход второго 10.2 D - триггера - третьим и устаиовочиый вход двоичного счетчнка 10.5 - четвертьш входом, а выходы двоичного счетчика 10.5 - выходом формировате.11я кода скорости 10.

Приицип работы устройства заключается в следующем.

На ииформациоииый 11 вход устройства поступают сигнапы, кодированные одним из трех разиовидностей двухинтервальных канальных кодов: БИ, ФМ или ЧМ. На управ.г1яющий 12 вход устройства подается лог. «О, если снгналы кодированы БИ или ЧМ двухинтервальными канаш ньшн кодамн и лог. «1, если они кодированы ФМ двухинтервальиым канальным кодом. На установочный 13 вход устройства подается сигнал иачапьиой установки, после снягня которого устройство готово к работе

В отличие от прототипа, в котором выбор опорной частоты производится оператором приемной станции, в предлагаемом устройстве этот выбор обеспечивается автоматически за счет введения обратной связн с выходов разрядов двоичного счетчнка 10.5 формирователя кода скорости 10 на управляющне входы мультиплексора 2.2 формирователя опорной частоты 2.

После снятия сигнала, постунающего на установочный вход 13 устройства, двоичный счетчик 10.5 находится в исходиом (нулевом) состоянии, соответствующем подключению на выход мультиплексора 2.2 максимальной но величине опорной частоты, вследствие чего счетчик 4 переполняется н в его донолннтельном разряде появ.г1яется «1. Ири появлении на выходе элемента И 7 очередного нмнульса коррекции, состояння старшего и доио,пнительиого разрядов счетчика4 фиксируются D - триггерами 10.1 и 10.2 соответственно. Напичие в этнх D - триггерах состояния «11 свидете.т1ьствует о иеобходнмости понижения значения опорной частоты, и на выходе э.пемеита И 10.3 по5Ш.11яется лог. «О, разрешающнй прохожденне нмпу.пьсов коррекции на счетный вход двоичного счетчика 10.5. Вследствие этого, по спаду импульса коррекщш двоичный счетчик 10.5 пол.чает приращение иа единицу, что приводит к снижению вдвое опорной частоты на выходе му.Г1ьтиплексора 2.2. Щ)оцесс продолжается до тех пор, пока D триггеры 10.1 и 10.2 не зафиксируют состояние «10, что сопровождается формированием на выходе элемента И 10.3 лог. «1, блокирз ощей прохожденне импульсов коррекции на счетный вход двоичного счетчнка 10.5 с помощью элемента Г1Ш1 10.4. В резу.1ьтате значение

опорной частоты в дапьнейшем не изменяется, что свидетельствует о 1авершенин процесса адаптации устройства к скорости сигналов, поступающих из линии связи (ем. фиг 3).

Таким образом, предлагаемое зстройство автомагически определяет несоответствие скорости прини1маемого сигнала тактовой частоте приема и производит подстройку опорной частоты, что позволяет от з частия оператора при изменении скорости принимаемых сигналов, повьппая тем самьпы производительность линии связи. Дополнетельио следует отметить относительно иебольшие затраты оборудования на реализацию устройства, автоматически адаптирующегося к изменению скорости принимаемой информалии, по сравнению с устройствами, использующими «прямой метод измерения скорости 4, 5.

5cC( у : 2 1

Источники литературы

1.IlLrumooepcKHH В.И. Основы техники передачи дискретных сообщений. М.. «Связь, 1973, стр. 242-292.

2.Елисеев Ю.М. Дискретное устройство тактовой синхронизации. А. Св. СССР № 1185632, М. Кл. Н 04 L 7/08.

3.Князькнн B.C. и др. Декодер. Патент RU № 2088044, М.Кл. Н 03 М 5/22.

4.Галкин Н.П. Устройство для измерения скоростн телеграфирования. А.Св. СССР №1288927, М. Кл. Н 04 L 11/08.

5.Беляков ВЭ.Г. и др. Устройство для определения скоростн телефафирования. А. Св. СССР №1177933. М. Кл. Н 04 L 11/08, Н 04 L 7/04.

Claims (1)

1. Приемник цифровой информации, содержащий задающий генератор, формирователь опорной частоты, анализатор сигналов, счетчик, первый и второй D-триггеры, элемент И, переключатель, декодер, информационный вход, управляющий вход, тактовый и информационный выходы, при этом выход задающего генератора через формирователь опорной частоты подключен к первым входам анализатора сигналов, счетчика и декодера, выход которого соединен с информационным выходом устройства, информационный вход которого подключен к второму входу анализатора сигналов, первый выход которого соединен со вторым входом декодера, а второй - со входом установки в "0" счетчика, последний (старший) разряд которого подключен к первому входу элемента И и к информационному входу первого D-триггера, выход которого соединен со вторым входом элемента И, предпоследний разряд счетчика подключен к синхронизирующим входам первого и второго D-триггеров, выход элемента И соединен со входом установки в "0" второго D-триггера, инверсный выход которого подключен к его информационному входу и к первому входу переключателя, второй вход которого соединен с прямым выходом второго D-триггера и третьим входом декодера, управляющий вход - с управляющим входом устройства и четвертым входом декодера, а выход - с тактовым выходом устройства и пятым входом декодера, отличающийся тем, что в него введены дополнительный разряд счетчика, формирователь кода скорости и установочный вход, при этом выход элемента И подключен к первому входу, последний разряд счетчика - ко второму входу, дополнительный разряд счетчика - к третьему входу формирователя кода скорости, соединенного четвертым входом с установочным входом устройства, а выходом - со вторым входом формирователя опорной частоты.