KR930006751B1

KR930006751B1 - T1 스터핑 8b6t 부호변환장치

Info

Publication number: KR930006751B1
Application number: KR1019910006009A
Authority: KR
Inventors: 배대헌
Original assignee: 성화 통신 주식회사; 이영웅
Priority date: 1991-04-13
Filing date: 1991-04-13
Publication date: 1993-07-23
Also published as: KR920020863A

Abstract

내용 없음.

Description

T1 스터핑 8B6T 부호변환장치

제1도는 본 발명에 따른 구체적인 실시예를 전체적으로 예시한 블럭도.

제2도는 본 발명의 T1 스터핑(stuffing) 8B6T 부호변환장치의 상세한 블럭도.

* 도면의 주요부분에 대한 부호의 설명

1,3 : 수신기 2,4 : 송신기

5,7 : 8B6T 부호변환회로 6 : 비트(bit) 삽입회로

8 : 비트 제거회로 9 : 마이크로프로세서

10 : 클럭동기 및 스터핑 제어회로 11 : 동기 비트 발생회로

12,13 : 스터핑 직/병렬 변환회로

본 발명은 PCM통신 분야에 관한 것으로, 특히 2.048Mbps 디지탈 신호를 1.544Mbps 디지탈 신호로 변환하는데 본래 2.048Mbps 디지탈 신호가 가지고 있는 여러 사용상의 기능의 제약없이 1.544Mbps 디지탈 신호로 변환하였다가 다시 본래 신호인 2.048Mbps 디지탈 신호로 오차없이 바꾸어주는 T1 스터핑 8B6T부호변환장치에 관한 것이다.

여기서, 8B6T란 8 Binary 6 Temary의 약어로서 8B6T 부호변환방식은 8비트의 2진 데이터를 6비트의 3진 데이터로 변환한 부호 방식을 말한다.

즉,

로 구성된 2진 8비트 데이터를

과 같은 3진 6비트로 변환하는 방식을 말한다.

현재 국내에는 북미방식의 PCM신호의 1차 계위인 1.544Mbps 속도를 채택하여 사용하고 있으나, 향후에는 종합정보통신망(ISDN)의 구축을 위해 유럽방식의 PCM신호의 1차 계위인 2.048Mbps로 전환을 추진하고 있다. 다행히 전자교환기 분야는 특정회로팩의 교환만으로 간단히 방식 전환을 기할 수 있으나, 전송장비 분야는 2.048Mb ps 속도로 동작하는 별도의 장치를 설치해야 한다. 현재 사용되고 있는 기존의 1.544 Mbps 전송장치에는 2.048Mbps신호를 접속할 수 없어 2.048Mbps로 동작하는 별도의 전송 장치를 설치해야 한다.

또한 기존의 국내에 설치 사용되고 있는 1.544Mbps 전송장치를 2.048Mbps 신호에 맞도록 대체 또는 개체한다는 것은 많은 시간과 노력이 들 뿐만아니라 막대한 투자비가 소요된다.

따라서, 본 발명의 목적은 2.048Mbps 디지탈 신호를 1.544Mbps 디지탈 신호로 변환하는데 본래 2.048Mbps 디지탈 신호가 가지고 있는 데이터 전송 특성을 그대로 유지하고 기존 1.544Mbps로 동작하여 어떠한 데이터 전송 장비와도 아무런 제약없이 사용할 수 있도록 발명된 T1 스터핑 8B6T 부호변환장치를 제공하는데 있다.

본 발명의 T1 스터핑 8B6T 부호변환장치는 2.048Mbps 디지탈 신호를 1.544 Mbps 디지탈 신호로 변환하기 위해 아래와 같은 T1스터핑 비트 삽입 기술을 사용하는데, 이것은 2.048Mbps 디지탈 신호를 취급하는 단말장치와 1.544Mbps 디지탈 신호를 취급하는 전송장치 사이에 1차적으로 정합 역할을 하고 1.544Mbps 전송장치의 대체 또는 개체없이 기존의 1.544Mbps 전송장치를 그대로 활용할 수 있게 해 준다.

2,048,000 ÷6/8 + 8,000 = 1,544,000

여기서, 6/8은 8B6T 부호변환 상수임.

이하 첨부 도면에 의거 본 발명을 상세히 설명한다.

제1도에 있어서, 예시번호 1, 4는 기존의 2.048Mbps 신호를 처리하는 수/송신기이고, 예시번호 2, 3은 기존의 1.544Mbps 신호를 처리하는 송/수신기이며, 예시번호 5, 7은 T1 스터핑 8B6T 부호변환회로이고, 예시번호 10은 클럭동기 및 스터핑 제어회로이며, 9는 부호변환 및 스터핑을 제어하기 위한 마이크로프로세서이고, 6은 2.048M bps 신호를 1.544Mbps 신호로 변환시켜주는 과정에서 동기 목적으로 차이 비트를 삽 입하는 비트 삽입회로(6)이고 8은 송신측에서 동기목적으로 삽입되었던 비트를 동기 확인후 1.536Mbps 신호에서 2.048Mbps로 환원시키기 위하여 상기 차이 비트를 제거하기 위한 비트 제거회로이다.

수신 입력측(A)에서 수신된 2.048Mbps 복극성 신호는 수신기(1)에서 단극성직렬 데이터로 변환된후 부호변환회로(5)에 입력되기전에 마이크로프로세서(9)의 제어하에 클럭동기 및 스터핑 제어회로(10)에서 동기확인된다. 이후 상기 신호는 아래와 같은 회로구성 및 타임챠트의 "정" 부호변환법칙에 의거 8비트 단위로 직/병렬 변환과정을 거쳐 T1 스터핑 8B6T부호변환회로(5)에서 입력 8비트에 대응하는 6비트를 생성한다.

8B6T 부호변환회로는 ROM으로 구성되어 입력 8비트의 구성에 따라 밀 약속된 3진 6비트 데이터로 변환된다. 이 과정에서 선행비트군의 마지막 비트의 극성이 +, -인가에 따라 후속 비트군의 변환 영역이 달라진다.

즉, +군과 -군으로 나뉘어져 선행 6비트가 +군에서 출력되면 후속 6비트는 -군에서 출력된다. 입력 8비트 데이터와 출력 6비트 데이터 사이에 상호변환법칙은 +/-군의 배열을 고려하여 설계자에 따라 달리할 수 있다.

즉, 8비트 입력 6비트 출력 10101010 +-0+-0 또는 +0-0+와 같이 달라질 수도 있다.

이 6비트 테이터는 비트 삽입 회로(6)에 2.048Mbps 클럭신호의 동기 제어로 입력되고 2.048Mbps 클럭 신호와 동기된 1.536Mbps 클럭신호로 출력된다. 이때 1.536 Mbps 신호를 그대로 전송로 또는 기타 1.544Mbps 전송장비에 송출하게 되면 기존 1. 544Mbps 신호와 8,000비트의 차이가 생겨 1.544Mbps 신호를 취급하는 주변장치와 연동접속하여 사용할 수 없게 된다. 따라서 차이분 8,000비트를 부호변환된 동신호간의 동기목적으로 사용하기 위해 아래의 부호 변환과 같이 192 비트를 1주기로 하여 1비트씩 삽입하여 궁극적으로 1.544Mbps 신호를 발생시킨다.

192비트를 1주기로 1비트씩 삽입되는 비트의 2진값 순서는 100011011100의 순서대로 반복적으로 삽입된다.

제2도는 본 발명의 T1 스터핑 8B6T 부호변화장치를 상세히 예시한 것이다.

본 발명의 T1 스터핑 8B6T 부호변환장치는 2.048Mbps 전송속도의 직렬 데이터가 병렬비트로 바뀐 신호를 입력으로 수신 받아 외부수신 2.048Mbps 신호를 소스(s ource)로 발생된 클럭신호와 이에 동기을 맞춘 1.544Mbps 기준클럭 및 스터핑 클럭을 발생시키는 클럭동기 및 스터핑 제어회로(10)와 ; 상기 클럭동기 및 스터핑 제어회로(1 0)의 제어하에 상술한 "정" 부호변환법칙에 의거 입력 8비트를 일정한 법칙에 의해 6비트로 출력하는 8B6T 부호변환회로(5) ; 상기 6비트를 단위로 연속 192비트, 즉 32회 연속출력한 후 다시 동기비트를 출력시키는 비트 삽입 회로(6)와 ; 상기 변환출력된 6비트를 최종 1.544Mbps 전송속도 신호로 만들기 위해 1.544Mbps 클럭신호를 193으로 분주하여 동기비트를 발생하는 동기 비트 발생회로(11)와 ; T1 스터핑 8B6T 부호로 코딩된 1.544Mbps 전송속도를 가진 신호가 전송로에서 입력되어 이 직렬데이터를 송신측에서 동기비트 삽입전 6비트 상태로 환원하기 위해 송신측에서 동기목적으로 삽입하였던 192비트 주기의 동기비트를 확인 후 제거하는 비트 제거 회로(8)와 ; 상기 클럭 동기 및 스터핑 제어회로(10)의 제어하에 출력된 6비의 병렬 데이터를 아래와 같은 회로구성 및 타임차트의 일정한 "부" 부호변환 법칙에 의해 8비트로 출력시키는 8B6T 부호변환회로(7)로 구성된다.

2.048Mbps 전송속도를 가진 PCM 신호를 1.544Mbps 전송속도를 가진 PCM신호로의 변환은 다음과 같다. 2.048Mbps 전송속도의 직렬데이터가 병렬 8비트로 바뀐 신호를 입력으로 수신 받아 외부수신 2.048Mbps 신호를 소스로 발생된 클럭신호와 이에 동기를 맞춘 1.544Mbps 기준클럭 및 스터핑 클럭을 발생시키는 클럭동기 및 스터핑 제어회로(10)의 제어하에 8B6T 부호변환회로(5)에 의해 입력 8비트를 일정한 법칙에 의해 6비트로 출력한다. 상기 6비트 변환출력은 동기 비트 발생회로(11)를 통해 193으로 분주되고, 상기 동기비트로 변환출력된 병렬 6비트 데이터를 직렬데이터로 전송하기전에 클럭 동기 및 스터핑 제어회로(10)의 제어하에 상술한 부호 방식대로 동기비트를 우선 1비트 출력시킨 후 변환 출력 6비트를 단위로 연속 192비트, 즉 32회 연속 출력한 후 다시 동기 비트를 출력시키는 T1 스터핑 직/병렬 변환회로(12)를 통해 1.544 Mbps 전송속도를 가진 PCM신호를 송신기(2)에 송출한다.

이와 반대로, 1.544Mbps 디지탈 신호를 본래의 2.048Mbps 디지탈 신호로의 변환은 다음과 같다. 수신입력 단(B)에서 수신되는 T1스터핑 8B6T 부호변환된 1.544 Mbps 신호는 수신기(3)를 거쳐 단극성직렬 데이터로 바뀐후, T1 스터핑 8B6T부호변환회로(7)에서 송신측에서 동기목적으로 삽입되었던 비트를 동기확인 후 비트 제거 회로(8)에서 1.536Mbps 신호로 복원하기 위해 동기목적으로 삽입되었던 상기 비트를 제거한다. 따라서 1.536Mbps로 바뀐 신호는 6비트 단위로 직/병렬 변환회로(13)에 인가되어 상술한 "부" 부호변환법칙에 의거 본래의 8비트 데이터로 환원 출력된 후 2.048 Mbps 송신기(4)를 통해 송출된다.

지금까지 본 발명의 양호한 실시예에 관하여 기술하고 예시하였지만, 본 기술분야에 종사하는 사람이라면 본 발명의 정신 및 영역에서 이탈함이 없이 여러 다양한 형태와 상세 변화가 만들어질 수 있음을 인식할 수 있을 것이다 .

Claims

2.048Mbps 신호를 처리하는 송/수신기(1)(4)와, 1.544Mbps 신호를 처리하는 송/수신기(2) (3)와, 부호변환 및 스터핑을 제어하기위한 마이크로프로세서(9)들로 구성되는 PCM방식의 전송 시스템에 있어서, 2.048Mbps 전송속도의 직렬 데이터가 병렬 비트로 바뀐 신호를 입력으로 수신받아 외부 수신 2.048Mbps신호를 소스로 발생된 클럭신호와 이에 동기를 맞춘 1.544Mbps 기준 클럭 및 스터핑 클럭을 발생시키는 클럭 동기 및 스터핑 제어 회로(10)와 ; 상기 클럭 동기 및 스터핑 제어회로(10)의 제어하에 입력 8비트를 일정한 "정" 부호변환법칙에 의해 6비트로 출력하는 8B6T 부호변환회로 (5)와 ; 상기 변환된 출력 6비트를 최종 1.544Mbps 전송 속도로하기 위해 1.544Mbps 클럭신호를 193으로 분주하여 동기 비트를 발생하는 동기 비트 발생회로(11)와 ; 상기 2.048Mbps 신호를 1.544Mbps 신호로 변환시켜주는 과정에서 동기 목적으로 차이 비트를 삽입하는 비트 삽입 회로(6)와 ; 송신측에서 동기 목적으로 삽입되었던 비트를 동기확인후 제거하는 비트 제거회로(8)와 ; 상기 클럭동기 및 스터핑 제어회로(10)에 제어하에 출력된 6비트의 병렬 데이터를 일정한 "부" 부호변환법칙에 의해 8비트로 출력시키는 8B6T 부호변환회로(7)로 구성됨을 특징으로 하는 T1 스터핑 8B6T 부호변환장치.