DE2203414A1

DE2203414A1 - Schaltungsanordnung zur herstellung des gleichlaufs von sende- und empfangseinrichtungen bei der uebertragung von datenbloecken

Info

Publication number: DE2203414A1
Application number: DE19722203414
Authority: DE
Inventors: Wernhard Dipl-Ing Markwitz
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1971-03-18
Filing date: 1972-01-25
Publication date: 1973-08-02
Also published as: SE362719B; IT950193B; FR2130479B1; CH539988A; LU64976A1; DE2203414B2; NL170794C; GB1374357A; NL7203515A; FR2130479A1; BE780886A; JPS5250482B1; DE2203414C3; NL170794B

Description

SIEHENS AKTISIiGESELISCHAFT Müncnen 2, 2 5. JAN. 197

Berlin und München Wittelsbaeherplatz

YPA 72/2006

Schaltungsanordnung zur Herstellung des Gleichlaufs "von Sende- und Empfangseinrichtungen bei der Übertragung von Datenblöcken

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Herstellung des Gleichlaufs von Sende- .und Empfangseinrichtungen bei der Übertragung von Datenblocken, die Informationsbits und Paritätsbits enthalten, wobei diese Bits in der Empfangseinrichtung im Takt von Schrittimpulsen seriell in ein Schieberegister eingegeben v/erden

gemäß Patent (Patentanmeldung P 2 113 018.7-53).

Dabei ist eine Prüfschaltung vorgesehen, die nach Zuführung eines Prüftaktsignals über einen Ausgang ein Prüfsignal abgibt, wenn die im Schieberegister gespeicherten Bits zu ein und demselben Datenblock gehören.

Bei der Übertragung von Datenblöcken werden die einzelnen Bits dieser Datenblöcke bekanntlich seriell übertragen. Auf der Empfangsseite müssen den einzelnen seriell übertragenen Bits die richtigen Datenblöcke zugeordnet werden, und es muß die richtige Blockstellung gefunden werden. Wird eine Gruppe von Bits erfaßt, deren Bits Bestandteile von zwei verschiedenen aufeinanderfolgenden Datenblöcken sind, dann werden dieser Gruppe von Bits falsche Zeichen zugeordnet,

Nach einem bekannten Übertragungsverfahren werden außer den Informationsbits auch Synchronisationsbits übertragen. Anhand dieser 3ynchroni"sationsbits kann die Empfangseinrichtung Beginn und Ende der Datenblöcke erkennen, und es kann die richtige Blocksxellung ermittelt werden. Dieses bekannte Verfahren hat jedoch den Nachteil, daß wegen der zu übertragenden Synchronisationsbits der

VPA 9/240/2008 '.7db/Lk - 2 -

30983170680

Nutsanteil der übertragenen Daten herabgesetzt wird.

Aufgabe der Erfindung ist es, unter Vermeidung der Nachteile des bekannten Verfahrens die richtige Blockstellung möglichst rasch zv. finden und diese auch bei gestörteii Datenblöcken beizubehalten.

Bei einer Schaltungsanordnung der eingangs genannten Art sind erfindungsgemäß die Prüfschaltungen mit einzelnen Zellen des Schieberegisters verbunden, und die Prüfsignale werden in Abhängigkeit von den Imfcrmationstits und den Paritätsbits erzeugt, Außerdem werden in T'aktgeneratoren ebenso viele .Blocktaktsignale erzeugt, wie vei'Kchiedeiie Bioekstellungen der Datenblöcke möglich sind. 2üi:f.-;i. warden über die Ausgänge der Taktgeneratoren die P-Iοc-ktaktsignale als Prüftaktsigrale den Prüfschaltungen aufführt, und die Ausgangs der Prüf schaltungen sind, an ii±9. Eingänge von Zählern angeschlossen, "Die Ausgänge der Sahler sind an eine Logikschaltung angeschlossen, die in Abhängigkeit von den Ausgangssignalen der Sanier das richtige Bloektaktsignai ermittelt.

Die erfindungsgeinäi?e Schaltungsanordnung hat den Vorteil, daß die richtige Blockstellung sehr rasch gefunden wird und auch bei großen Störungen erhalten bleibt« Dies ist be Bonders nichtig bei Verwendung konvolutioneller, selbstkorrigierender Codes, bei denen keine HüekfragemÖglichkeit besteht.

Die Erfindung zeichnet sich auch dadurch aus, daß keine Synchronisationsbits, sondern nur Informationsbits und Paritätsbits übertragen werden müssen. Dabei werden die Paritätsbits sendeseitig in Abhängigkeit von den Informationsbits ermittelt, und empfangsseitig v/erden diese Parität sbits nicht nur zur Fehlererkennung und Korrektur ver-

VPA 9/240/2008 Wdb/Lk - 3 -

309831/068 0.

wendet, sondern auch zur Auffindung der richtigen Blockstellung.

Wenn die richtige Blockstellung besonders schnell aufgefunden werden soll, ist es zweckmäßig, ebenso viele Prüfschaltungen vorzusehen, wie verschiedene Blocksteilungen der Datenblöcke möglich sind. Je eines der Blocktaktsignale wird dann je einer der Prüfschaltungen zugeführt, und die Ausgänge dieser Prüfschaltungen sind an je einen Zähler angeschlossen, und je ein zweiter Ausgang dieser Prüfschaltungen ist an die Rücksetzeingänge der Zähler angeschlossen.

Um ein Ansprechen aller Zähler bei langen !folgen gleicher Bits zu vermeiden, ist es zweckmäßig, die empfangenen Daten über eine bistabile Kippstufe dem Schieberegister zuzuführen und je einen Eingang und Ausgang dieser bistabilen Kippstufe an einen modulo-2 Addierer anzuschließen. Dieser modulo-2 Addierer gibt ein Signal ab, das gleiche, aufeinanderfolgende Daten kennzeichnet, und mittels dessen ein weiterer Zähler gesteuert v/erden kann, der bei Erreichen eines bestimmten vorgegebenen Zählerstandes die Rückstellung der an die Prüfschaltung angeschlossenen Zähler bewirkt. Dabei s&i der maximale Zählerstand dieses v/eiteren Zählers niedriger sein als der maximale Zählerstand der an die Prüfschaltungen angeschlossenen Zähler .

Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Figuren 1 bis 1 erläutert, wobei in mehreren Figuren dargestellte gleiche Bauteile bzw. Signale mit gleichen Bezugszeichen gekennzeichnet sind. Es zeigen: Figur 1 ein Blockschaltbild einer Schaltungsanordnung zum Empfang von Datenblöcken,

VPA 9/240/2008 Wdb/Lk - 4 -

309831 /0680

Figur 2 Diagramme, anhand derer die Wirkungsweise der

Schallungsanordnung nach Figur 1 erläutert wird, Figur 3 Details einer einfachen Prüfschaltung, die in

der Schaltungs gemäß Figur 1 verwendbar ist, Figuren Logikschaltungen, die in der Schaltungsaoord-4 und 5 nung gemäß Figur 1 verwendbar sind, Figur 6 eine v/eitere Prüfschaltung, die in der Schaltungsanordnung gemäß Figur 1 verwendbar ist, Figur 7 eine weitere Schaltungsanordnung zum Empfang von Datenblöcken, bei der zwei Prüfschaltungen Vorgesehen sind.

In Figur 1 sind mehrere Kippstufen K1, K2, K3» K4 und KA dargestellt, die insgesamt ein Schieberegister bilden. Diese Kippstufen können zwei stabile Zustände einnehmen, von denen der eine als O-Zustand und der andere als 1-Zustand bezeichnet wird. Diese Kippstufen haben die Eingänge a, b, c und die Ausgänge d, e. Während der Dauer des O-Zustandes liegt am Ausgang d ein O-Signal und am Ausgang e ein 1-Signal. Während der Dauer des 1-Zustandes liegt am Ausgang d ein 1-Signal und am Ausgang e ein 0-Signal. Die Kippstufen werden von ihrem O-Zustand in ihren 1-Zustand überführt, wenn am Eingang b ein Übergang von einem 1-Signal zu einem O-Signal stattfindet und wenn a=1 und c=O ist. Die Kippstufen werden von ihrem 1-Zustand in ihren O-Zustand überführt, wenn am Eingang b ebenfalls ein Übergang von einem 1-Signal zu einem O-Signal stattfindet und wenn a=O und c=1 ist. Wenn 1-Sig- nale an beiden Eingängen a und c anliegen, dann werden die Kippstufen mit jedem Übergang am Eingang b von einem 1-Signal zu einem ö-Signal abwechselnd in jeweils den anderen der beiden stabilen Zustände O bzw. 1 überführt.

Die einzelnen Bits der empfangenen Nachricht D werden über die Klemme I bzw, über die Klemme T dem Eingang a

YPA 9/240/2008 Wdb/Lk - 5 -

309831 /0680

bzw. c dei* Kippstufe KA zugeführt. Bei diesem Aus führung ε-beispiel wird zwecks einfacherer Darstellung vorausgesetzt, daß die Datenblöcke nur .«aus je vier Bits bestehen, denen die Kippstufen K1, K2, K3 und K4 zugeordnet sind. Bei tatsächlich realisierten Ausfübrungsbeispielea ist eine wesentlich größere Anzahl derartiger Kippstufen vorgesehen. Dieses Schieberegister könnte selbstverständlich auch aus anderen Bauelementen gebildet werden.

Jeder der Kippstufen K1 bis K4 ist je eine Prüfschaltung P1 bis P4 zugeordnet. Der Eingang a dieser Prüfschaltungen P1 bis P4 ist an den Ausgang K4d angeschlossen, wogegen der Eingang b an den Ausgang K1d angeschlossan ist« Es wird vorausgesetzt, daß das erste und letzte Bit der Datenblöcke Redundanzbits sind, die auch zur Synchronisation dienen, wogegen das zweite und. dritte Bit der Datenblöcke Informations bits sind. Die richtige Blookstel-lung liegt dann vor, wenn das Bit Ai=O und das Bit A4=1 sind. Die Prüfschaltungen P1, P2j P3 imd .P4 überprüfen zu verschiedenen Zeitpunkten; die in den Kippstufen K1 und K4 gespeicherten Bits und geben über die Leitungen h1, h2, h3, h4 immer dann ein 1-Signal ab_? wenn in der Kippstufe K1 ein O-V/ert und in der Kippstufe K4 ein 1-Wert gespeichert ist. Falls in den Kippstufen K1 und K4 andere Binärwerte gespeichert sind, dann gehen die Kippstufen P1 bis P4 über die Leitungen g1 bis g4 Signale ab, die eine falsche Blockstellung signalisieren«

Über die Eingänge c der Prüfschaltungen P1 bis P4 werden die Blocktaktsignale TBI, TB2, TB3, TB4 zugeführt_? mittels derer der Zeitpunkt festgelegt wirdj zu. dem die Überprüfung vorgenommen wird. Die Eingänge d der Prüfschaltungen P1 bis P4 sind an die Ausgänge der Logiksehaitung LOG angeschlossen.

YPA 9/240/2008 Wdb/Lk - 6 -

309831/0680 Original inspected

22034U

Der Halbaddierer F gibt ein C-Signal ab, wenn an beiden Eingängen 1-Signale oder O-Signale anliegen und gibt ein I-Signal ab, wenn an einem der Eingänge ein 1-Signal anliegt.

Die Gatter ΙΠ und U2 sind ITHD-G-atter, die nur dann ein 1-Signal abgeben, wenn an all ihren Eingängen 1-Signale anliegen. Das Satter Kl ist ein Inverter, der die Polarität der eingangs zugeführten Signale umkehrt. Die Gatter Gi, G2, G3, CM sind ODER-G-atter, die nur dann ein .-.O-3ignal abgeben, wenn on allen Eingängen O-Signale anliegen«

Der Zähler AZ zählt um eine Einheit weiter, wenn er. über den Eingang a ein 1-Signal erhält, 7/enn der Zähler A3 über den Eingang "Ό ein 1-Signal erhält, dann wird er auf ö.on Zählerstand SuIl zurückgestellt« Bei Erreichen des ffioximslen Saluerstanaes η gibt der Zähler über den Ausgang c ein 1-Signal ab.

Die Zähler Z>1 , 12, Z3 und A4 zähler, um eine Einheit weiter, wenn sie über ihren Eingang a ein '!-Signal erhalten. Mit einem 1-Signal am Eingang b werden die Zählerstände dieser Zähler auf Uu11 zurückgestellt« Falls ein Zähler den maximalen Zählerstand IC erreicht_} dann gibt er über den Ausgang c ein 1-Signal an die Logikschaltung LOG ab.

Unter Verwendung der Logikschaltung LOG wird dasjenige Blocktaktsignal ausgewählt, das der richtigen Blockstellung zugeordnet ist.

Me Figur 2 zeigt Impulsdiagramme und Signaldarstellungen. In Abszissenrichtung sind Einheiten der Zeit t aufgetragen. Me Takxsignale TA, Ϊ8,·ΤΒ1, TB2, TB5» TB4 werden in nicht dargestellten Icipulsgeneratoren in an sich bekannter "/eise erzeugt. Me Taktimpulse TA und TS haben die gleiche

VPA 9/240/2008 Wdb/Lk - 7 -

309821 /0680

-^Ί - 22Q34H

Impulsfolgefrequenz wie die einzelnen Bits der empfangenen Nachricht. Die Impulse der Taktsignale TA und TS sind phasenmäßig um 180° gegeneinander versetzt.

Außer diesen Taktsignalen sind schematisch die Daten D1, D2, D3, D4 dargestellt, die über die Schaltungspunkte I bzw. Ϊ (Fig. 1) zugeführt werden. Diese Daten bestehen aus einzelnen Datenblöcken, zu denen je vier Bits A1, A2,'A3 und A4 gehören. Das erste Bit A1=0 und aas vierte Bit A4=1 dienen als Synchronisationsbits.

Das zweite Bit A2 und das dritte Bit A3 sind die Informationsbits. Da jeder Datenblock aus genau vier Bits besteht, sind vier Blockstellungen möglich. Die Daten D1 bzw. D2 bzw. D3 bzw. D4 zeigen die Blockstellung B1=A1, A2, A3, A4 bzw. B2=A2, A3, A4, A1 bzw. B3=A3,A4,A1,A2 bzw. B4=A4, A1, A2, A3. Die Blockstellung B1 ist die richtige Blockstellung, wogegen die Blockstellungen B2, B3 und B4 falsche Blockstellungen sind. Die in Fig. 1 dargestellte Schaltungsanordnung hat die Aufgabe, die richtige Blockstellung B1 und das dazugehörige Bloektaktsignal TB1 zu ermitteln, um damit empfangsseitige Schaltungsanordnungen zu synchronisieren.

Die Daten D werden seriell über die Klemmen I bzw. T zugeführt und im Takt der Taktsignale TA und TS in den-KJygpstufen KA und K4, K3, K2 und K1 gespeichert. Es wird angenommen, daß zum Zeitpunkt ti die Bits A1 bzw. A2 bzw. A3 bzw. A4 in den Kippstufen K1 bzw. K2 bzw. K3 bzw. K4 gespeichert sind. Zu diesem Zeitpunkt ti wird der Prüfschaltung P1 über den Eingang c ein'Impuls des Blocktaktsignals. TB1 zugeführt, und dadurch wird die Prüfschaltung P1 veranlaßt, eine Blockprüfung vorzunehmen. Da in diesem Fall die Bits A1=0 und A4=1 sind, wird über die leitung h1 ein 1-Signal abgegeben, das die

VPA 9/240/2008 Wdb/lk - - 8 -

309831/0680

richtige Blockschaltung B1 signalisiert und den Zähler Z1 veranlaßt, um eine Einheit weiterzuschalten.

Zum Zeitpunkt. t2 wird mit einem Impuls des Blocktaktes TB2 die Prüfschaltung P2 veranlaßt, eine Blockprüfung vorzunehmen. Zu diesem Zeitpunkt sind in den Kippstufen K1 bzw. K2 bzw. K3 bzw. K4 die Bits A2 bzw. A3 bzw. A4 bzw. A1 gespeichert. Da das in der Kippstufe K4 gespeicherte Bit A1 =0 ist, erkennt die Prüfschaltung P2, daß die Blockschaltung B2 nicht richtig ist und gibt über die Leitung g2 ein 1-Signal ab, das über das Gatter G 2 die Rückstellung des Zählers Z2 bewirkt.

Zu den Zeitpunkten t3 bzw. t4 wird je einer der Impulse des Blocktaktsignals TB3 bzw. TB4 den Prüfschaltungen P3 bzw. P4 zugeführt, die dann zu diesen Zeitpunkten t5 bzw. t4 je eine Blockprüfung vornehmen. Da zum Zeitpunkt t3 wahrscheinlich in der Kippstufe K4 keine 1 und in der Kippstufe K1 wahrscheinlich keine 0 gespeichert ist und da zum Zeitpunkt t4 in der Kippstufe K1 keine 0 gespeichert ist, wird über die Leitung g3 und über das Gatter G 3 bzw. über die Leitung g4 und über das Gatter G4 die Rückstellung der Zähler Z3 bzw. Z4 veranlaßt.

Zum Zeitpunkt t5 überprüft die Prüfschaltung P1 die Blockstellung und gibt, da es sich um die richtige Blockstellung handelt, über die Leitung h1 einen Impuls ab, der den Zählerstand des Zählers Z1 wieder um eine Einheit weiterschaltet. In ähnlicher Y/eise wird zu den Zeitpunkten t9 und t13 mittels der Prüfschaltung P1 die Blockstellung überprüft und der Zählerstand des Zählers Z1 um je eine Einheit weitergeschaltet. Nachdem über den Eingang Z1a k Impulse zugeführt wurden, wird über den Ausgang Z1c ein Impuls an den Eingang al der Logikschaltung LOG· abgegeben. Damit wird zum Ausdruck gebracht, daß

VPA 9/240/2008 Wdb/Lk - 9 -

309831 /0680

das !Blocktaktsignal TBt die richtige Blockstellung (B1) kennzeichnet, weshalb über den Ausgang c der Logikschaltung LOG das Blocktaktsignal TB1 abgegeben wird» Unter Verwendung dieses Blocktaktsignales TB1 werden nicht dargestellte Schaltungsanordnungen synchronisiert, die die Daten blockweise verarbeiten« Beispielsweise kann mit diesem Blocktaktsignal SB1 die parallele Ausgabe der in den Kippstufen K1, K2, Σ3, K4 gespeicherten Bits' an ein nicht dargestelltes Druckwerk erfolgen«

Palis die Bits A3 bzw. A2 der Daten S3 bei der Hockstellung B3 zufällig die Binärwerte O bzw. 1 haben, dann wird zum Zeitpunkt t3 von der Prüfschaltung P3 über die Leitung h3 ein 1-Signal an den Zähler Z3 abgegeben und somit eine richtige Blockstellung signalisiert. Derartige einzelne falsche Prüfungsergebnisse kommen nicht zur Wirkung_f weil die Zähler vor Eintreffen des k-ten Zählimpulses zurückgestellt werden, wie noch ausführlicher beschrieben wird.

Eine derartige Rückstellung wird immer dann von der Logikschaltung LOG- veranlaßt, wenn über einen der Eingänge al, a2, a3j 34 ein Signal eingetroffen ist, das eine richtige Blockstellung signalisiert hat« Unter aea angegebenen speziellen Voraussetzungen wurde vom Zähler- SI ein Signal an den Eingang al der Logikschaltung LOS abgegeben, und mit diesem Signal wird Gis Micks teilung rlsr Zähler Z2_y Z3. 24 bewirkt* Einzelne über dia Lsi irons:en Ja2_r h3, h4 zugeführte Sähliiapulss haben scrait fcsins ¥irloing bei der Auffindung der richtigen Bloekstsilu&go

Ss wäre denkbar> daß bei speziellen Jüatenfolges ειΐΐο Prüfschaltungen PI bis P4 über die Leitungen hi Ms Μ wiederholt Sählimpulse abgeben _t se άεί? auch als Zählerbis Z4 Signale an die entsprechenden Eingänge al &±b a4

VPA 9/240/2006 Wdb/Lk - 10 -

309831/0680

der^ogikschaltung LOG abgeben, so, da:? diese Logikschaltung LOG- überfordert ist. Um zu verhindern» daß eine bereits gefundene richtige Blockstellung verlorengeht, v/erden die Zähler Z2, S3, 24. auch imner dann zurückgestellt, wenn längere Zeit Folgen gleicher Daten auftreten« Diese Rückstellung der Zahler wird unter Verwendung der Kippstufe KA, ferner unter Verwendung des Karbaddisrers P, der Gatter· DI, U2, 51 und unter Verwendung des Zählers AZ bewirkt,

Wer*!' also über die Eingänge I. T durch längere Zeit ■'hindurch eine Folge vor, Bits gleicher Binärwerte zugeführt wird, dann werden über den Ausgang 02 c es Addierers F laufend O-Signale abgegeben, die das Gatter UI sperren," aber wegen des Gatters 571 die öffnung des Gatters "ü2 ermöglich an. Beim 3intreffen eines Takt signal es TA wird, somit vor Ausgang dieses Gatters IJ2 ein 1-Signal an den Zähler AZ- als Sählimpuls abgegeben.

.Dieser Zähler AZ gibt aber nach drei Zählimpulsen über den Ausgang c ein Signal ab," aas über die Satter G1, G2, G5j G-\ den Zählern Si, 22, Z'5, Z4 zugeführt wird und das die Rückstellung dieser Zähler bewirkt.

Fallt die über die Schaltungspunkte 1 und T zugeführten BiTb abwechselnd verschiedene Binärwerte O bar, '■ annehme r.. ö.Bmi gibt der Adöierer ? eiK 1-Signal 3D, ά^ε ir "V3rbiriu.-a.ng nit eine-ΰ Impels dee !'aktri^nsle SA das &ε.τ~ t:-::^! I^r" öffnet« so daß fier Wähler ΑΞ über der. Eingang a ei., £igaal erhälT_s aas den Zählerstar;:! surr-oirsreilt,

Ycr ausgang c des Zählere A3 ist semi.·; nur äa::.u sin Auegar.· £c signal Su erwarten; went, durcli längere 2-rit hinderjh Bi V; z.zt gleichen Sinärwerter. über ai; Schiltii.?2gl I Ui*:'. ΐ zugeführt werden«

VPA 9/24-0/2008 Wdb/Ik

309831 /0880

Der "maximale Zählerstand η des Zählers AZ ist kleiner als der maximale Zählerstand k der Zähler Z1, Z2, Z3, Z4» weil diese Zähler Z1 bis Z4 dann, wenn bereits einmal die richtige Blockstellung gefunden wurde, zurückgestellt werden sollen, bevor sie ihren maximalen Zählerstand erreicht haben.

eine
Die Figur 3 zeigt einfach aufgebaute Prüfschaltung P/1, die als Prüfschaltung P1, P2, P3> P4 verwendbar wäre. Diese Prüfschaltung P/1 besteht aus den UiTD-Gattern Ü3, U4, U5-und den NICHT-Gattern N2, N3. Der Eingang a ist mit dem Ausgang K4d und der Eingang b mit dem Ausgang K1d verbunden, über den Eingang c wird das Blocktaktsignal TB zugeführt. Mittels dieser Prüfschaltung P/1 wird geprüft, ob am Ausgang K1d ein OJ-Signal und am Ausgang K4d ein 1-Signal anliegt. Falls dies zutrifft, wird vom Ausgang des UND-Gatters U3 ein 1-Signal an das UND-Gatter U5 abgegeben, und mit dem nächsten Impuls des Blocktaktsignals TB wird über die Leitung h ein 1-Signal abgegeben, das die richtige Blockstellung signalisiert.

Falls dagegen keine richtige Blockstellung gefunden wurde, dann wird vom Ausgang des UND-Gatters U3 ein O-Signal abgegeben, vom Ausgang des NICHT-Gatters N3 ein 1-Signal und mit einem 1-Signal, das übex den Eingang c zugeführt wird, wird' vom Ausgang des UND-Elementes U4 über die Leitung g ein 1-Signal abgegeben, das die Rückstellung des mit der Prüfschaltung P/1 verbundenen Zählers bewirkt.

Bei der Beschreibung der Figuren 1 bis 3 wurde zwecks einfacherer Darstellung angenommen, daß die Bits A1 und A4 Synchronisationsbits sind mit gleichbleibenden Werten A1=ü und A4=1· Durch diese Synchronisationsbits wird der Nutzanteil der übertragenen Nachricht herabgesetzt.

VPA 9/240/2008 Wdb/Lk - 12 -

309831 /0680

Es ist daher vorteilhafter, die Sits A1 und A4 als Paritätsbits zu übertragen. In diesem Falle werden die Werte dieser Paritätsbits sendeseitig in Abhängigkeit von den Werten der Informationsbits A2 und A3 ermittelt. Die Paritätsbits können dann empfangsseitig nicht nur zu Fehlerermittlung und Fehlerkorrektur, sondern auch zur Ermittlung der richtigen Blockstellung verwendet v/erden.

Figur 4 zeigt die Logikschaltung LOG1, die anstelle der in Figur 1 schematisch dargestellten logikschaltung LOG verwendbar wäre. Diese Logikschaltung LOG1 besteht aus den Verzögerungsgliedern V1, V2, V3, V4, ferner den NICHT-Gattern N41, N42, N43, 1H4, den Kippstufen Ξ1, E2, E3i E4, den NAND-Gattern N5, No, N7, N8, den UND-Gattern U6, Ü71, U72, TJ73, U74 und den CDER-Gattern G5, G6.

Die bistabilen Kippstufen E1 bis E4 nehmen ihren 0-Zustand ein, wenn sie über den Ausgang ä ein ΰ-Signal und über den Ausgang e ein 1-Signal abgeben. Sie nehmen ihren 1-Zustand an, wenn sie über den Ausgang d ein 1-Signal und über den Ausgang e ein C-Signal abgeben. Am Eingang a liegt dauernd ein 1-Signal und am Eingang c liegt dauernd ein O-Signal. Der Übergang vom O-Zustand in den 1-Zustand erfolgt dann, wenn am Eingang f ein 1-Signal anliegt und wenn am Eingang b ein '.Vechsel von einem 1-Wert in einen O-'Jert stattfindet. Die Kippstufen E1 bis E4 werden von ihrem 1-Zustand in den ΰ-Zustand versetzt, wenn über ihren Eingang f ein 0-5ignal zugeführt '-vird.

Die Ausgänge c der in Figur 1 dargestellten Zähler Z1 bis Z4 sind an die in Figur 4 dargestellten Eingänge al bis a4 angeschlossen.

Zur Erläuterung der 'wirkungsweise der in Figur 4 darge-VPA 9/240/2008 Wdb/Lk - 13 -

309831/0680

stellten Schaltungsanordnung wird beispielsweise angenommen, daß über den Eingang al ein 1-Signal des Zählers Z1 eintrifft. Dieses 1-Signal bewirkt einerseits über das Gatter G-6 und über den Ausgang e die Rückstellung aller Zähler Z1 bis Z4· Andererseits wird das über den Eingang al zugeführte 1-Signal mit einer gewissen Verzögerung dem HICHT-Gatter zugeführt, so daß am Eingang f der Kippstufe Ξ1 ein ü-Signal anliegt. Auf diese Weise wird diese Kippstufe E1 von ihrem 1-Zustand in ihren O-Zustand versetzt und gibt über den Ausgang e ein 1-Signal an das TJIJD-Gatter U71 ab. Solange diese Kippstufe E1 ihren Ü-Zustand einnimmt, wird das Blocktaktsignal TB1 über das UND-Gatter U71 und über das Gatter G5 und. den Ausgang c als das Blocktaktsignal abgegeben, das der richtigen Blockstellung zugeordnet ist. Dieser Zustand dauert insbesondere solange an, als nur der zugeordnete Zähler Z1 Signale an den Eingang al der Logikschaltung LOG1 abgibt und die übrigen Zähler Z2, Z3, Z4 0-Signale abgeben.

T/enn dagegen anstelle des Zählers Z1 beispielsweise der Zähler Z3 ein 1-Signal über den Eingang a3 an die Logikschaltung L0S1 abgibt, dann wird dieses 1-Signal über das· Gatter G6 und über den Ausgang e den Gattern G1 bis G4 zugeführt und in weiterer Folge werden die Zählerstände aller Zähler Z1 bis Z4 zurückgestellt. Außerdem wird das vom Ausgang des Gatters G6 abgegebene Signal als Taktsignal an die Eingänge b der Kippstufen E1 bis S4 zugeführt, so daß die Stufe El von Ihrem O-Zustand in ihren 1-Zustand versetzt wird und die Stufe E3 von ihrem 1-Zustand in ihren O-Zustand versetzt wird. Über den Ausgang E1e "wird nunmehr ein O-Signal abgegeben, so daß das Blocktaktsignal T31. gesperrt ist. Über den Ausgang E3e wird aber ein 1-Signal an das UHD-Gatter abgegeben, so daß das Blocktaktsignal T33 über das Gatter G5

VPA 9/240/2008 Wdb/Lk - 14 -

309831/0680

22034U

and über den Ausgang c als das Blocktaktsignal abgegeben wird, das die nunmehr richtige Blockstellung kennzeichnet.

Wenn zwei der Kippstufen E1 bis E4 den G-Zustand einnehmen, dann werden von den Ausgängen der Gatter N5, N6, N7> N8, U6, G6 1-Signale abgegeben, die eine Rückstellung der Kippstufen S1 bis E4 in den !-Zustand bewirken.

Die Figur 5 zeigt die Logikschaltung LOG1, die ebenfalls als Logikschaltung LOG gemäß Figur 1 verwendbar ist.. 3ei dieser Schaltungsanordnung sind die Ausgänge d der Kippstufen E2, Ξ5, Ξ4 an das UND-Gatter U75 angeschlossen. Solange sich somit diese Kippstufen 32, EJ-und E4 im 1-Zustand befinden, bei dem sie über den Ausgang d ein 1-Signal abgeben, scLange sind die Gatter U71, U75 geöffnet, und das Blocktaktsignal TB1 wird über das Gatter G5 und über den Ausgang c als das Blocktaktsignal abgegeben, das die richtige Blockstellung kennzeichnet. Auf diese V/eise wird somit die Kippstufe E1 eingespart.

Die Schaltungsanordnung nach Figur 6 zeigt eine weitere Prüfschaltung P/2. Dabei wird vorausgesetzt, daß ein Datenblock aus sieben Bits gebildet wird. Die ersten vier Bits A1 bis A4 dieses Datenblocks sind Informationsbits, wogegen die weiteren Bits A5 bis A7 Paritätsbits sind, die auch zum Synchronisieren dienen. Jedem Sit des Datenblocks ist je eine Kippstufe K1 bis K7 zugeordnet. Diese Kippstufen K1 bis K7 und die Kippstufe KA v/erden in gleicher ',veise wie die in Figur 1 dargestellten Kippstufen K1 bis K4 betrieben. Die empfangenen Daten v/erden somit im Schieberegister gespeichert, das aus den Kippstufen K1 bis K7 gebildet wird.

Die Prüfschaltung P/2 besteht aus den UND-Gattern U81,

VPA 9/240/2008 Wdb/Lk - 15 -

309831 /0680

U82,.U83, U84, U85, U86, TJ87, U88, U4, U5, ferner aus den "bistabilen Kippstufen H1 bis H7, aus den modulo-2 Addierern F1, F2, P3, F4, F5, dem Zähler BZ, der monostabilen Kippstufe II, dem NAND-Gatter N9, der bistabilen Kippstufe K8 und den NICHT-Gattern N1O, ΝΊ1.

Die bistabilen Kippstufen H1 bis H7 haben die Eingänge a, b, c, f und g und die Ausgänge d und e. Zwecks über-' sichtlicherer Darstellung sind diese Eingänge und Ausgänge nur an der Kippstufe H7 beschriftet. Diese Kippstufen H1 bis H7 nehmen den O-Zustand an, wenn sie über den Ausgang d ein O-Signal und über den Ausgang e ein 1-Signal abgeben. Sie nehmen den 1-Zustand ein, wenn sie über den Ausgang d ein 1-Signal und über den Ausgang e ein O-Signal abgeben. Ein Übergang vom ö-Zustand zum 1-Zustand erfolgt dann, wenn mit a=1, c=O, f=1, g=1 am Eingang b ein Signalübergang von 1 auf O stattfindet. Außerdem erfolgt ein Übergang vom O-Zustand zum 1-Zustand dann, wenn am Eingang g ein O-Signal und am Eingang f ein 1-Signal anliegt. Schließlich erfolgt ein Übergang vom O-Zustand zum 1-Zustand auch dann, wenn mit a=1, c=1, f=1, g=1 am Eingang b ein Signalübergang von einem 1-Wert zu einem O-Wert stattfindet.

Ein Übergang vom 1-Zustand in den O-Zustand erfolgt dann, wenn mit a=1, c=1, f=1 am Eingang b ein Signalübergang von einem 1-7/ert zu einem O-7iert stattfindet. Ausgehend von einem 1-Zustand wird der O-Zustand aber auch immer dann,eingenommen, wenn am Eingang g ein 1-Signal und am Eingang f ein O-Signal anliegt. Schließlich wird, ausgehend von einem 1-Zustand, auch immer dann der ö-Zustand eingenommen, wenn mit a=0, c=1, f=1, g=1 am Eingang b ein Signalübergang von einem 1-Y/ert zu. einem O-Wert stattfindet.

Die Addierer F1 bis P5 arbeiten in gleicher V/eise wie der VPA 9/240/2008 Wdb/Lk - 16 -

309831/0680

in Figur 1 dargestellte Addierer F.

Die empfangenen Daten werden seriell den Kippstufen K7 bis K1 zugeführt. Von den Ausgängen dieser Kippstufen werden über die UND-Gatter U87 bis Ü81 die einzelnen Bits den Kippstufen H7 bis H1 zugeführt. Diese Übernahme der einzelnen Bits erfolgt zu Zeitpunkten, die durch das Blocktaktsignal TB festgelegt werden. Die Kippstufen H4, H3» H2, H1 sind den Informationsbits zugeordnet. In Abhängigkeit von diesen Informationsbits werden unter Verwendung der Addierer F2 und F1 jene Paritätsbits ermittelt, die in den Kippstufen H7, H6, H5 gespeichert sein müssen, falls einerseits ein Codewort vorliegt und andererseits die Daten bei der richtigen Blockstellung aus den Kippstufen K7 bis K1 ausgelesen wurden. Ein Codewort und die richtige Blockstellung liegen dann vor, wenn von den Ausgängen der Addierstufen F5, F4, F3 durchwegs 1-Signale abgegeben werden. In diesem Fall wird in weiterer Folge vom Ausgang des MAND-Gatters N9 ein O-Signal und vom Ausgang d der Kippstufe K8 ein 1-Signal abgegeben, so daß über die Leitung h mit jedem Blocktaktsignal TB ein 1-Signal an den angeschlossenen Zähler abgegeben v.'ird.

Falls über den Ausgang mindestens eines· der Addierer F5, F4, F3 ein O-Signal abgegeben wird, dann wird über den Ausgang des NAND-Gatters N9 ein 1-Signal an die Kippstufe K8 abgegeben, wodurch in weiterer Folge über den Ausgang e dieser Kippstufe K8 ein 1-Signal an das UND-Gatter U4 abgegeben und mit dem nächsten Blocktaktsignal TB über die Leitung g ein 1-Signal abgegeben und der angeschlossene Zähler zurückgesetzt wird.

Unter Verwendung des Zählers BZ und unter Verwendung des UND-Gatters U88 werden Taktsignale zum Betrieb der Kippstufen H1 bis H4 und K8 abgeleitet. Der Zähler BZ wird

VPA 9/240/2008 ffdb/Lk - 17 -

309831 /0680

• 22034H

eingeschaltet, wenn über den Eingang a ein Blocktaktsignal TB eintrifft. Ab diesem Zeitpunkt wird über den Ausgang c ein 1-Signal abgegeben, und außerdem v/erden ab diesem Zeitpunkt die über den Eingang b zugeführten Signale gezä.hlt. Wenn der Zählerstand vier erreicht ist, nimmt das über den Ausgang c des Zählers BZ abgegebene Signal wieder den O-V/ert an. Mit der dabei auftretenden negativen Impulsflanke wird die monostabile Kippstufe M angestoßen, und über deren Ausgang wird ein Signal an die Eingänge f der Kippstufen H1 bis H7 abgegeben.

Jeder Prüfschaltung P/2 ist je ein Zähler zugeordnet, Je ein Eingang dieser Zähler ist mit der leitung h und je ein weiterer Eingang ist mit der entsprechenden Leitung g der zugeordneten Prüfschaltung verbunden. Die Ausgänge dieser Zähler sind in ähnlicher Weise wie in Figur 1 dargestellt, mit einer Logikschaltung LOG· verbunden, die ähnlich den in Figur 4 bzw, 5 dargestellten LogkschaltunsaiLOGI bzw. L0G2 aufgebaut sein kann.

Da insgesamt sieben Prüfschaltungen P/2 vorgesehen sind, entsprechend den sieben Kippstufen K1 bis K7, sind auch sieben Eingänge al bis a7 der Logikschaltungen LOG, LOG-I, L0G2 vorgesehen. Falls insbesondere eine Logikschal"cung ähnlich der Logikschaltung LOG-1 vorgesehen ist, dann sind sieben Kippstufen Ξ1 bis E7 vorgesehen. 7/ird dagegen eine Logikschaltung ähnlich der Logikschaltung L0G2 verwendet, dann sind nur sechs Kippstufen entsprechend den Kippstufen 32 bis E7 vorgesehen.

Figur 7 zeigt eine weitere Schaltungsanordnung zum Empfang von Datenblöcken, bei der nur zwei Prüfschaltungen P/32 und P/31 vorgesehen sind. An diese beiden Prüfschaltungen sind die Zähler Z2 bzw. Z1 und die Logikschaltung L0G3 angeschlossen.

VPA 9/240/2008 Wdb/Lk - 18 -

309831 /0680

Bei der Schaltungsanordnung gemäß Figur 7 wird vorausge- · setzt, daß die einzelnen Datenblocke nur aus je zwei Bits "bestehen, die in den Kippstufen K2 und K1 gespeichert werden. Jedem zu übertragenden Zeichen sind mehrere Datenblöcke zugeordnet. Die einzelnen Bits der empfangenen Nachricht werden in ähnlicher V/eise wie bei der Schaltungsanordnung nach Figur 1 über die Klemme I bzw. übe? die Klemme I dem Eingang a bzw. c der Kippstufe KA zugeführt, an deren Ausgänge das Schieberegister angeschlossen ist, das im vorliegenden Fall nur aus den beiden Kippstufen K2 und K1 gebildet wird. Über das Satter G7 werden die Impulse der Blocktaktsignale TB1, TB2 als Schiebeinpulse den Kippstufen K2 und K1 zugeführt. Es wird außerdem vorausgesetzt, daß abwechselnd ein Imformationsbit 10, 11, 12, 13, 14 ".... und abweehsänd je eines der Paritätsbits RO, R1 , R2, R3 ... übertragen wird. An den Klemmen I werden somit die Bits in folgender Form empfangen: 10, RO, 11, R.1, 12,

R2, 13, R3, 14, R4 Dabei sind die Paritätsbits R

von mehreren Imformationsbits 10, II, 12 .... abhängig, wie dies nach Art der Konvolutional-Cod.es bekannt ist. Zwecks einfacherer Darstellung wird bei vorliegendem Ausführungsbeispiel der Erfindung angenommen, dai3 ein bestimmtes Paritätsbit von der Summe ncdulo-2 der beiden unmittelbar vorhergehenden Informationsbits abhängig ist. Beispielsweise ist das Paritätsbit R2 abhängig von der Summe modulo-2 der beiden Informationsbits 12 und 11. Das Paritätsbit R3 ist abhängig von der Summe modulo-2 der■Informationsbits 13 und 12. Es wäre denkbar, daß die Paritätsbits von einer wesentlich größeren Anzahl von Informationsbits abhängig sind.

In den Prüfschaltungen P/32 und P/31 wird festgestellt, ob es sich unter den gemachten Voraussetzungen um ein Codewort handelt. Falls an Codewort vorliegt, dann wird über die Ausgänge b.2 bzw. h1 ein 1-Signal abgegeben.

VPA 9/240/2008 Wdb/Lk - 19 -

309831/0680

Falls die Prüfechaltungen P/32 und P/31 feststellen, daß kein Codewort vorliegt, dann wird über die Ausgänge g2 "bzw. g1 ein 1-Signal abgegeben, wodurch die Zähler Z2 bzw. Z1 über die Gatter G2 bzw. G1 zurückgestellt v/erden. Diese Prüfschaltungen P/32 bzw. P/31 bestehen aus je einer Kippstufe K10 bzw. K9, die ähnlich wie die Kippstufen K4 bis K1 der Figur 1 betrieben werden. Außerdem sind die modulo-2 Addierer F61, F71, F62, F72, ferner die UND-Gatter U91, U92, U93, Ü94 und die NICHT-Gatter N93 und N94 vorgesehen.

Bei der Schaltungsanordnung nah Figur 1 ist der Ausgang des modulo-2 Addierers F über das NICHI-Gatter Ul, die UND-Gatter U1, U2 und den Zähler AZ an den Schaltungspunkt C3 angeschlossen. Bei der Schaltungsanordnung gemäß Figur 7 ist der Ausgang des Addierers F in gleicher Weise mit den genannten Bauteilen verbunden, die jedoch zwecks einfacherer Darstellung in Figur 7 nicht eingezeichnet sind.

Die Logikschaltung LOG3 besteht im wesentlichen aus den ODER-Gattern G8, G9, aus dem Verzögerungsglied V5, aus der Kippstufe K11 und den UND-Gattern U95 und U96. Über den Ausgang c der Logikschaltung LOG3 wird das Blocktaktsignal abgegeben, das die richtige Blockstellung kennzeichnet.

Die in Figur ζ dargestellte Schaltungsanordnung und das dieser Schaltungsanordnung zugrunde liegende Prinzip zeichnet sich dadurch aus, daß ein geringer technischer Aufwand/ür nur zwei Prüfschaltungen und nur zwei Zähler erforderlich ist.

6 Patentansprüche

7 Figuren

VPA 9/240/2008 Wdb/Lk - 20 -

309831 /0680

Claims

Patentansprüche

1/. Schaltungsanordnung zur Herstellung des Gleichlaufs von Sende- und Empfangseinrichtungen bei der Übertragung von Datenblöcken, die Infornationsbits und Paritätsbits enthalten, wobei diese Bits in der Empfangseinrichtung im Takt von Schrittimpulsen seriell in ein Schieberegister eingegeben werden gemäß Patent (Patentanmeldung P 2 113 018.7-53) und wobei eine Prüfschaltung vorgesehen ist, die nach Zuführung eines Prüftaktsignals über einen Ausgang ein Prüfsignal abgibt, wenn die im Schieberegister gespeicherten Bits zu ein und demselben Datenblock gehören, dadurch gekennzeichnet, daß die Prüfschaltungen (P) mit einzelnen Zellen des Schieberegisters verbunden sind und die Prüfsignale in Abhängigkeit von den Informationsbits und Paritätsbits erzeugt werden, daß in Taktgeneratoren ebenso viele Blocktaktsignale (TB) erzeugt werden, als verschiedene Blockstellungen der Datenblöcke (B) möglich sind, daß über die Ausgänge der Taktgeneratoren, die Blocktaktsignale (TB) als Prüftaktsignale den Prüfschaltungen zugeführt werden, daß die Ausgänge der Px'üfschaltungen (P) an Eingänge von Zählern (Z) angeschlossen sind, und daß die Ausgänge (c) der Zähler (Z) an eine Logikschaltung (LOG) angeschlossen sind, die in Abhängigkeit von den Ausgangssignaien der Zähler das richtige Blocktaktsignal ermittelt. (Fig. 1, 2).
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß ebenso viele Prüfschaltungen (P1, P2, P3, PA) vorgesehen sind wie verschiedene Blockstellungen der Datenblöcke (B) möglich sind, daß je eines der Blocktaktsignale (TB1, TB2, TB
3, TB4) je einer der Prüfschaltungen zugeführt wird, daß die Ausgänge (h) der Prüfschaltungen an je einen der Zähler (Z) angeschlossen sind und da3 die zweiten Ausgänge (g) der Prüfschaltungen an die Rücksetzeingänge der Zähler (Z) angeschlossen sind (Fig. 1).

VPA 9/240/2008 Wdb/lk - 21 -

309831/0680

Schaltungsanordnung nach Anspruch 1, dadurch gekennzei chne t, daß die Ausgänge der Zähler (Z) über ein ODER-Gatter (G6) an die Rücksetzeingänge aller Zähler (Z) angeschlossen sind (Fig.
4).

Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß eine bistabile Kippstufe (KA) vorgesehen ist, der einerseits die 3its (A1, A2, A3, A4) der Datenblöcke (B) zugeführt v/erden und die über einen Ausgang an das Schieberegister angeschlossen ist, daia ein modulo-2 Addierer (P) vorgesehen ist, der mit einem Eingang an den Eingang der bistabilen Kippstufe (KA) und mit seinem zweiten Eingang an den Ausgang der bistabilen Kippstufe (KA) angeschlossen ist, daß ein weiterer Zähler (AZ) vorgesehen ist, dessen Zählerstand jeweils um eine Einheit erhöht wird, wenn an einem ersten Eingang (a) ein Zählsignal eintrifft, und dessen Zählerstand zurückgestellt wird, wenn an einem zweiten Eingang (b) ein Hückstellsignal ankommt, und der über einen Ausgang (c) ein Zählsignal abgibt, wenn ein bestimmter Zählerstand erreicht ist, daß die Eingänge eines ersten Gatters (U1) einerseits an einen Taktgenerator (TA) und andererseits an den Addierer (P) angeschlossen sind, daß der Ausgang des ersten Gatters (U1) an den zweiten Eingang (b) des weiteren Zählers (AZ) angeschlossen ist, daß der Ausgang des Addierers (P) über einen Inverter (1T1) an einen Eingang eines zweiten Gatters (U2) angeschlossen ist, daß der Taktgenerator (TA) an -einen zweiten Eingang des zweiten Gatters (U2) angeschlossen ist, daß der Ausgang des zweiten Gatters (U2) an den ersten Eingang (a) des v/eiteren Zählers' (AZ) angeschlossen ist und daß der Ausgang (c) des weiteren Zählers (AZ) an die Rücksetzeingänge der Zähler .(Z) angeschlossen ist (Pig. 1)

VPA 9/240/2008 ffdb/lk - 22 -

3098 3 1/0680
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzei chnet, daß der vorgegebene Endstand (n) des weiteren Zählers (AZ) niedriger ißt als der vorgegebene Endstand (k) der Zähler (Z) (Pig. 1).
6. Schaltungsanordnung nach den Ansprüchen 1 und 3, dadurch gekennzeichnet, daß die Ausgänge der Zähler (Z) an je eine bistabile Kippstufe (E) angeschlossen sind, da3 ein v/eiterer Eingang (b) dieser bistabilen Kippstufen (E) an den Ausgang des ODBR-Gatters (G6) angeschlossen ist, daß je ein Ausgang dieser bistabilen Kippstufen an je ein UND-Gatter (U71, U72, U75, U74) angeschlossen ist, aa3 je einem weiteren Eingang dieser UND-Gatter je eines der Blocktaktsignale (T31, TB2, SB3, TB4) zugeführt wird und daß die Ausgänge dieser UND-Gatter an die Eingänge eines zweiten ODER-Gatter (G5) angeschlossen sind und daß der Ausgang dieses ODER-Gatters (G5) an den Ausgang der Logikschaltung (LOG) angeschlossen ist (Pig. 4)«

VPA 9/240/2008 Wdb/Lk

309831 /0680

Le

erseite