DE2203414C3

DE2203414C3 - Verfahren und Schaltungsanordnung zum Herstellen des Gleichlaufs von Sende- und Empfangseinrichtungen bei der Übertragung von Datenblöcken

Info

Publication number: DE2203414C3
Application number: DE19722203414
Authority: DE
Inventors: Wernhard Dipl.-Ing. 8000 Muenchen Markwitz
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1971-03-18
Filing date: 1972-01-25
Publication date: 1979-06-07
Also published as: IT950193B; NL170794B; SE362719B; DE2203414A1; FR2130479A1; JPS5250482B1; CH539988A; DE2203414B2; GB1374357A; NL7203515A; LU64976A1; NL170794C; BE780886A; FR2130479B1

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen des Gleichlaufs zwischen der Sende- und der Empfangseinrichtung einer Datenübertragungsanlage mit blockweiser Datenübertragung, bei der jeweils aufeinanderfolgende, um je eine Bitdauer gegeneinan-

der versetzte Bitgruppen mit einer Folge von Blocktaktimpulsen Oberprüft werden, ob sie Datenblökke sind.

Bei der Übertragung von Datenblöcken werden die einzelnen Bits dieser Datenblöcke bekanntlich seriell übertragen. Auf der Empfangsseite müssen den einzelnen seriell übertragenen Bits die richtigen Datenblöcke zugeordnet werden, und es muß die richtige Blockstellung gefunden werden. Wird eine Bitgruppe erfaßt, deren Bits Bestandteile von zwei verschiedenen aufeinanderfolgenden Datenblöcken sind, dann werden dieser Bitgruppe falsche Zeichen zugeordnet

Nach einem bekannten übertragungsverfahren werden die Daten seriell in ein Schieberegister eingelesen. Mit diesem Schieberegister werden aufeinanderfolgende, um je eine Bitdauer versetzte Bitgruppen gespeichert, die mindestens ebensoviele Bits enthalten wie die Datenblöcke. Dabei ist ein Decodierer an jene Zellen des Schieberegisters angeschlossen, in denen bei richtiger Blockstellung die Synchronisierbits der Datenblöcke auftreten. Der Decodierer ist mit einer: Zähler verbunden, dem die Biocfctaktimpuise eines Taktgebers als Zählimpulse zugeführt werden. Wenn der Decodierer eine richtige Blockstellung signalisiert, dann werden die zugeführten Blocktaktimpulse gezählt, der Zählerstand des Zählers wird erhöht und die Phasenlage der Blocktaktimpulse wird nicht geändert. Falls jedoch der Decodierer eine falsche Blockstellung signalisiert, dann wird einerseits der Zählerstand des Zählers zurückgesetzt und andererseits wird die Phasenlage der Blocktaktimpulse um eine Bitdauer verschoben. Im allgemeinen ist es unwahrscheinlich, daß die ersten dem Zähler zugeführten Blocktaktimpulse bereits die richtigen Blocktaktimpulse sind. Es ist also anzunehmen, daß die Phasenlage dieser Blocktaktimpulse mehrmals verschoben werden muß, bis die richtigen Blocktaktimpulse gefunden werden. Dieses bekannte Übertragungsverfahren hat daher den Nachteil, daß es im allgemeinen relativ lange ^Jauert, bis die richtigen Blocktaktimpulse verfügbar sind.

Der Erfindung liegt die Aufgabe zugrunde, die richtige Blockstellung und die richtigen Blocktaktimpulse möglichst rasch zu finden.

Die der Erfindung zugrundeliegende Aufgabe wird durch die An Wendung der folgenden V irfahrensschritte gelöst:

A) Bei η möglichen unterschiedlichen Blockstellupgen der Datenblöcke werden mindestens n— 1 um je eine Bitdauer gegeneinander phasenverschobene Folgen von Blocktaktimpulsen erzeugt.

B) Beim Auftreten jede:, Blocktaktimpulses aller Folgen wird je ein Prüfimpuls erzeugt, der das Vorliegen bzw. Nichtvorliegen eines Datenblockes signalisiert

C) Alle durch die gleiche Folge von Blocktaktimpulsen erzeugten Prüfimpulse, die das Vorliegen eines Datenblocks signalisieren, werden zusammengezählt

D) Bei Erreichen eines vorgegebenen Zählergebnisses wird die betreffende Folge der Blocktaktimpuise als die richtige Folge von Blocktaktimpulsen bestimmt

E) Die Zählergebnisse, die die Folgen aller anderen Blocktaktimpulsi? betreffen, werden gelöscht.

Die Erfindung hat den Vorteil, daß die richtige Blockstellung sehr rasch j3funden wird, weil für jede mögliche Bitgruppönkombination je eine Folge von Blocktaktimpulsen verfügbar ist

Um zu verhindern, daß eine bereits gefundene, richtige Blockstellung verlorengeht, falls längere Zeit gleiche Binärwerte auftreten, ist es zweckmäßig, daß Übereinstimmungsimpulse erzeugt werden, falls die Binärwerte zweier aufeinanderfolgender Bits gleich sind, daß die Übereinstimmungsimpulse gezählt werden und daß beim Erreichen eines speziellen Zählergebnisses, das kleiner ist als das vorgegebene Zählergebnis, die

ίο mit Hilfe der Prüfsignale ermittelten Zählergebnisse gelöscht werden.

Die einzelnen Datenblöcke des Datensignals können mit Hilfe von Synchronisierbits gekennzeichnet werden. In diesem Fall müssen die Prüfimpulse in Abhängigkeit von den Synchronisierbits der Datenblöcke gewonnen werden. Durch die übertragenen Synchronisierbits wird der Nutzanteil der übertragenen Dater, herabgesetzt In vielen Fällen werden außer den Infonnationsbits, welche die eigentliche Nachricht beinhalten, auch Paritätsbits übertragen, weiche zur Datensicherung dienen, Um den Nutzantei! des übertragenen Datensignals unter diesen Voraussetzungen möglichst wenig herabzusetzen, ist es zweckmäßig, wenn die einzelnen Datenblöcke nicht durch Synchronisierbits gekennzeichnet werden, sondern nur Informationsbits und Paritätsbits enthalten und wenn die Prüfimpulse in Abhängigkeit von den Paritätsbits erzeugt werden.

Zur rationellen Durchführung des Verfahrens hat sich eine Schaltungsanordnung bewährt di» dadurch gekennzeichnet ist, daß ein Schieberegister vorgesehen ist, in das die empfangenen Bits seriell eingelesen werden, daß ebensoviele Prüfschaltungen vorgesehen sind, wie verschiedene Blockstellungen der Datenblöcke möglich sind, daß die Prüfschaltungen mit einzelnen Zellen des Schieberegisters verbunden sind und die Prüfimpulse erzeugt, daß je eines der Blocktaktsignale je einer der Prüfschaltungen zugeführt wird, daß die Ausgänge der Prüfschaltungen an je einen Zähler angeschlossen sind, deren Zählerstände bis zu einem vorgegebenen Zählerstand erhöht bzw. zurückgesetzt werden, falls die Prüfi-npulse einen Datenblock bzw. keinen Datenblock signalisieren, und daß die Ausgänge der Zähler an eine Logikschaltung angeschlossen sind, die in Abhängigkeit von den Ausgangssignalen der Zähler die richtige Folge der Blocktaktimpuise ermittelt.

Im folgenden werden Ausführungsbeispiele der Erfindung an Hand von F i g. 1 bis 7 erläutert wobei in mehreren Zeichnungen dargestellte gleiche Bauteile bzw. Signale mit gleichen Bezugszeichen gekennzeichnet sind. Es zeigt

F i g. 1 ein Blockschaltbild einer Schaltungsanordnung zum Empfang von Datenblöcken,

Fig.? Diagramme, an Hand derer die Wirkungsweise dei Schaltungsanordnung nach F i g. 1 erläutert wird,

F ι g. 3 Details einer einfachen Prüfschaltung, die in der Schaltungsanordnung gemäß dadurch Fig. J verwendbar ist,

F i g. 4 und 5 Logikschaltungen, die in der Schaltungsanordnung gemäß F'. g. 1 verwendbar sind,

Fig. 6 eine weitere Prüfschaltung, die in der Schaltungsanordnung gemäß F i g. 1 verwendbar ist, und

F i g. 7 eine weitere Schaltungsanordnung zum Empfang von Datenblöcken, bei der zwei Prüfschaltungen

vorgesehen sind.

In Fig. 1 sind mehrere Kippstufen Kl, K2, K3.K4 und KA dargestellt, die insgesamt ein Schieberegister bilden. Diese Kippstufen können zwei stabile Zustände

einnehmen, von denen der eine als 0-Zustand und der andere als i-Zustand bezeichnet wird. Diese Kippstufen haben die Eingänge a, b, c und die Ausgänge d, e. Während der Dauer des O-Züstandes liegt am Ausgang dein O-Signal und am Ausgang eein 1-Signal* Während der Dauer des 1-Zustandes liegt am Ausgang d ein 1-Signal und am Ausgang eein (^Signal. Die Kippstufen werden von ihrem O-Zustand in ihren 1-Zustand überführt, wenn am Eingang b ein Übergang von einem !•••Signal zu einem O-Signal stattfindet und wenn a = 1 und c = 0 ist. Die Kippstufen werden von ihrem 1-Zustand in ihren O-Zustand überführt, wenn am Eingang b ebenfalls ein Übergang von einem 1-Signal zu einem O-Signal stattfindet und wenn a = 0 und c = 1 ist. Wenn 1-Signale an beiden Eingängen a und c anliegen, dann werden die Kippstufen mit jedem Übergang am Eingang b von einem 1-Signal zu einem O-Signal abwechselnd in den jeweils anderen der beiden stabilen Zustände 0 bzw. 1 überführt.

Die einzelnen Bits der empfangenen Nachricht D werden über den Eingang /bzw. /dem Eingang a bzw. c der Kippstufe KA zugeführt Bei diesem Ausführungsbeispiel wird zwecks einfacherer Darstellung vorausgesetzt, daß die Datenblöcke nur aus je vier Bits bestehen, denen die Kippstufen K1, K 2, K 3 und K 4 zugeordnet sind. Bei tatsächlich realisierten Ausführungsbeispielen ist eine wesentlich größere Anzahl derartiger Kippstufen vorgesehen. Das Schieberegister könnte selbstverständlich auch aus anderen Bauelementen gebildet werden.

Jeder der Kippstufen Ki bis KΛ ist je eine Prüfschaltung Pi bis PA zugeordnet. Der Eingang a dieser Prüfschaltungen Pi bis PA ist an den Ausgang KAd angeschlossen, wogegen der Eingang b an den Ausgang K id angeschlossen ist Es wird vorausgesetzt, daß das erste und letzte Bit der Datenblöcke Redundanzbits sind, die auch zur Synchronisation dienen, wogegen das zweite und dritte Bit der Datenblöcke Informationsbits sind. Die richtige Blockstellung liegt dann vor, wenn das Bit A 1 =0 und das Bit A 4 = 1 sind. Die Prüfschaltungen Pi, P2, P3 und PA überprüfen zu verschiedenen Zeitpunkten die in den Kippstufen Ki und KA gespeicherten Bits und geben über die Leitungen Λ 1, Λ 2, Λ 3, Λ 4 immer dann ein 1-Signal ab, wenn in der Kippstufe K i ein O-Wert und in der Kippstufe KA ein 1-Wert gespeichert ist Falls in den Kippstufen Ki und KA andere Binärwerte gespeichert sind, geben die Kippstufen Pi bis PA über die Leitungen gi bis gA Signale ab, die eine falsche Blockstellung signalisieren.

Über die Eingänge cder Prüfschaltungen Pi bis PA werden die Blocktaktsignale 7Bl, TB 2, TB 3, TBA zugeführt, mittels derer der Zeitpunkt festgelegt wird, zu dem die Überprüfung vorgenommen wird. Die Eingänge dder Prüfschaltungen Pi bis PA sind an die Ausgänge der Logikschaltung LOG angeschlossen.

Der Halbaddierer F gibt ein O-Signal ab, wenn an beiden Eingängen 1-Signale oder O-Signale anliegen, und gibt ein 1-Signal ab, wenn an einem der Eingänge ein 1-Signal anliegt

Die Gatter Ui und U2 sind UND-Gatter, die nur dann ein 1-Signal abgeben, wenn an allen ihren Eingängen 1-Signale anliegen. Das Gatter Ni ist ein Inverter, der die Polarität der eingangs zugeführten Signale umkehrt Die Gatter Gl₅ G2 G3, G4 sind ODER-Gatter, die nur dann ein O-Signal abgeben, wenn an allen Eingängen O-Signale anliegen.

Der Zähler AZ zählt um eine Einheit weiter, wenn er ein 1 -Signal über den Eingang a erhält Wenn der Zähler AZ em 1-Signal über den Eingang b erhält, wird er auf den Zählerstand Null zurückgestellt Beim Erreichen des maximalen Zählerstandes η gibt der Zähler über den Ausgang eein I-Signal ab.

Die Zähler ZX, Z2, Z3 und ZA zählen um eine Einheit weiler, wenn sie über ihren Eingang a ein !^Signal erhalten. Mit einem 1-Signal am Eingang b werden die Zählerstände dieser Zähler auf Null zurückgestellt. Falls ein Zähler den maximalen Zähler stand ^erreicht, gibt er über den Ausgang eein 1-Signal an die Logikschaltung LOG ab.

Unter Verwendung der Logikschaltung LOG wird dasjenige Blocktaktsignal ausgewählt, das der richtigen Blockstellung zugeordnet ist.

Bei den in F i g. 2 gezeigten Impulsdiagrammen und Signaldarstellungen sind in Abszissenrichtung Einheiten der Zeit / aufgetragen. Die Taktsignale TA TS. TB1. TB2, TB3, TBA werden in nichtdargestellten Impulsgeneratoren in an sich bekannter Weise erzeugt Die Taktimpulse TA und TS haben die gleiche Impulsfolgefrequenz wie die einzelnen Bits der empfangenen Nachricht. Die Impulse der Taktsignale TA und 75sind phaseirnäßigum 180° gegeneinander versetzt

Außer diesen Taktsignalen sind schematisch die Daten Dl, D2, D3. DA dargestellt, die über die Eingänge ' bzw. / (Fig. 1) zugeführt werden. Diese Daten bestehen aus einzelnen Datenblöcken, zu denen je vier Bits AX, A 2, A3 und A Agehören. Das erste Bit Λ1 = 0 und das vierte Bit Λ 4 = 1 dienen als Synchronisationsbits. Das zweite Bit A 1 und das dritte Bit A 3 sind die Informationsbits. Da jeder Datenblock aus genau vier Bits besteht, sind vier Blockstellungen möglich. Die Daten Di bzw. D2 bzw. D3 bzw. DA zeigen die Blockstellung Bi = Ai, AX A3, AA bzw. B2 = A 2, A 3, A 4, A 1 bzw. S3 = A 3, A, A, A 1, A 2 bzw. BA = AA, Ai, A2, A3. Die Blockstellung B i ist die richtige Blockstellung, wogegen die Blockstellungen 52, B3 und BA falsche Blockstellungen sind. Die in F i g. 1 dargestellte Schaltungsanordnung hat die Aufgabe, die richtige Blockstellung B1 und das dazugehörige Blocktaktsignal TB1 zu ermitteln, um damit empfangsseitige Schaltungsanordnungen zu synchronisieren.
Die Daten D werden seriell über die Eingänge /bzw. / zugeführt und im Takt der Taktsignale TA und TS in die Kippstufen KA und KA, K 3, K 2 und Ki eingespeichert Es wird angenommen, daß zum Zeitpunkt 11 die Bits A 1 bzw. A 2 bzw. A 3 bzw. Λ 4 in den Kippstufen Ki bzw. K 2 bzw. K 3 bzw. KA gespeichert sind. Zu diesem Zeitpunkt wird der Prüfschaltung Pi über C^1-Ti Eingang c ein Impuls des Blocktaktsignals TBi zugeführt und dadurch wird die Prüfschaltung Pi veranlaßt eine Blockprüfung vorzunehmen. Da in diesem Fall die Bits Ai = O und A 4 = 1 sind, wird über die Leitung h 1 ein 1-Signal abgegeben, das die richtige Blockschaltung Bi signalisiert und den Zähler Zi veranlaßt, um eine Einheit weiterzuschalten.

Zum Zeitpunkt /2 wird mit einem Impuls des Blocktaktes TB 2 die Prüfschaltung P2 veranlaßt, eine Blockprüfung vorzunehmen. Zu diesem Zeitpunkt sind in den Kippstufen Ki bzw. K 2 bzw. K 3 bzw. KA die Bits A 2 bzw. A 3 bzw. A A bzw. A 1 gespeichert Da das in der Kippstufe K 4 gespeicherte Bit Λ1 = 0 ist erkennt die Prüfschaltung P2, daß die Blockschaltung B 2 nicht richtig ist, und gibt über die Leitung g2 ein 1-Signal ab, das über das Gatter G 2 die Röckstellung des Zählers Z2 bewirkt
Zu den Zeitpunkten f3 bzw. tA wird je einer der

Impulse des Blocktaktsignals TB3 bzw. TB4 den Prüfschaltungen P3 bzw. P4 zugeführt, die dann zu diesen Zeitpunkten je eine Blockprüfung vornehmen. Da zürn Zeitpunkt /3 wahrscheinlich in der Kippstufe KA keine 1 und in der Kippstufe Kl wahrscheinlich keine 0 gespeichert ist und da zum Zeitpunkt tA in der Kippstufe K1 keine 0 gespeichert ist, wird über die Leitung gi und über das Gatter G3 bzw, über dip Leitung gA und über das Gatter GA die Rückstellung der Zähler Z3 bzw. ZA veranlaßt

Zum Zeitpunkt f 5 überprüft die Prüfschaltung Pl die Blockstellung und gibt, da es sich um die richtige Blockstellung handelt, über die Leitung h 1 einen Impuls ab. der den Zählerstand des Zählers Zl wieder um eine Einheit v.eiterschaltet In ähnlicher Weise wird zu den Zeitpunkten f9 und f 13 mittels der Prüfschaltung Pi die Blockstellung überprüft und der Zählerstand des Zählers Zl um je eine Einheit weitergeschaltet. Nachdem über den Eingang ZIa insgesamt k Impulse zugeführt worden sind, wird über den Ausgang Zic em Impuls an der Eingang al der Logikschaltung LOG abgegeben. Damit wird zum Ausdruck gebracht, daß das Blocktaktsignal TBi die richtige Blockstellung (Bi) kennzeichnet, weshalb über den Ausgang c der Logikschaltung LOG das Blocktaktsignal TB i abgegeben wird. Unter Verwendung des Blocktaktsignals TB1 werden nichtdargestellte Schaltungsanordnungen synchronisiert, die die Daten blockweise verarbeiten. Beispielsweise kann mit diesem Blocktaktsignal TB i die parallele Ausgabe der in den Kippstufen Ki, K2, K 3, KA gespeicherten Bits an ein nichtdargestelltes Druckwerk erfolgen.

Falls die Bits A3 bzw. A 2 der Daten D3 bei der Blockstellung B 3 zufällig die Binärwerte 0 bzw. 1 haben, wird zum Zeitpunkt i3 von der Prüfschaltung P 3 über die Leitung Λ 3 ein 1-Signal an den Zähler Z3 abgegeben und somit eine richtige Blockstellung signalisiert. Derartige einzelne falsche Prüfungsergebnisse kommen nicht zur Wirkung, weil die Zähler noch vor dem Eintreffen des Ar-ten Zählimpulses wieder zurückgestellt werden, wie noch ausführlicher beschrieben wird.

Eine derartige Rückstellung wird immer dann von der Logikschaltung LOG veranlaßt, wenn über einen der Eingänge a 1, a 2, a 3, a 4 ein Signal eingetroffen ist, das eine richtige Blockstellung signalisiert hat Unter den angegebenen speziellen Voraussetzungen wurde vom Zähler Z1 ein Signal an den Eingang a I der Logikschaltung LOG abgegeben, und mit diesem Signal wird die Rückstellung der Zähler Z2, Z3, Z4 bewirkt Über die Leitungen Λ 2, Λ 3, Λ 4 zugeführte einzelne Zählimpulse haben somit keine Wirkung beim Auffinden der richtigen Blockstellung.

Es wäre denkbar, daß bei speziellen Datenfolgen alle Prüfschaltungen Pi bis PA über die Leitungen hi bis h 4 wiederholt Zählimpulse abgeben, wodurch auch die Zähler Zl bis Z4 Signale an die entsprechenden Eingänge a 1 bis a 4 der Logikschaltung LOG abgeben, so daß die Logikschaltung LOG überfordert ist Um zu verhindern, daß eine bereits gefundene richtige Blockstellung wieder verlorengeht, werden die Zähler Z2, Z3, ZA auch immer dann zurückgestellt, wenn über einen längeren Zeitraum Folgen gleicher Daten auftreten. Diese Rückstellung der Zähler wird mit Hilfe der Kippstufe KA, des Halbaddierers F, der Gatter Ul, t/2, Nl und des Zählers AZbewirkt

Wenn also über die Eingänge / und / längere Zeit hindurch eine Folge von Bits gleicher Binärwerte

zugeführt wird, werden über den Ausgang C2 des Addierers F laufend O-Signale abgegeben, die das Gatter Ui sperren, wegen des Gatters Ni aber die Öffnung des Gatters t/2 ermöglichen. Beim Eintreffen eines Taktsignals TA wird somit vom Ausgang des Gatters i/2 ein 1-Signal an den Zähler AZ als Zählimpuls abgegeben.

Der Zähler AZ gibt jedoch nach drei Zählimpulsen Über den Ausgang c ein Signal ab, das über die Gatter Gi, G2, G3, GA den Zählern Zl, Z2, Z3, Z4 zugeführt wird und die Rückstellung dieser Zähler bewirkt.

Falls die über die Eingänge /und /zugeführten Bits abwechselnd verschiedene Binärwerte 0 bzw. 1 annehmen gibt der Addierer Fein 1-Signal ab, das in Verbindung mit einem Impuls des Taktsignals TA das Gatter Ul öffnet, so daß der Zähler AZ über den Eingang a ein Signal erhält, das den Zählerstand zurückstellt

Vom Ausgang c des Zählers AZist somit nur dann ein Ausgangssignal zu erwarten, wenn durch längere Zeit hindurch Bits mit gleichen Binärwerten über die Eingänge /und /zugeführt werden.

Der maximale Zählerstand π des Zählers AZ ist kleiner als der maximale Zählerstand k der Zähler Zl, Z2, Z3, Z4, weil die Zähler Zl bis Z4 dann, wenn bereits einmal die richtige Blockstellung gefunden wurde, zurückgestellt werden sollen, bevor sie ihren maximalen Zählerstand erreicht haben.

Die in F i g. 3 gezeigte einfach aufgebaute Prüfschaltung P/l, die als Prüfschaltung Pl, P2, P3, P4 verwendbar wäre, besteht aus den UND-Gattern [/3, t/4, US und den NICHT-Gattern N2, N3. Der Eingang a ist mit dem Ausgang K Ad und der Eingang b ist mit dem Ausgang K Id verbunden. Über den Eingang cwird das Blocktaktsignal TB zugeführt Mittels der Prüfschaltung P/l wird geprüft, ob am Ausgang K It/ein O-Signal und am Ausgang KAd ein 1-Signal anliegt. Falls dies zutrifft wird vom Ausgang des UND-Gatters t/3 ein AO 1-Signal an das UND-Gatter t/5 abgegeben, und mit dem nächsten Impuls des Blocktaktsignals TB wird über die Leitung h ein 1-Signal abgegeben, das die richtige Blockstellung signalisiert

Falls dagegen keine richtige Blockstellung gefunden wurde, wird vom Ausgang des UND-Gatters t/3 ein O-Signal abgegeben, vom Ausgang des NICHT-Gatters /v*3 daher ein 1-Signal und mit einem 1-Signal, das über den Eingang c zugeführt wird, wird vom Ausgang des UND-Elements t/4 über die Leitung g ein 1-Signal abgegeben, das die Rückstellung des mit der Prüfschaltung P/l verbundenen Zählers bewirkt

Bei der Beschreibung von F i g. 1 bis 3 wurde zwecks einfacherer Darstellung angenommen, daß die Bits A1 und AA Synchronisationsbits mit gleichbleibenden Werten A1 = 0 und AA-I sind. Durch diese Synchronisationsbits wird jedoch der Nutzanteil der übertragenen Nachricht herabgesetzt

Es ist daher vorteilhafter, die Bits A1 und A 4 als Paritätsbits zu übertragen. In diesem Falle werden die Werte dieser Paritätsbits sendeseitig in Abhängigkeit von den Werten der Informationsbits Λ2 und A3 ermittelt Die Paritätsbits können dann aber empfangsseitig nicht nur zu Fehlerermittlungen und Fehlerkorrektur sondern auch zur Ermittlung der richtigen 65- Blockstellung verwendet werden.

Die in F i g. 4 gezeigte Logikschaltung LOG 1, die an Stelle der in Fig. 1 schematisch dargestellten Logikschaltung LOG verwendbar wäre, besteht aus den

Verzögerungsgliedern Vi, V2, V3, V 4, den NICHT-Gattern A/41, N42, N43, A/44, den Kippstufen El₁ £2, £3, £4, den NAND-Gattern A/5, A/6, A/7, A/8, den UND-Gattern t/6, i/71, i/72, i/73, i/74 und den ODER-Gattern G 5, G 6.

Die bistabilen Kippstufen Fl bis F 4 nehmen ihren O-Zustand ein, wenn sie über den Ausgang dein O-Signal und über den Ausgang e ein 1-Signal abgeben. Sie nehmen ihren 1-Zustand an, wenn sie über den Ausgang d ein l*Signal und über den Ausgang e ein O-Signal abgeben. Am Eingang a liegt dauernd ein 1-Signal und am Eingang c liegt dauernd ein O-Signal. Der Übergang vom O-Zustand in den 1-Zustand erfolgt dann, wenn am Eingang /ein 1-Signal anliegt und wenn am Eingang b ein Wechsel vom 1-Wert zum O-Wert stattfindet. Die Kippstufen £1 bis E 4 werden von ihrem 1-Zustand in den O-Zustand versetzt, wenn über ihren Eingang / ein O-Signal zugeführt wird.

UiC Ausgange c scr in ■ · g. ϊ dargestellten sanier ζ : bis ZA sind an die in F i g. 4 dargestellten Eingänge a I bis a 4 angeschlossen.

Zur Erläuterung der Wirkungsweise der in Fig.4 dargestellten Schaltungsanordnung wird beispielsweise angenommen, daß über den Eingang a 1 ein 1-Signal des Zählers Zl eintrifft Dieses 1-Signal bewirkt einerseits über das Gatter G 6 und über den Ausgang e die Rückstellung aller Zähler Zl bis Z4 in Fig. 1. Andererseits wird das über den Eingang a I zugeführte 1-Signal mit einer gewissen Verzögerung dem NICHT-Gatter A/41 zugeführt, so daß am Eingang / der Kippstufe F1 ein O-Signal anliegt Auf diese Weise wird die Kippstufe Fl von ihrem 1-Zustand in ihren O-Zustand versetzt und gibt über den Ausgang e ein 1-Signal an das UND-Gatter i/71 ab. Solange die kippstufe Ei ihren O-Zustand einnimmt, wird das Blocktaktsignal TB i über das UND-Gatter t/71 und das Gatter G 5 an den Ausgang cals das Blocktaktsignal abgegeben, das der richtigen Blockstellung zugeordnet ist Dieser Zustand dauert insbesondere so lange an, wie nur der zugeordnete Zähler Z1 Signale an den Eingang a 1 der Logikschaltung LOG 1 abgibt und die übrigen Zähler Z 2, Z 3, Z 4 sämtlich O-Signale abgeben.

Wenn dagegen an Stelle des Zählers Z1 beispielsweise der Zähler Z3 ein 1-Signal über den Eingang a 3 an die Logikschaltung LOGl abgibt, wird dieses 1-Signal über das Gatter G 6 und über den Ausgang e den Gattern G1 bis G 4 in F i g. 1 zugeführt, und in weiterer Folge werden die Zählerstände aller Zähler Zl bis Z4 zurückgestellt Außerdem wird das vom Ausgang des Gatters G 6 abgegebene Signal als Taktsignal den Eingängen b der Kippstufen Ei bis EA zugeführt, so daß die Stufe Ei von ihrem O-Zustand in ihren !-Zustand und die Stufe F3 von ihrem 1-Zustand in ihren O-Zustand versetzt wird. Über den Ausgang Eie wird nunmehr ein O-Signal abgegeben, so daß das Blocktaktsignal 7Bl gesperrt ist Über den Ausgang E3e wird aber ein 1-SignaI an das UND-Gatter t/73 abgegeben, so daß das Blocktaktsignal TB 3 über das Gatter G 5 und den Ausgang c als das Blocktaktsignal abgegeben wird, das die nunmehr richtige Blockstellung kennzeichnet

Wenn zwei der Kippstufen Ei bis EA den O-Zustand einnehmen, werden von den Ausgängen, der NAND-Gatter A/5, A/6, A/7, A/8, i/6, G 6 jeweils 1-Signale abgegeben, die eine Rückstellung der Kippstufen F1 bis EA in den 1-Zustand bewirken.

Bei der in Fig.5 gezeigten Logikschaltung LOGi, die ebenfalls als Logikschaltung LOG gemäß F i g. 1 verwendbar ist, sind die Ausgänge dder Kippstufen £2, £3, £4 an das UND-Gatter t/75 angeschlossen. Solange sich die Kippstufen £2, £3 und £4 im 1-Zustand befinden, bei dem sie über den Ausgang dein 1-Signal abgeben, sind die Gatter t/71, t/75 geöffnet, und das Blocktaktsignal TBi wird über das Gatter G 5 und den Ausgang c als das Blocktaktsignal abgegeben, das die richtige Blockstellung kennzeichnet Auf diese Weise wird somit die Kippstufe F1 eingespart.

Bei der in Fig.6 gezeigten weiteren Prüfschaltung P/2 wird vorausgesetzt, daß ein Datenblock aus sieben Bits gebildet wird. Die ersten vier Bits A 1 bis A A dieses Datenblocks sind Informationsbits, wogegen die weiteren Bits Λ 5 bis Λ 7 wiederum Paritätsbits sind, die auch zum Synchronisieren dienen. Jedem Bit des Datenblocks ist je eine Kippstufe Ki bis Kl zugeordnet. Di» Kippstufen K1 bis Kl und die Kippstufe KA werden in gleicher Weise wie die in F i g. 1 dargestellten

IfA Kotrlokon

nnfoncio

Daten werden somit in einem Schieberegister gespeichert, das aus den Kippstufen K ihis Kl gebildet wird.

Die Prüfschaltung P/2 besteht aus den UND-Gattern t/81, t/82, t/83. UM, t/85, t/86, t/87, t/88, t/4, t/5, den bistabilen Kippstufen Hi bis Hl, den modulo-2-Addierern Fl, F2, F3, F4, F5, dem Zähler BZ, der monostabilen Kippstufe M, dem NAND-Gatter A/9, der bistabilen Kippstufe K 8 und den NICHT-Gattern A/10, A/11.

Die bistabilen Kippstufen Hi bis Hl haben die Eingänge a, b, c, f und g und die Ausgänge d und e. Zwecks übersichtlicherer Darstellung sind diese Eingänge und Ausgänge nur an der Kippstufe Hl beschriftet. Die Kippstufen Hi bis Hl nehmen den O-Zustand an, wenn sie über den Ausgang dein O-Signal und über den Ausgang e ein 1-Signal abgeben, und sie nehmen den 1-Zustand ein, wenn sie über den Ausgang dein 1-Signal und über den Ausgang e ein O-Signal abgeben. Ein Übergang vom O-Zustand zum 1-Zustand erfolgt dann, wenn mit a = I₁ c = 0, / = I₁ g = 1 am Eingang b ein

•♦o Signalübergang von 1 auf 0 stattfindet. Außerdem erfolgt ein Übergang vom O-Zustand zuir 1-Zustand auch dann, wenn am Eingang g ein O-Signal und am Eingang / ein 1-Signal anliegt Schließlich erfolgt ein Übergang vom O-Zustand zum 1-Zustand auch dann, wenn mit a = \,c— 1, / = l,g= 1 am Eingang b ein Signalübergang von einem 1-Wert zu einem O-Wert stattfindet

Ein Übergang vom 1-Zustand erfolgt dann, wenn mit a = 1, c — I₁ / = 1 am Eingang b ein Signalübergang von einem 1-Wert zu einem 0-Wert stattfindet Ausgehend von einem 1-Zustand wird der O-Zustand aber auch immer dann eingenommen, wenn am Eingang g ein 1-Signal und am Eingang / ein O-Signal anliegt Schließlich wird, ausgehend von einem 1-Zustand, auch immer dann der O-Zustand eingenommen, wenn mit a = 0,c= 1, / = 1, g — 1 am Eingang b ein Signalübergang von einem 1-Wert zu einem 0-Wert stattfindet

Die Addierer Fl bis F5 arbeiten in gleicher Weise wie der in F i g. 1 dargestellte Addierer F.

Die empfangenen Daten werden seriell den Kippstufen K 7 bis Ki zugeführt Von den Ausgängen dieser Kippstufen werden über die UND-Gatter t/87 bis t/81 die einzelnen Bits den Kippstufen HThis Hi zugeführt Diese Übernahme der einzelnen Bits erfoigt zu Zeitpunkten, die durch das Blocktaktsignal TB festgelegt werden. Die Kippstufen HA, H3, H2, Hi sind den Informationsbits zugeordnet In Abhängigkeit von diesen Informationsbits werden mit Hilfe der Addierer

F2 und Fi jene Pärifäfsbifs ermittelt, die in defl Kippstufen H7, H6, H5 gespeichert sein müssen, falls einerseits ein Codewort vorliegt und andererseits die Daten bei der richtigen Blockstellung aus den Kippstufen Kl bis Ki ausgelesen wurdtn. Ein Codewort und die richtige Blockstellung liegen dann vor, wenn von den Ausgängen der Addierstufen F5, F4, F3 durchweg 1-Signale abgegeben werden. In diesem Fall wird in weiterer Folge vom Ausgang des NAND-Gatters /V9 ein O-Signal und vom Ausgang d der Kippstufe K 8 ein 1-Signal abgegeben, so daß über die Leitung Λ mit jedem Blocktaktsignal TB ein 1-Signal an den angeschlossenen Zähler abgegeben wird.

Falls über den Ausgang mindestens eines der Addierer F5, F4, F3 ein O-Signal abgegeben wird, wird über den Ausgang des NAND-Gatters Λ/9 ein 1-Signal an die Kippstufe K 8 abgegeben, wodurch in weiterer Folge über den Ausgang e der Kippstufe Ki ein 1 -Qicrnal an rl ac T IMP)-f~lattPr ΪIA αΚατησρ*Κ^η iinH mit blöcke zugeordnet. Die einzelnen Bits der empfangenen Nachricht werden in ähnlicher Weise wie in Fi g. 1 über die Eingänge / bzw. / dem Eingang a bzw. c der kippstufe KA zugeführt, an deren Ausgänge das Schieberegister angeschlossen ist, das im vorliegenden Fall nur aus den beiden Kippstufen K 2 und K ΐ gebildet wird. Über das Gatter G 7 werden die Impulse der Blocktaktsignale TBl, TB 2 als Schiebeimpulse den Kippstufen K 2 und Ki zugeführt. Es wird außerdem vorausgesetzt, daß abwechselnd ein Informationsbit /0, /1. 12. 13. 14. usw. und abwechselnd je eines der Paritätsbits RO, R1, R2, R 3, usw. übertragen wird. An dem Eingang /werden somit die Bits in folgender Form empfangen: 10,RO₁Ii₁Ri, 12, R 2, 13, R 3,14, R 4, usw. Dabei sind die Paritätsbits R von mehreren Informationsbits /0, /1,12, usw. abhängig, wie dies nach Art dsr Konvolutional-Codes bekannt ist. Zwecks einfacherer Darstellung wird bei vorliegendem Ausführungsbeispiel

Hpr FrfinHiintr anapnnmmm Haß pin hpstimtntps

dem nächsten Blocktaktsignal TB über die Leitung g ein 1-Signal abgegeben und der angeschlossene Zähler zurückgesetzt wird.

Mit Hilfe des Zählers BZund des UND-Gatters i/88 werden Taktsignale zum Betrieb der Kippstufen H i bis HA und K 8 abgeleitet Der Zähler BZ wird eingeschaltet wenn über den Eingang a ein Blocktaktsignal TB eintrifft Von diesem Zeitpunkt ab wird über den Ausgang c ein 1-Signal abgegeben, und außerdem werden von diesem Zeitpunkt ab die über den Eingang b z'jgeführten Signale gezählt Wenn der Zählerstand vier erreicht ist, nimmt das über den Ausgang c des Zählers BZ abgegebene Signal wieder den O-Wert an. Mit der dabei auftretenden negativen Impulsflanke wird die monostabile Kippstufe M angestoßen, und über deren Ausgang wird ein Signal an die Eingänge / der Kippstufen H1 bis H7 abgegeben.

jeder Prüfschaltung P/2 ist je ein Zähler zugeordnet. Dabei ist je ein Eingang dieser Zähler mit der Leitung h und je ein weiterer Eingang mit der Leitung g der zugeordneten Prüfschaltung verbunden. Die Ausgänge dieser Zähler sind ähnlich wie in dadurch Fig. 1, mit einer Logikschaltung LOG verbunden, die ähnlich den in F i g. 4 bzw. 5 dargestellten Logikschaltungen LOG 1 bzw. LOG 2 aufgebaut sein kann.

Da entsprechend den sieben Kippstufen K1 bis K 7 insgesamt sieben Prüfschaltungen P/2 vorgesehen sind, sind auch sieben Eingänge a 1 bos a 7 der Logikschaltungen LOG, LOGi, LOG 2 vorgesehen. Falls insbesondere eine Logikschaltung ähnlich der Logikschaltung LOG 1 vorgesehen ist sind auch sieben Kippstufen El bis E7 vorgesehen. Wird dagegen eine Logikschaltung ähnlich der Logikschaltung LOG 2 verwendet so sind entsprechend den Kippstufen E2 bis E 7 nur sechs Kippstufen vorgesehen.

Bei der in Fig.7 gezeigten weiteren Schaltungsan-Ordnung zum Empfang von Datenblöcken sind nur zwei Prüfschaltungen P/32 und P/31 vorgesehen. An diese beiden Prüfschaltungen sind die Zähler Z2 bzw. Zl und die Logikschaltung LOG 3 angeschlossen.

In diesem Beispiel wird vorausgesetzt daß die einzelnen Datenblöcke nur aus je zwei Bits bestehen, die in den Kippstufen K 2 und Kl gespeichert werden. Jedem zu übertragenden Zeichen sind mehrere Daten-Paritätsbit von der Summe modulo-2 der beiden unmittelbar vorhergehenden Informationsbits abhängig ist. Beispielsweise ist das Paritätsbit R 2 abhängig von der Summe modulo-2 der beiden Informationsbits /2 und /1, und das Paritätsbit A3 ist abhängig von der Summa modulo-2 der Informationsbits /3 und 12. Es wäre durchaus denkbar, daß die Paritätsbits von einer wesentlich größeren Anzahl von Informationsbits abhängig sind.

In den Prüfschaltungen P/32 und P/31 wird festgestellt ob es sich unter den getroffenen Voraussetzungen um ein Codewort handelt Falls ein Codewort vorliegt, wird über die Ausgänge h 2 bzw. h 1 ein 1-Signal abgegeben.

Falls die Prüfschaltungen P/32 und P/31 feststellen, daß kein Codewort vorliegt, wird über die Ausgänge g2 bzw. g2 ein 1-Signal abgegeben, wodurch die Zähler Z 2 bzw. Zl über die Gatter G 2 bzw. Gl zurückgestellt werden. Die Prüfschaltungen P/32 bzw. P/31 bestehen aus je einer Kippstufe K10 bzw. K 9, die ähnlich wie die Kippstufen K 4 bis Kl in F i g. 1 betrieben werden. Außerdem sind die modulo-2-Addierer F61, F71, F62, F72. ferner die UND-Gatter i/91, {792,1/93, i/94 und die NICHT-Gatter Λ/93 und N 94 vorgesehen.

Bei der Schaltungsanordnung nach F i g. 1 i;>t der Ausgang des modulo-2-Addierers F über das NICHT-Gatter TVl, die UND-Gatter Ul, i/2 und den Zähler AZ an den Schaltungspunkt C3 angeschlossen. Bei der Schaltungsanordnung nach F i g. 7 ist der Ausgang des Addierers F in gleicher Weise mit den genannten Bauteilen verbunden, die jedoch zwecks einfacherer Darstellung in F i g. 7 nicht eingezeichnet sind.

Die Logikschaltung LOG 3 besteht im wesentlichen aus den ODER-Gattern G 8, G 9, dem Verzögerungsglied V5, der Kippstufe KIl und den UND-Gattern U95 und U96. Über den Ausgang cder Logikschaltung LOG 3 wird das Blocktaktsignal abgegeben, das die richtige Blockstellung kennzeichnet

Die in F i g. 7 dargestellte Schaltungsanordnung und das dieser Schaltungsanordnung zugrunde liegende Prinzip zeichnen sich dadurch aus, daß ein nur geringer technischer Aufwand für zwei Prüfschaltungen und zwei Zähler erforderlich ist

Hierzu 6 Blatt Zeichnungen

Claims

Patentansprüche:

1. Verfahren zum Herstellen des Gleichlaufs zwischen der Sende- und der Empfangseinrichtung einer Datenübertragungsanlage mit blockweiser Datenübertragung, bei der jeweils aufeinanderfolgende, um je eine Bitdauer gegeneinander versetzte Bitgruppen mit einer Folge von Blocktaktimpulsen überprüft v/erden, ob sie Datenblöcke sind, gekennzeichnet durch durch die folgenden Verfahrensschritte:

A) Bei π möglichen unterschiedlichen Blockstellungen der Datenblöcke (Bi bis B 4) werden mindestens n-lum je eine Bitdauer gegeneinander phasenverschobene Folgen von Blocktaktimpulsen (DB 1 bis DB 4) erzeugt.

B) Beim Auftreten jedes Blocktaktimpulses (TB) aller Folgen (TB \ bis TB 4) wird je ein Prüfimpuls (h\,gi bis h 4, g4) erzeugt, der das Vorliegen bzw. Nichtvorliegen eines Datenblockes signalisiert

C) Aus durch die gleiche Folge von Biockiaktimpuisen (z. B. TB i) erzeugten Prüfimpuise (z. B. Λ1), die das Vorliegen eines Datenblocks signalisieren, werden zusammengezählt (in Z1).

D) Bei Erreichen eines vorgegebenen Zählergebnisses (k) wird die betreffende Folge der Blocktaktimpulse (TB 1) als die richtige Folge (c von LOG)von Blocktaktimpulsen bestimm¹;.

E) Die Zählergebnisse, die die Folgen aller anderen Blocktaktimpulse (TB 2 bis TB 4) betreffen, werden gelöscr·. (über e von LOG) (F i g. 1 und 2)

2. Verfahren nach Anspruch , dadurch gekennzeichnet, daß Übereinstimmurigsimpulse erzeugt werden (in F), falls die Binärwerte zweier aufeinanderfolgender Bits gleich sind, daß die Übereinstimmungsimpulse gezählt werden (in AZ) und daß beim Erreichen eines speziellen Zählergebnisses (n), das kleiner ist als das vorgegebene Zählergebnis (k), die mit Hilfe der Prüfsignale ermittelten Zählergebnisse gelöscht werden (F ig. 1).

3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Datenblöcke Informationsbits und Paritätsbits enthalten und daß die Prüfimpulse in Abhängigkeit von den Paritätsbits erzeugt werden.

4. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß ein Schieberegister (K i, K 2...) vorgesehen ist, in das die empfangenen Bits seriell eingelesen werden, daß ebensoviele Prüfschaltungen (Pi, Pl..) vorgesehen sind, wie verschiedene Blockstellungen der Datenblöcke (B) möglich sind, daß die Prüfschaltungen Pl, Pl..) mit einzelnen Zellen des Schieberegisters verbunden sind und die Prüfimpulse (hi, gi; hl, g !·,...) erzeugen, daß je eines der Blocktaktsignale (DBi, DBl...) je einer der Prüfschaltungen (Pi, P2...) zugeführt wird, daß die Ausgänge der Prüfschältungen an je einen Zähler (Zi₁ Zl...) angeschlossen sind, deren Zählerstände bis zu einem vorgegebenen Zählerstand erhöht bzw. zurückgesetzt werden, falls die Prüfimpulse einen Datenblock bzw. keinen Datenblock signalisieren, und daß die Ausgänge der Zähler an eine Logikschaltung (LOG, LOGi, LOG!) angeschlossen sind, die in Abhängigkeit von

den Ausgangssignalen der Zähler die richtige Folge der Blocktaktimpulse ermittelt (F i g. 1,6,7).

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Ausgänge der Zähler (Z) über ein ODER-Gatter (G 6) an die Rücksetzeingänge aller Zähler (^angeschlossen sind (F i g. 4).

6. Schaltungsanordnung nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, daß eine bistabile Kippstufe (KA) vorgesehen iat, der einerseits die Bits (Ai, Al, A3, A4) der Datenblöcke (B) zugeführt werden und die über einen Ausgang an das Schieberegister angeschlossen ist, daß eine modulo-2-Addierer (F) vorgesehen ist, der mit einem Eingang an den Eingang der bistabilen Kippstufe (KA) und mit seinem zweiten Eingang an den Ausgang der bistabilen Kippstufe (KA) angeschlossen ist, daß ein weiterer Zähler (AZ) vorgesehen ist, dessen Zählerstand jeweils um eine Einheit erhöht wird, wenn an einem ersten Eingang

(a) ein Zählsignal eintrifft, und dessen Zählerstand zurückgestellt wird, wenn an einem zweiten Eingang

(b) ein Rückstellsignal ankommt, und der über einen Ausgang (c) ein Zählsignai abgibi, wenn ein bestimmter Zählerstand erreicht ist, daß die Eingänge eines ersten Gatters (LJi) einerseits an einen Taktgenerator (TA) und andererseits an den Addierer (F) angeschlossen sind, daß der Ausgang des ersten Gatters (Ui) an den zweiten Eingang (b) des weiteren Zählers (AZ) angeschlossen ist, daß der Ausgang des Addierers (F)über einen Inverter (Ni) an einen Eingang eines zweiten Gatters (Ul) angeschlossen ist, daß der Taktgenerator (TA) an einen zweiten Eingang des zweiten Gatters (Ul) angeschlossen ist, daß der Ausgang des zweiten Gatters (Ul) an den ersten Eingang (a)des weiteren Zählers (AZ) angeschlossen ist und daß der Ausgang (c)des weiteren Zählers (AZ)-dn die Rücksetzeingänge der Zähler (Zj angeschlossen ist (F i g. 1).

7. Schaltungsanordnung nach "inem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß der vorgegebene Endstand (n) des weiteren Zählers (AZ) niedriger ist als der vorgegebene Endstand (k) der Zähler (ZJ(F ig.l).

8. Schaltungsanordnung nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß die Ausgänge der Zähler (Z) an je eine bistabile Kippstufe (E) angeschlossen sind, daß ein weiterer Eingang (b) dieser bistabilen Kippstufen (E) an den Ausgang des OD ER-Gatters (G 6) angeschlossen ist, daß je ein Ausgang dieser bistabilen Kippstufen an je ein UND-Gatter (£771, £772, £773, £774) angeschlossen ist, daß je einem weiteren Eingang dieser UND-Gatter je eines der Blocktaktsignale (TB 1. TBl, TB3, TB4) zugeführt wird und daß die Ausgänge dieser UND-Gatter an die Eingänge eines zweiten ODER-Gatter (G 5) angeschlossen sind und daß der Ausgang dieses ODER-Gatters (G 5) an den Ausgang der Logikschaltung (LOG) angeschlossen ist (F ig. 4).