DE2334528A1 - Vorrichtung zur synchronisation eines empfaengers von numerischen informationen - Google Patents
Vorrichtung zur synchronisation eines empfaengers von numerischen informationenInfo
- Publication number
- DE2334528A1 DE2334528A1 DE19732334528 DE2334528A DE2334528A1 DE 2334528 A1 DE2334528 A1 DE 2334528A1 DE 19732334528 DE19732334528 DE 19732334528 DE 2334528 A DE2334528 A DE 2334528A DE 2334528 A1 DE2334528 A1 DE 2334528A1
- Authority
- DE
- Germany
- Prior art keywords
- error
- counter
- terminal
- message
- organ
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 210000000056 organ Anatomy 0.000 claims description 16
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000012790 confirmation Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 230000005764 inhibitory process Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000001960 triggered effect Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
DR. MÜLLER-BORE DIPL.-?HY£. DR. MAMTZ I)IPL-CHEM. DR. DEUFEL
DIPL.-ING. FINSTERWALD DIPL.-ING. GRÄMKOW
PATENTANWÄLTE ~ « ο / C O O
München, den 6· Juli
Hl/fe - C 2745
CJOIiPAGHIE ninJS'ÜKIELLE DES
■jELEGOH-UlilCSDIOIiS GIi-ALGAi1EL
12 rue de la Baume
c Paris / Frankreich
Vorrichtung zur Synchronisation eines Empfängers von numerischen Informationen
Die Erfindung bezieht sich auf den Empfang von Informationen,
die in einer Gruppe von aufeinanderfolgenden Impulsen kodiert sind, von denen jeder einen durch seinen Rang in der Gruppe
bestimmten Informationsgehalt aufweist.
Die Erfindung betrifft eine Vorrichtung, die es ermöglicht, den Beginn des Kodewortes, das beispielsweise ein empfangenes
Niveau kodiert, zu identifizieren und somit jedem Impuls ein
309884/0590
korrektes Gewicht zu geben, so daß Jeder empfangenen Probe
eine Amplitude zugeordnet wird, die exakt der Amplitude der bei der Aussendung entnommenen Probe entspricht, oder allgemeiner
jedem Impuls einen Informationsgehalt zu geben, der der Kodierung bei der Aussendung entspricht (beispielsweise
die Primärfarbe bei der Dreifarben-Farbübertragung). Die
Erfindung ist bei der Synchronisation von Nachrichten anwendbar,
die durch numerische Übertragung, beispielsweise im MIC-Raster (trame MIC) oder Quantisierung eines Gruppensignals
in einem Frequenzmultiplex empfangen wird; sie ist gleichfalls
bei der Verschlüsselung (cryptage) von Nachrichten oder der Bildung von Fehlerdetektor-Kodes anwendbar.
Bei dem Empfang von mit η Bis, d.h. mit (231^i) von null verschiedenen
quantisierten Niveaus /lsi;, da aera(cäiaraln;eIr jeglicher
übertragenen Information im wesentlichen ungewiß ist, die Verteilung der Bits ungewiß, bzw. zufällig. Um den Beginn
jedes Kodewortes, das ein Niveau in der empfangenen Nachricht kodiert, wiederzufinden, wird dem Kodewort zur Kodierung
der Ungewissen bzw. zufälligen Information ein festes Verriegelungs- bzw. Blockierungswort (mot de verrouillage) hinzugefügt,
dessen Markierung bzw. Kennzeichnung die Synchronisation sicherstellt.
Im allgemeinen umfaßt ösb Verriegelungswort mehrere Bits, die
in der Nachricht entweder kontinuierlich oder verteilt sind. Je länger das Verriegelungswort ist, umso schneller wird es
in der empfangenen Nachricht identifiziert.
Bei übertragenen Nachrichten, die q Bits umfassen, wird die Information in Segmente gleicher Länge mit q Taktzeiten mittels
eines Zählers der Kapazität q unterteilt. Wenn der Zähler mit der Aussendung synchronisiert ist, werden die Bits des
309884/0590
Verriegelungswortes an im voraus bekannten Stellen wiedergefunden.
Im gegenteiligen Fall werden die Bits des Verriegelungswortes nicht an den vorbestimmten Stellen gefunden. Ein
Fehlerdetektor, der in geeigneter Weise in Abhängigkeit von dem Verriegelungswort aufgebaut ist, liefert dann ein Signal,
das zur Wiederherstellung der Synchronisation verwendet wird.
Zu diesem Zweck ist es bekannt, die Zählkadenz bzw. den Zähltakt des Zählers zu ändern, indem entweder ein zusätzlicher
Impuls oder mehrere zusätzliche Impulse zwischen zwei Taktzeiten eingeschoben werden oder indem ein Zeittakt oder
mehrere Zeittakte unterdrückt werden oder auch indem eine Verzögerungsleitung eingeschaltet wird.
Das Verfahren der'abrupten Änderung der Kadenz bzw. des
Taktes am Eingang des Zählers kann zu Störungen bei einem Zähler führen, der mit großer Geschwindigkeit (mehreren Megabits
pro Sekunde) 'arbeitet. Das Verfahren des Einsetzens der Verzögerungsleitung ist nicht anpassungsfähig bzw. beweglich
genug, da es ein analoges Element in einen numerischen Prozeß einführt, was nicht erwünscht ist, umso weniger, als
infolge von Wechseln, die ein manchmal wenig über das Rauschniveau hinausreichendes Signal erfährt,die Empf angs-Taktsteuerung
von einer überlangen Folge (gigue) beeinträchtigt werden kann, die sich einer Verzögerungsleitung mit starrer
Ausbildung nicht anpaßt.
Erfindungsgemäß wird auf andere Weise eingewirkt: wenn der
Fehlerdetektor einen Fehler aufdeckt, d.h. wenn für einen vorbestimmten, durch den Zähler zwei Mal aufeinanderfolgend
angezeigten Wert zwischen zwei aufeinanderfolgenden, aus
zwei aufeinanderfolgenden Nachrichten gezogenen Kodeworten, die identisch sein müßten, keine Koinzidenz besteht, wird
mittels einer Koinzidenzschaltung dem Zähler die Anzeige eines
309884/0590
vorbestimmten Wertes aufgezwungen. Diese Betriebsweise ist
sehr schnell, dauert weniger als eine Taktzeit und ändert die Kadenz bzw. den Takt der Zählung nicht. Sie wird wiederholt,
bis die Synchronisation erreicht ist: von diesem Augenblick an sendet der Fehlerdetektor kein Signal mehr aus. Der
aufgezwungene bzw. aufgeprägte angezeigte Wert wird so gewählt,
daß die Synchronisierung so schnell wie möglich erreicht wird.
Bei einem Nachrichtenwort gegebener Länge greift die Länge des Verriegelungswortes auf das Informationswo,rt über: wenn
das Verriegelungswort langer ist, erfolgt seine Feststellung schneller und sicherer, jedoch von dem Informationswort ist
ebensoviel abgeschnitten.
Um für die Quantisierung des übertragenen bzw. gesendeten Niveaus die größtmögliche Feinheit zu bewahren, wird bevorzugt
das Verriegelungswort auf ein einziges Bit begrenzt. Wenn in einem besonderen Fall dio Struktur der Nachricht so beschaffen
ist, daß ein (einziges) Bit mit einer sehr hohen Wahrscheinlichkeit, beispielsweise von mehr als 80 %, quasi-permanent
ist, kann dieses Bit als Verriegelungs-Kennzeichnung genommen werden.
Gemäß einer bevorzugten Anwendungsart wird in die Nachricht, die insgesamt q Bits umfaßt, ein Markierungsbit vom Hang k
eingesetzt, das alternativ 1, O, 1, O, etc. lautet. Mit η
Niveau-Bits, einem Zeichen- bzw. Vorzeichen-Bit und einem Verriegelungs-Bit bzw. Synchronisierungs-Bit gilt somit
q= η + 2. Beispielsweise liefert für η = 9 die Nachricht von 11 Bits die Kodes von O bis + 511 und von O bis - 511.
Die Stellung des Verriegelungs-Bits, das einen vorbestimmten Rang k in der Nachricht aufweist, wird durch ein "Zeitfenster
309884/0590
(fenetre de temps)" markiert, das von einem Taktsteuer-Zeitzählerder
Kapazität q geliefert wird, dessen Zustand k von einem Dekoder festgestellt wird. Wenn der Wechsel 1, O, 1, O
etc. nicht beobachtet wird, was durch Vergleich des Inhaltes des "Zeitfensters" von zwei Zuständen k des Zählers festgestellt
wird, die mit einem Abstand von q Taktzeiten getrennt sind, wird der Zähler durch Befehl des Zählerdetektors zurückgestellt
bzw. wiedereingestellt.
Um einen neuen Vergleichszyklus so. schnell wie möglich wieder beginnen zu können, wird der Zähler vorteilhafterweise in den
Zustand (k-1) zurückgeführt: auf diese Weise erscheint in der
Taktzeit, die der Rückstellung unmittelbar folgt, ein Zeitfenster k, mit dem ein neuer Vergleichsvorgang begonnen wird.
Um das Auslösen einer Rückstellung des Zählers in dem Fall einer vorübergehenden (schädlichen) Störung zu vermeiden, wird eine
Vorsichtsregel aufgeprägt: es wird beispielsweise mittels einer Vorrichtung zur Buchung bzw." Registrierung von Fehlern
eine Rückstellung für drei aufeinanderfolgende Fehler ausgelöst (drei Mal 1 an dem Ausgang des Fehlerdetektors); und die
Synchronisierung wird bei wenigstens zwei aufeinanderfolgenden Nullen als wiederhergestellt angesehen: die Rückstellung wird nicht
bei einem einzigen Fehler und auch nicht bei zwei aufeinanderfolgenden
Fehlern, sondern nur bei drei aufeinanderfolgenden Fehlern ausgelöst. Wenn nach drei Mal Λ eine Null folgt, wird
die Rückstellung bzw. Wiedereinstellung ausgesetzt; wenn dieser Null eine 1 folgt, wird die Rückstellung bzw. Wiedereinstellung
unmittelbar wieder aufgenommen; wenn dieser Null wenigstens eine zweite Null folgt, wird dieser Betrieb beendet:
um ihn wiederaufzunehmen, muß erneut drei Mal eine 1 folgen. Eine andere analoge Regel ist ebenfalls möglich.
309884/0590
Die Erfindung wird im folgenden anhand der Zeichnung beispielsweise
beschrieben; in dieser zeigt:
Fig. 1a ein elektrisches Blockschaltbild der Gesamtheit,
Fig. -Ib ein Detail des in Fig. 1a gezeigten Blockschaltbildes,
in welchem eine Variante dargestellt ist,
Fig. 2 ein Blockschaltbild eines Fehlerdetektors,
Fig. 3a ein Blockschaltbild eines Organs zur Buchung bzw.
Registrierung der Fehler und
Fig. 3b eine Tabelle, in welcher das Vorrücken der Information
in einem Organ , wie es in Fig. 3a dargestellt ist, veranschaulicht ist.
Nachfolgend wird eine Vorrichtung beschrieben, die ein Verriegelungs-Bit
mit regelmäßig wechselnder Wertigkeit benutzt.
Nach Fig. 1a kommt eine Nachricht M, die q kodierte Impulse enthält, bei 1 an. Sie wird in einem Taktsteuer-Wiedergewinnungsorgan
2 empfangen, das von bekanntem Typ, beispielsweise ein durch Stöße angeregter Resonanzkreis ist. Das
wiedergebildete Taktsteuersignal bzw. Synchronisierungesignal H wird an einen Zähler 3 mit der Kapazität q angelegt. Der
Zähler 3 ist symbolisch in der Form von mehreren bistabilen Kippstufen, von denen drei gezeigt sind, dargestellt, von
denen jede eine Klemme a zur Bücketeilung auf 1 und eine Klemme b *ur Rückstellung auf null aufweist.
Der Zähler 3 weist einen Dekodierer 4-, der einen Ausgangsimpuls
für einen Zustand k des Zählers 3 liefert. Der Zustand k kennzeichnet den Rang eines Verriegelungs- bzw. Blockierungs-
309884/0590
Bits in der Nachricht M. Im Betriebszustand beträgt die Ausgangskadenz
bzw. Ausgangsfolge der Impulse des Dekodierers h = H/q.
Ein Fehlerdetektor 5 empfängt auf einer Seite die Nachricht
M durch eine Leitung y und auf der anderen Seite das Taktsteuer- bzw. Synchronisierungssignal h.
Wenn Fehler in der regelmäßigen Wechselfolge von 1 und 0 in jedem Zustand k des Zählers 3 vorliegen, zeigt dies an, daß
der Zustand k des Zählers nicht dem Rang des Blockierungs-Bits in der Nachricht entspricht. Der Fehlerdetektor 5 sendet dann
eine 1 zu einem die Fehler buchenden bzw. registrierenden Organ 6, dessen Aufbau nachfolgend erläutert werden.
Der mit ρ bezeichnete Ausgang des Organs 6 wird entweder an eine Klemme a oder an eine Klemme b jeder der den Zähler 3
bildenden Kippstufe über ein rein passives Verbindungsorgan 7 angelegt, das ebenso viele Ausgänge aufweist, wie Kippstufen
in dem Zähler 3 vorhanden sind, wobei dessen Ausgänge entweder mit einer Klemme a oder mit einer Klemme b in der Weise
verbunden sind, daß der Zähler 3» wenn ein Signal 1 auf der
Leitung ρ auftaucht, zu dem Zustand (k - 1) geführt wird.
Der Ausgang ρ des Organs 6 ist andererseits mit einem Hemmeingang
eines UND-Gatters 8 verbunden, dessen anderer Eingang mit den Ausgängen des Zählers 3 verbunden ist, die durch eine
Leitung w symbolisch dargestellt sind, auf der aufeinanderfolgend die den Zuständen des Zählers 3 entsprechenden Impulse
1, 2, q erscheinen.
Ein Verteiler 9 bekannten Typs, der die Nachricht M über eine
309884/0590
Leitung y1 empfängt, empfängt gleichfalls als Vorrücksignal
das Ausgangssignal des Gatters 8. Er steuert eine gleichfalls bekannte Gleichgewichtsschaltung bzw. Wichtungsschaltung 10
in Abhängigkeit von dem Rang jedes Bits (1, 2 ... q) in der
Nachricht. Die wiederhergestellte Nachricht wird bei 11 an dem Ausgang der Wichtungsschaltung 10 erhalten.
Wenn das Organ 6 einen zu korrigierenden Fehler mitteilt, prägt es über seinen Ausgang ρ dem Zähler 3 über das Verbindungsorgan
7 den Zustand (k-1) auf. Zur gleichen Zeit wird das Vorrücken der Verteilerschaltung durch den Hemmeingang
des Gatters ET 8 angehalten.
Bei einer vereinfachten Ausführungsform kann das Organ 6, das
die Fehler bucht bzw. registriert, weggelassen werden und das Verbindungsorgan 7 direkt mit dem Ausgang des Fehlerdetektors
5 verbunden werden.
In Fig. 1b ist ein Detail des in Fig. 1a dargestellten Blockschaltbildes
gezeigt, das dem Fall entspricht, bei dem beispielsweise in dem Fall eines MIC-Rasters mit η Wegen die
Beschaffenheit der Nachricht von einem Weg zum anderen wechselt,
wobei ein Rang k des Synchronisations-Bits von einem Weg zum anderen variieren kann. In diesem Fall variiert das "Wort" zur
Rückeinstellung ("mot" de recalage) (k-1) gleichfalls von einem Weg zum anderen.
Aufgrund der Einfachheit der erfindungsgemäß benutzten Mittel
ist es in diesem Fall leicht, das einzige Verbindungsorgan 7 in Fig. 1a durch eine Gesamtheit von Organen 7,, >
7o-> ··· ?_
zu ersetzen, die alle mit dem Ausgang ρ des Organs 6 (Fig. 1a)
verbunden sind, von denen jedoch nur ein einziges zur Hemmung bzw. Feststellung bzw. Rückverschiebung bzw. Rückstellung
309884/0590
(recalage) des Zählers 3 durch eine Schritt-für-Schritt-Schaltung 12 benutzt wird, die beispielsweise durch einen
Raster-Demultiplexer (demultiplexeur de trame) 13 gesteuert wird.
In Fig. 2 ist das Blockschaltbild eines Fehlerdetektors dargestellt,
der in Fig. 1a mit 5 bezeichnet ist.
Er umfaßt eine erste bistabile Kippstufe 21 vom Typ D und eine zweite bistabile Kippstufe 22 vom gleichen Typ ebenso
wie eine Schaltung 23, die drei UND-Gatter 24, 25, 26 umfaßt,
in welcher eine ODER EXKLUSIV -Funktion vorgesehen ist.
Die Nachricht M kommt an der Klemme D der Kippstufe 21 an. Die Klemme Q der Kippstufe 21 ist mit der Klemme D der Kippstufe
22 verbunden, während die Klemmen C der zwei Kippstufen das Taktsteuersignal bzw. Synchronisierungssignal h empfangen.
Das UND-Gatter 24 ist an seinen Eingängen mit den Ausgängen
Q,Q der Kippstufen 21 und 22 verbunden. Das UND-Gatter 25
ist an seinen Eingängen mit den Ausgängen Q, Q der Kippstufen
verbunden. Der Ausgang des dritten Gatters 26 ist mit s bezeichnet.
Bekanntlich gibt eine Kippstufe des Typs D an ihrer Klemme Q eine an ihrem Eingang D existierende Information wieder, wenn
die ansteigende Flanke eines Impulses eines an G angelegten Tektsteuersignals ankommt. Wenn zu zwei aufeinanderfolgenden
Zeiten bzw. Takten h bei D von 21 Signale des gleichen Wertes ankommen, was einen Fehler darstellt, erscheint eine 1 bei s
In Fig. 3a ist ein Logik-Schaltbild eines Organs dargestellt,
das die Fehler bucht bzw. registriert. Die angewendete Vorsichtsregel (rogle de prudence) ist die, die oben angegeben
309884/0590
233^528
worden ist und in der nachstehenden Tabelle aufgeführt ist.
In der Tabelle, die sieben Zeilen und vier Kolonnen von 0 und 1 aufweist, kennzeichnet die mit P bezeichnete Kolonne
den Wert des letzten Fehlersignals an dem Ausgang des Fehlerdetektors, während die drei links davon stehenden Kolonnen
den Wert des Signals P zu drei vorhergehenden Taktsteuerzeiten
angeben.
Die Zusatzkolonne weist ein R auf, das angibt, daß ein Rückst ellungs- bzw. Verteilungs- bzw. Hemmbetrieb durch die Konfiguration
der zugeordneten Zeile ausgelöst worden ist. Gemäß der vierten Zeile wird, wenn die erste 0 nach mehreren Einsen
erscheint, die Hemmung unterbrochen, jedoch (fünfte Zeile) wiederaufgenommen, wenn eie 1 nach einer einzigen 0 erscheint.
Dagegen löst (siebente Zeile) eine nach zwei Nullen kommende 1 keine Hemmung aus:
0 10 0
0 110
0 1 1 1 R
1110
110 1 B-
110 1
10 0 1
Die Schaltung umfaßt fünf Kippstufen vom Typ D, die mit A,
B, C, D, E bezeichnet sind. Sie sind in Form eines Schieberegisters verschaltet, wobei der Ausgang Q einer Kippstufe des
Hanges j mit dem Eingang D der Kippstufe des Banges j + 1,
außer bei der letzten, verbunden ist. Die Klemme D der ersten Kippstufe empfängt das Signal vom Ausgang s des Organs 5,
welches der in Fig. 1 dargestellte Fehlerdetektor ist. Die Klemmen. C der fünf Kipp stuf en empfangen das T aktsteuer signal h.
309884/0590
-AA-
Eine UND-Schaltung 31 ist mit vier Eingängen mit den Klemmen
Q der Kippstufen A, B, G und der Klemme Q der Kippstufe D
verbunden. Eine UND-Schaltung 32 ist mit vier Eingängen mit den Ausgängen Q der Kippstufen A, G, D, E verbunden.
Eine dritte UND-Schaltung 33 empfängt die Ausgänge der Schaltungen
31 und 32 und liefert am Ausgang ein Signal J, das
einerseits an die Klemmen a zur Rückstellung auf 1 der Kippstufen A, B, G, D und eine Klemme b zur Rückstellung auf
null der Kippstufe E und andererseits an das Organ 7 O?ig. Ό
angelegt wird.
Dieses Signal J ist der logischen Funktion:
A.B.G.15 + A.G.D.E.
gleichwertig.
In Fig. 3b ist eine Tabelle angeführt, die das Vorrücken der angenommenen Information in dem von den vier Kipp stufen A bis
E gebildeten Schieberegister zu sechs aufeinanderfolgenden
Zeiten ti - t6 unter verschiedenen Annahmen, daß die bei A ankommende neue Information entweder 1 oder 0 ist, ebenso wie
den"resultierenden Wert des Signals J repräsentiert. Das
Signal 0 kennzeichnet, daß die Kippstufe E in indifferenter
Weise den Zustand 1 oder den Zustand 0 aufweist.
Die mit X und Y bezeichneten Zustände folgen jeweils einander.
Es sind von den möglichen Fällen nur die eingetragen, die sich von den vorher bekannten Fällen unterscheiden. Nach der ersten
Zeile ist der Effekt des Signals J auf die Kippstufen angegeben worden. Er ist nachfolgend nicht mehr angegeben worden,
um die Tabelle nicht zu überladen,, und hat auch keinen
309884/0590
233Ab28
praktischen Effekt auf das Ergebnis.
Das Resultat entspricht der darunterstehenden Tabelle.
Das Organ zur Buchung bzw. Registrierung der Fehler ist nur ein Beispiel aus anderen analogen Fällen.
309884/0590
Claims (6)
1.) Vorrichtung zur Synchronisation eines Empfängers einer
Übertragung mit kodierten Impulsen mit einem Zähler, dessen Kapazität gleich der Zahl q der Bits oeder Nachricht ist und
der aus bistabilen Kippstufen aufgebaut ist, die eine Klemme zur Rückstellung auf 1 und eine Klemme zur Rückstellung
auf 0 aufweisen, mit einem dem Zähler zugeordneten Dekodierer, der ein Zeitfenster des Ranges k identifizieren
kann, und mit einem Fehlerdetektor, dadurch gekennzeichnet, daß zunindest ein passives Verbindungsorgan(7)vorgesehen
ist, das den Ausgang des Detektors (5) mit einer Klemme zur Rückstellung auf 1 oder einer Klemme
zur Rückstellung auf 0 jeder Kippstufe des Zählers (3) verbindet, so daß der Zähler in dem Fall eines durch den
Fehlerdetektor (5) festgestellten Synchronisationsfehlers
in einen vorbestimmten Zustand überführt wird.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet,
daß der vorbestimmte Zustand der Zustand k-1 ist.
3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet,
daß ein Organ zur Buchung bzw. Registrierung der Fehler (6) zwischen den Fehlerdetektor (5) und das Verbindungsorgan
(7) geschaltet ist.
4. Vorrichtung nach Anspruch 1 mit einem aus einem einzigen
Bit bestehenden Verriegelungswort, dessen Wertigkeit von einer Nachricht zur folgenden Nachricht wechselt, dadurch
gekennz ei chnet, daß der Fehlerdetektor (5) zwei bistabile Kippstufen (21, 22) in Reihe und eine
309884/0590
ODER EikLUSIV-Schaltung (23) umfaßt.
5. Vorrichtung nach Anspruch 3> die auf einer Regel zur
Fehlerregistrierung basiert, die ein Fehlersignal bei drei aufeinanderfolgenden Fehlern und eine Bestätigung der
Synchronisierung bei zweimaligem aufeinanderfolgenden
NichtVorhandensein eines Fehlers liefert, dadurch gekennzeichnet, daß das Organ (6) zur Registrierung
der Fehler ein Schieberegister mit fünf bistabilen Kippstufen A bis E und eine von drei UND-Schaltungen (31» 32, 33)
gebildete Koinzidenzschaltung, deren Ausgang J mit dem Verbindungsorgan (7) verbunden ist, umfaßt.
6. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet,
daß mehrere passive Verbindungsorgane vorgesehen sind, von denen jedes durch einen Kommutator in Betrieb
setzbar ist, der gemäß dem Rang eines zu dekodierenden Weges in einem Raster (trame) positioniert ist.
309884/0590
Leerseite
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7224753A FR2192747A5 (de) | 1972-07-07 | 1972-07-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2334528A1 true DE2334528A1 (de) | 1974-01-24 |
Family
ID=9101553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19732334528 Pending DE2334528A1 (de) | 1972-07-07 | 1973-07-06 | Vorrichtung zur synchronisation eines empfaengers von numerischen informationen |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US3959587A (de) |
| JP (1) | JPS4952903A (de) |
| DE (1) | DE2334528A1 (de) |
| FR (1) | FR2192747A5 (de) |
| GB (1) | GB1418717A (de) |
| IT (1) | IT991022B (de) |
| NL (1) | NL7309436A (de) |
| SE (1) | SE387211B (de) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59117838A (ja) * | 1982-12-24 | 1984-07-07 | Sony Corp | マ−カ−信号検出回路 |
| FR2540693A1 (fr) * | 1983-02-08 | 1984-08-10 | Telecommunications Sa | Equipement de demultiplexage de trains numeriques a haut debit |
| US4876701A (en) * | 1987-11-30 | 1989-10-24 | Tandem Computers Incorporated | Synchronization failure detection |
| FR2635624B1 (fr) * | 1988-08-19 | 1994-05-13 | Abiven Jacques | Procede de synchronisation et dispositifs de recuperation de synchronisation pour communications a l'alternat |
| FR3094593B1 (fr) * | 2019-03-29 | 2021-02-19 | Teledyne E2V Semiconductors Sas | Procédé de synchronisation de données numériques envoyées en série |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL276545A (de) * | 1961-03-29 | |||
| US3581010A (en) * | 1966-11-18 | 1971-05-25 | Fujitsu Ltd | Frame synchronization system for synchronizing the frame of a digital signal transmission |
| US3576947A (en) * | 1969-01-16 | 1971-05-04 | Us Navy | Rapid frame synchronism of serial binary data |
| SE325597B (de) * | 1969-03-26 | 1970-07-06 | Ericsson Telefon Ab L M | |
| US3761891A (en) * | 1971-03-18 | 1973-09-25 | Siemens Ag | Circuit arrangement for synchronizing transmitters and receivers in data transmission systems |
| US3733585A (en) * | 1971-06-07 | 1973-05-15 | Post Office | Systems for detecting errors in a digital transmission channel |
| US3701096A (en) * | 1971-09-01 | 1972-10-24 | Bell Telephone Labor Inc | Detection of errors in shift register sequences |
| US3755748A (en) * | 1972-03-06 | 1973-08-28 | Motorola Inc | Digital phase shifter/synchronizer and method of shifting |
-
1972
- 1972-07-07 FR FR7224753A patent/FR2192747A5/fr not_active Expired
-
1973
- 1973-07-03 GB GB3155173A patent/GB1418717A/en not_active Expired
- 1973-07-05 NL NL7309436A patent/NL7309436A/xx not_active Application Discontinuation
- 1973-07-06 JP JP48075846A patent/JPS4952903A/ja active Pending
- 1973-07-06 SE SE7309564A patent/SE387211B/xx unknown
- 1973-07-06 DE DE19732334528 patent/DE2334528A1/de active Pending
- 1973-07-06 US US05/377,022 patent/US3959587A/en not_active Expired - Lifetime
- 1973-07-06 IT IT26294/73A patent/IT991022B/it active
Also Published As
| Publication number | Publication date |
|---|---|
| IT991022B (it) | 1975-07-30 |
| NL7309436A (de) | 1974-01-09 |
| SE387211B (sv) | 1976-08-30 |
| JPS4952903A (de) | 1974-05-23 |
| FR2192747A5 (de) | 1974-02-08 |
| US3959587A (en) | 1976-05-25 |
| GB1418717A (en) | 1975-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2145119A1 (de) | Dateneingabevorrichtung | |
| DE1288126B (de) | Vergleichsschaltungsanordnung mit veränderlichem Schwellwert zur Identifizierung einer Gruppe von zyklisch wiederholten Signalen | |
| DE2717163A1 (de) | Verfahren und vorrichtungen zum hinzufuegen und abnehmen eines zusaetzlichen digitalen informationssignals bei einer mehrpegeligen digitaluebertragung | |
| DE2059411A1 (de) | Verfahren zum UEbertragen einer Vielzahl von binaeren Nachrichten ueber einen transparenten Kanal | |
| DE2021081A1 (de) | Einrichtung zum Synchronisieren von paritaetscodierten Zeichenfolgen | |
| DE2924922C2 (de) | ||
| DE2736967C3 (de) | Fernwirkanordnung | |
| DE1271191B (de) | Einrichtung zur UEbertragung von Informationseinheiten in die Binaerstellen eines Umlaufspeichers | |
| DE2461091C3 (de) | Gerät zur Erfassung und Weitergabe der Anzahl von ein bestimmtes Ereignis repräsentierenden Signalen | |
| DE2752996A1 (de) | Digitale multiplexiervorrichtung fuer plesiochrone bitfolgen | |
| DE4009823C2 (de) | ||
| DE1053554B (de) | Verfahren zur Aussendung von Telegrafierzeichen in einem Sicherungskode mit automatischer Fehlerkorrektur | |
| DE2334528A1 (de) | Vorrichtung zur synchronisation eines empfaengers von numerischen informationen | |
| DE2000564A1 (de) | Einrichtung zum Synchronisieren | |
| DE2719224A1 (de) | Verfahren und schaltungsanordnung zur erzielung einer rahmensynchronisierung in einer pcm-empfangseinrichtung eines pcm-zeitmultiplex-fernmeldenetzes | |
| DE1537127B2 (de) | Verfahren zur rastersynchronisierung bei der uebertragung digitaler signale und anordnung zur durchfuehrung des verfahrens | |
| DE2728275A1 (de) | Schaltungsanordnung zum wiedergewinnen von datensignalen aus einer folge von daten- und taktsignalen | |
| DE2431975A1 (de) | Vorrichtung zur kontrolle einer multiplex-digital-bitfolge | |
| DE1462705C1 (de) | Synchronisationsverfahren fuer Pulskodemodulationsuebertragungssysteme | |
| DE1512260C3 (de) | Verfahren und Einrichtung zur Datenübertragung durch Puls-Phasen-Modulation | |
| DE2428444A1 (de) | Einrichtung zur codierung bzw. decodierung von binaerdaten | |
| DE2163105A1 (de) | Verfahren und schaltungsanordnung zum dekodieren und korrigieren eines sogenannten convolutional-code | |
| DE2407284B1 (de) | Verfahren zur Blocksynchronisation bei der Binaerdatenuebertragung und Einrichtung zur Durchfuehrung des Verfahrens | |
| DE2241089C3 (de) | Schaltungsanordnung zur Übertragung einer Vielzahl von binär codierten Fernschreibnachrichtensignalen, Dauersignalen und Wählsignalen zwischen Signalsendern und Signalempfängern | |
| DE2049947C3 (de) | Anordnung zum Erkennen einer im bitseriellen Datenfluß auftretenden vorgegebenen Bitfolge |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OHA | Expiration of time for request for examination |