DE2049947C3 - Anordnung zum Erkennen einer im bitseriellen Datenfluß auftretenden vorgegebenen Bitfolge - Google Patents
Anordnung zum Erkennen einer im bitseriellen Datenfluß auftretenden vorgegebenen BitfolgeInfo
- Publication number
- DE2049947C3 DE2049947C3 DE19702049947 DE2049947A DE2049947C3 DE 2049947 C3 DE2049947 C3 DE 2049947C3 DE 19702049947 DE19702049947 DE 19702049947 DE 2049947 A DE2049947 A DE 2049947A DE 2049947 C3 DE2049947 C3 DE 2049947C3
- Authority
- DE
- Germany
- Prior art keywords
- bit
- bits
- bit sequence
- receiving station
- data flow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
Die Erfindung bezieht sich auf eint Anordnung zum Erkennen einer zu gewissen Zeiten im bitseriellen
Datenfluß zwischen zwei Stationen (Sende- und Empfangsstation) auftretenden vorgegebenen Bitfolge
♦on k Bits in der Empfangsstation mit einer Schaltung,
die den von der Sendestation ausgesendeten Datenfluß
kontinuierlich auf das Auftreten einer aus den ersten η Bits der Bitfolge bestehenden Anfangskombination
Überwacht und bei Erkennen dieser Anfangskombinalion
einen die Bits der Bitfolge bei der Empfangsstation trzeugenden Bitmuster-Generator zur bitweisen Erzeugung
lediglich der (k-n) weiteren Bits der Bitfolge ansteuert, einer Vergleichsschaltung, die lediglich die
(k-n) in der Empfangsstation erzeugten Bus der
Bitfolge Bit für Bit mit den übermittelten vergleicht, und tinem bistabilen Element, das in Abhängigkeit vom
Ergebnis des Vergleichs von seinem einen in den !weiten Zustand geschaltet wird.
Eine Anordnung dieser Gattung ist aus der US-Palentschrift 33 84 873 bekannt. Dort wird sowohl die
Anfangskombination als auch der restliche Teil der Bitfolge nacheinander in ein und dasselbe Schieberegi-Iter
eingeschrieben und der Vergleich der übermittelten festlichen Bits mit den vom Bitmuster-Generator
erzeugten kann erst beginnen, sobald das letzte Bit der Bitfolge eingeschrieben ist. Daraus ergibt sich auch, daß
der restliche Teil der Bitfolge nicht langer sein kann als die Anfangskömblnaliön und in der Regel gleich lang
seih Wird wie diese.
Die Aufgabe der Erfindung besteht darin, eine relativ
zur Zuverlässigkeit aufwandsarme Anordnung der genannten Art zum Erkennen der vorgegebenen
Bilfolge anzugeben, bei der bezüglich der Längen der
Anfangskombination und des restlichen Teils der Bitfolge, auch hinsichtlich ihres Verhältnisses zueinander,
keine zusätzlichen Bedingungen beachtet zu werden brauchen.
Die Lösung dieser Aufgabe erfolgt in der Weise, daß im Bitmuster-Generator die (k—n) weiteren Bits im
gleichen Takt wie bei der Sendestation erzeugt werden und in der Vergleichsschaltung unmittelbar mit den
jeweils von· Sender eintreffenden weiteren Bits ίο verglichen werden und d&ß das bistabile Element bei
Nichtübereinstimmung zweier einander entsprechender Bits in den anderen Zustand umgeschaltet wird.
Der Datenaustausch zwischen den Geräten zur Eingabe und/oder zur Ausgabe von Daten wird
bekanntlich von der den Datenstationen zugehörigen Bt friebssteuerung geregelt und überwacht. Ein Übertragungswunsch
setzt die Betriebssteuerung in Gang. Dabei laufen folgende Vorgänge nacheinander ab:
Die Überwachungsrichtung wird der anderen Datenstation mitgeteilt.
Die Synchronisierung und die Adressierung werden selbständig durchgeführt
Die Datenübertragung wird gestartet.
Zu Beginn jeder Datenübertragung müssen also die Stationen zueinander synchronisiert werden. Zu diesem
Zweck bedient man sich einer Bitfolge, die von der Sendestation erzeugt und gesendet und von der
Empfangsstation identifiziert werden muß. Hat die Empfangsstation die Bitfolge erkannt so ist ihr damit
ein Synchronisationszeitpunkt gegeben. Bei der Halbduplex- oder bei der Duplexübertragung müssen die
Sender und die Empfänger jeweils identische Schaltmittel aufweisen, da beide die Bitfolge sowohl erkennen als
auch erzeugen können müssen.
J5 Aus der DE-AS 12 82 073 ist eine Anordnung bekannt, in der bei der Empfangsstation die gesamte
Bitfolge mit Hilfe eines Schieberegisters von der Länge der Bitfolge seriell erzeugt wird, um nacheinander mit
den seriell von der Sendestation her eintreffenden Bits 4(i verglichen zu werden. Nichtübereinsti nmung von zwei
entsprechenden Bits führt — durch das dann erscheinende Signal einer Torschaltung - zum sofortigen
Neubeginn der Erzeugung der Bitfolge. Übereinstim mung aller Bits der ortlich erzeugten mit der
*'· empfangenen Bitfolge führt zu einem Synchronsignal, welches die erste Stufe des Schieberegisters zur
seriellen Aufnahme der Nachrichtenbits freischaltet.
Es ist weiter bekannt, zum Erkennen einer Folge von η Bits ein Schieberegister mit η Stufen zu verwenden.
■><> deren Ausgänge auf ein UND-Gatter mit π Eingängen
führen. Ist die Bitfolge lang, also die Zahl η groß, so wird
der technische Aufwand für dieses Schieberegister groß und daher nur dann erträglich, wenn ein solches
Schieberegister schon für andere Zwecke bereits vorhanden ist. Andererseits ist jedoch die Zuverlässigkeit
einer Synchronisation um so besser, je langer die Bitfolge ist.
Es ist auch bekannt, eine Folge von η Bits in m Teile
aufzuspalten Für diesen Fall benötigt man nurmehr ein
h" Schieberegister mit,", Stufen und m Abfragen.
Durch die DE-PS 11 15 297 ist ein Verfahren und eine
Anordnung Zum Kennzeichnen bestimmter Zeitpunkte in einer binären Signälfölge bekannt, bei dem die
bs Bitfolge aus einem sich periodisch wiederholenden
Vorbereitüngssigrial vorgegebener Mindestdauer und
einem sich daran anschließenden Aüsiösesignal relativ
weniger Bits besteht. Die Anzahl der Stufen des
Schieberegisters ist gleich der Anzahl der Bits des Auslösesignals, Die Anordnung gibt immer jann ein als
Synchronisierzeichen dienendes Ausgangssignal ab, wenn das Vorbereitungssignal mit einer bestimmten
Mindestdauer vorangegangen ist, was durch eine s Zählkette sichergestellt wird.
Außerdem ist durch die DE-AS 12 93 2Π ein
Synchronisierkodeempfänger bekannt, der die empfangenen Bits ebenfalls in ein Schieberegister relativ
geringer StufenznM einspeichert. Beim Auftreten einer in
den Beginn einer Bitfolge kennzeichnenden Anfangskombination wird ein Zähler in Gang gesetzt, der die
Takte während eines nachfolgenden Zeitraums zählt. Dabei sind Kodedetektoren vorgesehen, die jeweils eine
Gruppe von Bits erkennen und im Falle der Nichterken- ι > nung den Zähler zurücksetzen, welcher hingegen beim
Erreichen einer bestimmten Zählstellung ein Synchronsignal abgibt.
Den zuletzt beschriebenen vorbekannten Anordnungen ist gemeinsam, daß die vorgegebene Bitfolge, Jn
abgesehen von der am Ende bzw. Anfang stehenden Bit-Kombination, aus periodisch sich wiederholenden
gleichen Gruppen von Bits zusammengesetzt s^tn muß
und daß jeweils auch nur diese Gruppen ausgewertet werden können. J>
Die Erfindung gestattet es, jede beliebige Bitfolge zu erkennen, da abgesehen von der Ersterkennung einer
Anfangskombination jedes Bit einzeln hinsichtlich seiner Identität überprüft wird. Der zusätzliche
technische Aufwand gegenüber den bekannten ^'erfah- in
ren ist im Verhältnis zur Zuverlässigkeit des Verfahrens gering.
Die der Beschreibung zugrunde liegende Anwendung der Erfindung geht davon aus, den bei Halbduplex- oJer
Duplexverkehr in beiden Stationen zur Erzeugung der π Bitfolge notwendigen Bitmuster-Generator in der
Empfangsstation zur Identifizierung der Bitfolge heranzuziehen.
Entsprechend den unterschiedlichen Aufgaben der Bitfolge bei der der Beschreibung zugrunde liegenden ■)»
Anwendung, nämlich zum einen einen Anfangszeitpunkt für die Datenübertragung (Synchronisation) festzulegen
und zum anderen den Synchronbetrieb aufrecht/jerhalten und zu überwachen, gibt es auch zwei unterschiedliche
Arten zum Erkennen der Bitfolge. 4 >
Die .Synchronisation zu Beginn des Da enaustausches
Die von der Sendestation 1 ankommende Bitfolge von k Bits durchläuft in der Empfangsstation 2 das
Schieberegister 3, dessen Stufenzahl der Zahl π der Bits >
<> der Anfangskombination entspricht. Die Bitfolge ist so
gewählt, daß die die Anfangskombination charakterisierende Folge iti der Bitfolge nur einmal vorkommt. Steht
zu irgendeinem Zeitpunkt diese Anfangskombinatinn im Schieberegister an, so gibt die entsprechend der >>
Anfangskombination mit dessen Stufen fest verdrahtete logische Schaltung 4 in Form eines UND-Gatters einen
Auslöseimpuls ab. Dieser stößt den im Sendetakt angesteuerten Zähler 5 an, der eine den k Bits
entsprechende Zählkapazität hat und vorzugsweise aus m>
einer Senenschaltyng von Flipflops besteht, deren
Ausgangsklemmen mit dem im speziellen Beispiel als logische Verknüpfungsschaltung ausgebildeten BilrriustepGenerator
6 verknüpft sind. Zu Beginn des Datenaustausches muß der Zähler 5 hinsichtlich der b5
weiteren Datenübertragung in bestimmter Weise normiert werden. Hierzu sind Schaltmittel vorgesehen,
Hie den Zähler 5 mit dem Atf treten des Auslöseimpulses in die dem η-ten Bit der Bitfolge entsprechende
Zählstellung bringen. Mit dem nächsten Taktimpuls wird nun das (n-\-I)-Ie Bit empfangen. Gleichzeitig
schaltet der Zähler 5 in die dem (n-t-i)-ten Bit
entsprechende Zählstellung weiter und veranlaßt den Bitmuster-Generator 6, das f/i+l)-te Bit zu erzeugen
und am Ausgang 7 bereitzustellen. In der Vergleichsschaltung 8 werden nun das empfangene und das örtlich
erzeugte (7j+l)-te Bit miteinander auf Gleichheit
geprüft. Das Vergleichsergebnis wird dem Eingang 10 des bistabilen Elements 9 zugeführt, das mit dem
Erkennen der Anfangskombination über seinen Eingang 11 in einen bestimmten Normierungszustand geschaltet
•wurde. Sind die verglichenen Bits identisch, so verbleibt das bistabile Element 9 im Normierungszustand. Mit
dem nächsten Taktimpuls des dem Schieberegister 3, dem Zähler 5, der Vergleichsschaltung 8 und dem
bistabilen Element 9 gemeinsamen Taktgebers 12 werden nun die (7i + 2)-ten Bits miteinander verglichen
usw, bis die Bits der gesamten Bitfolge, also alle (k — n)
Bits empfangen und hinsichtlich ihrer ':!entität miteinander überprüft wurden. Ergibt sich !leim Vergleich
zweier Bits eine Nichtübereinstimmung, so verursacht das Ausgangssignal der Vergleichsschaltung 8 ein
Umschalten des bistabilen Elements 9 in seinen zwtiten
Zustand. Dieser bleibt ernalten, bis der Zähler 3 durch seine Zählstellung das Ende eines Datenblocks angibt.
Mit dem der letzten Zählstellung entsprechenden Taktimpuls wird das bistabile Element 9 an seiner
Ausgangsklemme 13 nach seinem Zustrnd abgefragt. Entspricht das Ausgangssignal des bistabilen Elements 9
noch dem Normierungszustand, so wurde der empfangene Datenblock als Bitfolge identifiziert. Zeigt
dagegen das bistabile Element 9 am Ende der Abfrage seinen zweiten Zustand an, so stimmten der empfangene
Datenblock und die örtlich erzeugte Bitfolge in mindestens einer Bitstelle nicht überein.
Der Synchronisationszeitpunkt liegt fest, wenn eine Bitfolge erkannt ist.
Überwachung des .Synchronbetriebes
(Abfrage im festen Zeitraster)
(Abfrage im festen Zeitraster)
Wurde die Bitfolge von der Empfangsstation 2 durch Erkennung der Anfangskombination und dun.'h Einzelvergleich
der folgenden (k-n) Bits identifiziert, so ist den Stationen bei einer Übertragung gleichlanger
Datenblöcke ein festes Zeitraster aufgeprägt, das der
Übertragungszeit eines Datenblocks entspricht.
Gleichzeitig wird durch das gestrichelt gezeichnete Schaltmittel 14 die Abtrennung der logischen Schaltung
4 vom Zähler 5 herbeigeführt, damit eine im Datenfluß
übertragene, eventuell der Anfangskombination entsprechende Bitkombination nicht erneut einen Auslöseimpul1:
verursacht.
Wird, um beispielsweise die Übertragungsleitungen 15 zu überprüfen, der Empfangsstation 2 mitgeteilt, daß
erneut eine oder mehrere vorgegebene Bitfolgen übertragen werden, so liegt der Anfangszeitpunkt für
den Einzelvergleich der k Bits fest. Bei der Abfrage im festen Raster beginr.i also der Einzelvergleich mit dem
ersten Bit der Bitfolge, also auch mit dem ersten Bit der Anfangskombinationi Der Zähler 5 zählt stets von
seiner Anfangsstellung bis zum Ende eines Datenblocks
hoch, wird dann mit dem letzten Takt des Zeitrasters zurückgesetzt und beginnt anschließend von neuem; der
Zähler 5 ist somit fest eingerastet. Das bistabile Element
9 wird jeweils mit dem letzten Takt des Zeitrasters nach seinem Zustand abgefragt, und, falls der Nörrrtierungs-
zustarfd nicht ineltr gegeben War, wieder fiöfffiieft.
Bei der Abfrage im festen Zeitraster wird also jeder empfangene Datehblöck vom ersten Bit an mit der
örtlich erzeugten Bitfolge Verglichen, bereits die Nichtübereinstimmung dieses ersten Bits schaltet das
bistabile Element 9 um. Entspricht andererseits am Ende des Zeitrasters die momentane Schaltslellüng dem
NöffnierüngszUsfand, so ist dies ein sicheres Indiz dafür,
daß die Bitfolge empfangen wurde ühd der Syrichrönbetrieb
der Stationen 1 und 2 noch gewährleistet ist
Die Erfindung eignet sich vorzugsweise zur Anwendung
bei der gesicherten Datenübertragung ohne jedoch hierauf beschränkt zu sein.
Hierzu 1 Blatt Zeichnungen
Claims (1)
- Patentanspruch:Anordnung zum Erkennen einer zu gewissen Zeiten im bitseriellen Datenfluß zwischen zwei Stationen (Sende- und Empfangsstation) auftretenden vorgegebenen Bitfolge von k Bits in der Empfangsstation mit einer Schaltung, die den von der Sendestation ausgesendeten Datenfluß kontinuierlich auf das Auftreten einer aus den ersten π Bits der Bitfolge bestehenden Anfangskombination überwacht und bei Erkennen dieser Anfangskombination einen die Bits der Bitfolge bei der Empfangsstation erzeugenden Bitmuster-Generator zur bitweisen Erzeugung lediglich der (k—n) weiteren Bits der Bitfolge ansteuert, einer Vergleichsschaltung, die lediglich die k — n in der Empfangsstation erzeugten Bits der Bitfolge Bit für Bit mit den übermittelten vergleicht, und einem bistabilen Element, das in Abhängigkeit vom Ergebnis des Vergleichs vun seinem einei.· in den zweiten Zustand geschaltet wird, dadurch gekennzeichnet, daß im Bitmuster-Generator (6) die (k-n) weiteren Bits im gleichen Takt wie bei der Sendestation erzeugt werden und in der Vergleichsschaltung unmittelbar mit den jeweils vom Spnder eintreffenden weiteren Bits verglichen werden und daß das bistabile Element (9) bei Nichtübereinstimmung zweier einander entsprechender Bits in den anderen Zustand umgeschaltet wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19702049947 DE2049947C3 (de) | 1970-10-10 | 1970-10-10 | Anordnung zum Erkennen einer im bitseriellen Datenfluß auftretenden vorgegebenen Bitfolge |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19702049947 DE2049947C3 (de) | 1970-10-10 | 1970-10-10 | Anordnung zum Erkennen einer im bitseriellen Datenfluß auftretenden vorgegebenen Bitfolge |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2049947A1 DE2049947A1 (de) | 1972-04-13 |
DE2049947B2 DE2049947B2 (de) | 1974-09-05 |
DE2049947C3 true DE2049947C3 (de) | 1980-10-02 |
Family
ID=5784813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702049947 Expired DE2049947C3 (de) | 1970-10-10 | 1970-10-10 | Anordnung zum Erkennen einer im bitseriellen Datenfluß auftretenden vorgegebenen Bitfolge |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2049947C3 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3843893A (en) * | 1973-07-20 | 1974-10-22 | Hewlett Packard Co | Logical synchronization of test instruments |
JPS55135450A (en) * | 1979-04-10 | 1980-10-22 | Mitsubishi Electric Corp | Synchronous signal formation for digital transmission signal |
-
1970
- 1970-10-10 DE DE19702049947 patent/DE2049947C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2049947A1 (de) | 1972-04-13 |
DE2049947B2 (de) | 1974-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CH656760A5 (de) | Verfahren und anordnung zur sicherstellung der start-synchronisation eines aus bit-impulsfolgen bestehenden telegramms innerhalb eines empfaengers. | |
DE2731963A1 (de) | Verfahren und anordnung zum zugriff mehrerer datenstationen zu einem gemeinsamen uebertragungskanal | |
DE2059411A1 (de) | Verfahren zum UEbertragen einer Vielzahl von binaeren Nachrichten ueber einen transparenten Kanal | |
DE1288126B (de) | Vergleichsschaltungsanordnung mit veränderlichem Schwellwert zur Identifizierung einer Gruppe von zyklisch wiederholten Signalen | |
DE2717163A1 (de) | Verfahren und vorrichtungen zum hinzufuegen und abnehmen eines zusaetzlichen digitalen informationssignals bei einer mehrpegeligen digitaluebertragung | |
DE2021081A1 (de) | Einrichtung zum Synchronisieren von paritaetscodierten Zeichenfolgen | |
DE2924922C2 (de) | ||
DE2736967C3 (de) | Fernwirkanordnung | |
DE4411398C2 (de) | Kommunikationssystem sowie Verfahren zum Erfassen dort auftretender Übertragungsfehler | |
DE2461091C3 (de) | Gerät zur Erfassung und Weitergabe der Anzahl von ein bestimmtes Ereignis repräsentierenden Signalen | |
DE2449660C3 (de) | Verfahren und Einrichtung zur Synchronisation von im Zeitmultiplex arbeitenden, untereinander gleichberechtigten autonomen Geberstationen | |
DE2049947C3 (de) | Anordnung zum Erkennen einer im bitseriellen Datenfluß auftretenden vorgegebenen Bitfolge | |
DE2015813A1 (de) | Verfahren und Vorrichtung zur Über tragung von zweiwertigen Signalen | |
DE2838228A1 (de) | Verfahren und anordnung zur synchronisation von datenbitfolgen | |
DE1948533B2 (de) | Einrichtung zur uebertragung einer synchronen, binaeren impulsfolge | |
DE2133002A1 (de) | Rahmensynchronisiersystem | |
DE1186098B (de) | Verfahren und Schaltungsanordnung zur Fehlererkennung fuer in Seriendarstellung uebertragene Impulse | |
DE2008381C3 (de) | Verfahren zur Codeumsetzung | |
DE2334528A1 (de) | Vorrichtung zur synchronisation eines empfaengers von numerischen informationen | |
DE2847833A1 (de) | Pulskodemodulationssystem | |
DE1512508B2 (de) | Verfahren zum uebertragen einer impulsfolge | |
EP0014330B1 (de) | Verfahren und Schaltungsanordnung zum Synchronisieren von Daten mit Hilfe von Synchronisierbits | |
DE2517480C3 (de) | Verfahren zur Verkürzung der Synchronisierzeit in Zeitmultiplexsystemen, insbesondere Datenmultiplexsystemen | |
DE2407284B1 (de) | Verfahren zur Blocksynchronisation bei der Binaerdatenuebertragung und Einrichtung zur Durchfuehrung des Verfahrens | |
DE2714153C2 (de) | Verfahren und Anordnung zur Regeneration des Taktes eines Mehrstufen- |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |