DE2752996A1

DE2752996A1 - Digitale multiplexiervorrichtung fuer plesiochrone bitfolgen

Info

Publication number: DE2752996A1
Application number: DE19772752996
Authority: DE
Inventors: Pierre Doussoux; Francois Ferret; Yvon Le Nen
Original assignee: Alcatel CIT SA
Current assignee: Alcatel CIT SA
Priority date: 1976-12-03
Filing date: 1977-11-28
Publication date: 1978-08-10
Also published as: IT1088577B; DK537877A; IE46537B1; IE772450L; FR2373198B1; CA1103376A; GB1554689A; LU78562A1; FR2373198A1; NL7713445A; SE424395B; US4132862A; BE860842A; SE7713699L

Description

DIGITALE MOLTIPLEXIERVORRICHTUNG FÜR PLESIOCHRONE BITFOLGEN

Die Erfindung gehört in den Bereich der digitalen Übertragungstechnik. Sie betrifft insbesondere eine Multiplexiervorrichtung von digitalen Signalen, die η langsamen Eingangsbitfolgen angehören, aus denen eine einzige η-mal schnellere Ausgangsbitfolge gebildet werden soll.

Im allgemeinen liegen die Eingangsbitfolgen lediglich frequenzmäßig nahe beieinander, d.h., daß sie jeweils untereinander innerhalb geringer Toleranzen gleiche Schrittgeschwindigkeiten aufweisen. Sie werden nämlich von unabhängigen Taktgebern gesteuert, die untereinander nicht synchronisiert sind, dieselbe Nominalfrequenz Fe besitzen und um diese Nominalfrequenz herum eventuelle Schwankungen von + ^Fe aufweisen. In diesem Fall ist bei der Multiplexierung der Eingangsbitfolgen eine vorherige Synchronisierung erforderlich. Diese Synchronisierung erfolgt bekanntlich in der Weise, da6 sämtliche Eingangsbitfolgen auf eine etwas oberhalb der höchsten Einzelschrittgeschwindigkeit der Eingangsbitfolgen liegende Schrittgeschwindigkeit gebracht werden. Der Unterschied zwischen der tatsächlichen Schrittgeschwindigkeit jeder Einzelbitfolge und der ihr zugewiesenen höheren Schrittgeschwindigkeit wird durch Aufnahme von zusätzlichen Bits in die Ausgangsbitfolge ausgeglichen, die nachfolgend als Abgleich· oder Füllbits J bezeichnet werden.

Empfangsseitig mu8 eine Demultiplexiervorrichtung die jeder der Eingangsbitfolgen angehörenden Füllbits erkennen und

809832/0597

herausziehen können, damit die anfänglichen Eingangsbitfolgen richtig wiederhergestellt werden. Hierzu verleiht man der Ausgangsbitfolge bekanntlich einen präzise festgelegten Aufbau, indem ggfs. in die Ausgangsbitfolge einzuführende Füllbits nur an ebenfalls präzise bestimmten Stellen eingefügt werden und notwendigerweise mit Hilfe ebenfalls in an anderen bestimmten Stellen der Multiplex-Ausgangsbitfolge eingeführten zusätzlichen Informationen angekündigt werden. Diese zusätzlichen Informationen ber deuten Anwesenheit oder Abwesenheit von Füllbits an entsprechenden Stellen. Diese Informationen werden nachfolgend als Füllbitinformationen oder einfach als Füllangabe IJ bezeichnet.

Man verleiht also der Ausgangsbitfolge einen genau definierten Aufbau. Die Ausgangsbitfolge wird in Raster unterteilt, die jeweils mit Hilfe eines besonderen Rasterverriegelungswortes identifiziert werden können und aus einer bestimmten Zahl von gleichlangen Abschnitten bestehen, die die gleiche Anzahl von Binärelementen umfassen. Zwecks klarer Definition wird in Fig· I ein Rasteraufbau einer Ausgangsbitfolge mit einer Schrittgeschwindigkeit von 8,448 Megabit pro Sekunde (Frequenz Fs = 8,448 MHz) dargestellt, die durch Multiplexieren von vier Eingangsbitfolgen mit einer nominalen Schrittgeschwindigkeit von 2,o48 Megabit pro Sekunde (Fe - 2,o48 MHz) gebildet wird. Sämtliche Raster der abgehenden Bitfolge sind gleich organisiert. Das Raster besteht aus 848 geordneten Binärelementen und ist in vier Abschnitte Sa bis Sd zu jeweils 212 Binärelementen unterteilt.

Der erste Abschnitt Sa beginnt mit dem Rasterverriegelungswort VT aus zehn Binärelementen, wobei für jeden Rasterbeginn ein gleiches Verriegelungswort VT genommen wird; diesem Hort folgen

809832/0597

zwei Binärelemente, die Betriebsbits BS genannt werden und zusammen mit dem Verriegelungswort das Rasteridentifizierungsmerkmal CI ergeben. Die folgenden 200 Binärelemente des Abschnitts Sa sind die durch Hultiplexierung miteinander verschachtelten Binärelemente der vier Eingangsbitfolgen.

Die Abschnitte Sb, Sc und Sd beginnen jeweils mit einer Füllangabe IJ bestehend aus vier Binärelementen; in jeder Füllangabe IJ betrifft das erste Bit die erste Eingangsbitfolge, das zweite Bit die zweite Eingangsbitfolge, das dritte Bit die dritte Eingangsbitfolge und das vierte Bit die vierte Eingangsbitfolge, was durch die vier den vier Stellen der Binärelemente jeder Füllangabe IJ zugeordneten Zahlen 1 bis 4 angedeutet wird. Die übrigen 208 Binärelemente der Abschnitte Sb und Sc sind die miteinander verschachtelten Binärelemente der Eingangsbitfolgen. Die 208 übrigen Binärelemente des vierten Abschnitts Sd bestehen aus den eventuellen Füllbits J, die an den vier ersten Stellen nach der Abgleichanzeige IJ eingefügt werden, sowie aus den multiplexierten Eingangsbitfolgen; oder aber dieseBits sind lediglich Bits cbr Eingangsbitfolgen nach deren Multiplexierung, wenn die Füllangaben IJ der Abschnitte Sb, Sc und Sd dieses Rasters Abwesenheit von Füllbits bedeuten. Die vier Stellen der eventuell vorhandenen Füllbits J werden in der Figur 1 an den ihre Stellen begrenzenden Linien gezeigt.

Wenn Füllbits vorhanden sind, betreffen sie jeweils die zugeordnete Eingangsbitfolge; diese Füllbits gehören nicht den jeweiligen Eingangebitfolgen al* eigentliche Information. So ist pro Raster und pro Eingangsbitfolge höchsten· ein Füllbit in die Ausgangsbitfolge eingefügt. Wenn in einem Raster die Füllangabe IJ der Abschnitte Sb, Sc und Sd das Nichtvorhandensein von Füll-

809832/059? ./.

bits angibt, dann befindet sich an der Stelle, an der sonst das Füllbit läge, ein Bit der betrachteten Eingangsbitfolge. In der Praxis ermöglicht eine Mehrheitsentscheidung ausgehend von den drei eine Eingangsbitfolge betreffenden, jeweils den drei Füllangaben IJ angehörenden Bits festzustellen, ob an der Stelle, die einem eventuellen Füllbit dieser Eingangsbitfolge zugeordnet werden kann, das vorhandene Bit ein Füllbit oder ein zur Eingangsfolge gehörendes Bit ist.

Der erste Abschnitt Sa umfaßt also 2OO Bits, die den Eingangsbits angehören, d.h. 50 Bits pro Eingangsbitfolge; die Abschnitte Sb und Sc enthalten jeweils 208 Bits, d.h. 52 Bits

bis 2O8I pro Eingangsbitfolge; der Abschnitt Sd enthält 204'Bits, die den Eingangsbitfolgen angehören, d.h. 51 oder 52 Bits pro Eingangsbitfolge.

Nach Definition dieses Rasteraufbaus läßt sich eine Relation erkennen, mit der die Schrittgeschwindigkeit der Ausgangsbitfolge bzw. die Nominalfrequenz Fs des die Ausgangsbitfolge steuernden Taktgebers (MuItiplex-Steuertaktgeber) ausgehend von der NominaIschrittgeschwindigkeit der Eingangsbitfolgen oder der Nominalfrequenz Fe der Eingangsbitfolgen und der Anzahl η von Eingangsbitfolgen bestimmt werden kann. Diese Relation ist t Fs = η Fe + A, wobei der Term & im wesentlichen das systematische Einfügen von Füllbits und Füllangaben in j64es Raster gegebener Länge bedeutet (Einfügen der Wörter CI und IJ).

In bekannten Multiplexsystemen gemäß DE-OS 25 18 051 für η plesiochrone Eingangsbitfolgen auf η Eingangskanälen empfangen η Kanalorgane jeweils eine Eingangsbitfolge bzw· langsame Bitfolge und synchronisieren diese, indem die Schrittgeschwindigkeit erhöht wird und Füllbits eingefügt werden; von diesen

809832/0597

27529%

synchronisierten Bitfolgen ausgehend liefert ein Multiplexierorgan die Ausgangsbitfolge oder MuItiplexbitfolge. Die Kanalorgane enthalten Mittel» mit denen die notwendigen Füllbits in die empfangenen langsamen Bitfolgen eingefügt werden und die Füllangabebits in die synchronisierten Bitfolgen eingeführt werden können, so daß diese bei ihrer Ankunft im Multiplexorgan untereinander Binärelement um Binärelement multiplexiert werden können (Bitverschachtelung)·

Bei notwendigen Füllbits werden ausgehend vom Phasenvergleich in jedem Kanalorgan zwischen der Taktgeschwindigkeit des Eingangskanals Fe und der Taktgeschwindigkeit des Ausgangskanals Fs vorgenommen. Dieser Vergleich erzeugt eine Füllanfrage, die durch ein Rastersynchronisiersignal freigegeben wird und die Abgabe der Füllangabebits IJ und dann des eigentlichen Füllbits J entsprechend den ihnen im Raster zugewiesenen Plätzen herbeiführt, so daβ die verschiedenen Eingangsbitfolgfen synchronisiert sind.

Jedes Kanalorgan mufl daher vom Multiplexorgan, das die die Signal· mit einer Frequenz Fs liefernde Zeitbasis enthält, folgende Signale empfangen s

- ein Taktsignal "mit Löchern", das ~ entspricht, bei dem die dem Verriegelungswort CI und den Füllanzeigen IJ entsprechenden Impulse in jedem Raster unterdrückt werden,

- ein Rastersynchronisiersignal, d.h. ein Signal, das die Rasterfrequenz der abgehenden Bitfolge angibt, und bei dem jeder Impuls an der Stelle des Verriegelungsworts CI am Rasterbeginn angeordnet ist,

- ein Signal, das die Stellen der Füllangaben U in jedem Raster, bestirnt»

809832/0SÖ7

2752Ü96

- ein Signal, das die Stelle eines eventuellen Füllbits für den Eingangskanal bestimmt.

Die Übertragung der Binärelemente jedes Kanalorgans an das Multiplexierorgan und der vorgenannten notwendigen Signale an jedes Kanalorgan zwingt, vor allem wenn alle diese Signale vom Multiplexorgan an jedes Kanalorgan geliefert werden, dazu, eine große Anzahl von Verbindungen zwischen diesen beiden Organtypen herzustellen und erschwert die Verdrahtung umso mehr, je höher die Anzahl von Eingangskanälen ist.

Zur Begrenzung der Anzahl dieser Verbindungen bei einer gegebenen Anzahl von η Eingangskanälen und zur Erweiterung der Multiplexiermöglichkeiten wurde in der genannten Druckschrift eine Vorrichtung beschrieben, bei der jedes Kanalorgan Mittel aufweist, mit denen an einer bestimmten Stelle in der entsprechenden synchronisierten Bitfolge ein Füllanfragesignal eingeführt wird, während das Multiplexierorgan Mittel aufweist, mit denen jedes der η Füllanfragesignale, die von den entsprechenden Kanalorganen empfangen wurden, gelesen wird, und einerseits das Einfügen der Füllangaben IJ in die Multiplexbitfolge gesteuert und andererseits ggfs. dem entsprechenden Kanalorgan die Erlaubnis erteilt wird, ein Füllbit einzuführen. So wird in dieser Vorrichtung die Anzahl von Verbindungen zwischen jedem Kanalorgan und dem Multiplexorgan auf drei begrenzt, nämlich - eine erste Verbindung, auf der das Multiplexierorgan an das

Fs jeweils betrachtete Kanalorgan das — entsprechende "Löcher" enthaltende Taktsignal liefert, bei dem die dem Verriegelungswort CI und den Füllangaben IJ entsprechenden Impuls* jedes Rasters unterdrückt werden,

809832/0597

- eine zweite Verbindung, auf der das Multiplexierorgan an das jeweils betrachtete Kanalorgan ein kombiniertes Signal liefert, das das Rastersynchronisiersignal und, wenn für diesen Eingangskanal ein Füllbit nötig ist, eine Füllerlaubnis enthält,

- eine dritte Verbindung, auf der das jeweils betrachtete Kanalorgan an das Multiplexierorgan die synchronisierte Bitfolge liefert, die an der jeweils bestimmten Stelle (Stelle des Identifizierungsmerkmals CI) das Füllanfragesignal enthält.

Die über diese dritte Verbindung übertragene synchroni-

sierte Bitfolge ist stets eine langsame Bitfolge der Frequenz —— , so daβ hier langsame Logikkreise (TTL) eingesetzt werden können.

Die Erfindung schlägt nun eine neue Anordnung der Multiplexvorrichtung für die plesiochronen Eingangsbitfolgen vor, die ebenfalls Kanalorgane und ein Multiplexierorgan enthält, zwischen denen die Anz ahl von Verbindungen ebenfalls begrenzt ist (drei Verbindungen zwischen dem Multiplexorgan und jedem Kanalorgan) und bei der ebenfalls der Vorteil der Bearbeitung unter niedriger Schrittgeschwindigkeit jeder auf das Multiplexorgan zu übertragenden synchronisierten Bitfolge beibehalten wird. Mit dieser neuen Anordnung soll beispielsweise der bilaterale Austausch zwischen jedem Kanalorgan und dem Multiplexorgan vermieden werden, bei dem auf Anfrage jedes der Kanalorgane hin durch das Multiplexorgan die Einfügung der Füllangaben und daraufhin eventuell der Abgleich durch das entsprechende Kanalorgan durchgeführt werden. Durch die Erfindung gemäfi Haupanspruch werden diese Vorgänge auf die Ebene jedes der Kanalorgane zurückgeholt.

Bezüglich bevorzugter Ausführungsformen der Erfindung wird auf die Unteransprüche verwiesen. Machfolgend wird ein bevorzugtes

809832/0597

Ausführungsbeispiel der Erfindung unter Bezugnahme auf die beiliegenden fünf Figuren näher erläutert.

Fig. 1 zeigt den Aufbau eines Rasters in einer abgehenden Multiplex-Bitfolge, wie es zuvor beschrieben wurde.

Fig. 2 zeigt die erfindungsgemäße Vorrichtung.

Fig. 3 zeigt im einzelnen die in einem der Kanalorgane in Fig. 2 vorhandenen Schaltkreise.

Die Figuren 4 und 5 sind graphische Darstellungen der verschiedenen von der Vorrichtung erarbeiteten Signale.

In der in Fig. 2 dargestellten Vorrichtung treffen vier plesiochrone Eingangsbitfolgen Tl bis T4 zusammen mit Schrittgeschwindigkeiten FeI bis Fe4, deren Nominalwert Fe (2,O48 MHz) beträgt, auf vier Kanalorganenil, 12, 13, 14 ein. Ein Multiplexorgan 5 liefert eine Ausgangsbitfolge T, in der die Eingangsbitfolgen Tl bis T4 ineinander verschachtelt sind und die eine Schrittgeschwindigkeit Fs von 8,448 MHz aufweist. Das Multiplexorgan sendet auf jedes Kanalorgan ein Signal HL und ein Signal SJ.

Die !Signale HL und SJ werden im Multiplexorgan durch einen Taktgeber 6 erarbeitet, zu dem eine Tellerkette mit zugeordneten Dekodierkreisen für besondere Zustände dieser Teiler sowie eine logische Ausgangsschaltung gehören.

Das Signal HL besteht aus Impulsen mit der Frequenz -£■ , wobei die den Binärelementen des Identifizierungsmerkmale CI und der Füllangaben IJ (Fig. 1) entsprechenden Impulse entfallen. Die zwölf Binärelemente des Identifizierungsmerkmals CI des Rasters (Frequenz Fs) entsprechen drei im Signal HL unterdrückten Impul-

Fs
sen —7 ; ebenso entspricht jede der drei Füllangaben IJ bestehend aus vier Binärelementen einem im Signal HL unterdrückten Impuls *\_m

809832/0597

Das Signal HL weist somit ein "Loch" aus drei Impulsen auf, die dem Beginn jedes Rasters der abgehenden Bitfolge entsprechen, und drei "Löcher", jeweils bestehend aus einem Impuls, die dem Beginn jedes der drei letzten Abschnitte Sb bis Sd jedes Rasters (Fig. 1) entsprechen.

Das Signal SJ ist ein kombiniertes Signal bestehend aus

Fs zwei Impulsen —τ, die im Signal HL unterdrückt sind und den beiden Füllangaben des zweiten und dritten Abschnitts jedes Rasters der abgehenden Bitfolge entsprechen, sowie aus einem Signal, dessen ansteigende Flanke auf der ansteigenden Flanke des in HL unterdrückten und der Füllangabe des vierten Abschnitts entsprechenden Impulses liegt, während die abfallende Flanke die Stelle jedes Identifizierungsmerkmals CI des Rasters bezeichnet, und zwar in etwa in der Mitte dieses Merkmals CI liegt.

Der Taktgeber 6 des Multiplexorgans liefert einen Takt von Fs = 8,448 MHz mit nachfolgendem Teiler durch 4 und schließlich einem Teiler durch 53, der die Frequenz der Abschnitte angibt. Dieser Teiler durch 53 ist einem Dekodierer zugeordnet, um die Lage der Füllangaben IJ in jedem Raster bestimmen zu können. Ein zweiter Teiler durch 4 ist hinter den Teiler durch 53 geschaltet und liefert Signale mit der Rasterfrequenz. Das Signal SJ wird durch Dekodierung der Stelle der drei Füllangaben IJ gebildet t Wenn die beiden ersten Stellen der Füllangabe IJ jedes Rasters wiederhergestellt sind, so löst die dritte eine RS-Kippstufe aus, deren Ausgangszustand bis zum nächsten Dekodieren des Merkmals CI (Beginn des folgenden Rasters) auf "1" gehalten wird.

Das Multiplexorgan 5 umfaßt außer dem Taktgeber einen Einfügekreis 7 für das Einfügen des Identifizierungsmerkmals CI

809832/0597 ·/.

-¹⁴~ 275P90G

in jedes Raster der Multiplexbitfolge T. Dieser Schaltkreis 7 wird ausgehend von der Zeitbasis 6 mit der Rasterfrequenz der Bitfolge T während zwölf Impulsen Fs gesteuert. Dieser Einfügungsschaltkreis 7 für die Merkmale CI empfängt den Ausgang des Multiplexkreises 8, der durch die Signale Fs zur Durchführung der Multiplexierung der Bitfolgen T¹I bis T¹ 4 gesteuert wird.

Jedes der Kanalorgane 11 bis 14 sendet zum Multiplexorgan 5 Bitfolgen T¹I bis T¹4, die durch Synchronisierung der

Fs Bitfolgen Tl bis T4 mit der Schrittgeschwindigkeit —r erhalten werden.

In Fig. 2 wird nur der Aufbau des Kanalorgans 11 im Einzelnen gezeigt, da der Aufbau der übrigen Kanalorgane 12 bis 14 gleich ist.

Das Kanalorgan 11 enthält eine Speicheranordnung 15, die die Eingangsbitfolge Tl empfängt und beim Einschreiben durch Taktimpulse FeI dieser Bitfolge und beim Lesen durch mit HLl bezeichnete, wie weiter unten noch gezeigt wird, vom durch den Multiplexkreis gelieferten Signal HL abgeleitete Lesetaktimpulse gesteuert wird. Wie hier schematisch angedeutet, besteht diese Speicheranordnung 15 aus einem Pufferspeicher 16, der die Bitfolge Tl empfängt, ferner aus einem ^egisterzähler 17, der die Impulse FeI empfängt, sowie einem Lesezähler 18, der die Impulse HLl empfängt. Diese beiden Zähler 17 und 18 bestehen aus Modulo-8-Zählern, die auf acht Ausgängen (durch einen Doppelstrich symbolisiert) acht in der Zeit verschobene Signale mit der Frequenz der empfangenen Taktsignale (FeI bzw. HLl) liefern. Der Pufferspeicher 16 besteht dann aus acht D-Kippstufen, die jeweils die Bitfolge Tl auf ihrem D-Eingang empfangen und durch die acht Ausgänge des Registerzählers 17 gesteuert werden. Jede dieser

809832/0597 _#/<

ORIGINAL INSPECTED

acht Kippstufen ist einen UND-Gatter zugeordnet. Dieser Aufbau ermöglicht es, zunächst das erste« dann das neunte, dann das siebzehnte,usw. Bit einer Bitsequenz der Folge Tl in der ersten dieser Kippstufen zu registrieren, das zweite, das zehnte, das achtzehnte usw. Bit in der zweiten dieser Kippstufen usw. zu registrieren, wobei die Information jedesmal während acht Takten FeI beibehalten wird. So erhält man eine ReihenparalleV-Umwandlung. Die den acht Kippstufen zugeordneten und von den acht Ausgangssignalen des Lesezählers IG gesteuerten ÜHD-Gatter geben auf ihren Ausgängen den von derjenigen Stufe genommenen Wert, der sie zugeordnet sind, während einer Zeitdauer, die durch den Zähler 18 bestimmt wird· Sämtliche aus diesen UND-Gattern könnenden signale werden einem (nicht dargestellten) ODER-Gatter zugeführt, das eine Parallelreihenumformung vornimmt und am Ausgang die Bitfolge T"l liefert.

Ein Phasenvergleicher 20 mit Speicher zwischen den Registriersteuerimpulsen FeI and Lesesteuerimpulsen HLl empfängt auf einem ersten Eingang das Signal E eines der Ausgänge des Registrierzählers 17 und auf einem zweiten Eingang das Signal L eines der Ausgange des Lesezählers 18· Diese beiden Signale, deren Phasenlage verglichen werden soll, stammen von Ausgängen desselben Rangs (E = ^-j^ . l = ®p) . Mit diesem Vergleicher 20 kann eine Koinzidenz zwischen einem Schreibsignal E und dem Lesesignal L festgestellt und registriert werden.

Die aus dem Mnltiplexkreis stammenden Signale HL und SJ werden von einem Schaltkreis 21 empfangen, der ein signal mit der Rasterfrequenz der abgehenden Bitfolge T zurückgewinnt.

809832/OS97 "^A

Ein Füllanfragekreis 22 ist an den Ausgang des Vergleichers 20 angeschlossen. Er wird durch das vom Schaltkreis gelieferte Signal mit der Rasterfrequenz gesteuert und berücksichtigt dann den Zustand des Vergleichers während der Dauer eines Rasters und bestimmt, ob im Raster ein Füllbit eingefügt werden muß oder nicht.

Mit dem vom Füllanfragekreis 22 gelieferten Signal kann in einem ersten Logikkreis 23, der außerdem das mit der Rasterfrequenz aus dem Kreis 21 stammende'Signal SL empfängt, ein Sperrsteuersignal erzeugt werden, das einen Impuls des Signals HL sperren soll, wenn eine Füllanfrage vorliegt. Der Sperrkreis besteht aus einem zweiten Logikkreis 24, der das Signal HL und das vom ersten Logikkreis 23 empfangene Steuersignal erhält, um das vom Lesezähler 18 empfangene Lesesteuersignal HLl zu liefern.

Mit Hilfe eines als Kopierkreis wirkenden Ausgangsspeichers 25 wird einerseits das Kopieren der Bitfolge T"l und andererseits das Einfügen des Bits jeder der drei Füllangaben IJ in diese Bitfolge und ggfs. des Füllbits durchgeführt. Dieser Ausgangsspeicher 25 ist an den Pufferspeicher 16 angeschlossen, der die Bitfolge T¹¹I liefert; außerdem ist dieser Speicher an einen Kreis 26 zur Bestimmung des Wertes und der Stelle jedes der Bits der Füllangaben in der Bitfolge T"l angeschlossen. Die Werte für die Füllangaben werden ausgehend vom durch den Füllanfragekreis 22 empfangenen Signal bestimmt, während ihre Stelle ausgehend vom Signal SJ bestimmt wird. Außerdem wird dieser Auegangsspeicher 25 durch das Signal HL gesteuert, das die Registrier· geschwindigkeit angibt und das Einfügen eines Füllbits in die Bitfolge ermöglicht. Dies erfolgt dann, indem das vorhergehende

809832/0597

Informationsbit der Bitfolge T^M1 an der Stelle wiederholt wird, an der das Signal HLl ein im Vergleich zu HL zusätzliches "Loch" aufweist. Der Άusgangsspeicher liefert dann die synchronisierte Bitfolge T¹I, die auf den Multiplexkreis 5 mit den übrigen auf gleiche Weise ausgehend von den Bitfolgen T2 bis T4 erarbeiteten Bitfolgen T*2 bis T*4 gegeben wird.

Fig. 3 zeigt im einzelnen die im Kanalorgan 11 aus Fig. enthaltenen Schaltkreise mit Ausnahme der Speicheranordnung 15. Die Funktionsweise dieser Schaltkreise wird unter Bezug auf in den Figuren 4 und 5 enthaltene Diagramme erläutert.

Der Phasenvergleicher 20 besteht aus einer D-Kippstufe 30, die auf ihrem D-Eingang den Ausgang eines NICHT-UND-Gatters 31 mit zwei Eingängen erhält, von denen einer die Signale L und der andere den Ausgang Q der Kippstufe 30 empfängt. Der Takteingang H dieser Kippstufe wird mit dem Signal E beaufschlagt. Ihr Nullrückstellungseingang el führt zum Ausgang des ersten Logikkreises 23.

Die Funktionsweise dieses Vergleichers 20 wird durch die graphischen Darstellungen in Fig. 4 illustriert, wo die Diagramme a und b das Signal L und das Signal E (von den Signalen HLl bzw. FeI abgeleitet, mit denen die Lese- bzw. Registrierzähler beaufschlagt werden) darstellen; für jedes dieser Signale L und E wurden lediglich zwei Impulse dargestellt, die den beiden möglichen Konfigurationen entsprechen, bei denen eine Füllung erfolgt bzw. nicht erfolgt.

Diagramm c zeigt das Signal L, das mit dem Signal U der Kippstufe 30 kombiniert wird, um den von der Kippstufe bei jedem Taktsignal E (Fig. 3 durch das NICHT-UND-Gatter 31, D=LxQ= L+Q) eingenommenen zustand beizubehalten. Man sieht, daß bei einer

809832/0597 ./.

Überlappung zweier Impulse der Signale L und E der Ausgang Q den Zustand "1" annimmt. Die zwangsläufige Nullrückstellung dieser Kippstufe wird in dieser Fig. 4 nicht berücksichtigt; sie wird unter Bezugnahme auf Fig. 5 erläutert.

Der Füllanfragekreis 22 besteht ebenfalls aus einer D-Kippstufe, die auf ihrem D-Eingang das Signal Q der Kippstufe 3O und auf ihrem Takteingang H das vom Schaltkreis 21 mit der Rasterfrequenz gelieferte Signal empfängt. Diese Kippstufe 22 soll den Ausgang Q der Kippstufe 3O während der Dauer des kommenden Rasters einspeichern.

Der Schaltkreis 21 besteht ebenfalls aus einer D-Kippstufe 32, die auf ihrem D-Eingang das vom Multiplexorgan gelieferte Signal SJ und auf ihrem Eingang H das ihr über einen Umkehrer 42 zugeleitete Signal HL empfängt.

Im Diagramm a der Fig. 5 wird das Signal HL mit "Löchern", das vom Multiplexorgan kommt, gezeigt; für jedes Raster werden hier die Stellen für das Anfangswort CI und für drei Abgleichanzeigen IJl, IJ2, IJ3 angegeben.

Im Diagramm b wird das vom Umkehrer 42 kommende Signal HL gezeigt.

Im Diagramm c wird das aus dem Multiplexorgan stammende Signal SJ gezeigt.

Im Diagramm d wird das auf dem Ausgang Q der Kippstufe erhaltene Signal Q (32) mit der Rasterfrequenz gezeigt. Der Ausgang Q (32) nimmt den Zustand "1" während der steigenden Flanke des ersten Impulses HL nach der Stelle der dritten Füllangabe IJ3 ein und bleibt in diesem Zustand "1" bis zur ansteigenden Flanke des ersten Impulses HL, der dem Wort Cl des folgenden Rasters folgt, woraufhin die Rückstellung auf den Zustand "O" erfolgt. Im Diagramm e wird das vom Phasenvergleicher gegebene 609832/0597

Signal Q (30) gezeigt. Vor dem ersten dargestellten vollständigen Raster befindet sich das Signal Q (30) auf dem Zustand "1" und gibt an, daß eine Überlappung zwischen den Impulsen L und E (Fig.4) festgestellt wurde, danach wird das Signal Q (30) im zustand "0" (keine Signalüberlappung) dargestellt.

Im Diagramm f wird das Signal Q (22) gezeigt, das dem Einschreiben des Signals Q (3O) im Speicher 22 durch das die Rasterfrequenz aufweisende Signal Q (32) entspricht. Der Zustand "1* von Q (22) entspricht dem Einregistrieren einer Füllanfrage.

Der Schaltkreis 26 zur Bestimmung des Wertes und der Lage der Füllangabe IJ in der Bitfolge T"l, die aus dem Speicher 16 kommt, umfaßt ein erstes NICHT-UND-Gatter 33 und ein zweites NICHT-UND-Gatter 34, die jeweils drei Eingänge besitzen. Das Gatter 33 empfängt das Signal SJ und das Signal Q (32), während das andere Gatter 34 das Signal SJ und das Signal Q (32) empfängt. Der dritte Eingang jedes dieser Gatter empfängt das Signal SJ über einen Umkehrer 35, dem ein Integrierkreis aus einem Widerstand 36 und einem Kondensator 37 folgt. In diesem Schaltkreis 26 werden die steigenden Flanken des Signals SJ einerseits mit Hilfe des Gatters 33, wenn der Speicher 22 eine Füllanfrage registriert, d.h. wenn Q (22) = 1, und andererseits mit Hilfe des Gatters 34 unterschieden, wenn der Speicher 22 keine Füllanfrage registriert, d.h. wenn Q (22) «1.

Anhand von Fig. 5 wird die Funktionsweise des Schaltkreises 26 durch die Diagramme g. h. i und j erläutert. Diagramm g zeigt Isj, das durch den Umkehrer 35 geliefert wird; Diagramm h zeigt dasselbe Signal Ü5J nach Integration im Schaltkreis 36-37. Diagramm i zeigt das Füllsteuersignal für Füllangaben IJ, die

8U9832/0597 _ORIGINAL INSPECTED

" ²⁰ " 275299S

bei einer durch Q (22) = 1 angegebenen registrierten Füllanfrage den Wert "1" haben, wobei diese Einfügungen in der Bitfolge T¹¹I an den durch die vom Gatter 33 kommenden Impulse bestimmten Stellen erfolgen. Diagramm j zeigt das Einfügungssteuersignal für die Füllangaben IJ, das bei fehlender registrierter Füllanfrage, angebenen durch Q (22) = O, durch die vom Gatter 34 kommenden Impulse bestimmten Stellen erfolgt. Die Gatter 33 und 34 bilden eine Schaltstelle für die aufsteigenden Flanken des Signals SJ, je nachdem, ob ein Füllbit registriert wurde oder nicht.

Der die Kopie der Bitfolge T¹¹I durch Einfügen der Füllangaben IJ und der eventuellen Füllbits J herstellende Speicher besteht aus einer D-Kippstufe, die auf ihrem D-Eingang die Bitfolge T¹¹I und auf ihrem Takteingang H das Signal HLl empfängt; der die Kippstufe zwangsläufig auf "1" einstellende Eingang Pr wird durch das vom Gatter 33 kommende Signal gesteuert, während der die Kippstufe zwangsläufig auf Null zurückstellende Eingang el durch das vom Gatter 34 gelieferte Signal gesteuert wird. Die synchronisierte Bitfolge T¹I wird über den Ausgang Q dieser Kippstufe 25 ausgeliefert. Die Funktionsweise dieser Kippstufe wird unter Bezunahme auf Fig. 5 erläutert.

Der erste Logikschaltkreis 23 zum Sperren eines Impulses von HL (erster Impuls HL nach der Füllangabe IJ3) besteht aus einem NICHT-UND-Gatter mit drei Eingängen, das neben dem Signal Q (32) das Signal SJ und das Signal Q (22) empfängt, das angibt, ob eine Füllanfrage registriert wurde oder nicht.

Der Sperrkreis 24 besteht ebenfalls aus einem NICHT-UMD-Gatter, das HL und den vom Kreis 23 ausgehenden Befehl empfängt.

8U9832/0597

Das Sperrsteuersignal vom Kreis 23 wird in Diagramm k in Fig. 5 dargestellt; es besteht aus zwei Impulsen an den Stellen der Füllangaben IJl und IJ2 sowie einem dritten Impuls, wenn das Signal Q (22) auf "1" ist, wobei dieser dritte Impuls seine vordere oder abfallende Flanke durch die steigende Flanke von SJ erhält, während seine Rückflanke oder steigende Flanke mit der steigenden Flanke von Q (32) zusammenfällt, wenn eine Überlappung der Impulse des Signals SJ und des Signals Q (32) vorliegt. Im vom ersten Logikkreis 23 kommenden Signal sind diese drei während eines Rasters erhaltenen vorhergehenden Impulse abwesend, wenn das Signal Q (22) auf Null ist. Dieses auf dem Eingang el der Kippstufe 3O gegebene Signal führt ihren Zustand zwangsläufig auf Null zurück, wenn diese Kippstufe sich auf dem Zustand "1" befand,.wie es durch den Pfeil zwischen dem ersten im Diagramm k angegebenen Impuls und dem Nullübergang von Q (30) im Diagramm e angedeutet ist».

Im Diagramm 1 wird von neuem das bereits im Diagramm a gezeigte Signal HL angegeben, um eine Beziehung zwischen dem Signal HL und dem Signal HLl herstellen zu können, das durch das Gatter 27 geliefert wird und im Diagramm m verbildlicht wird. Es zeigt sich, daß HLl die Inverskopie von HL ist, wobei jedoch ein Impuls durch den dritten (breiten) Impuls des Signals des Gatters 23 unmittelbar nach der dritten Füllangabe IJ3 unterdrückt ist. Dieses Signal HLl steuert den Lesezähler 18 (Fig.2) und bestimmt die Schrittgeschwindigkeit der Bitfolge T"l, die auf die Ausgangskippstufe 25 gegeben wird, die die synchronisierte Bitfolge T*l liefert.

809832/0597

Im Diagramm η wird die Bitfolge T"l in Form hintereinander auftretender kleiner Blöcke dargestellt, die die Stellen der Informationsbits der Bitfolge Tl bedeuten und eine durch HLl bestimmte Schrittgeschwindigkeit haben. Diese Bitfolge T¹¹I enthält "Löcher", die an den dem Identifizierungsmerkmal CI zu Beginn jedes Rasters, den Angaben IJl bis IJ3 jedes Rasters und einem eventuell vorhandenen Füllbit J entsprechenden Stellen liegen; diese "Löcher" werden entsprechend mit den vorhergehenden Symbolen CI, IJ und J gekennzeichnet.

Im Diagramm ρ wird die am Ausgang Q der Kippstufe 25 des Taktsignals HL erhaltene synchronisierte Bitfolge T¹I illustriert. Diese Kippstufe sorgt für die Kopie von T"l. Außerdem wird die Kippstufe durch Verzweigung ausgehend von den Gattern 33 und 34 der ansteigenden Flanken des Signals SJ auf den Befehl "preset", Pr, bzw. auf den Befehl "clear", el, je nachdem, ob eine Füllanfrage vorliegt oder nicht, zwangsläufig durch die Impulse des Signals vom Gatter 33 auf den Zustand "1" eingestellt, wie es im Diagramm i zum Ausdruck kommt, oder durch die Impulse des Signals vom Gatter 34 auf den Zustand "O" eingestellt, wie es im Diagramm j zum Ausdruck kommt. Dies wird durch Einfügen von "1" und "O" Bits an entsprechenden Stellen in der Bitfolge T"l dargestellt, die Füllangaben bilden. Außerdem sorgt hinsichtlich der Stelle J im Signal HLl und in der Bitfolge T"l das Taktsignal HL dieser Kippstufe dafür, daß das eigentliche Füllbit eingefügt wird, das dann dadurch erhalten wird, dai an dieser Stelle das vorhergehende Informationsbit der Bitfolge T"l wiederholt wird.

Dagegen sieht man bei dem Raster rechts in Fig. 5, daft, wenn keine Füllanfrage registriert wurde, dieses Raster in der Bitfolge T¹I Füllangaben mit dem Wert "0" enthält; in diesem Fall wird in dieses Raster kein Füllbit eingefügt.

_x 809832/0597 _x

L e e r s e 11 e

Claims

Fo ίο 669 D 2 :*. No* 1977

COHPAGNIE INDUSTRIELLE DES TELECOMMUNICATIONS

CIT-ALCATEL S.A. 12, rue de la Baume, 75008 PARIS, Frankreich

PATENTANSPRÜCHE

/ 1 - Multiplexvorrichtung für η pleaiochrone Eingangsbitfolgen Ti gleicher Sollschrittgeschwindigkeit Fe und mit wirklichen Schrittgeschwindigkeiten Fei (i = 1_# 2, .·. n), die in eine Multiplexbitfolge umgesetzt werden, deren Schrittgeschwindigkeit Fs etwas gröBer als η-mal die Sollachrittgeschwindigkeit der Eingangsbitfolgen ist, wobei die Ausgangsbitfolge in aufeinanderfolgende Raster unterteilt ist, die jeweils an bestimmten Stellen ein gegebenes Identifizierungsmerkmal CI, mindestens eine Füllangabe IJ bestehend aus η Bits und eventuelle Füllbits J bestehend aus höchstens einem Bit pro Eingangsbitfolge aufweist, und η Kanalorgane und ein Hultiplexorgan vorgesehen sind, welches letztere einen Taktgeber enthält, der ein Signal mit der Multiplex-Schrittgeschwindigkeit und ein Signal HL mit der Frequenz Fs/n liefert, das an den dem Identifizierungsmerkmal CI und jeder Füllangabe in jedem Raster entsprechenden Stellen Löcher aufweist und über eine erste Verbindung vom Multiplexorgan zu jedem Kanalorgan übertragen wird, und wobei jedes Kanalorgan, das eine über eine zweite Verbindung an das Multiplexorgan gelieferte synchronisierte Bitfolge T'i erarbeiten soll, zum einen eine Speicheranordnung für die eintreffende Bitfolge Ti enthält, die für das Einspeichern durch das Taktsignal dieser Bitfolge mit der wirklichen Schrittgeschwindigkeit Fei und für das Auslesen durch ein Lesesignal HL₁ gesteuert wird, welches aus dem vom Multiplex-

b 3ö32/0597

- 2 - 2752990

organ gelieferten Signal HL abgeleitet wird, um daraus eine Bitfolge T"i abzuleiten, zum zweiten einen Phasenkomparator zwischen den Signalen Fei und HL₁, ferner einen vom Komparator gesteuerten Füllanfragekreis und einen Sperrkreis enthält, der das Signal HL, ausgehend vom Signal HL erarbeitet, wenn eine Füllanfrage vorliegt, dadurch gekennzeichnet, daß das Multiplexorgan darüber hinaus an jedes Kanalorgan über eine dritte Leitung ein aus einem jeder Füllangabe entsprechenden Taktimpuls mit der Frequenz Fs/n gebildetes Signal (SJ) liefert, wobei der dem letzten Bit der Füllangabe jedes Rasters entsprechende Impuls bis zur Stelle des Identifizierungsmerkmals CI des folgenden Rasters beibehalten wird, und daß jedes Kanalorgan darüber hinaus einen die Rasterfreguenz ausgehend von den Signalen SJ und HL wiederherstellenden Schaltkreis (21), weiter einen Steuerkreis (23) für den Sperrkreis ausgehend vom Signal mit der Rasterfrequenz, vom Signal SJ und vom Füllanfragesignal, und einen Kopierkreis (25) für die sich von der Speicher- und Wiederherstellungsanordnung für die Bitfolge T'i gelieferte Bitfolge T"i besitzt, wobei der Kopierkreis durch das Signal HL gesteuert und einem Einfügungskreis (26) zugeordnet ist, der an der vorgesehenen Stelle den Wert jeder Füllangabe einfügt und durch das Ausgangssignal des Füllanfragekreises und ausgehend vom Signal SJ gesteuert wird.

2 - Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Einfügungskreis (26) für jede Füllangabe IJ aus einem Schaltkreis besteht, der auf die Flanken des Signals SJ reagiert, um die zeitliche Lage jeder Füllangabe IJ in der auf den Kopierkreis (25) gegebenen Bitfolge T"i zu bestimmen, sowie einen Verzweigungskreis (33, 34) zur

8098 3 2/0597

OR/G/NAL INSPECTED *^/#

Verzweigung eines von zwei jeder Füllangabe zuzuordnenden Werten, wobei dieser Verzweigungekreis durch das vom Fällanfragekreis (22) gelieferte Signal und durch die Flanken des Signals SJ gesteuert wird.

3 - Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der auf die Flanken des Signals SJ reagierende Schaltkreis aus einem Umkehrer (35) mit nachgeschalteten Integrierkreis (36, 37) besteht und daß der Verzweigungskreis aus zwei NICHT-OHD-Gattern (33, 34) gebildet wird, die beide das Signal SJ und das gleiche, jedoch über den Integratorkreis gelaufene Signal empfangen, und von denen das eine das Füllanfragesignal und das andere das inverse Füllanfragesignal zugeführt erh&lt.

4 - Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, da* der Kopierkreis (25) für die Bitfolge T"i aus einer D-Kippstufe besteht, die auf ihrem D-Eingang die Bitfolge T".i und auf ihren Takteingang das Signal HL

auf/ empfängt und über ihren Bittgang zur 2wangseinstellung/den Zustand "1" (Pr) und ihren Eingang zur Zwangsnullrückstellung (el) von Signalen gesteuert wird, die aus den beiden HICHT-UND-Gattern (33, 34) kc

5 - Vorrichtung nach einen der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Füllanfragekreis (22) aus einer D-Kippstufe besteht, die auf ihrem D-Eingang das vom Phasenvergleicher (20) gelieferte Signal und auf ihrem Takteingang das vom die Rasterfrequenz wiederherstellenden Schaltkreis (21) gelieferte Signal enpfängt.

809832/0597 ^#A

6 - Vorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Phasenvergleicher (20) einen Speicher enthält, der aus einer D-Kippstufe (30) besteht, die auf ihrem D-Eingang über ein NICHT-UND Gatter (31) neben dem an ihrem Ausgang Q vorhandenen Signal ein Lesesignal empfängt, das das Lesen der Speicheranordnung (15) bewirkt, und auf ihrem Takteingang ein Signal E erhält, das das Einregistrieren in die Speicheranordnung (15) bewirkt, und auf

die
ihremfZwangsnullrückstellung steuernden Eingang (el) das vom

Steuerkreis (23) gelieferte Signal empfängt.

809832/0597