DE2412962A1

DE2412962A1 - Verfahren zur zeitmultiplex-uebertragung von daten

Info

Publication number: DE2412962A1
Application number: DE2412962A
Authority: DE
Inventors: Karl Georg Dipl Ing Dieter; Konrad Dipl Ing Reisinger; Hans Heinrich Dr Voss
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1974-03-18
Filing date: 1974-03-18
Publication date: 1975-09-25
Also published as: IT1034220B; DE2412962B2; NL7503216A; FR2265228A1; US3985961A; ZA75597B; JPS50128409A; LU72061A1; SE7502712L; NO750839L; AU7772875A; BE826803A; DK107775A

Description

AKTIENGESELLSCHAFT München, den 18. MRZ 197

Berlin und München Wittelsbacherplatz 2

VPA 74/2016

Verfahren zur Zeitmultiplex-Übertragung von Daten.

Die Erfindung bezieht sich auf ein Verfahren zur Zeitmultipiex-Übertragung von Daten, wonach pro Zeitmultiplexrahmen mehreri Synchronisierbits und Informationsbits von einer sendeseitigen MuI tipi exe inrichtung über eJCne Übertragungseinrichtung zu einer empfangsseitigen Multiplexeinrichtung übertragen werden.

Der Erfindung liegt die Aufgabe zugrunde, den Gleichlauf der Multiplexeinrichtungen mit der Übertragungseinrichtung mit möglichst geringem technischen Aufwand zu gewährleisten.

Erfindungsgemäß werden pro Zeitmultiplexrahmen eine konstante Anzahl von Informationsbits übertragen und der Gleichlauf der Multiplexeinrichtungen und der Übertragungseinrichtung wird durch Änderung der Dauer des Zeitmultiplexrahmens hergestellt.

Um den Gleichlauf in besonders rationeller Weise herzustellen, ist es zweckmäßig, im Bereich der sendeseitigen Multiplexeinrichtung und im Bereich der empfangsseitigen Multiplexeinrichtung Signale zu erzeugen, die pro Zeitmultiplexrahmen außer einer konstanten Anzahl von Synchronisierbits und Informationsbits auch eine konstante Anzahl von Leerbits,vorzugsweise nur ein einziges Leerbit enthalten, wogegen das Signal mit Hilfe dessen die Daten über die Übertragungsstrecke übertragen werden, außer einer konstanten Anzahl von Synchronisierbits und Informationsbits eine

VPA 9/240/4007 Wdb/Ram - 2 -

509839/0528

variable Anzahl von Leerbits enthält. Beispielsweise kann das über die Übertragungsstrecke übertragene Signal fallweise entweder kein Leerbit oder ein einziges Leerbit oder zwei Leerbits enthalten.

Um den Gleichlauf der sendeseitigen Multiplexeinrichtung und der Übertragungseinrichtung herzustellen ist es zweckmäßig, die Dauer des Zeitmultiplexrahmens sendeseitig zu ändern, nachdem die zu übertragenden Daten von der sendeseitigen Multiplexeinrichtung abgegeben sind und bevor die Daten der Übertragungseinrichtung zugeführt werden.

Um den Gleichlauf der Übertragungseinrichtung und der empfangsseitigen Multiplexeinrichtung herzustellen, ist ■ es zweckmäßig, die Dauer des Zeitmultiplexrahmens empfangsseitig zu ändern, nachdem das in die Übertragungsstrecke eingespeiste Signal empfangen ist und bevor die Daten an die empfangsseitige Multiplexeinrichtung weitergeleitet werden.

Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Figuren 1 bis 7 beschrieben, wobei in mehreren Figuren dargestellte gleiche Gegenstände durch gleiche Bezugszeichen gekennzeichnet sind.
Es zeigen:

Fig. 1 ein Blockschaltbild eines Datenübertragungssystems, Fig. 2 ein Blockschaltbild eines sendeseitigen Multiplexerstopfers,

Fig. 3 Signale, die beim Betrieb der sendeseitigen Einrichtungen auftreten,
Fig. 4 ein Blockschaltbild eines empfangsseitig angeordneten Multiplexerstopfers,

Fig. 5, Fig. 6 und Fig. 7 Signale, die beim Betrieb der empfangsseitigen Einrichtungen auftreten.

VPA 9/240/4007 ' . - 3 -

509839/0528

Fig. 1 zeigt die Datenquellen DQ1, DQ2, DQ3, beispielsweise Fernschreibteilnehmer, Fernschreibvermittlungen, Lochstreifenabtaster, Lochkartenabtaster. Zwecks einfacher Darstellung sind nur drei Datenquellen eingezeichnet, wogegen in der Praxis hunderte derartiger Datenquellen vorgesehen sein können. Die sendeseitige Multiplexeinrichtung besteht aus den Kanaleinheiten KS1, KS2, KS3, aus dem Multiplexer M, der Synchronisiereinrichtung SSY, aus dem sendeseitigen Multiplexerstopfer SMS und aus dem Taktgenerator GS. Die Daten der Datenquellen werden in den Kanaleinheiten zwischengespeichert, bevor eine Einphasung der einzelnen B'its vorgenommen wird. Der Multiplexer M verbindet zeitlich nacheinander die Ausgänge der Kanaleinheiten mit der sendeseitigen Synchronisiereinrichtung SSY. Wenn beispielsweise 240 Datenquellen und entsprechende Kanaleinheiten vorgesehen sind, kann die Zeitmultiplexrahmen-Einphasung derart vorgenommen werden,* daß pro Zeitmultiplexrahmen einmal eine leitende Verbindung einer Kanaleinheit mit der Synchronisiereinrichtung SSY hergestellt und dabei je ein Bit übertragen wird.

Das Ausgangssignal des MuItipiexerstopfers SMS wird der Übertragungseinrichtung SU zugeführt und anschließend über die Übertragungsstrecke ST an die empfangsseitige Übertragungseinrichtung EU übertragen. Als Übertragungseinrichtungen SU und EU werden an sich bekannte, der übertragungseinrichtung ST entsprechende Übertragungseinrichtungen vorausgesetzt, auf die nicht näher eingegangen wird. Der Ausgang der empfangsseitigen Übertragungseinrichtung EU ist an die empfangsseitige Multiplexeinrichtung angeschlossen, bestehend aus dem empfangsseitigen Multiplexerstopfer EMS, aus der empfangsseitigen Synchronisiereinrichtung ESY, aus dem Generator GE, ,aus dem Demultiplexer DM und aus den empfangsseitigen Kanaleinheiten KS1, KS2,' KS3. Es sind ebensoviele empfangsseitige Kanaleinheiten KE1 bis. KE3 als sendeseitige Kanaleinheiten KS1 bis KS3 vorgesehen. Die Kanaleinheiten KE1 bis KE3 bewir-

VPA 9/240/4007 · - 4 -

509839/0528

ken wieder eine Zwischenspeicherung der Daten, bevor sie an die entsprechenden Datensenken DS1 bzw. DS2 bzw. DS3 weitergeleitet werden. Als Datensenken können beispielsweise Fernschreibteilnehmer, Fernschreibvermittlungen, Lochstreifenstanzer, Lochkartenstanzer vorgesehen sein.

Fig. 2 zeigt ausführlicher den auch in Fig. 1 schematisch dargestellten Multiplexerstopfer SMS, bestehend aus den Kippstufen K1, X.2, K3, aus dem Schieberegister SR1, der Logikschaltung LOG1, aus dem Frequenzteiler FT1 und aus dem Frequenzvervielfacher PLL1. Die Kippstufen K1, K2", K3 haben je zwei Eingänge a und b und je einen Ausgang c. Sie können je zwei stabile Zustände einnehmen. Während der Dauer des 0- bzw. 1-Zustandes geben sie über den Ausgang c ein 0- bzw. 1-Signal ab. Ein Übergang vom O-Zustand in den 1-Zustand erfolgt mit einem 1-Signal am Eingang a bei positiver Flanke des über den Eingang b zugeführten Signals. Ein Übergang vom 1-Zustand in den O-Zustand erfolgt bei einem O-Signal am Eingang a bei ebenfalls positiver Flanke des am Eingang b anliegenden Signals.

Im folgenden wird die Wirkungsweise des in Fig. 2 dargestellten MuItipiexerstopfers SMS anhand der in Fig. 3 dargestellten Signale erläutert. Die Abszissenrichtung bezieht sich auf die Zeit t. In Fig. 3 ist oben das Signal A dargestellt, das dem Multiplexerstopfer SMS eingangs zugeführt wird. Während der Dauer eines ersten Multiplexrahmens MR1 besteht das Signal A aus den Synchronisierbits SB1 1011, ferner aus den Informationsbits 0100 und aus dem Leerbit LB. Zwecks einfacherer Darstellung wurden nur relativ wenige Synchronisierbits und Inforaationsbits dargestellt. Anschließend an den ersten Multiplexrahmen ist teilweise auch der zweite Multiplexrahmen MR2 dargestellt mit den Synchronisierbits SB2 und einigen Informationsbits IB2. Die meisten der in Fig. 3 dargestellten Signale haben die gleichen Bezugszeichen wie die

VPA 9/240/4007 · - 5 -

5098 3 9/0628

Einrichtungen, von denen sie abgegeben werden. Beispielsweise ist das vom Generator GS abgegebene Signal ebenfalls mit den Bezugszeichen GS bezeichnet. Im Frequenzvervielfacher PLL1 wird aus dem Signal GS das Signal PLL1 erzeugt, dössen Impulsfolgefrequenz beispielsweise 32 mal größer sein kann als die Impulsfolgefrequenz des Signals GS. Das Signal PLL1dient zur Taktung der Kippstufe K1, von deren Ausgang das Signal K1 abgegeben wird, das dem Signal A gleicht, aber diesem gegenüber geringfügig phasenverschoben ist.

Das Ausgangssignal der Kippstufe K1 wird dem Schieberegister SRI zugeführt, das ebensoviele Speicherzellen enthält, als Synchronisierbits vorgesehen sind. Die Synchronisierbits werden somit in den Zellen des Schieberegisters SR1 gespeichert und parallel in die Logikschaltung LOG1 eingegeben, die laufend überprüft, ob ein vorgegebenes Synchronisierwort, im vorliegenden Fall das Wort 1-011, vorliegt oder nicht. Falls dieses Wort vorliegt, wird über den Ausgang der Logikschaltung L0G1 das/mit gleichen Bezugszeichen bezeichnete Signal L0G1=1 abgegeben.

Der Frequenzteiler FT1 besitzt einen Rücksetzeingang a, einen Eingang b und einen Ausgang c. Die Impulse des Signals PLL1 werden dem Eingang b zugeführt. Der Frequenzteiler FT1 ist derart eingestellt, daß das über seinen Ausgang c abgegebene Signal FTI eine positive Impulsflanke aufweist, die in der Mitte des Signals L0G1=1 liegt. Dabei wird das Signal L0G1=1 derart erzeugt, daß die Mitte dieses Signals L0G1=1 mit der Mitte des Synchronisierbits koinzidiert, das zum Zeitpunkt t4 beginnt.

Das Signal FT1 dient als Taktsignal für die Kippstufe K2, dessen Eingang a außerdem mit der letzten Zelle des Schieberegisters SR1 verbunden ist, so daß das Signal B zugeführt wird. Das Signal B gleicht dem Signal A, ist diesem gegenüber

VPA 9/240/4007 · - 6 -

50 98 3 9/05 28

jedoch um eine konstante Hauer verschoben. Obwohl vorausgesetzt wird, daß das Bitraster des Signals A unabhängig ist vom Bitraster der Signale PT1 und K2, gleicht das Signal K2 ab dem Zeitpunkt t6 bis zum Zeitpunkt ti6 dem Signal A ab * dem Zeitpunkt ti bis zum Zeitpunkt t10, d.h. bis zum Ende des letzten Bits der Informationsbits IB1.

Hinsichtlich des Leerbits LB müssen sich die Signale A und K2 keineswegs gleichen, weil zum Zeitpunkt t17 neuerdings ein Signal LOG1=1 ausgegeben und der Frequenzteiler FT1 erneut zurückgesetzt wird. Hinsichtlich des Signals K2 wurde angenommen, daß sich nach dem Zeitpunkt t17 keine Phasenverschiebung des Signals FT1 ergeben hat. Unter dieser Voraussetzung besteht das Signal K2 aus den Synchronisierbits SB1, den Informationsbits IB1, dem Leerbit LB und den anschließen- , den Synchronisierbits SB2.

Im allgemeinen wird sich nach dem Zeitpunkt t17 eine Phasenverschiebung des/Signals FT1 ergeben, so daß sich auch die Phasenlage des Signals K2 verschiebt. Im Fall des Signals K2/1 wurde angenommen, daß sich anstelle des Leerbits LB eine Pause ergibt, die zum Zeitpunkt t16 beginnt und zum Zeitpunkt t17 endet. In diesem Fall endet das letzte Informationsbit wieder zum Zeitpunkt ti6, daran anschließend ergibt sich eine kurze Pause und ab dem Zeitpunkt t17 beginnen die Synchronisierbits SB2. Im Falle des Signals K2/2 wurde angenommen, daß anstelle des Leerbits LB eine Pause entsteht, die zum Zeitpunkt ti6 beginnt und zum Zeitpunkt t18 endet. Die Informatit>nsbits IB1 reichen somit wieder bis zum Zeitpunkt ti6, dann ergibt sich die etwas längere Pause und ab dem Zeitpunkt t18 beginnen die Synchronisierbits SB2.

Der Kippstufe K3 wird das Signal GS als Taktsignal zugeführt, so daß die Impulsflanken des über den Ausgang der Kippstufe K3 abgegebenen Signals K3 mit den Impulsen des Signals GS koinzi-

YPA 9/240/4007 · - 7 -

509839/0528

dieren. Dem Signal K2 entspricht das Signal K3, bei dem auf die Informationsbits"IB1, das Leerbit LB und anschließend die Synchronisierbits SB2 folgen. Das Signal K3/1 entspricht dem Signal K2/1, bei dem anschließend an die Informations-' bits B1 unmittelbar ohne Pause die Synchronisierbits SB2 folgen. Das Signal K3/2 entspricht dem Signal K2/2, bei dem anschließend an die Synchronisierbits IB1 zwei Leerbits LB und dann die Synchronisierbits SB2 folgen. In allen Fällen sind die Signale K3, K3/1 und K3/2 an das Bitraster des Signals GS angepaßt.. Der Multiplexerstopfer SMS erfüllt somit die Aufgabe in Abhängigkeit vom Signal A, das auf da's Bitraster der sendeseitigen Multiplexeinrichtung festgelegt ist, eines der Signale K3 oder K3/1 oder K3/2 zu erzeugen, die auf das Bitraster des Generators GS und der Übertragungseinrichtung SU festgelegt sind.

/
Unter Verwendung der Ubertragungseinrichtungen SU und EU wird das Signal K3 über die Übertragungsstrecke ST übertragen und auf~-der Empfangsseite dem empfangsseitigen Multiplexerstopfer EMS zugeführt, der in Fig. 4 ausführlicher dargestellt ist. Fig. 5 und Fig. 6 zeigen einige Signale, die beim Betrieb des Multiplexerstopfers EMS entstehen.

Das Signal K3 oder gegebenenfalls auch die Varianten dieses Signals K3/1 oder K3/2 werden dem in Fig. 4 dargestellten Schieberegister SR2 zugeführt, das ebensoviele Speicherzellen enthält als Synchronisierbits vorgesehen sind. Die Synchronisierbits werden in den Zellen des Sdbieberegisters gespeichert und parallel in die Logikschaltung L0G2 eingegeben, die laufend überprüft, ob das vorgegebene Synchronisierwort, im folgenden Fäll das Wort 1011 vorliegt oder nicht. Falls dieses Wort vorliegt, wird über den Ausgang der Logikschaltung L0G2 das mit gleichen Bezugszeichen bezeichnete Signal L0G2=1 abgegeben.

VPA 9/240/4007 ■ - 8 -

509839/0528

— B ~-

Der Zähler Z1 besitzt einen .Rücksetzeingang a, einen Zähleingang b und die Ausgänge c, d, e¹, f, g. Mit dem Signal L0G2=1, das dem Eingang a zugeführt wird, wird der Zählerstand des Zählers Z2 zurückgesetzt. Im Anschluß daran zählt er die Anzahl der über den Eingang b zugeführten Impulse des Signals GE und gibt über die Ausgänge e bis g Binärsignale ab, die den jeweiligen Zählerstand kennzeichnen. Im vorliegenden Fall sind zwecks einfacherer Darstellung nur fünf Ausgänge e bis g eingezeichnet. Jeder dieser Ausgänge c bis g ist an je eine Zelle des Pufferspeichers PS angeschlossen und mit dem Signal L0G2=1 wird der jeweilige Zählerstand in den Pufferspeicher PS übernommen. Unter Verwendung des Zählers Z1 wird die Dauer des Multiplexrahmens, und zwar beginnend ab dem Ende der Synchronisierbits SB1 zum Zeitpunkt t19 bis zum Ende der Synchronisierbits SB2 zum Zeitpunkt t20 ermittelt. Beispielsweise können während dieser Dauer t20 - t19 insgesamt 256 Impulse des Signals GE gezählt werden, wenn das Signal K3, wie'in Fig. 5 oben dargestellt, ein einziges Leerbit LB enthält. Enthält das Signal K3 jedoch kein Leerbit LB bzw. zwei Leerbits LB, dann würde sich unter den angegebenen Voraussetzungen ein Zählerstand von 255 bzw. von 257 ergeben. Die in dem Pufferspeicher PS gespeicherten Zählerstände kennzeichnen somit die Dauer der Multiplexrahmen und signalisieren das Fehlen bzw. die Anwesenheit eines Leerbits LB bzw. die' Anwesenheit zweier Leerbits LB.

Der Decodierer DC decodiert nur drei Zählerstände und kennzeichnet diese Zählerstände mit den Signalen DC1, DC2, DC3. Wenn beispielsweise der Zählerstand 256 vorliegt, dann werden die Signale DCI=O, DC2=1, DC3=0 abgegeben und damit wird signalisiert, daß der Zeitmultiplexrahmen mit einem Leerbit LB seine normale Länge hat. Mit den Signalen DC1=1, DC2=0, DC3=0 bzw. DCI=O, DC2=0, DC3=1 wird signalisiert, daß der Zählerstand 255 bzw. der Zählerstand 257 vorliegt.

Fig. 6 zeigt einige Signale in einem gegenüber der Fig. 5

VPA 9/240/4007 . - 9 -

509839/0528

geänderten Zeitmaßstab. Insbesondere sind die einzelnen Impulse des Signals L0G2 in Fig. 6 wesentlich kürzer als in Fig. 5 dargestellt. Es wird angenommen, daß ab dem Zeitpunkt t19 bis zum Zeitpunkt t21 Zeitmultiplexrahmen mit einem einzigen Leerbit vorliegen, was durch die Signale DC1, DC2, DC3 signalisiert wird. Zum Zeitpunkt t22 wird ein Zeitmultiplexrahmen mit zwei Leerbits festgestellt und über das Gatter G1 das Signal DC3=1 einerseits dem Zähler Z2 und andererseits der Kippstufe K4 zugeführt. Es wird angenommen, daß die Kippstufe K4 bis zum Zeitpunkt t22 während der Dauer ihres Ruhezustandes das Signal K4=0 abgibt. Mit dem Signal DC3=1 wird die Kippstufe K4 in ihren Arbeitszustand versetzt, in dem sie das Signal K4=1 abgibt. Dem Zähler Z2 werden die Impulse des Signals L0G2 laufend als Zählimpulse zugeführt. Zum Zeitpunkt t20 erhält der Zähler Z2 das Signal DC3=1 und er beginnt zu zählen und gibt bei einem einstellbaren Zählerstand ein Signal an die Kippstufe K4.ab. Beispiels- -weise wird angenommen, daß der Zähler Z2 beim Zählerstand 32 ein Signal an die Kippstufe K4 abgibt und diese Kippstufe K4 in ihren Ruhezustand zurückversetzt.

Der Speicher SP besteht aus drei Speicherzellen, in denen er diejenigen Signale DC1, DC2, DC3 einspeichert, die zu den Zeitpunkten t22.und t23 vorliegen. Diese Zeitpunkte t22 und t23 werden durch die Impulsflanken des Signals K4 fixiert.- Zum Zeitpunkt t22 wird somit das Signal DC3=1 gespeichert und bis zum Zeitpunkt t23 als Signal SP3=1 abgegeben. In ähnlicher Weise wird zum Zeitpunkt t23 das Signal DC2=1 gespeichert und als Signal SP2 ab dem Zeitpunkt t24 abgegeben. Dieses Signal SP2 wird erst dann geändert, wenn entweder das Signal DC1=1 oder das Signal DC3=1 auftritt. Es wurde angenommen, daß zum Zeitpunkt t25 das Signal DC1=1 auftritt, so daß zu diesem Zeitpunkt wieder der Arbeitszustand der Kippstufe K4 eingeleitet und zum Zeitpunkt t26 unter Verwendung des Zählers Z3 wieder der Ruhe-

VPA 9/240/4007 ' - 10 -

509839/0528

' - ίο -

zustand hergestellt wird. Ab dem Zeitpunkt t25 bis zum Zeitpunkt t26 wird das Signal SP1=1 abgegeben und damit wird signalisiert, daß ein Zeitmultiplexrahmen kein Leerbit einhielt.

Die Signale SP1 bzw. SP2 bzw. SP3 signalisieren somit während der Dauer von 32 Zeitmultiplexrahmen, daß ein vorhergehender Zeitmultiplexrahmen kein Leerbit hatte bzw. ein Leerbit hatte bzw. zwei Leerbit hatte.

Der Frequenzvervielfacher PLL2 erzeugt aus dem Signal GE ein Signal PLL2, dessen Impulsfolgefrequenz ein Vielfaches der Impulsfolgefrequenz des Signals GE ist. Beispielsweise können sich die Impulsfolgefrequenzen der Signale GE und ■ PLL2 wie 1:32 verhalten. Das Signal PLL2 wird dem Frequenzteiler FT2 zugeführt, dessen Teilungsverhältnis in Abhängigkeit von den Signalen SP1, SP2, SP3 gesteuert wird und über seinen Ausgang das Signal FT2 abgibt, das im Normalfall dem Signal GE gleicht. Mit den Signalen SP1=1, SP2=0, SP3=0 bzw. SPI=O, SP2=1, SP3=0 bzw. SPI=O, SP2=0, SP3=1 wird unter den gegebenen Voraussetzungen mit dem Frequenzteiler FT2 ein Teilungsverhältnis von 31:1 bzw. 32:1 bzw. 33:1 eingestellt. Bei den Teilungsverhältnissen 33:1 bzw. 31:1 unterscheidet sich das über den Ausgang des Frequenzteilers abgegebene Signal vom Signal FT2. Diese abgeänderten Signale können jedoch bei dem in Fig. 5 angewandten Maßstab, nicht dargestellt werden. Bei einem Teilungsverhältnis von 31:1 bzw. von 33:1 wird jedoch die Periodendauer des Signals FT verkürzt bzw. verlängert gegenüber dem in Fig. dargestellten Signal FT2 und auf diese Weise wird erreicht, daß das über den Ausgang der Kippstufe K5 abgegebene Signal in jedem der drei Fälle genau ein Leerbit enthält.

Die Kippstufen K11 bzw. K12 bzw. K13 speichern die ihnen zugeführten Signale SP1 bzw. SP2 bzw. SP3 je für die Dauer

VPA 9/240/4007 · - 11 -

509839/0526

eines Zeitmultiplexrahmens, so daß sich die dargestellten Signale K11 bzw. K12 bzw. K13 ergeben. Die letzte Speicherzelle des Schieberegisters SR2 'ist mit dem Schieberegister SR3 verbunden, dessen Speicherzellen zeitlich nacheinander die einzelnen Bits des Signals K3 speichern. Unter Verwendung der Gatter G11, G12, GI3, G2 wird nur jeweils eines der in den Zellen des Schieberegisters SR3 gespeicherten Signals der Kippstufe K5 zugeführt, die in gleicher Weise wie die Kippstufen K1 bis K3 arbeiten. Y^Tenn das Signal SP1=1 vorliegt, das anzeigt, daß der Zeitmultipiexrahmen zu kurz ist und kein Leerbit enthält, dann wird unter Verwendung des Gatters G11 das Signal der Speicherzelle c des Schieberegisters SR3 abgenommen. Wenn das Signal SP3=1 vorliegt, das anzeigt, daß der·Zeitmultiplexrahmen zu lang ist und zwei Leerbits enthält, dann wird unter Verwendung des Gatters G13 die Zelle a des Schieberegisters SR3 eingeschaltet und wenn das Signal SP2=1 vorliegt und der Zeitmultiplexrahmen die ordnungsgemäße Länge mit einem einzigen Leerbit hat, dann wird unter Verwendung des Gatters G12 die Zelle b des Schieberegisters SR3 eingeschaltet. Das von der Kippstufe K5 abgegebene Signal gleicht in allen drei Fällen dem in Fig.- 7 dargestellten Signal K3· Es hat somit eine einzige Leerstelle LB und zeichnet sich dadurch aus, daß bei Übertragung dieses Signals K3 über weitere Übertragungsstrecken bereits ein Signal mit einem einzigen Leerbit vorliegt. Ein Umformung eines Signals ohne Leerbit in ein Signal mit einem Leerbit ist somit nicht mehr erforderlich.

Fig. 7 zeigt einige Signale, anhand deren die Umschaltzeitpunkte genauer ersichtlich sind. Die Signale K3 bzw. K3/1 bzw. K3/2 beziehen sich wieder auf die Fälle mit einem Leerbit LB bzw. mit fehlendem Leerbit bzw. mit zwei Leerbits LB. Im Falle des Signals K3 werden die Signale K11=0, K12=1, K13=0 erzeugt. Im Falle des Signals K3/1 werden die Signale K11/1, K12/1, KI3/I erzeugt und im Falle des Signals K3/2

VPA 9/240/4007 · - 12 -

509839/0528

werden die Signale K11/2, K12/2, K13/2 erzeugt.

Solange dem Multiplexerstopfer EMS das Signal K3 zugeführt wird, besteht kein Anlaß dieses Bitraster zu ändern. In diesem Fall ist beim Frequenzteiler FT2 das Teilungsverhältnis 32:1 eingestellt und das vom Frequenzteiler FT2 abgegebene Signal hat das gleiche Bitraster wie das Signal K3. Unter dieser "Voraussetzung wird von Zelle b des Schieberegisters SR3 das Signal K3 über die Gatter G12, G2 an den Eingang a der Kippstufe K5 abgegeben und mit dem Signal des Frequenzteilers FT2 wird eine Einphasung vorgenommen, die jedoch in diesem Normalfall keine Änderung des Bitrasters nach sich zieht. Über den Ausgang c der Kippstufe K5 wird das in Fig. unten dargestellte Signal K5 abgegeben.

Falls das Signal K3/1 vorliegt, muß das Bitraster des Signals FT2 geändert werden, um ein Leerbit im Anschluß an die Informationsbits einzufügen. Dazu wird zu dem in Fig. 6 und 7 eingezeichneten Zeitpunkt t25 mit dem Signal K12/1=0 das Gatter G12 gesperrt und die leitende Verbindung der Zelle b des Schieberegisters SR3 zum Gatter G2 unterbunden. Gleichzeitig wird zum Zeitpunkt t25 mit dem Signal K11/1=1 das Gatter G11 geöffnet und es wird dadurch eine leitende Verbindung der Zelle a des Schieberegisters SR3 mit dem Gatter G2 hergestellt. Ab dem Zeitpunkt t25 wird aber auch das Teilerverhältnis 31:1 des Frequenzteilers FT2 eingestellt, so daß das Signal K5 bis zum Zeitpunkt t27, während der Dauer von 32 Zeitmultiplexrahmen, mit verkürzten Bitrasterabständen ausgegeben wird. Dabei wird pro Zeitmultiplexrahmen ein einziges mal eine relative Verschiebung von 1/32 der Dauer eines Bits vorgenommen. Auf diese Weise verschieben sich die beiden Bitraster des Signals K3/1 und des Signals FT2 gegeneinander. Bevor ein Bit von Zelle a des Schieberegisters SR3 zweimal ausgegeben wird, wird nach der Daier von 32 Zeitmultiplexrahmen unter Verwendung des Signals K12 und des Gatters

VPA 9/240/4007 · - 13 -

509839/0526

G12 auf die Zelle b des Schieberegisters SR3 zurückgeschaltet. Damit ist wieder der zuerst behandelte Normalfall gegeben.

Falls das Signal K3/2 vorliegt, muß ebenfalls das Bitraster des vom Frequenzteiler FT2 abgegebenen Signals geändert werden, um eines der beiden Leerbits LB des Signals K3/2 zu unterdrücken. Dazu wird unter Verwendung des Signals K13 und des Gatters G13 während der Dauer von 32 Zeitmultiplexrahmen auf die Zelle c des Schieberegisters SR3 umgeschaltet. Während dieser Dauer wird das von der Kippstufe K5 abgegebene Signal K5 mit verlängerten Bitrasterabständen abgegeben und im Anschluß daran wird wieder auf die Zelle b des Schieberegisters SR3 umgeschaltet, womit wieder der Normalfall eingeleitet wird.

16 Patentansprüche
7 Figuren

VPA 9/240/4007 " - 14 -

509839/0528

Claims

Patentansprüche

Verfahren zur Zeitmultiplex-Übertragung von Daten, wonach pro Zeitmultiplexrahmen Synchronisierbits und Informationsbits von einer sendeseitigen Multiplexeinrichtung über eine Übertragungseinrichtung zu einer empfangsseitigen Multiplexeinrichtung übertragen werden, dadurch gekennzeichnet, daß pro Zeitmultiplexrahmen (MR1, MR2) eine konstante Anzahl von Informationsbits (IB) übertragen werden und daß der Gleichlauf der MuItipiexeinrichtungen (KS, M, SSY, /ESY, DM, KEj und der Übertragungseinrichtung (SU, ST, EU) durch Änderung der Dauer des Zeitmultiplexrahmens hergestellt wird (Fig. 1).

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das von der sendeseitigen Multiplexeinrichtung (KS, M, SSY) abgegebene Signal (A) außer mehreren Synchronisierbits (SB) und Informationsbits (IB) mindestens ein Leerbit (LB) enthält (Fig. 3).

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß bei nicht hergestelltem Gleichlauf der sendeseitigen Multiplexeinrichtung (KS, M, SSY) und einem sendeseitigen Teil (SU) der Übertragungseinrichtung (SU, ST, EU) die Dauer des Zeitmultiplexrahmens (MR) sendeseitig geändert wird, nachdem die zu übertragenden Daten von der sendeseitigen Multiplexeinrichtung abgegeben sind und bevor die Daten dem sendeseitigen Teil (SU) der Übertragungseinrichtung zugeführt werden (Fig. 1).

4. Verfahren nach Anspruch 3» dadurch gekennzeichnet, daß das über die Übertragungseinrichtung übertragene Signal (K3) pro Zeitmultiplexrahmen (MR) außer den Synchronisierbits (SB) und den Informationsbits (IB) eine variable Anzahl von Leerbits (LB) enthält (Fig. 3).

VPA 9/240/4007 · - 15 -

509839/0628

Verfahren nach Anspruch 4, .dadurch gekennzeichnet, daß bei nicht hergestelltem Gleichlauf eines empfangsseitigen Teils (EU) der Übertragungseinrichtung (SU, ST, EU) und der empfangsseitigen Multiplexeinrichtung (ESY, DM, KE) die Dauer des Zeitmultiplexrahmens des übertragenen Signals (K3) empfangsseiti'g geändert v/ird, nachdem das übertragene Signal (K3) empfangen ist und bevor die Daten an die empfangsseitige Multiplexeinrichtung ■weitergeleitet werder. (Fig. 1).

Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß aus dem übertragenen Signal (K3) ein Signal (K5) abgeleitet wird, das pro Zeitmultiplexrahmen (MR) außer einer konstanten Anzahl von Synchronisierbits, und Informationsbits eine konstante Anzahl von Leerbits (LB) enthält (Fig. 7).

Verfahren nach Anspruch 2, 3» 4, dadurch gekennzeichnet, daß aus dem von der sendeseitigen Multiplexeinrichtung abgegebenen Signal (A) unter Verwendung eines ersten Schieberegisters (SR1) und eines ersten Decodierers (LOS1) ein erstes Steuersignal (LOG1) abgeleitet wird, das die Zeitpunkte kennzeichnet, zu denen die Synchronisierbits (SB) im ersten Schieberegister (SR1) gespeichert sind, daß ein rechteckförmiges Phasenlagensignal (FT1) erzeugt wird, dessen Impulse die Dauer der einzelnen Bits des Zeitmultiplexrahmens im Bereich des sendeseitigen Teils (SU) der Übertragungseinrichtung charakterisieren, daß die Phasenlage" des Phasenlagensignals (FT1) in Abhängigkeit von den Phasenlagen des ersten Steuersignals (LOG1) festgelegt werden und daß unter Verwendung des Phasenlageiisignals (FT1) das über die Übertragungseinrichtung übertragene Signal (K3) erzeugt wird (Fig. 2, 3)·

VPA 9/240/4007 - 16 -

509839/0628

8. Verfahren nach Anspruch 3 und 7, dadurch gekennzeichnet, daß im Bereich des sendseitigen Teils (SU) der Übertragungseinrichtung ein sendeseitiges Taktsignal (GS) erzeugt wird, mit dem das Bitraster im Bereich des sendeseitigei Teils (SU) der Übertragungseinrichtung festgelegt wird, daß das Signal (A), das von der sendeseitigen Multiplexeinrichtung abgegeben wird, einer ersten Kippstufe (K1) zugeführt wird, mit der die Phasenlage des Signals (A) an die Phasenlage des sendeseitigen Taktsignals (GS) angenähert wird (Fig. 2, 3).

9. Verfahren nach Anspruch 7 und 8, dadurch gekennzeichnet, daß aus dem sendeseitigen Taktsignal (GS) durch Vervielfältigung der Impulsfolgefrequenz ein erstes Schrittmeßsignal (PLL1) erzeugt wird, dessen Impulse einem ersten Frequenzteiler (FT1) zugeführt werden, der mit dem ersten Steuersignal (LOG1) zurückgesetzt wird und durch Frequenzteilung das Phasenlagensignal (FT1) erzeugt (Fig. 2,3).

10. Verfahren nach Anspruch 7, 8, 9» dadurch g e kennzei ohne t, daß aus dem vom ersten Schieberegister (SR1) abgegebenen Signal (B) und aus dem Phasenlagensignal (FT1) unter Verwendung einer zweiten Kippstufe (Κ2) ein Signal (K2) abgeleitet wird, das die Synchronisierbits und eine variable Anzahl von Leerbits (LB) enthält und ■ dessen Impulsflanken mit den Flanken des Phasenlagensignals (FT1) koinzidieren (Fig. 2).

11. Verfahren nach Anspruch 4, 8, 10, dadurch gekennzeichnet, daß mit dem Signal (K2) der zweiten Kippstufe (K2) und mit dem sendeseitigen Taktsignal (GS) unter Verwendung einer dritten Kippstufe (K3)» das über die Übertragungseinrichtung übertragene Signal (K3) gewonnen wird (Fig. 2,-4).

VPA 9/240/4007 · - 17 -

509 83 9/0526

12. Verfahren nach Anspruch 5 und 6, dadurch gekennzeichnet, daß aus dem über die Übertragungseinrichtung übertragenen Signal (KjS) unter Verwendung eines zweiten Schieberegisters (SR2) und unter Verwendung eines zweiten Decodierers (L0G2) ein zweites Steuersignal (L0G2) abgegeben wird, das den Zeitpunkt kennzeichnet, zu dem die Synchronisierbits im zweiten Schieberegister (SR2) gespeichert sind und daß aus den zeitlichen Abständen der einzelnen Impulse des zweiten Steuersignals (L0G2) Schaltsignale (K1'i, KI2, K13) erzeugt werden, mittels derer das Signal (K5) abgeleitet wird, das eine konstante Anzahl von Leerbits (LB) enthält (Fig. 4 bis 7).

13. Verfahren nach Anspruch 5 und 12, dadurch gekennzeichnet, daß im Bereich des empfangsseitigen Teils (EU) der Übertragungseinrichtung unter Verwen- dung eines empfangsseitigen Taktsignalgenerators (GE) ein empfangsseitiges Taktsignal (GE) erzeugt wird, mit dem das Bitraster im Bereich des empfangsseitigen Teils (EU) der Übertragungseinrichtung festgelegt wird, daß die Impulse des empfangsseitigen Taktsignals (GE) als Zählimpulse einem Zähler (Z1) zugeführt werden, der mit dem zweiten Steuersignal (L0G2) rückgestellt wird und daß aus dem Zählerstand des Zählers (Z1) unter Verwendung eines weiteren Decodierers (DC) Rahmenmeßsignal (DC1, DC2, DC3) abgeleitet werden, die die Dauer der Zeitmultiplexrahmen charakterisieren (Fig* 4 bis 7).

14. Verfahren nach Anspruch 12 und 13» dadurch gekennzeichnet, daß die Rahmenmeßsignale (DC1, DC2, DC3) während der Dauer einer vorgegebenen Anzahl von Zeitmultiplexrahmen in einer Speichereinrichtung (SP) gespeichert und entsprechende Speichersignale (SP1, SP2, SP3) abgegeben werden und daß unter Verwendung der Speichersignale (SP1, SP2, SP3) die Schaltsignale (K11, K12, K13) erzeugt werden (Fig. 4).

VPA 9/240/4007 ' - 18 -

509 8 39/0528

15. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß das empfangsseitige Taktsignal (GE) einem zweiten Frequenzvervielfacher (PLL2) zugeführt wird, der ein entsprechendes frequenzvervielfachtes Signal (PLL2) an einen zweiten Frequenzteiler (FT2) abgibt, dessen Frequenzteilungsverhältnis in Abhängigkeif von den Speichersignalen (SP1, SP2, SP3) geändert wird und der ein Phasenschiebersignal (FT2) abgibt (Fig. 4).

16. Verfahren nach Anspruch 6, 12, 15, dad.urch gekennzeichnet, daß eines der Ausgangssignale des zweiten Schieberegisters (SR2) einem dritten Schieberegister (SR3) zugeführt wird, das mehrere Speicherzellen enthält, die je mit einem Gatter (G11, G12, G13) verbunden sind, daß die Schaltsignale (K11, K12, K13) je einem weiteren Eingang der Gatter (G11, G12, G13) zugeführt werden, daß die Ausgänge der Gatter über ein ODER-Gatter (G2) einer weiteren Kippstufe (K5) zugeführt werden, die das Phasenschiebersignal (FT2) als Taktsignal erhält und das Signal (K5) abgibt, das eine konstante Anzahl von Leerstellen (LB) enthält (Fig. 4).

VPA 9/240/4007

509 839/0528