DE1462689A1 - Schaltungsanordnung zum Synchronisieren der Datenein- und Ausgabegeraete in Nachrichtenuebertragungssysteme - Google Patents

Description

PATENTANWALT DIPL.-ING. H. E. BÖHMER

7*3 BOBLINCBN SINDiLFINGBe STRASSB 49 FBBNSPRKCHBR (07031) «613*4»

Böblingen, den 50. Juni 1906 ru-sr

Anmelderin:

International Business Machines Corporation, Armonk, N.Y. 10

Amtliches Aktenzeichen: Neuanmeldung Aktenz. der Anmelderin: Docket 6609

Schaltungsanordnung zum Synchronisieren der Datenein- und -ausgabegeräte in Nachrichtenübertragungssystemen.

Die Erfindung betrifft eine Schaltungsanordnung zum Synchronisieren der Datenein- und -ausgabegerät^ in NachrichrenübertragungssysOemen, insbesondere in Datenternübertragungssystemen.

Verfahren und Schaltungsanordnungen zur Überwachung und Synchronisierung von Datenübertragungssystemen, an denen Datenein- und -ausgabegeräte angeschlossen sind, sind schon seit längerem bekannt. So j ist z.B. aurch die DAS 1 209 329 ein Datenübertragungssystem für paten vorgeschlagen worden, das dadurch charakterisiert ist, daß die •Bits, die die Daten darstellen, in Serienform übertragen sind, daß das System ein Steuernetzwerk enthält, das zwischen die Datenbits von ihrer übertragung weitere Bits einsetzt, die Zustandszellen darstellen und den Betriebszustand des Speichers der Anlage definieren, so daß sich ein Serienbitstrom von vorgegebener Impuiswiedernoiungsfrequenz ergibt, daü weiterhin an den Empfänger Sohait-

809809/0922

kreise angekoppelt sind, die die Datenzeichen von den Zustandszeichen abtrennen, daß die Zustandszeichen von diesen Schaltkreisen einem weiteren Steuernetzwerk zufUhrbar sind, das dazu dient, dem Rechner den Betriebszustand des Sprechers anzuzeigen und daß aufgrund von Signalen dieses Rechners, die ausgelöst werden, wenn der Rechner diese Zustandsanzeige empfangen hat, Befehlssignale erzeugt, durch die das Auslesen von Daten aus dem Speicher steuerbar ist, und daß an dem zweiten Ort ein Sender vorgesehen ist, der die Befehlssignale an den Speicher am ersten Ort über trägt. Außerdem ist in der deutschen Auslegeschrift 1 217 110 ein Verfahren zum Synchronisieren der einer Datenverarbeitungseinrichtung zugeführten Ausgangssignale eines digitalen Signalgebers mit der Verarbeitungszeit dieser Einrichtung vorgeschlagen worden, das dadurch gekennzeichnet ist, daß für die Verarbeitung zunächst das bei Beginn der Verarbeitung anstehende Ausgangssignal des Signalgebers in die Datenverarbeitungseinrichtung übernommen wird und die Verarbeitung* jeweils dann unterbrochen sowie neu begonnen wird, wenn sich während der Verarbeitungszeit das Ausgangssignal ändert.

Der vorliegenden Erfindung liegt nun die Aufgabe zugrunde, eine Schaltungsanordnung zu schaffen, die auf besonders einfache Weise eine Synchronisation von Sende- und Empfangseinheiten innerhalb eines Datenübertragungssystems mit geringem technischem Aufwand ermöglicht.

Die erfindungsgemäße Lösung der vorstehenden Aufgabe besteht darin, daß ein Taktzähler mit einem Multivibrator über Und- und Oder-Schaltungen ver bunden ist, daß dem Taktzähler eine bistabile Kippschaltung nachgeschaltet ist, die mit zwei Paaren von Und-Schaltungen zum Erzeugen von Impulsen verbunden ist, daß die Datenempfangs leitung durch die auf ihr auftretenden Daten und mit ihr verbundenen Und- und Oder-Schaltungen einen Phasenzähler steuert, der Über Korrekturschaltkreis« mit dem Taktzähler verbunden ist und durch Einblendung oder Ausblendung von Impulsen der genannten Art am Eingang des Zählers, entsprechend der empfangenen Impulse, dessen ZHhlvorgang beschleunigt bzw. verzögert.

809809/0922

Die Erfindung wird nun anhand eines in den Zeichnungen dargestellten Ausführungsbeispiels erklärt.

Es zeigen:

Fig. 1 ein Datenübertragungssystem mit bekanntem Aufbau;

Fig. 2a,b ein Schaltbild der erfindungsgemäßen Anordnung und

Fig. 3a,b Impulszüge zur Erklärung der Schaltungsanordnung nach und ka,b den Fig. 2a und 2b.

Fig. 1 zeigt ein bekanntes Nachrichtenübertragungssystem, dessen* Daten ein- und -ausgabevorrichtungen miteinander in Verbindung treten können, sowie ein Synchronisierten für die Datenein- und -ausgabegeräte.

In Fig. 2a und 2b befinden sich bei allen die Schaltung darstellenden Symbolen die Eingangssignale auf der linken Seite und die Ausgangssigna le auf der rechten Seite des Symbols. Bei den Selbsthalte- und Flipflopschaltungen wird durch ein dem oberen Teil des Symbols zugeführtes Eingangssignal die Schaltung in den Ein-Zustand und durch ein dem unteren Teil des Symbols zugeführtes Eingangssignal die Schaltung in den Aus-Zustand gebracht.

In Fig. 2a oben ist ein Multivibrator 10 dargestellt, der in diesem Ausführungsbeispiel so ausgelegt ist, daß er eine Arbeitsfrequenz von 4o KHz aufweist. Es sei ausdrücklich darauf hingewiesen, daß diese Arbeitsfrequenz nur als Beispiel angegeben wird und den Umfang der Erfindung nicht beschränken soll.

BAD ORIGINAL 80980 9/092 2

Die Ausgangsimpulse des Multivibrators 10 werden dem bistabilen Flipflop 11 zugeführt. Die Ein- und Aus-Ausgangssignale des Flipflops 11 werden durch die Ausgangsimpulse des Multivibrators 10 durch Und-Schaltungen 12 bzw. 13 geschaxuet und bilden dadurch abwechselnd die im Zeit· diagramm von Fig. 4 gezeigten A- und B-Impulse. Die Α-Impulse werden durch die normalerweise offene Und-Schaltung 15 und die Oder-Schaltung 16 geleitet, um einen Taktzähler 17 zu steuern. Der Taktzähler 17 kann ein herkömmlicher Zähler sein. Im vorliegenden Ausführungsbeispiel kann ψ er 10 Eingangsimpulse zählen., wonach er einen Ausgangsimpuls erzeugt, der dem Taktflipflop 18 zugeführt wird, um alternativ das Taktflipflop 18 nach je zehn dem Taktzähler 17 als Eingangssignale zugeführten A-Irnpulsen umzuschalten. Die Ausgangssignale des Taktflipflops 18 werden den Und-Schaltungen 19 und 2 0 zugeführt, um B-Impulse durchzuschalten, damit die Selbsthalteschaltung 21 umgeschaltet werden kann. Die Ausgangssignale des Taktflipflops 18 werden gleichzeitig mit Ausgangssignalen der Selbsthalteschaltung 21 und negativen A-Eingangsimpulsen den Ur.d-Schaltungen 22 und 2J> zugeleitet, welche mit der nominellen Baud-Frequenz C- und D-Abtastimpulse erzeugen. Die C-Impulse erscheinen in der Kitte, die D-Impulse am Anfang eines Bits.

Damit ein Datenübermittlungssystem richtig arbeitet, müssen die Sende- und Empfangsvorrichtungen eine gewisse Übereinstimmung darüber aufweisen wie schnell die Informationen zu senden sind. Die diesbezügliche Koordination wird durch die Synchronisationseinrichtung bewirkt. Auf die Synchronisationseinrichtung richtet sich wie schon erwähnt, die Erfindung im besonderen.

Bei Einleitung einer Empfangsoperation wird das Empfangsbetrieb-Steuersignal einer monostabilen Schaltung 26 zugeführt, deren Ausgan^ssignal über den Oder-Schalter 27 geleitet wird, um so die Synchronisier-Rückstellselbsthalteschaltung 2-8 in den Ein-Zustand zu schalten. Das Ausgangssignal von der Ein-Seite der Synchronisier-Rüekstell-Selbsthalteschaltung 28 öffnet die Und-Schaltung 29 für B-Impulse, um so den Taktzähler 17 und das Taktflipflop 18 rückzustellen. Es schaltet über die

ORIGINAL

Oder-Schaltung 30 die Selbsthalteschaltung 31 in den Ein-Zustand, über die Oder-Schaltung 2 Γ die RUckstellselbsthalteschaltung 33 in den Ein-Zustand, über die Oder-Schaltung 34 die Polgeselbsthalteschaltung 35 in den Ein-Zustand und das Empfangsflipflop 36 sowie das Sendeflipflop 37 in den Ein-Zustand. Jetzt ist die Empfangsschaltung darauf vorbereitet, Datenzeichen von der Datenübertragungsleitung 38 (Fig. 2b) zu empfangen .

Durch den ersten Übergang von Markierungen zu Leerschritt, der auf der Empfangsdatenleitung 38 erscheint und über die Inverterschaltung 39 und die Oder-Schaltung 40 weitergeleitet wird, wird die Synchronisier-RUckstellselbsthalteschaltung 28 in den Aus-Zustand geschaltet, und dadurch werden der Taktz'ähler 17 und das Taktflipflop 18 für die Betätigung durch Α-Impulse freigegeben, so daß eine halbe Bitzeit später ein C-Abtastimpuls auftritt. Der Ausgangsimpuls des Inverters 39 wird als Auftastimpuls der Und-Schaltung 41 zugeführt, so daß der nachher auftretende C-Abtastimpuls durch die Und-Schaltung 41 gelangt und die Selbsthalteschaltung 31 in den Aus-Zustand schaltet. Das Ausgangssignal von der Aus-Seite der Selbsthalteschaltung 31 tastet die Und-Schaltung 42 auf für den folgenden D-Impuls, der ein halbes Datenbit später auftritt und die Polgeselbsthalteschaltung 35 in den Aus-Zustand schaltet. Der folgende C-Abtastimpuls führt das nächstfolgende Datenbit in die Selbsthalteschaltung 31 ein, so daß das erste Bit in der Polgeselbsthalteschaltung 35 und das folgende Datenbit in der Selbsthalteschaltung 31 g$speichert werden.

Ein aufgetretener Wechsel wird an der Oder-Schaltung 43 festgestellt und dient zum Auftasten der Und-Schaltungen 68a, 68b und der anschliessenden Schaltungsanordnung in, der Weise, daß C-Abtastimpulse dementsprechend die Betätigung des Flipflops 36 steuern, damit Informationen,

809809/0922

U62689

-G-

die in einer Übergangscodierung empfangen worden sind, zu dem Serial!- sierer-Deserialisierer (SERDES) (siehe Fig. 1) in einer Zustandscodierung weitergeleitet werden. Beim Empfang abwechselnder Polgen, die eine aufeinanderfolgende Reihe von Einsen darstellen, werden diese zum SERDES-Oerät in einer Reihe von Einsen in der Zustandscodierung weitergeleitet, welche dem SERDES-Gerät als ein ununterbrochener Markierungs- oder Stoppsignalzustand erscheinen. Ein Startsignal oder O-Bit wird in Übergangsverschlüsselung als "kein übergang" empfangen und wird zum SERDES-Gerät als O-Bit in Zustandscodierung weitergeleitet. Das SERDES-Gerät erkennt dies als Leerschritt- oder Startsignal und bereitet sich auf den Empfang der folgenden Bits des Zeichens vor. Der Synchronisiervorrichtung wird dieser Zustand mit der Zeichenempfangssteuerungsleitung 70 angezeigt, welche die Und-Schaltungen 68a, 68b abschaltet und die Und-Schaltungen 69a, 69b einschaltet. Die folgenden Informationen auf der Datenempfangsleitung 58, die auf das Startbit folgen und in der Zustandscodierung sein müssen, werden von der Selbsthalteschaltung 31 aus durch die Und-Schaltung 69a* 69b zum Flipflop 36 und zum SERDES-Gerät ohne Änderung weitergeleitet. Diese Übertragungen von der Selbsthalteschaltung 31 zum Flipflop 36 erfolgen später in derselben C-Abtastung, welche die Datenempfangsleitung 38 abtastet, um das Flipflop 51 einzustellen.

Wenn das SERDES-Gerät das letzte Datenbit des Zeichens empfängt, zeigt es dies der Synchronisiervorrichtung durch Beseitigung der Anzeige auf der Zeichenempfangssteuerungaleitung 70 an, welche die Und-Schaltungen 69a, 69b abschaltet und die Und-Schaltungen 6Oa, 68b einschaltet. Diese stellen die Schaltungen wieder auf die übertragung von übergangscodierten Anzeigen in zustandscodierte Anzeigen für die folgenden Stopp- und Startsignale um. Die Sendebetriebs-Steuerschaltung zeigt an« daß die übertragende Vorrichtung sich im Sendebetrieb befindet. Durch die Einleitung dieser Betriebsart über die monostabile Schaltung 24 (Pig.1) und die Oder-Schaltung 27 wird die Synchronisierrückstell-Selbsthalteschaltung 28 eingeschaltet. Hierdurch wird der Taktgeber gestoppt und

809809/0922

die Synchronisiervorrichtung rUckgestellt, wie es oben erwähnt worden ist. Das Sendebereit-Signal aus den Übertragungseinrichtungen über die Oder-Schaltung 40 schaltet die Synchronisierrückstell-Selbsthalteschaltung 2b aus, und der Taktgeber wird ebenso, wie es oben beschrieben istj in Gang gesetzt. Das Sendebereit-Signal wird verzögert;, bevor es zum SERDES-Gerät oder zur Sendevorrichtung übertragen wird.

Die in Fig. 2b unten dargestellte Datensendeschaltung weist eine Flipflopschaltung 37 auf, die über ein zugeordnetes logisches Netzwerk ge- i steuert wird. Das "SERDES"-Gerät liefert alle Informationen auf der Leitung 71 in der Zustandscodierung. Bevor das "SERDES"-Gerät das verzögerte Sendebereit-Signal empfangen nat,wird ein ununterbrochenes Markierungs- oder Stoppsignal auf die Leitung 71 gegeben. Die Datensendeschaltungen und das Flipflop 57 übersetzen dieses in übergangsverschlüsselte Signale, welche als abwechselnde Übergänge über die Datensendeleitung t>7 gesendet werden. Das verzögerte Sendebereit-Signal am Ausgang des Verzögerungskreises C soll sicherstellen, daß einige Übergänge gesendet werden, bevor ein Zeichen gesendet wird, dalt die empfangende Vorrichtung ihre Taktschaltungen in Gang setzen kann.

Wenn daß SERDEö-Gerät oder die sendende Vorrichtung mit dem Senden eines Zeichens beginnt, erscheint ein Startsignal ouer ein Leerschritu auf der Leitung 71· Entsprechend dem bevorzugten übersetzungssystem wird dieses als "kein Übergang" gesendet. Während dieser Startoitzeit zeigt das SERDES-Gerät aui' der Zeichensendesteuerungs-Leitung 72 an, uaß es ein Zeichen sendet. Hierdurch werden die Üoersetzungsschaltungen abgeschaltet, und die folgenden Datenbits des Zeichens, die aus dem SERDES-Gerät auf Leitung /ι in Zustandsverscniüsseiung empfangen werden, werden in Zustanasverschlüsseiung *ur Datensendeleitung 67 weitergeleitet. Während der Bitzeit, in der das SERDES-Gerät das letzte Bit des Zeichens anliefert, wird die Anzeige auf der Zeichensendesteuerungs· leitung 72 beseitigt. Hierdurch werden die Ubersetzungsschaltungen betätigt, so daß das folgende Stoppsignal und Startsignal in die Übergangscodierung übersetzt werden. Eine Vorbedingung dieser Synchronisier·

809809/0922

yorrichtung besteht darin, daß das Stoppsignal ein genaues Vielfaches der Länge einer Bitzeit aufweisen muß. Alle Bitzeiten sind gleich lang und haben eine gleichbleibende Frequenz. Es ist zweckmäßig, die C- und D-Abtastimpulse der Synchronisiervorrichtung als Taktimpulse für das SERDES-Gerät in der übertragenden Vorrichtung zu benutzen.

Die vorstehenden Schaltungen bewirken, eine Übertragung, mit welcher die empfangende Synchronisiervorrichtung Informationen bekommen kann, P die es ihr ermöglichen, ihren Empfangstaktgeber synchron mit dem Taktgeber auf der Sendeseite zu halten.

Ein Phasenzähler 50 wird durch die Oder-Schaltungen 51 und 52 und eine Und-Schaltung 56 gesteuert, welche ihrerseits durch die Ausgangssignale der Selbsthalteschaltung 31 und die auf der Datenempfangsleitung 38 erscheinenden Bedingungen gesteuert werden. Vor dem Senden einer Datennachricht wird der Phasenzähler 50 auf null rückgestellt, und die Selbsthalteschaltungeii 53 und 54 werden in den Aus-Zustand rückgestellt Der Phasenzähler 50 in Verbindung mit den Selbsthalteschaltungen 53 und 54 und der Auftastverzögerungs-Selbsthalteschaltung 55 steuern die Beschleunigung oder Verlangsamung des Taktzählers 17* um ihn mit dem Senden-Eingabe/Ausgabe-Gerät synchron zu halten. Die Oder-Schaltungen 51 und 52 dienen als Steuerschaltungen für die Und-Schaltung 56> damit B-Impulse aus der Taktgeberschaltung eingeführt werden und den Phasenzähler 50 betätigen können. Gemäß dem Zeitdiagramm von Fig. 3* das die Betätigungszeiten für die Leitung 38 in Verbindung mit den Betätigungszeiten für die Selbsthalteschaltung 31 zeigt, welche von den Exklusiv-Oder-Schaltungen 51 und 52 gesteuert wird, zählt der Phasenzähler 50 B-Impulse von einem Markieru/ig-Leerschrltt-Übergang auf Leitung yd bis' zum nächsten C-Abtastimpuls oder etwa ein halbes Bit lang ab. Jedesmal, wenn der Zähler 50 den V/ert zehn erreicht, erscheint ein Ausgangsimpuls, durch den die Selbsthalteschaltung 53 in den Ein-Zustand geschaltet wird. Der danach erscheinende Α-Impuls schaltet die Beschleunigungs-Selbsthalteschaltung 54 in den Ein-Zustand. Wenn beide Selbsthalteschaltungen 53 und 54 im Ein-Zustand sind, zeigt dies an, daß das

«πα«ηο/ηΡ92 bad original

erste Überlauf-Ausgangssignal aus dem Phasenzähler 50 aufgetreten ist. Wenn der nächste Übergang zwischen Leerschritt und Markierung auf der Datenempfangsleitung }8 erscheint, nimmt der Phasenzähler 50 den Zählvorgang bis zum nächsten C-Abtastlmpuls ohne dazwischenliegen-des Rückstellen und Zählen wieder auf. Dieser Zustand wird dargestellt durch die Phasenzähl- und Korrekturleitung von Fig. 3> worin das horizontale T die erste Hälfte des Zählvorgangs darstellt, der von dem übergang zwischen Leerschritt und Markierung bis zur Abtastung stattfindet; darauf folgt der Unterbrechungs- oder "Kein Zählvorgang"-Zustand und darauf ein zweiter halber Zählvorgang, der von dem Übergang zwischen Markierung und Leerschritt bis zum Augenblick der Abtastung oder Korrektor abläuft. Der erste Überlauf-Ausgangsimpuls des Phasenzählers 50 kann im ersten Teil des Zählvorganga oder im zweiten Teil des Zählvorgangs auftreten; dies ist von den Stellen der Übergänge auf Leitung 38 abhängig. Die Einschalbzeit der Selbsthalteschaltung 55 kann, wie aus dem Zeitdiagramm von Fig. 3 hervorgeht, zu verschiedenen Zeitpunkten auftreten.

Wenn der Phasenzähler 50» wieder zehn gezählt hat (insgesamt zwanzig), erscheint ein zweiter Überlauf- oder Ausgangsimpuls, der durch die Und-Schaltung 59 geleitet wird und die Selbsthalteschaltung 53 in den Aus-Zustand bringt.

Nachstehend sind der Zählstand und die Zustände der Selbsthalteschaltungen irr Tabellenform aufgeführt:

Phasenzähler 50	kleiner	10	Schaltkreis 53	Schaltkreis 54
Inhalt	mehr als und gleich	10 20	aus	aus
Inhalt	größer	20	ein	ein
Inhalt		aus	ein

809809/0922

Die Und-Schaltung 57 stellt fest, wenn der Zählstand größer als zwanzig ist und es erwünscht ist, den Taktzähler 17 zu beschleunigen. Die Oder-Schaltung 64 stellt fest, wenn der Zählstand kleiner als zwanzig ist und es erwünscht ist, den Taktzähler zu verlangsamen.

Die Korrektur (Beschleunigung oder Verlangsamung) des Taktzählers 17 erfolgt kurz nach der C-Abtastung nach dem "Leerschritt-zu-Markierung"-Ubergang auf der Datenempfangsleitung 38. Die erforderliche Korrektur besteht darin, daß ein zusätzlicher B-Impuls über die Oder-Schaltung

16 zu den Eingangssignalen des Taktzählers 17 hinzugefügt wird, um diesen kurzzeitig zu beschleunigen und ihn in der Phase vorzurücken, oder daß ein Α-Impuls über die Und-Schaltung 15 zum Eingang des Taktzählers

17 unterdrückt wird, um diesen kurzzeitig zu verlangsamen bzw. in der Phase zu verzögern. Danach werden der Phasenzähler 50«auf null rückgestellt und die Korrektur-Selbsthalteschaltungen 53* 5²^, 55 In den Normalzustand zurückgeschaltet, so daß die Schaltungen für den nächsten Zählvorgang bereit sind, der beim nächsten Übergang zwischen Markierung und Leerschritt beginnt.

Die Korrekturzeit wird durch die Und-Schaltung 58 bestimmt und ist so festgelegt, daß sie kurz nach dem ersten C-Abtastimpuls nach einem übergang zwischen Leerschritt und Markierung liegt. Jetzt wird ein B-Impuls von de.r Und-Schaltung 58 freigegeben. Dieser Impuls schaltet die Verlangsamungs-Selbsthalteschaltung 55 in den Ein-Zustand. Der nächste A-Impüls schaltet über die Und-Schaltung 62 und die Oder-Schaltung 32 die Rückstell-Selbsthalteschaltung 33 ein. Im Ein-Zustand der Selbsthalteschaltung 33 schaltet der nächste B-Impuls über die Und-Schaltung 63 die Selbsthalteschaltung 55 in den Aus-Zustand. Die Selbsthalteschaltung 55 ist im Ein-Zustand von einem B-Impuls bis zum nächsten B-Impuls, d.h., sie ist im Ein-Zustand während der Zeit, in der ein Α-Impuls zwischen den beiden B-Impulsen auftritt. Beim nächsten Übergang zwischen Markierung und Leerschritt wird die RUckstell-Selbsthalteschaltung 33 ausgeschaltet. Während diese Vorgänge ablaufen, speichern die Selbsthalteschaltungen 53 und 5^ die Resultate des letzten Zählvorgangs, der zur

809809/0922

C-Abtastzeit abgeschlossen worden ist. Durch den Zustand der Selbsthalteschaltungen 53 und 54 ist nun entweder die Und-Schaltung 57 für eine Beschleunigung oder die Und-Schaltung 65 für eine Verlangsamung betätigt worden. Ist eine Beschleunigung nötig, wird der einzelne B-Impuls aus der Und-Schaltung 58 über die Und-Schaltung 57 der Oder-Schaltung 16 zugeleitet. Ist eine Verlangsamung erforderlich, wird das dem Ein-Zustand der Selbsthalteschaltung 55 entsprechende Signal über die Und-Schaltung 65 und den Inverter 6β der Und-Schaltung 15 zugeführt, | wo es einen einzelnen Α-Impuls aus der vom Zähler 17 gezählten Folge von Α-Impulsen unterdrückt.

Es sei darauf hingewiesen, daß die Phase des Taktzählers 17 um nur einen Zählpunkt korrigiert (beschleunigt oder verlangsamt) wird, und zwar ohne Rücksicht darauf, wie weit der Stand des Phasenzählers 50 unter oder über dem quantitativen Wert zwanzig liegt. Hierdurch wird der oben erwähnte Trägheits- oder "Schwungrad"-Effekt erreicht. Die Höhe des Zählwertes für die Zähler bestimmt die Größe der Trägheit.

Das hier gezeigte Ausführungsbeispiel ist für die Halbduplexoperatio,. bestimmt, bei der die Sende- und Empfangsvorgänge an einer Eingabe/A sgabe-Vorrichtung abwechselnd, aber nicht gleichzeitig stattfinden. F r die Vollduplex- oder gleichzeitige Operation der Datensende- und -empfangsschaltungen muß eine Sendetakcschaltung vorgesehen werden, die im Aufbau dem Zähler 17, dem Flipflop 18, der Selbsthalteschaltung 21 und den Und-Schaltungen 19# 20, 22, 23 entspricht. Diese würde dann direkt durch Α-Impulse gesteuert, ohne daß Vorkehrungen für das Beschleu igen oder Verlangsamen des Zählers getroffen sind.

BAD ./ η ο ο ·>

Claims (1)

146268Θ

Pock·t 660ft

30. Juni 1966 ru-sr

P & ti η tana P r ü c h*

Schaltungsanordnung zum Synchronisieren der Dateneln» und -ausgabegeräte in Nachrichtenübertragungeajretemen, insbesondere In DatenfernUbertragungssystemen, dadurch gekennzeichnet, daß ein Taktzähler (17) mit einem Multivibrator (10) über Und- und Oder-Schaltungen (12,13#15*16 und 29) verbunden ist, daß dem Taktzähler (17) eine bistabile Kippschaltung (18) nachgeschaltet ' ist, die mit zwei Paaren von Und-Schaltungen 09*20 bzw. 22, 23) zur Erzeugung von Impulsen (CD) verbunden ist, daß die Datenempfangsleitung (38) durch die auf ihr auftretenden Daten und mit ihr verbundenen Und- und Oder-Schaltungen. (56 bzw. 51 und 52) einen Phasenzähler (50) steuert, der über Korrekturschaltkreise (33,35*53,5* und 55) mit dem Taktzähler (17) verbunden ist und durch Einblendung oder Ausblendung von Impulsen der genannten Art, entsprechend den empfangenen Impulsen, dessen Zählvorgang beschleunigt bzw. verzögert.

Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß den Oder-Schaltungen (51 und 52) eine Und-Schaltung (56) nachgeschaltet ist, die direkt mit einem Eingang des Phasenzahlers (50). zum Zuführen von B-Impulsen verbunden ist, daß der Ausgangsimpuls des Phasenzähler (30) die Selbsthalteschaltung (53) einschaltet und der nächstfolgende A-Impuls die Selbsthalteschaltung (54) ein schaltet, wodurch angezeigt wird, daß der erste Auegangsimpuls am Phasenzähler (50) aufgetreten ist.

BAD ORiGiNAL