DE2657365C2 - Verfahren und Schaltungsanordnung zur Durchführung des Verfahrens zur Rahmensynchronisierung eines Zeitmultiplexsystems - Google Patents
Verfahren und Schaltungsanordnung zur Durchführung des Verfahrens zur Rahmensynchronisierung eines ZeitmultiplexsystemsInfo
- Publication number
- DE2657365C2 DE2657365C2 DE2657365A DE2657365A DE2657365C2 DE 2657365 C2 DE2657365 C2 DE 2657365C2 DE 2657365 A DE2657365 A DE 2657365A DE 2657365 A DE2657365 A DE 2657365A DE 2657365 C2 DE2657365 C2 DE 2657365C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- synchronization
- output
- input
- synchronizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Mobile Radio Communication Systems (AREA)
- Selective Calling Equipment (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zur Synchronisierung eines Zeitmultiplexsystems mit mehreren
Datenkanälen, mit einem Multiplexer, der pro Zeitmultiplexrahmen insgesamt m Zeitschlitze bereitstellt
und ein Multiplexsignal abgibt, mit einem sendeseitigen Synchronisierbitgenerator, der Synchronisierbits
erzeugt, die im Rahmen des Multiplexsignals von der Sendeseite zur Empfangsseite übertragen
werden, mit einem empfangsseitigen Taktgeber zur Erzeugung eines Bittaktes, mit einem empfangsseitigen
Adressengeber zum Betrieb eines Demultiplexers und mit einem empfangsseitigen Synchronisierdiskriminator,
der mit Hilfe der Synchronisierbits ein Synchronisiersignal zum Betrieb des Adressengebers erzeugt.
Zur Rahmensynchronisierung von Zeitmultiplexsystemen
werden bekanntlich pro Zeitmultiplexrahmen mehrere Synchronisierbits übertragen, die insgesamt ein
Synchronisierwort bilden. Durch empfangsseitige Decodierung dieses Synchronisierwortes wird die Lage des
Zeitmultiplexrahmens erkannt und eine Zeitmultiplexrahmensynchronisierung ermöglicht Wenn die Synchronisierworte
nur aus einer relativ geringen Anzahl von Synchronisierbits gebildet werden, dann ist die
Wahrscheinlichkeit der Vortäuschung von Synchronisiermerkmalen durch Datenworte relativ groß, so daß
derartige Systeme häufig gestört sind. Wenn im Gegensatz dazu die Synchronisierworte aus vielen
einzelnen Synchronisierbits gebildet werden, dann ist die Vortäuschung von Synchronisiermerkmalen durch
Datenbits gering, aber es wird ein relativ großer Antei! der Kanalübertragungskapazität zur Übertragung der
Synchronisierinformationen beansprucht. Derartige, aus vielen Synchronisierbits bestehende Synchronworte
haben aber auch noch den Nachteil, daß im Zuge der öynchronisierüberwachung bei Ausfall der Synchronisierung
ein Alarmsignal erst mit relativ großer Verzögerung erzeugt werden kann.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Rahmensynchronisierung anzugeben, das
trotz Unempfindlichkeit gegen Vortäuschung von Synchronisiermerkmalen nur eine relativ geringe
Kanalübertragungskapazität erfordert und das im Zuge der Synchronisierüberwachung bei Ausfall der Synchronisierung
eine rasche Alarmauslösung ermöglicht.
Die der Erfindung zugrundeliegende Aufgabe wird durch die Anwendung der folgenden Schritte gelöst:
A) Der Synchronisierbitgenerator erzeugt pro Zeitmultiplexrahmen genau ein Synchronisierbit, und mindestens ρ > 6 einander folgende Synchroni-
A) Der Synchronisierbitgenerator erzeugt pro Zeitmultiplexrahmen genau ein Synchronisierbit, und mindestens ρ > 6 einander folgende Synchroni-
sierbits bilden je ein Synchronisierwort.
B) Die Synchronisierbits des Synchronisierbitgenerators werden sendeseitig über einen Datenkanal
dem Multiplexer zugeführt.
C) Das Multiplexsignal wird empfangsseitig mit dem
Bittakt seriell in ein Register eingegeben, das aus mindestens 2 pm— m Zellen gebildet wird.
D) Jede m-te Zelle des Registers ist mit einem ersten
Decodierer bzw. zweiten Decodierer verbunden, die beide auf das Synchronwon, ansprechen und ein
erstes bzw. zweites Decodiersignal abgeben, und bei Koinzidenz des ersten und des zweiten
Decodiersignals wird ein Synchronisiererkennungssignal abgegeben.
E) Mit dem Synchronisiererkennungssignal wird bei noch nicht erreichter Synchronisierung der Zählerstand
eines Zählers zurückgesetzt, der ab einem Anfangszählerstand weitere m · ρ Zählerstände
zähit und der das Synchronisiersignal an den Adressengeber abgibt.
F) Das Synchronisiersignal wird einem Synchronisierwortzähler zugeführt, der bei Koinzidenz des
Synchronisiersignals mit dem ersten Hecodiersignal
ein Rücksetzsignal abgibt, das den Zählerstand des Synchronisierwortzählers zurücksetzt, und der
bei Erreichen eines vorgegebenen Zählerstandes ein Zählsignal abgibt.
G) Das Zählsignal wird einer Kippstufe zugeführt, die mit dem Synchronisierworterkennungssignal gesteuert
wird und ein Alarmsignal abgibt, wenn das erste Decodiersignal ausbleibt.
Das erfindungsgemäße Verfahren zeichnet sich durch weitgehende Unempfindlichkeit gegen Vortäuschung von Synchronisiermerkmalen aus, weil einerseits zur Synchronisierung mehrere einander folgende Synchronisierworte herangezogen werden und weil andererseits die einzelnen Synchronisierworte aus relativ vielen einzelnen Synchronisierbits bestehen. Trotz dieser relativ umfangreichen Synchronisierinformationen ist nur eine geringe Kanalübertragungskapazität zur Übertragung dieser Synchronisierinformationen erforderlich, weil pro Zeitmultiplexrahmen jeweils nur ein einziges Synchronisierbit übertragen wird. Das erfindungsgemäße Verfahren zeichnet sich auch dadurch aus, daß im Zuge der Synchronisierüberwachung im Falle einer Synchronisierstörung schnell ein Alarmsignal abgeleitet wird, weil dazu nicht die Decodierung beider Synchronisierworte, sondern nur eines einzigen Synchronisierwortes erforderlich ist.
Das erfindungsgemäße Verfahren zeichnet sich durch weitgehende Unempfindlichkeit gegen Vortäuschung von Synchronisiermerkmalen aus, weil einerseits zur Synchronisierung mehrere einander folgende Synchronisierworte herangezogen werden und weil andererseits die einzelnen Synchronisierworte aus relativ vielen einzelnen Synchronisierbits bestehen. Trotz dieser relativ umfangreichen Synchronisierinformationen ist nur eine geringe Kanalübertragungskapazität zur Übertragung dieser Synchronisierinformationen erforderlich, weil pro Zeitmultiplexrahmen jeweils nur ein einziges Synchronisierbit übertragen wird. Das erfindungsgemäße Verfahren zeichnet sich auch dadurch aus, daß im Zuge der Synchronisierüberwachung im Falle einer Synchronisierstörung schnell ein Alarmsignal abgeleitet wird, weil dazu nicht die Decodierung beider Synchronisierworte, sondern nur eines einzigen Synchronisierwortes erforderlich ist.
Um die Synchronisierung mit geringem technischen Aufwand aufrechtzuerhalten, solange der erste Decodierer
und der zweite Decodierer das erste Decodiersignal bzw. das zweite Decodiersignal abgeben, ist es
unter Verwendung einer Schaltungsanordnung zur Durchführung des erfindungsgemäßen Verfahrens
zweckmäßig, daß die Ausgänge des ersten Decodierers und des zweiten Decodierers an Ausgänge eines ersten
UND-Gliedes angeschlossen sind, dessen Ausgang mit einem Eingang eines zweiten UND-Gliedes verbunden
ist, daß der Ausgang der Kippstufe an einen weiteren t>o
Eingang des zweiten UND-Gliedes angeschlossen ist und daß der Ausgang des /.weiten UND-Gliedes
einerseits an einen Eingang der Kippstufe und andererseits an einen Rücksetzeingang des Zählers
angeschlossen ist. >r.
Um die Synchronisierung mit geringem technischem Aufwand zu überwachen, ist es unter Verwendung einer
Schaltungsanordnung vir Durchführung des Verfahrens zweckmäßig, dall der Ausgang des ersten Decodierers
an einen Eingang eines dritten UND-Gliedes angeschlossen ist, daß der Ausgang des Zahlers an einen
zweiten Eingang des dritten UND-Gliedes angeschlossen ist und daß der Ausgang des dritten UND-Gliedes
mit einem Rücksetzeingang des Synchronwortzählers verbunden ist.
Im folgenden werden Ausführungsbeispiele der Erfindung anhand der F i g. 1 bis 6 beschrieben, wobei in
mehreren Figuren dargestellte gleiche Gegenstände mit gleichen Bezugszeichen gekennzeichnet sind. Es zeigt
Fig. 1 ein Zeitmultiplexsystem,
F i g. 2 eine ausführlichere Darstellung eines in F i g. 1 schematisch dargestellten Synchronisierdiskriminators,
F i g. 3 einige Signale, die beim Betrieb des in F i g. 1 dargestellten Zeitmultiplexsystems auftreten,
F i g. 4 einige Signale, die beim Betrieb des in F i g. 2 dargestellten Synchronisierdiskriminators im synchronen
Zustand auftreten,
F i g. 5 einige Signale, die beim Betrieb des in F i g. 2 dargestellten Synchronisierdiskriminators im Zuge der
Rahmen-Synchronisiersuche auftreten und
F i g. 6 einige Signale, die beim Betrieb des in F i g. 2
dargestellten Synchronisierdiskriminators im Zuge der Synchronisierüberwachung auftreten.
Fig. 1 zeigt den Synchronisierbitgenerator SC und
die Datenquellen DQ 1, DQ 2... DQ n. deren Ausgänge
über zugeordnete Datenkanäle an Eingänge des Multiplexers MUX angeschlossen sind. Über einen
ersten Datenkanal wird somit Jas Signa! 5 des
Synchronisierbitgenerators abgegeben und über weitere Datenkanäle werden die Datensignale Di, D2 ...
D η an den Multiplexer MUX abgegeben. Die Signale S und D 1, D 2... D η bestehen aus Folgen einzelner Bits,
aus denen mit Hilfe des Multiplexers MUX das sendeseitige Multiplexsignal MUX gewonnen wird, das
sich pro Zeitmultiplexrahmen aus mindestens einem Anteil aller Signale S, Di, DI ... Dn zusammensetzt.
Falls die Signale 5, DX, D2 ... Dn mit gleicher Bitrate
abgegeben werden, dann enthält das Zeitmultiplexsignal MS pro Zeitmultiplexrahmen je einen Anteil aller
Signale. Die Datensignale Di, D2 ... Dn können aber
auch mit verschiedener Bitrate abgegeben werden, so daß pro Zeitmultiplexrahmen mehrere Anteile von den
einzelnen Datensignalen Di, D2 ... Dn zum
Zeitmultiplexsignal MS beigesteuer· werden. Der Multiplexer MUX wird mit Hilfe des sendeseitigen
Adressengebers AS betrieben, wobei auf Details der Übernahme der einzelnen Signale 5, Di, D2 ... Dn
hinsichtlich der Taktung nicht eingegangen wird, weil diese Details als bekannt vorausgesetzt werden und
außerhalb des Rahmens der vorliegenden Erfindung liegen. Beispielsweise sind im allgemeinen Pufferspeicher
erforderlich, um die Signale S, Di, D2 ... D η zum richtigen Zeitpunkt im Multiplexer MUXzu bearbeiten.
Es wird angenommen, daß derartige Pufferspeicher, falls erforderlich, innerhalb des Multiplexers MUX
angeordnet sind.
F i g. 3 zeigt die Gewinnung des Multiplexsignals MS,
wobei beispielsweise insgesami sechs Kanäle vorausgesetzt
sind, wogegen in der Praxis im allgemeinen eine wesentlich größere Anzahl von Kanälen vorgesehen ist.
Der Bittakt Tb wird von dem in Fig. 1 dargestellten
Taktgeber TGS erzeugt. Jeder Zeitmultiplexrahmen Ri, R2. RX R4, «5 des Zeitmultiplexsignals MS
enthält außer den einzelnen Bits der Datensignale Di.
D2 ... je ein Synchronisierbit S. An die Bits B 1, B2. S3.
54 der einzelnen Datensignale Di. D2 ... folgt immer
ein Synchronisierbit 5. Das Multiplexsignal MS wird mit
Hilfe der in Fig. I dargestellten sendeseitigen Übertragungseinrichtung
US über die Übertragungsstrecke UST übertragen und mit Hilfe der empfangsseitigen
Übertragungseinrichtung UE empfangen. Der empfangsseitige
Taktgeber 7"Gf erzeugt den Bittakt TB, der auch in F i g. 3 dargestellt ist. Das empfangsseitige
Multiplexsignal ME gleicht im wesentlichen dem sendeseitigen Zeitmiiltiplexsignal MS, tritt aber diesem
gegenüber zeitverzögert auf.
Dem in Fig. I dargestellten Synchronisierdiskriminator
DIS wird das Zeitmultiplexsignal MEzugeführt, und
es wird das Synchronisiersignal Tp gewonnen, das zur
Steuerung des empfangsseitigen Adressengebers AE dient. Das Zeitmiiltiplexsignal Mt wird den Pufferspeichern
PSi, PS2 ... PSn zugeführt, die unter Verwendung des Demultiplexers DEMUX und mit Hilfe
des Hittaktes TB aktiviert werden. Die Rahmcnsynchro-M!Tficri!r!£
bc/wecki im wesentlichen den Rahmrnplpichlauf
des sendeseitigen Multiplexers MUX und des empfangsseitigen Demultiplexers DEMUX, was dadurch
erreicht wird, daß der Adressengeber AE immer
derart zurückgesetzt wird, daß die Datensignal Di.
D 2 ... Dn der Reihe nach in den Pufferspeichern PSi.
PS2 ... PSn zwischengespeichert werden. An die
Ausgange dieser Pufferspeicher sind in F i g. 1 nicht dargestellte Datenendgeräte angeschlossen.
Fig. 2 zeigt ausführlicher den in Fig. I schematisch
dargestellten Synchronisierdiskriminator DIS. Die Fig.4. 5 und 6 zeigen Signale, die beim Betrieb dieses
Synehronisicrdiskriminators auftreten. Das empfangsseitige Multiplexsignal ME wird seriell dem Register
Rd zugeführt, das als Schieberegister betrieben wird,
wobei die Impulse des Bittaktes TB als Schiebetakt verwendet werden. Das Register RG enthält die Blöcke
ß2. «3. Ö4. Ö5. /J6. BT. BS. B9. B 10. β II. ß12. die
mit gleichen Bezugszeichen wie die in F i g. 3 dargestellten Bits bezeichnet sind, weil diese Blöcke zur
Speicherung dieser Bits dienen. Im Anschluß an die Blöcke Bl bis ßl2 folgt jeweils eine Zelle S zur
Speicherung der in F i g. 3 mit gleichen Bezugszeichen bezeichneten Synchronisierbits. Bei diesem Ausführungsbeispiel
bestehen die einzelnen Blöcke 0 2 bis B 12 aus je sechs Zellen, wogegen bei einem praktisch
realisierten Ausführungsbeispiel diese Blöcke 52 bis B 12 aus je 4b Zellen bestehen, denen je eine Zelle S
folgt. Innerhalb des Zeitmultiplexrahmens werden somit bei diesem praktisch realisierten Ausführungsbeispiel
insgesamt 47 Bits übertragen.
Die Decodierer DCI und DC2 sprechen beide auf
das Synchronisierwort 100010 an und geben bei Erkennung dieser Synchronisierworte jeweils I -Signale
ab. Zur Erkennung des ersten Synchronisierwortes mit Hilfe des Decodieren DCI sind nur die Blöcke B2 bis
S6 und die entsprechenden Zellen Serforderlich, weil
das Zeitmultiplexsignal ME direkt dem ersten Eingang des Decodierers DCI zugeführt ist.
Der Bittakt 7"S wird dem Zähler Zl zugeführt, der
nach insgesamt m Impulsen einen Ausgangsimpuls des Rahmentaktes TR abgibt. Es werden somit insgesamt m
Zeitschlitze des Zeitmultiplexsignals vorausgesetzt. Gemäß F i g. 3 wäre m = 6 anzunehmen, und bei einem
realisierten Ausführungsbeispiel enthält ein Zeitmultiplexrahmen mit m = 47 insgesamt 47 Zeitschlitze. Der
über den Ausgang des Zählers Z1 abgegebene Rahmeniakt TR ist in F i g. 4 dargestellt, der im Maßstab
im Vergleich zur F i g. 3 größer ist. wie insbesondere der Vergleich der beiden in F i g. 3 und F i g. 4 dargestellten
Multiplexsignalc ME zeigt. Den Bits B 1, Ö2, Ö3 ... des
Multiplexsignals ME folgen wieder die Synchronisierbits, so daß ab der Zeit 1 bis zur Zeit 2 das
Synchronisierwort SYNCi = 100010 empfangen wird.
Die Synchronisierworte SYNC2 und SYNCi bestehen aus den gleichen Synchronisierbits und werden zu
späteren Zeitpunkten empfangen. Das Synchronisierwort SYNCi wird somit während der Dauer der
Zeitmultiplexrahmen Ri bis R 6 übertragen, und das
Synchronisierwort SYNC2 wird während der Dauer der Zeitmultiplexrahmen R7 bis R 12 übertragen. In
ähnlicher Weise wird auch das Synchronisierwort SYNC3 während der Dauer von sechs Zeitmultiplexrahmen
übertragen.
Gemäß F" i g. 2 wird der Rahmentakt TR dem Zähler
7.2 zugeführt, der nach insgesamt ρ Eingangsimpulsen
einen Impuls des Synchronisiersignals Tp abgibt. Gemäß F'i g. 3 und gemäß einem praktisch realisierten
Ausfiihrungsbeispicl werden mit /> = 6 während der
Dauer von sechs aufeinanderfolgenden Zeitmultiplexrahmen die einzelnen Synchronisierbits der Synchronisierworte
übertragen. Das Synchronisiersignal Tp ist in F i g. 4 dargestellt und dessen einzelne Impulse treten zu
den Zeiten 1,2,3,4 auf.
Der Zähler 7.3 ist als Synchronisierwortzählcr zu
bezeichnen, weil er eingangs das Synchronisiersignal Tp erhält und dessen Impulse zählt. Falls er nicht vorher
zurückge'tellt wird, zählt er bis 3 und gibt dann über
seinen Ausgang das Signal Tq ab. leder der Zähler Z 1, Z2. 7.3 hat einen Rücksetzeingang r und wird bei
Empfang eines !-Signals auf je einen Anfangszählcrstand
zurückgesetzt. Die Kippstufe K kann zwei stabile Zustände einnehmen und gibt während der Dauer eines
0- bzw. 1-Zustandes ein 0- bzw. I-Signal über ihren
Ausgang cab. Ein Übergang vom 0- in den !-Zustand
erfolgt immer dann, wenn am Eingang b ein !-Signal
auftritt. Fun Übergang vom 1-Zustand in den 0-Zustand
erfolgt dann, wenn am Eingang a ein !-Signal auftritt. Über den Ausgang ν der Kippstufe K wird das Signal
KA abgegeben.
Die Wirkungsweise des in F i g. 2 dargestellten Synchronisierdiskriminators DIS wird nun anhand der
in F i g. 4 dargestellten Signale für den Fall beschrieben daß der Synchronisierzustand bereits erreicht ist. Die
vollzogene Synchronisierung wird durch das Signal KA = I signalisiert. Die Decodierer DCI und DC 2
erkennen laufend die empfangenen Synchronisierwortc und geben jeweils !-Signale an das UND-Glied Ui ab
weshalb auch dieses Glied zu den Zeitpunkten 1, 2, 3, A jeweils 1 -Signale abgibt, die in F i g. 4 mit dem gleicher
Bezugszeichen Ui bezeichnet sind. Diese !-Signa1" Ui
kommen jedoch am Ausgang des UND-Gliedes Ui nicht zur Wirkung, weil wegen des Inverters IN eir
0-Signal an einem Eingang des UND-Gliedes Ut
anliegt, so daß über den Ausgang des UND-Gliedes Uί
das Signal SE = 0 abgegeben wird. Während der Dauei
des Signals Sf = 0 erfolgt somit keine Rückstellung dei Zähler Zl und Z2, so daß die Zählweise dieser Zählei
Z 1 und Z2 nicht geändert und das Synchronisiersigna
mi Tp. wie in Fig.4 dargestellt, abgegeben wird. Da di(
Ausgangssignale des Decodierers DCI mit der einzelnen Impulsen des Synchronisiersignals Tp untei
den gemachten Voraussetzungen koinzidieren, werdei über den Ausgang des UND-Gliedes 1/3 etwa zu der
- - Zeitpunkten 1, 2, 3, 4 laufend l-Signale abgegeben
welche die Zählerstände des Zählers Z3 zurücksteller
so daß das Signal Tq = 0 abgegeben wird. Da an Eingang a der Kippstufe K ein 0-Signal anliegt, wird da
Signal KA = I nicht geändert.
Gemäß Fig. 5 ist der Rahmensynchronismus noch
nicht hergestellt, wie aus dem zur Zeit 5 auftretenden Impuls des Synchronisiersignale Tp ersichtlich ist und
was außerdem durch das Alarmsignal KA = O signali- <,
siert wird. Es wird aber angenommen, daß zur Zeit 6 beide Decodierer DC'I und OC 2 das richtige
Synchr.misierwort SYNCA erkennen und jeweils
I-Signal.- an das UND-Glied Ui abgeben, so daß auch
über den Ausgang des Gliedes U\ ein I-Signal an das |0
Glied i/2 abgegeben wird. Da mit KA = 0 auch am
/weiten Eingang des Gliedes (/2 ein I-Signal anliegt,
wird über den Ausgang des Gliedes U2 das Signal
ST = I abgegeben, das die Rückstellung der Zähler Z 1
und /2 bewirkt. Diese Zähler ZA und Zl beginnen
somit ab der Zeit 6 wieder mit der Zählung, so daß ab diesem Zeitpunkt der Rahmensynchronismus gefunden
ist. Mit dem Signai Sl: = I am Eingang öder Kippstufe K wird die Kippstufe K in ihren !Zustand versetzt,
währenddem sie das Signal KA = I abgibt. Damit ist ab dem Zeitpunkt 6 wieder der in Fig. 4 dargestellte
Zustand erreicht.
Gemäß F i g. 6 wird die Überwachung der Synchronisierung
genauer beschrieben. Es wird angenommen, daß zur Zeit 10 der letzte Impuls des Signals (73 aufgetreten
ist und daß zu den Zeitpunkten II, 12 und 13 aber keine
Rückstellungen des Zählers Z3 mehr vorgenommen werden, weil der Decodierer DCI keine richtigen
Synchronworte empfängt. Zu den Zeitpunkten II, 12 und 13 werden zwar noch Impulse des Synchronisiersi
gnals Tp abgegeben, aber zur Zeit 13 tritt ein Impuls des Signals Tq auf, der das Alarmsignal KA = 0 auslöst.
Das in Fig. 2 dargestellte Schieberegister RO mit
seinen vielen Zellen kann unter Verwendung eines adressierbaren Speichers preisgünstig realisiert werden.
In diesem Zusammenhang werden die einzelnen Zellen des Speichers derart adressiert, daß der Reihe nach die
einzelnen Bits des Multiplexsignals MF. gespeichert werden, wobei gleichzeitig dauernd jene Speicherzellen
abgefragt werden, in denen die Synchronisierbits gespeichert sein können.
Hierzu 3 Blatt Zeichnungen
Claims (3)
- Patentansprüche:1, Verfahren zur Rahmensynchronisierang eines ZeitmuJtiplexsystems mit mehreren Datenkanälen, s mit einem Multiplexer, der pro ZiUmultiplexrahmen insgesamt m Zeitschlitze bereitstellt und ein Multiplexsignal abgibt, mit einem sendeseitigen Synchronisierbitgenerator, der Synchronisierbits erzeugt, die im Rahmen des Multiplexsignals von der Sendeseite zur Empfangsseite übertragen werden, mit einem empfangsseitigen Taktgeber zur Erzeugung eines Bittaktes, mit einem empfangsseitigen Adressengeber zum Betrieb eines Demultiplexers und mit einem empfangsseitigen Synchronisierdis- ss kriminator, der mit Hilfe der Synchronisierbits ein Synchronisiersignal zum Betrieb des Adressengebers erzeugt, gekennzeichnet durch die folgenden Schritte:A) Der Synchronisierbitgenerator (SG) erzeugt pro Zfitmultiplexrahmen (R 1, R2, RZ) genau ein Sinchronisierbit (S), und mindestens ρ > 6 einander folgende Synchronisierbits (S) bilden je ein Synchronisierwort (100010).B) Die Synchronisierbits (S) des Synchronisierbitgenerators (SG) werden sendeseitig über einen Datenkanal dem Multiplexer (MUX) zugeführt.C) Das Multiplexsignal wird empfangsseitig mit dem Bittakt (TB) seriell in ein Register (RG) eingegeben, das aus mindestens 2pm—m Zellen gebildet wird.D) Jede m-ie Zelle des Registers (RG)ist mit einem ersten Decodierer (DC'-') bzw. zweiten Decodierer (DCT) verbunden, die beide auf das Synchronwort (100010) · «sprechen und ein erstes bzw. zweites Decodiersignal abgeben, und bei Koinzidenz des ersten und des zweiten Decodiersignals wird ein Synchronisiererkennungssignal(S£7abgegeben. *<>E) Mit dem Synchronisiererkennungssignal (SE) wird bei noch nicht erreichter Synchronisierung der Zählerstand eines Zählers (Zi, ZT) zurückgesetzt, der ab einem Anfangszählerstand weitere m · ρ Zählerstände zählt und der <5 das Synchronisiersignal (Tp) an den Adressengeber (AE) abgibt.F) Das Synchronisiersignal (Tp) wird einem Synchronisierwortzähler (Z3) zugeführt, der bei Koinzidenz des Synchronisiersignals (Tp) so mit dem ersten Decodiersignal ein Rücksetzsignal abgibt, das den Zählerstand des Synchronisierwortzählers (Z3) zurücksetzt, und der bei Erreichen eines vorgegebenen Zählerstandes ein Zählsignal (Tq) abgibt.G) Das Zählsignal (Tq) wird einer Kippstufe (K) zugeführt, die mit dem Synchronisierworterkennungssignal (SE) gesteuert wird und ein Alarmsignal (KA) abgibt, wenn das erste Decodiersignal ausbleibt. w>
- 2. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch I. dadurch gekennzeich= net, daß die Ausgänge des ersten Decodieren (DCi) und des zweiten Decodierers (DCT) an Ausgänge eines ersten UND-Gliedes (Ui) angeschlossen sind, ·>■» dessen Ausgang mit einem Eingang eines zweiten UND-Gliedes (U2) verbunden ist, daß der Ausgang der Kippstufe (K) an einen weiteren Eingang des zweiten UND-Gliedes (U2) angeschlossen ist, daß der Ausgang des zweiten UND-Gliedes (U2) einerseits an einen Eingang der Kippstufe (K) und andererseits an einen Rücksetzeingang (r) des Zählers (Zi, Z 2) angeschlossen ist (F ig, 2),
- 3. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß der Ausgang des ersten Decodierers (DCi) an einen Eingang eines dritten UND-Gliedes (U3) angeschlossen ist, daß der Ausgang des Zählers (Z J, Z 2) an einen zweiten Eingang des dritten UND-Gliedes (U 3) angeschlossen ist und daß der Ausgang des dritten UND-Gliedes (U3) mit einem Rücksetzeingang des Synchronwortzählers (Z3) verbunden ist (F ig. 2).
Priority Applications (17)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2657365A DE2657365C2 (de) | 1976-12-17 | 1976-12-17 | Verfahren und Schaltungsanordnung zur Durchführung des Verfahrens zur Rahmensynchronisierung eines Zeitmultiplexsystems |
US05/837,184 US4132867A (en) | 1976-12-17 | 1977-09-28 | Process for the frame synchronization of a time division multiplex system |
CH1409577A CH627032A5 (de) | 1976-12-17 | 1977-11-18 | |
FR7736176A FR2374788A1 (fr) | 1976-12-17 | 1977-11-30 | Procede de synchronisation de trame d'un systeme de multiplex de temps |
AR270366A AR213460A1 (es) | 1976-12-17 | 1977-12-14 | Procedimiento para la sincronizacion de cuadro de un sistema tiempo-multiplex y disposicion de circuito para llevarlo a cabo |
NO774319A NO774319L (no) | 1976-12-17 | 1977-12-15 | Fremgangsmaate til rammesynkronisering av et tidsmultiplekssystem |
GB52166/77A GB1589187A (en) | 1976-12-17 | 1977-12-15 | Tdm trannsmission systems |
CA293,135A CA1109168A (en) | 1976-12-17 | 1977-12-15 | T.d.m. transmission systems |
ZA00777485A ZA777485B (en) | 1976-12-17 | 1977-12-15 | Improvements in or relating to t.d.m.transmission systems |
BR7708380A BR7708380A (pt) | 1976-12-17 | 1977-12-16 | Processo para a sincronizacao de quadros de um sistema multiplex por divisao de tempo bem como disposicao de circuito para a realizacao do mesmo |
JP15159177A JPS5376611A (en) | 1976-12-17 | 1977-12-16 | Method of and device for synchronizing frame of time multiplex system |
SE7714364A SE7714364L (sv) | 1976-12-17 | 1977-12-16 | Forfarande for ramsynkronisering i ett tidsmultiplexsystem |
IT30809/77A IT1088831B (it) | 1976-12-17 | 1977-12-16 | Dispositivo per la sincronizzazione di trama di un sistema multiplex a divisione di tempo |
NL7713993A NL7713993A (nl) | 1976-12-17 | 1977-12-16 | Werkwijze en schakeling voor de rastersynchro- nisatie van een tijdmultiplexstelsel. |
AU31663/77A AU508297B2 (en) | 1976-12-17 | 1977-12-16 | Siemens Aktiengesellschaft |
DK561477A DK561477A (da) | 1976-12-17 | 1977-12-16 | Fremgangsmaade til rammesynkronisering af et tidsmultiplekssystem |
BE183530A BE861941A (fr) | 1976-12-17 | 1977-12-16 | Procede de synchronisation de trame d'un systeme de multiplex de temps |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2657365A DE2657365C2 (de) | 1976-12-17 | 1976-12-17 | Verfahren und Schaltungsanordnung zur Durchführung des Verfahrens zur Rahmensynchronisierung eines Zeitmultiplexsystems |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2657365B1 DE2657365B1 (de) | 1978-03-16 |
DE2657365C2 true DE2657365C2 (de) | 1978-11-02 |
Family
ID=5995841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2657365A Expired DE2657365C2 (de) | 1976-12-17 | 1976-12-17 | Verfahren und Schaltungsanordnung zur Durchführung des Verfahrens zur Rahmensynchronisierung eines Zeitmultiplexsystems |
Country Status (17)
Country | Link |
---|---|
US (1) | US4132867A (de) |
JP (1) | JPS5376611A (de) |
AR (1) | AR213460A1 (de) |
AU (1) | AU508297B2 (de) |
BE (1) | BE861941A (de) |
BR (1) | BR7708380A (de) |
CA (1) | CA1109168A (de) |
CH (1) | CH627032A5 (de) |
DE (1) | DE2657365C2 (de) |
DK (1) | DK561477A (de) |
FR (1) | FR2374788A1 (de) |
GB (1) | GB1589187A (de) |
IT (1) | IT1088831B (de) |
NL (1) | NL7713993A (de) |
NO (1) | NO774319L (de) |
SE (1) | SE7714364L (de) |
ZA (1) | ZA777485B (de) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2811851C2 (de) * | 1978-03-17 | 1980-03-27 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Rahmensynchronisierung eines Zeitmultiplexsystems |
NL7903284A (nl) * | 1979-04-26 | 1980-10-28 | Philips Nv | Werkwijze voor framesynchronisatie van een digitaal tdm communicatiestelsel en inrichting voor het uitvoeren van de werkwijze. |
DE2951914C2 (de) * | 1979-12-21 | 1982-04-01 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Übertragung von Daten mit Hilfe eines Start-Stopsignals |
US4344180A (en) * | 1980-06-19 | 1982-08-10 | Bell Telephone Laboratories, Incorporated | Redundant word frame synchronization circuit |
DE3044605A1 (de) * | 1980-11-27 | 1982-06-24 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | "dienstintegriertes digitales uebertragungssystem" |
DE3044620A1 (de) * | 1980-11-27 | 1982-07-08 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Digitales nachrichtenuebertragungssystem |
US4370648A (en) * | 1981-03-31 | 1983-01-25 | Siemens Corporation | Synchronizing circuit for use with a telecommunication system |
DE3572277D1 (de) * | 1984-08-17 | 1989-09-14 | Cit Alcatel | Frame synchronisation device |
FR2575015B2 (fr) * | 1984-12-14 | 1987-02-06 | Cit Alcatel | Procede et dispositif de synchronisation de trame |
FR2569324B1 (fr) * | 1984-08-17 | 1986-11-14 | Cit Alcatel | Procede et dispositif de synchronisation de trame |
NL8502600A (nl) * | 1985-09-23 | 1987-04-16 | Philips Nv | Inrichting voor het afleiden van een synchronisatiesignaal. |
US4797929A (en) * | 1986-01-03 | 1989-01-10 | Motorola, Inc. | Word recognition in a speech recognition system using data reduced word templates |
CA1299750C (en) * | 1986-01-03 | 1992-04-28 | Ira Alan Gerson | Optimal method of data reduction in a speech recognition system |
US5809093A (en) * | 1995-06-02 | 1998-09-15 | Dsc Communications Corporation | Apparatus and method of frame aligning information in a wireless telecommunications system |
US6791466B1 (en) * | 1995-09-25 | 2004-09-14 | Ncr Corporation | Apparatus for providing wireless transmission of information in electronic display systems and methods of using the same |
DE19643205C2 (de) * | 1996-10-19 | 1999-01-14 | Telefunken Microelectron | Verfahren zur Übertragung digitaler Daten |
DE19623750A1 (de) * | 1996-06-14 | 1997-12-18 | Telefunken Microelectron | Verfahren zum Übertragen von digitalen Daten |
US6581114B1 (en) * | 2000-07-14 | 2003-06-17 | Texas Instruments Incorporated | Method and system for synchronizing serial data |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1283885B (de) * | 1967-07-21 | 1968-11-28 | Telefunken Patent | Synchronisierkodeempfaenger fuer Zeitmultiplex-UEbertragungssysteme nach dem Puls-Kode-Modulationsverfahren |
US3740478A (en) * | 1971-10-19 | 1973-06-19 | Philips Corp | Pseudo-random multiplex synchronizer |
DE2412962B2 (de) * | 1974-03-18 | 1976-02-26 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur zeitmultiplex-uebertragung von daten |
US3940563A (en) * | 1974-10-23 | 1976-02-24 | Trw Inc. | Reframing method for a carrier system having a serial digital data bit stream |
-
1976
- 1976-12-17 DE DE2657365A patent/DE2657365C2/de not_active Expired
-
1977
- 1977-09-28 US US05/837,184 patent/US4132867A/en not_active Expired - Lifetime
- 1977-11-18 CH CH1409577A patent/CH627032A5/de not_active IP Right Cessation
- 1977-11-30 FR FR7736176A patent/FR2374788A1/fr not_active Withdrawn
- 1977-12-14 AR AR270366A patent/AR213460A1/es active
- 1977-12-15 GB GB52166/77A patent/GB1589187A/en not_active Expired
- 1977-12-15 ZA ZA00777485A patent/ZA777485B/xx unknown
- 1977-12-15 NO NO774319A patent/NO774319L/no unknown
- 1977-12-15 CA CA293,135A patent/CA1109168A/en not_active Expired
- 1977-12-16 IT IT30809/77A patent/IT1088831B/it active
- 1977-12-16 BE BE183530A patent/BE861941A/xx unknown
- 1977-12-16 DK DK561477A patent/DK561477A/da unknown
- 1977-12-16 AU AU31663/77A patent/AU508297B2/en not_active Expired
- 1977-12-16 NL NL7713993A patent/NL7713993A/xx not_active Application Discontinuation
- 1977-12-16 SE SE7714364A patent/SE7714364L/ not_active Application Discontinuation
- 1977-12-16 BR BR7708380A patent/BR7708380A/pt unknown
- 1977-12-16 JP JP15159177A patent/JPS5376611A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
AU508297B2 (en) | 1980-03-13 |
BE861941A (fr) | 1978-06-16 |
DE2657365B1 (de) | 1978-03-16 |
NL7713993A (nl) | 1978-06-20 |
DK561477A (da) | 1978-06-18 |
SE7714364L (sv) | 1978-06-18 |
CH627032A5 (de) | 1981-12-15 |
GB1589187A (en) | 1981-05-07 |
NO774319L (no) | 1978-06-20 |
FR2374788A1 (fr) | 1978-07-13 |
BR7708380A (pt) | 1978-07-25 |
AR213460A1 (es) | 1979-01-31 |
US4132867A (en) | 1979-01-02 |
AU3166377A (en) | 1979-06-21 |
IT1088831B (it) | 1985-06-10 |
ZA777485B (en) | 1978-10-25 |
CA1109168A (en) | 1981-09-15 |
JPS5376611A (en) | 1978-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2657365C2 (de) | Verfahren und Schaltungsanordnung zur Durchführung des Verfahrens zur Rahmensynchronisierung eines Zeitmultiplexsystems | |
DE2811851C2 (de) | Verfahren zur Rahmensynchronisierung eines Zeitmultiplexsystems | |
DE3782369T2 (de) | Digitales uebertragungssystem. | |
DE2535573C2 (de) | Verfahren und Schaltungsanordnung zur Überprüfung der richtigen Durchschaltungsausführung einer Verbindung bei digitalen Datenübertragungssystemen, insbesondere digitalen Telefonsystemen | |
DE2455235C2 (de) | Verfahren und Einrichtung zur Fehlererkennung in Zeitvielfachvermittlungsanlagen | |
EP0021290B1 (de) | Verfahren und Schaltungsanordnung zur Synchronisierung bei der Übertragung von digitalen Nachrichtensignalen | |
DE1286553B (de) | Synchronisierung fuer eine Pulscode-UEbertragungsanlage | |
DE1300144B (de) | Gegen Synchronisations- und Informationsfehler gesicherte Daten-uebertragungseinrichtng | |
DE2437390A1 (de) | Digitalkode-ueberwachungssystem | |
DE2740997B1 (de) | Verfahren zur Zeitmultiplex-Rahmensynchronisierung mit Hilfe variabler Synchronisierworte | |
DE1252727B (de) | Verfahren zum störungsfreien Empfang übertragener Daten | |
DE2753999C3 (de) | Digitales Zeitmultiplex-Übertragungssystem | |
DE2944777A1 (de) | Schaltungsanordnung eines elastischen speichers, insbesondere eines zeitmultiplexdatenuebertragungssystems | |
DE3212450A1 (de) | Synchronisiereinrichtung einer digitalsignal-demultiplexeinrichung | |
DE2908366C2 (de) | Verfahren und Schaltungsanordnung zur Reduzierung von Phasenschwankungen bei der Taktrückgewinnung in einem digitalen, hierarchisch gegliederten, plesiochronen Nachrichtenübertragungssystem | |
DE3438369A1 (de) | Digitales nachrichtenuebertragungssystem | |
DE2712775C2 (de) | Schaltungsanordnung zur empfangsseitigen Auswertung von Kennbits und zur Rahmensynchroitisierung eines Zeitmultiplexsystems mit Hilfe fest vorgegebener Syncnronisierworte | |
DE1279080B (de) | UEbertragungssystem zur Synchronisierung oder zur UEberwachung von impulskodemodulierten Signalfolgen | |
DE2556079C2 (de) | Verfahren zur Überwachung einzelner Übertragungsabschnitte fur digitale Signale und Anordnung zur Durchführung des Verfahrens | |
DE2920809A1 (de) | Verfahren und schaltungsanordnung zur synchronisierung bei der uebertragung von digitalen nachrichtensignalen | |
CH662226A5 (de) | Zeitmultiplex-uebertragungsanlage. | |
DE2855676A1 (de) | Verfahren und schaltungsanordnung zum ableiten und fortlaufenden ueberwachen von synchronisierkriterien | |
DE2741823C3 (de) | Kanalüberwachungssystem | |
DE4105468C2 (de) | Verfahren und Schaltungsanordnung zum Übertragen von asynchronen Datensignalen über eine 2-Draht-Übertragungsleitung | |
DE2624067C2 (de) | Verfahren und Anordnung zur Einfügung von Digitalsignalen in ein Digital-Multiplex-Signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8339 | Ceased/non-payment of the annual fee |