DE2741823C3 - Kanalüberwachungssystem - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf ein Kanalüberwachungssystcni nach dem Oberbegriff des Patentanspruches.

Bei der Signalübertragung wird, um eine Verbindung mit hohem Wirkungsgrad bzw. effektivem Betriebsfaktor sicherzustellen, bei Auftreten eines Fehlers auf dem Übertragungsweg im allgemeinen vom aktiven Kanal auf einen Bereitschaftkanal umgeschaltet Insbesondere bei der PCM-Signalübertragung werden Bitfehler des empfangenen PCM-Signals überwacht, um Störungen zu erfassen.

Als ein System zum Überwachen solcher Bitfehler ist das sog. Paritätsprüfsystem bekannt. Bei einer derartigen Überwachung wird auf der Senderseite ein zu übertragender PCM-Signalimpulszug in geeignete Überwachungsabschnitte unterteilt, und die Information, die man dadurch erhält, daß man die Anzahl der Zeichen oder Zwischenräume des PCM-Signals in jedem Abschnitt addiert, wird für jeden Überwachungsabschnitt als ein Paritätsbit übertragen. Andererseits wird auf der Empfängerseite die Anzahl der Zeichen oder Zwischenräume des empfangenen PCM-S;gnals im entsprechenden Überwachungsabschnitt errechnet und mit der Information im empfangenen Paritätsbit verglichen, Dadurch kann man überprüfen, ob in diesem Überwachungsabschnitt des PCM-Signals ein Bitfehler aufgetreten ist oder nicht. Bei dieser Art der Überwachung liegen die Vorteile darin, daß das Überwachen aller zu übertragenden PCM-Signale mit einem relativ einfachen Aufbau erreich' werden kann, daß die Genauigkeit der Überwachung groß ist und daß die erforderliche Zeit zum Erfassen eines Bitfehlers kurz ist. Tritt eine größere Anzahl von Fehlern auf als derjenigen Fehlerzahl entspricht, die durch ein oder mehrere einem Überwachungsabschnitt zugeordnete Prüfbits geprüft werden kann, wird es unmöglich, damit die Anzahl der Bitfehler genau zu erfassen. Ist jedoch ein Prüfbit für beispielsweise einige hundert PCM-Impulse vorgesehen, dann kann das Überwachen eines Bitfehlers, der in einem Verhältnis von weniger als ein zu einigen hundert Bits auftreten kann, mit ausreichend hoher Genauigkeit erreicht werden. Dementsprechend ist diese Art der Überwachung attra.' liv.

Bezüglich Einzelheiten über einige Beispiele einer solchen Überwachung wird auf die folgenden Literaturstellen hingewiesen:

(1) M. A. Rieh und |. M. Trecker »THE T4M DIGITAL LINE TERMINATION« (Proceedings of lnternational Confc nee on Communications. Bd. 111-48. 1975, S. 48-10-48-12);

(2) H. I. Manusell und C. A. von Roesgen »THE Ml3 AND M34 DIGITAL MULTIPLEXES« (Proceedings of International Conference on Communications. Bd. 111-48.1975. S.48-5 -48-9).

Wird jedoch diese Art der Überwachung bei einem Trägerwellen -Phasendifferenzmodulat ions- Übertragungssystem angewendet, verursacht ein Signalfehler auf einem Übertragungsweg wegen der Differen/modulation einen Bitfehler in jedem der beiden /um Fehlersignal gehörenden Signale auf dem Übertragungsweg, was eine Vielzahl von Bitfehlern zur Folge hat. so daß mit dieser Überwachung, in welchem ein Überwachungsabschnitt mit Hilfe eines Prüfbits über wacht wird, selbst ein einzelner Signalfehler unerfaßbar wird. Dementsprechend war man im Falle der Kanalüberwachung solch eines Übertragungssystems mit einem Paritälsprüfsystem bisher der Ansicht, daß die Überwachung mit Hilfe einer Vielzahl von Paritätsbits durchgeführt werden muß. Somit hat das Überwachen des Trägerwellcn-Phasendifferenzmodulations-Übertragungssystems mit Hilfe der Paritätsprüfmethode den Nachteil, daß die Effektivität bzw. der

Wirkungsgrad der Signalübertragung vermindert ist und daß die Anzahl der Bauteile zum Zusammensetzen eines Paritätszählabschnittes und der Paritäts Multiplex- und -Demultiplex-Abschnitte im Sender und Empfänger erheblich sein muß.

Bei einem aus der DE-AS 22 18 128 bekannten Datenübertragungssystem, da:> ein Überwachungssignal besitzt, wird eine Folge vor. PCM-Signalen über einen Übertragungsweg, der sich zwischen zwei Endstationen erstreckt, übertragen. Dieser Übertragungsweg ist in eine Vielzahl von Übertragungsabschnitte mit einer Vielzahl von Zwischenstationen unterteilt. Das Überwachungssignal wird in regelmäßigen Intervallen in die Folge der übertragenen Signale eingefügt. Zu Beginn jedes Übertragungsabschnittes wird das Überwachungssignal entweder wiederhergestellt oder in der richtigen Form neu eingefügt, unabhängig davon, ob es an der zwischenstation in gestörter oder in richtiger Form vom vorhergehenden Übertragungsabschnitt empfangen worden ist. Dieses Überwachungssignal enthält jedoch eine Vielzahl von Bits, von denen nur einige in richtiger Form wieder hergestellt oder neu eingefügt werden, während die verbleibenden nicht richtigen Bits zur Fehlerratenbestimmung und/oder /u Melde- bzw. Alarmfunktionen verwendet werden.

Bei einem aus der DE-AS 24 43 523 bekannten Datenübertragungssystem, das mit dem zuvor genannten teilweise vergleichbar ist, ist das eingangs erwähnte automatische Umschalten von einem Übertragungskanal auf einen anderen innerhalb eines kurzen Zeitraumes verwirklicht. Bei diesem System wird dort, wo ein Fehler an einer Zwischenstation abgetastet wird, mindestens eines der Überwachungsbits zur vorhergehenden Zwischenstation in inverser Form /urückübertragen. Diese Rückübertragung wird zur Kanalumschaltung verwendet.

Aufgabe der vorliegenden Erfindung ist es. ein Kanalüberwachungssystem der eingangs genannten Art zu schaffen, mit dem auch bei Verwendung der Differenzmodulation die Fehlerüberwachung in der Weise möglich ist, daß nur ein einziges Paritätsbit für einen Überwachungsabschnitt eines PCM-Signals vorzusehen ist.

Diese Aufgabe wird bei einem Kanalüberwachungssystem der genannten Art erfindungsgemäß durch die in Kennzeichen des Patentanspruci.es angegebenen Merkmale gelöst.

Das erfindungsgemäße Kanalüberwachungssystem kommt also auch dort mit nur einem Paritätsbit pro zu überwachenden Abschn.lt aus, wo aufgrund einer Differenzumwandlung bei der Phasendifferenzmodulation zwei Bitfehler bewirkt werden.

Weitere Einzelheiten und Ausgestaltungen der Erfindung sind der folgenden Beschreibung /u entnehmen, in der die Erfindung anhand des in der Zeichnung dargestellten Ausführungsbeispieles näher beschrieben Und erläutert ist, das ein Kanalüberwachungssystem für ein Übertragungssystem ist, welches sine 4phasige Phasendifferenzmodulation verwendet, die zwischen Ewei benachbarten Zeitschlitzen bewirkt wird. Es zeigt

Fig. I ein Blockschaltbild zur Erläuterung des Arbeitsprinzips eines Beispiels herkömmlicher Kanalüberwachungssysteme, wobei der Senderabschnitt in Teilfigur (a)und der Empfängerabschnitt in Teilfigur (b) dargestellt ist,

Fig. 2 eine Zeittafel der Signale an verschiedenen Punkten des Blockschaltbildes der Fig. 1,

Fig. 3 ein Vektordiagramm der Codes zur Ausführung einer 4phasigen Phasenmodulation und der entsprechenden Stellen der Trägerwelle,

F i g. 4 ein Blockschaltbild eines bevorzugten Ausfuhrungsbeispieles vorliegender Erfindung, wobei der Senderabschnitt in Teilfigur (a) und der Empfängerabschnitt in Teilfigur ^dargestellt ist,

Fig. 5 eine Zeittafel der Signale an verschiedenen Punkten des Senderabschnittes in F i g. 4a,
Fig.6 eine Zeittafel der Signale an verschiedenen

κι Punkten des Empfängerabschnittes in F i g. 4b,

F i g 7 ein Beispiel einer detaillierten Schaltkreisanordnung für den Multiplexabschnitt, wie er in Fi g. 4a enthalten ist, und

Fig. 8 ein Beispiel einer detaillierten Schaltkreisan-Ordnung für den Demultiplexabschnitt, wie er in F i g. 4b enthalten ist.

Es sei nun zunächst das Arbeitsprnzip des in F i g. 1 dargestellten herkömmlichen Kanalübeiwachungssystems anhand der Fig. 2 beschrieben. Es sei bemerk;.

in daß die Indices rechts obenan allen - mbolen in F i g. 2 die Zeitschütze für die betreffenden Signale bezeichnen; beispielsweise bezeichnet das Symbol ti ein Signal in einem Zeitpunkt /und das Symbol b*' ein Signal /u einem Zeitpunkt /+1.

Gemäß Fig. la wird eine PCM-Signalreihe 15. wie sie bei (a)m F ig. 2 dargestellt ist,durch einen Serien-Parallei-Umsetzer 11 in zwei Reihen von PCM-Impulszügen 16 und 17. wie sie bei (b) in F i g. 2 dargestellt sind, /um Zwecke der Modulation einer Trägenvelle mit einem Vierstufencode umgewandelt. Da jede dieser beiden Reihen von PCM-Impulszügen 16 und 17 ein bistufiges Digitalsignal (oder em Binärcode) ist. können diese beiden Reihen von PCM-Impulszügen 16 und 17 als ein Vierstufen-Digitalcode (oder ein quarternärer Code) Vr

r> angesehen werden, der aus zwei Bits des PCM-Signals. wie bei (c) in F i g. 2 dargestellt, besteht, indem diese für jeden Zeitschlitz gemeinschaftlich betrachtet werden. In der folgenden Beschreibung werden die PCM-Impulse mit zwei Stufen (oder der Binärcode) und das Signal (das als ein Vierstufen-Digitalsignal oder als ein quarternärer Cc¹C angesehen wird), das aus zwei Bits von PCM-Impulsen besteht, voneinander unterschieden und unterschiedlich als »PCM-Signal« bzw. als »PCM-Code« (oder nur als Code) bezeichnet.

Der oben genannte Code Xt wird gemäß einem Trägerwellen-Phasenmodulationssystem übertragen Da es jedoch schwierig ist. auf der Empfängerseite eine absolute Bezugsphase aus einem phasenmodulierten Signal zu reproduzieren, ist es beim herkömmlichen PCM-Trägerwellen-Phasenmodulationssystem allgemein Übung, eine Differenzmodulation durchzuführen, so daß der Code Xr auf der Basis der Phasendifferen/en der phasenmodulierten Trägerwelle zwischen benachbarten Zeitschlitzen demoduliert werden kann. Zu diesem Zweck wird bei jedem Zeitschlitz des Codes Xi eine Codeumsetzung in einem Sunmenumsetzer-Schaltkreis 12 der Fig. la bewirkt, um die Codereihen Yr 18 und 19. die bei (d)m F i g. 2 dargestellt, zu erhalten, und zwar nach der !Olgenden Umwandlungsformel:

Y₁.' = X_T<

In einem Phasenmodulator 13 wird die Trägerwelle durch die zu übertragenden Codes in der Weise phasenmoduliert, duß der Mamming-Abstand zwischen den Codes, die den benachbarten Phasen im Trägerwellenmodulations-Phasenzwischenraum den minimalen Wert I einnehmen kann. Beim dargestellten Beispiel,

il,is einen Vierstiiiem ι ale \eruemlel. win I die 1'hasn Ή' ulnl.itκ>n mil dem ( ''de V; für die Phasendifferenz '-> /wischen benachbarten /eiischltt/en im Yeknnvwi sch cn nium der Trägerwelle entsprechend ¹Hem ( ode durchgeführt, der durch die folgende i onr.cl IJ) gekennzeichnet im. »h es im Tragerw eilen-Vek"irdia gramm (!er l^; ι g. i i/e/eigt ist:

D.ibei stellt >■ eine De/ii:Mi/.ihl d.ii. du .1·· /wei Bit Binärcode. .1 ii. dem \ te. spifeiuodr (<|:i,>ru :;,r:· ; ( »de) V,- m de; ·.Senden W ei-c enf-p: ;■, h·

Il Il ' Il

Ol · 1

Ii

ι (I

Dies heißt, dai.l der ( ode Vf .ils phasenmoduPerte Weile 20 übertrugen wird, m weh her die l'liaseiuiitfe ren/der modulierten trägerwelle fische¹! henacnba;" ten ( ode /eitschhtzen gleit, h <-) is;. w te bei (c) in Γ ι g. J gezeigt ist.

Auf tier l.mpfangerseite gemäß I ι g. I b erh.tlt m.in ,ms einer empfangenen phasenmoduliert^; W eile 24 mit Hilfe eines Phasen-1Xmndulator-Scrialtkreises 21 einen. demiiilulierlcn Code V a> 25 und 26. w ie er bew.Oin I ii 2 dargestellt ist. tier dem Code > i. wie bei (d) m Fig. J d.irgestelll. auf der Senderseile entspricht. Dann, wird entsprechend der folgenden l-'ormel (3) eine 1 mset/uiiL in einem Differenz-l mwandlungsschaltkreis 22 durchgeführt, der eine bezüglich der I Jmsetzung auf der Senderseite entsprechend der Formel (1) m\ erse I msetzung ausführt. Dadurch ist der Code Xn (27 und

übertragenen Cuiles ) ■ ,;■■ ( . n. J ι W-erseite deNi"du|iert st ' \l de; 'v

λ i'de ι,:-, emplangc'u- l'( M Signal mit .lern ausge • and'·-:! I¹' M -»Ί'π.ιΐ ircht /usan "enfalk'' 'vw ube, ,■!ΙΙΜΙΙΙΙΊΙ'ΊΙ, ¹Id λΙΙΙΙΙΙΙ WlIT(L' t" IΓ1 Bitlelllc' ¹IItSU¹M-Il Bi-isp-i-'-.u e ¹S. sei angenommen, d.ilt der niodiiheiMe !'^;- ".1.','UUi- -i '■· /κ einem /ei I si τ in/ · ■■ it η in in h .tis em ι ,'dl i'h.iseidi ;: · ·ι I Ii Ii. ■ r-i werden is', ei r e^:ni ' 'enaeh

■ ',rien I¹Ii, is·· ■ .·tsprn hl. ledoeh in den .indere' /el! ■- ^!iir "'"■'■ ■ i'-ne I ehiei¹ de modulier nm den ι si. I )anr ·. '¹L^-IbI ^ ic: '- ·: I eh le r mil ein·. ■■:' Hamming '-'"-'.uv mh: ! !icnul'^{1 !}i A.·'· übe

■ ivr .ml 1I₁ - 1 m

.?ϊ n" ■ 2Ii ■■! I s: )]■■ darges'e Ii ist. ■> · .ir. !en I Ms·,¹¹ ·. · ί I ·. ■ - ■ '·. ■ tor,:i,igi jiiiiii in I it: )e'--..^|pii. is¹

Mi M'.k" ' η W ο-··.·!), wriii' ' ■ L- 11.!;' ί 1111L^- -\^u-^-,m,;..- k-,; .. \ .....ι ^^.., ( ..J,.,, \ ,,.^,,,,.Ji₁I. ι.,, ι

ill '" ii! ί¹ ./ . ) ■ ) h/w. I) -j) da' gestei! -mi :.:■.;> .-■Mh- ■■ ■■■■'■ des > ί'ηΙ ) „' il'T (III¹ '' die '"!üendi ί - .mi, i' .'re, neu I* /'ellung

/ , ,■'/■ h :;■:' d' ■ ilincl" die I oriiiel ('-| gegeben·¹ ι ,.-.I, '.¹IiIe c:^:r. I, nut envni Hai"';i:ng X¹¹S'.nu;

■..,η i im ( ι".!.¹ \:.- bei ι.en /eitseniit/en, , b/w · ->■ '. zu; I - 'ig,.·, w ie dtir·. h die lolgenden l-ormeln ("Ί ¹Hi(I (S) unte" ^;)-.nii. ksichlit'iiig der Differen/umset/ g nach de¹

, „ ■ ,/I Y₁. ι i/l Υ_μ Ί

,1[Y,ί ■ I (/IV,' Ί

l/l.

Wie bei (h) und ^V in Fig. 2 dargestellt, zeigen diese Formeln (7) und (8) an. daß während der Code \_K

ι .;„i:_u

.Vr nach fc) in F i g. 2 auf der Senderseite entspricht. gegeben durch:

\Y = Γ*¹ - V₁,¹"¹ <?·

Dieser Code ist aus einem binaren Digitalsignal von zwei Bits b\ und th zusammengesetzt und wird in eine PC M-Signalreihe 29. wie sie bei (i) in F ι g. 2 dargestellt ist. mit Hilfe eines Parallel-Serien-Umsetzers 23 nach Fig. Ib umgewandv.it.

Es sei nun angenommen, daß alle o.g. Umsetzungen genau durchgeführt wurden und daß der Phasenwinkel θ der Trägerwelle auf dem Übertragungsweg ohne Fehler empfangen worden ist: dann sind die obigen Formeln (i). (2) und (3) erfüllt, so daß die folgenden Formeln (4) und (5) naturgemäß erfüllt sind und so das übertragene PCM-Signal ohne Fehler empfangen werden kann:

Yt =

Wenn jedoch der modulierte Phasenwinkel θ wegen Geräuschen auf dem Trägerwellen-Obertragungsweg oder dgl. fehlerhaft demoduliert werden sollte, dann wird, der Code Xr¹ bzw. AV*¹ einen Fehler mit einem

: Hamming-Abstand von 1 bezüglich des ausgesandten Codes X_T' und Χτ"^] besitzt, d. h- daß der Fehler in der Phase θ auf dem Übertragungsweg in einem der Bits b, und b_: und in einem der Bits iy-¹-' und 62" Fehler verursacht.

ν· Beim Stand der Technik werden also zwei Paritätsbits für solche Zwei-Bit-Folgefehler benötigt. Bei der vorliegenden Erfindung jedoch soll die Kanalüberwachung mit nur einem Paritätsbit durchgeführt werden, indem man von der Korrelation bzw. Wechselbeziehung beim Auftreten von Fehlern, wie sie oben analysiert wurden, Gebrauch macht

Unter den Codes, die durch ihre zusammengesetzten Bits, wie sie in F i g. 2 (h) oder (i) dargestellt sind, kann dann, wenn die PCM-Signale zu abwechselnden

to Code-Zeitschlitzen entsprechend dem Paritätsprüfsystem überwacht werden, ein einzelner Codefehler zu einer benachbarten Phase in einem Paritäts-Überwachungsabschnitt als ein einzelner Bitfehler abgetastet bzw. erfaßt werden: Deshalb kann der Fehler in einem Paritäts-Überwachungsabschnitt mit einem Paritätsbit so lange zuverlässig erfaßt werden, wie er nur einmal in einem Uberwachungsabschnitt auftritt Nun sei die vorliegende Erfindung im einzelnen

anl.-ind der Γ i g 4a und 4b beschrieben IVr in I ι g. 4;i dargestellte Sendcrabschniti ist im wesentlichen ,ms einem Serien-Parallel-Umsetzer 52. einem Paritatszahlcr 100 und einem Multiplexer bzw Vielfachschaltkreis 53 zusammengesetzt. Andererseits isl tier in l-'ig. 4b dargestellte Empfängerabschnitt im wesentlichen ;itis einem ParitätsDeimiltiplexer b/w -Riickiiniset/.erkreis 71. einen Zähler 200. einem Parallel-Serien-Umset/er 72 und e^;nem Codcfehlrr-Detektor 77 zusammengesetzt.

Fun Signal 57 gemäß F i g. 4a ist eine PCM-Signalreil'e. w ic sie bei (u) in I ι g. 5 dargestellt ist Fm η bei (b) in } i g. 6 gezeigtes Taktsignal 58 für dieses Pt M-Signal besitzt eine Frequenz, die nut Hilfe eines K'-Frcquenz tcili-.-s 51 auf die Hälfte geteilt ist. Das PC'M-Signal 57 wird in zwei PCVI-Signalreihen 59 und 60. die bei (c)unil (ii)\n Ii g. 5 dargestellt sind, durch den Serien-Parallel Umsetzer 52 mil 'lern bei (c) in F ι g.5 dargestellten freqiienzgetcilten I ,iktsignal 62 umgewandelt, Finem UND-Gatter 55 wird die Pt M-Signalicihe 57. da-Taktsignal 58 und ein weiteres Taktsignal 6i zugeführt, das bei (f)\n F ι g. 5 dargestellt ist und das durch weiteres Teilen der Frequenz des Taktsignals 62 auf die Hälfte mittels eines l/2-Frequenzteilcrs 64 erzeugt wird. An diesem UND-Gatter 55 wird das PCMSignal 57 in iilternierende Code-Z.eitschlitze getastet. Die Zeichen bzw. Indices in der PCM-Signalreihe 57 werden fur die alternierenden Code-Zeitschlitze mit Hilfe eines Pjirilätszähl-D-Flip-Flop 56 gezählt, und ein Psritätssignal 69. das bei ^j in F i g. 5 mit P bezeichnet da "gestellt ist. und d«s als Zählergebnis erzeugt wird, wird dem Paritäis-Multiplexer 53 zugeführt.

Fs sei bemerkt, daß unter den PCM-Signalen diejenigen im selben Paritäts-Überwachungsabschnitt sowohl auf der Senderseite als auch auf der Empfängerleite paritätisch gezählt werden und daß diese Paritätszählungen zu Überwachungszwecken miteinander verglichen werden. Bei diesen Überwachungsschritten ist. um Koinzidenz der zu zählenden Elits auf der Senderseite und derjenigen auf der Empfängerseite zu erreichen, eine Steuerung erforderlich, um zu kennleichnen. von welchem Bit zu welchem Bit das Zählen

UCI OU\.t llt\.l\.IIU\.lt V„tJUU-4L.t.lt3\-II!tt£.t.ll ><1 J^UCIIt I ClI I läts-Überwachungsabschnitt durchgeführt v/erden soll. Diese Steuerung kann beispielsweise dadtrch ausgeführt werden, daß ein Rahmensignal 64. das bei (g) in F i g. 5 gezeigt ist. zum Vielfachausnutzen (Multiplexen) der Parität als ein Steuersignal zum Steuern des I/2-Frequenzteilers 54 und des Paritätszähl-D-Flip-Flops 56 verwendet wird. Dann werden die beiden PCM-Signalreihen 59 und 60 mit dem Paritätssignal 69 im Paritäts-Multiplexer 53 vielfach ausgenutzt bzw. unterteilt. Die auf diese Weise erzeugten Signale 65 und 66, deren Coderate um den Betrag, der dem Paritäts-Multiplex entspricht, größer wurde, sind bei (h) und (i) in F i g. 6 gezeigt Dieser eine Satz von Signalen entspricht dem bei (c) in F i g. 2 dargestellten Code X_T. Diese Signale 65 und 66 werden gemeinschaftlich mit einem Taktsignal 67, das bei (j)'m F i g. 5 dargestellt ist abgegeben.

Obwohl der Aufbau und die Wirkungsweise des Multiplexers 53 im wesentlichen bekannt sind, werden sie kurz m Verbindung mit dem in F i g. 7 dargestellten bevorzugten Ausführungsbeispiel beschrieben.

Die Frequenz des Taktsignals 62, die dieselbe ist wie die der beiden Datensignalreihen 59 und 60, wird durch ein Flip-Flop 110 auf die Hälfte geteilt Die Datensignale 59 und 60 werden in die Flip-Flops 101,102,118 und 119 eingeschr^hun. was durch die frequenzgeteilten Tuktsignale 146 und 147 gesteuert wird. Die Bezugs/iffcr 11.3 bezeichnet einen spannungsgesteuerten Oszillator, der bei einer Freqiien/ betrieben wird, die an die Datengeschwindigkeit nach dem Vielfachausnutzen des Paritätsbits angepaßt ist. Dieser spannunpsgesteueile Oszillator 113 bildet eine phasenstarre Schleife zusammen mit einem Zähler 114. einem Gaiter 115. einem 1/2-1 requenzteiler 116, einem Phasenvergleicher 111 und einem Tiefpaßfilter 112. Mit Hilfe dieser phasenstarren Schleife erhält man das Taktsignal 67, dessen Frequenz um N/(N- l)-mal höher isl als die Frequenz des Taktsignals 62. Mit Hilfe des Gatters 115 wird das Taktsignal 67 für eine Periode in allen /V Perioden gesperrt Die in den Flip-Flops 101, 102, 118 und 119 gespeicherten Daten werden ausgelesen, indem sie durch die Taktsignale 153 und 154 gesteuert werden, die man durch Teilen der Frequenz des Ausgangssignals von diesem Galter 115 auf die Hälfte mittels eines 1/2-Frequenzteilers 116 erhält. In einem Auslesesignal 142 werden freie Zeitschlitze mit einer Rate von einem Bit pro /V Perioden mit Hilfe von Gattern 106, 107 und 108 vorgesehen, und in diese freien Zeitschlitze wird die Paritätsinformation 69 vielfach unterteilt, so daß man ein Signal 145 erhält. Dieses Signal 145 wird, ebenso wie ein Signal 152 durch ein Flip-Flop 109 bzw. 123 entsprechend der Steuerung durch das Taktsignal 67 zeitlich regeneriert und dann als Signal 65 bzw. 66 abgegeben. Es sei bemerkt, daß in den freien Zeitschlitzen eines Bits im Signal 152 ein R.ihmensignal oder dgl. ähnlich der Paritätsinfortr.ation eingeführt werden kann. Vom Gatter 155 wird ein Steuersignal 64 abgegeben.

Andererseits wird der empfangene Code Xr. wie er bei (g)\n F ι g. 2 dargestellt ist. also die Signale 78 und 79. die bei (a) und (b) in F i g. 6 dargestellt sind, an den Paritätsbit-Dermiltiplexer 71 gemeinsam mit einem Taktsignal 80 angelegt, das bei (c) in F i g. 6 dargestellt ist und das in ein Paritätssignal 85 und zwei PCM-Signalreihen 81 und 82 rückunterteilt (demultiplexed) wird, die bei (h) in Fig. 2. d. h. bei (d) und (c) in Fig. 6 dargestellt sind. Die rückunterteilten Signale 81

UIlU OJL WCIUCI

UM UCtI I dl

gemeinsam mit einem Taktsignal 83 angelegt, das bei (f) in Fig. 6 gezeigt ist und das eine Frequenz besitzt, die der Coderate nach der Rückunterteilung (dem Demultiplexen) entspricht, und die an eine PCM-Signalreihe 87 umgewandelt werden, die bei (i) in Fig. 2. d. h. bei (j) in F i g. 6 dargestellt ist und die dann abgegeben wird. Das Taktsignal 83 wird mittels eines Frequenzverdopplers 75 ebenfalls in seiner Frequenz verdoppelt und als Taktsignal 89, wie es bei (k) in Fig. 6 dargestellt ist. abgegeben. Das Signal 87, das in eine PCM-Signalreihe umgewandelt worden ist, wird verzweigt bzw. aufgeteilt und durch ein UND-Gatter 74 mittels eines Taktsignals 86 getastet bzw. vorgesteuert, das bei (i) in F i g. 6 dargestellt ist und das man durch Teilen der Frequenz des Taktsignals 83 mit Hilfe eines 112- Frequenzteilers 73 erhält: dann kann mit Hilfe eines Paritätszähl-D-Flip-Flops 76 die Parität der bezeichneten Bits im bezeichneten Abschnitt des PCM-Signals gezählt werden. Danach werden diese Zählinformation 91. die bei (m) in F i g. 6 gezeigt ist und die Paritätsinformation 85, die bei (h) in F i g. 6 gezeigt ist und die auf der Senderseite gezählt wird und die mittels des Paritätsbit-Demu!tip!exers 71 rückunterteüt worden ist in einem Komperatorschaltkreis 77 verglichen. Wenn zwischen ihnen eine Inkoinzidenz festgestellt wird, wird ein

AusgiitigsMgiial 92. das bei (π) in F i g. 6 gezeigt ist. abgegeben, das anzeigt, daß ein Codefehlcr im in Frage kommenden Paritäts-Überwachungs-Absehp.itt besteht.

Ferner wird ein Rahmensignal, d. h. ein Steuersignal •4, das bei (g) in F i g. 6 gezeigt ist. zum Bezeichnen eines Überwachiingsabschnittes im Paritätsbit-Demultiplexer 71 auf der Empfängerseite erzeugt, so daß die Bits in denselben Zei.schlitzen als die auf der Senderseite zu zählenden Bits gezählt werden. Der 1/2-Frequenzteiler 73 und das Paritäts-D-Flip-Flop 76 werden durch dieses Steuersignal 84 gesteuert. Es ist eine Selbstverständlichkeit, daß die Bits, die in Parität im PCM-Signal 87 gezählt werden, notwendigerweise durch das UND-C jatter 74 bezeichnet werden müssen.

Obwohl der Aufbau und die Wirkungsweise des Demultiplexer-Schaltkreises 71 im wesentlichen be kannt ist, sollen sie in Verbindung eines in F i g. 8 dargestellten Ausführungsbeispiels kurz beschrieben

Ein Taktsignal 250. in welchem Eingangstaktsimpulse tO für eine Periode in jeweils A/ Perioden gesperrt sind. *»ird an einem Ausgang eines I/A/-Frequenzteilers 216 erzeugt, der aufgrund von Synchronisierimpulsen 255. die die Zeitschlitze für das Paritätsbil angeben, »ynchronisiert arbeitet. Die Frequenz des Taktsignals Ϊ50 wird durch einen Frequenzteiler 215 um die Hälfte geteilt, so daß Taktsignale 252 und 253 erzeugt werden. Ein Impulszug 78, in welchem das Paritätsbit vielfach ■usgeniit/t bzw. unterteilt wird, und ein weiterer Inipulszug 79, der dieselbe Bitrate wie der Impulszug 78 besitzt, werden in Flip-Flops 202, 203, 204 und 205 entsprechend ihrer Steuerung durch diese Taktsignale 152 und 253 eingeschrieben. In einem phasensynchroni- ftierenden Schaltkreis, der aus einem Phasenvergleicher 220. einem Tiefpaßfilter 221. einem spannungsgesteuerten Oszillator 222 und einem 1/2-Frequenzteiler 223 zusammengesetzt ist, wird ein Taktsignal 83 erzeugt, dessen Frequenz um das (N- l)/N-fache kleiner ist als die Frequenz des Eingangstaktsignals 80. Die Frequenz des Taktsignals 83 wird durch das Flip-Flop 223 um die Hälfte geteilt, um Taktsignale 260 und 261 zu erzeugen. Von den Datensignalen ?S und 79, die in die Flip-Flops J02, 203, 204 und 205 eingeschrieben werden, werden die Daten im selben Zeitschlitz außer denjenigen für das Paritätsbit im Datensignal 78 und im Signal 79 über Gatter 206 und 207 bzw. Gatter 209 und 210 entsprechend der Steuerung durch die Taktsignale 260 und 261 ausgelesen. Ferner werden diese Daten in Datenzüge, die aus einem Zug für jedes bestehen, über Gatter 208, 211 umgewandelt und dann mittels Flip-Flops 212 bzw. 213 in zeitlicher Abstimmung mit dem Taktsignal 83 regeneriert, so daß man die Datensignale 81 und 82 erhält. Andererseits erscheint der Paritätsimpuls 69, der auf der Senderseite vielfach ausgenutzt wurde, als Paritätsimpuls 85, der aus dem Impulszug 78 durch ein Gatter 201 rückunterteilt bzw. rückgewonnen wurde. Dieses Gatter 201 wird durch einen Impuls 256 geöffnet, der durch ein UND-Gatter 219 gelangt, dessen Eingänge der Taktimpuls 80 und ein Impuls 254 zugeführt wird, der durch Inversion des Ausgangsimpulses 251 vom I/2-Frequenzteiler 216 erzeugt wird, der mit dem Rahmensynchronisierimpuls 155 synchronisiert wird. Das Rahmensignal 84 ist ein Signal, das durch Verzögerung des Signals 251 über einen Verzögerungskreis 217 erzeugt ist

Wie oben beschrieben, ist es gemäß vorliegender Erfindung lediglich notwendig, eine Parität zu zählen, die. die aus einem Bit besteht so daß der Schaltkreisaufbaii weit einfacher als beim bekannten System wird, in welchem eine Vielzahl von Paritätsbits verwendet werden muß.

Ferner ist die vorliegende Erfindung, obwohl sie oben im Zusammenhang mit einem Modulationssystem beschrieben worden ist, das eine vierphasige Phasendifferenzmodulation verwendet, nicht nur auf ein solches Modulationssystem beschränkt. Statt dessen kann auch bei einem W-phasigen Phasendifferenzmodulationssystem (wobei N gleich 2" und η eine positive ganze Zahl ist), in welchem das Codieren so erfolgt, daß die Codes entsprechend den benachbarten Phasen einen Hamming-Abstand von I besitzen, dann, wenn die PCM-Signale, die die Codes bilden, zu alternierenden Code-Zeitschlit/en auf einer bitweisen bzw. Bit-um-Bit Basis entsprechend dem Paritätsprüfsystem überwacht werden, ein einzelner Codefehler einer benachbarten Phase in einem Paritätsüberwachungsabschnitt auf dent llhf-rtrapiingsweg mit nur einem Paritätsbit so lange zuverlässig abgetastet bzw. erfaßt werden, wie er nur einmal in jedem IJberwachungsabschnitt ähnlich dem oben beschriebenen Fall auftritt.

Beim dargestellten Ausführungsbeispiel wurde die vorliegende Erfindung für den Fall beschrieben, bei dem zwischen benachbarten Codezeitschlitzen eine Differenzumsetzung durchgeführt wird. Diese Differenzumsetzung muß jedoch nicht immer zwischen benachbarten Codes durchgeführt werden. Wenn die Differenzumsetzung zwischen den Zeitschlitzen erfolgt, die durch j Zeitschlitze voneinander getrennt sind, dann wird die Umsetzung, die durch die Formeln (1) und (3) dargestellt ist, durch folgende Formeln (9) und (10) modifiziert:

Yr' =Xr'+ Xr¹ = V -

(9) (10)

Damit werden die Formeln (7) und (8) zu folgenden Formeln (11) und (12) modifiziert:

(11)

diXj) = (HY₁₁') -

= d[Y_T·) ± I -= d(X_T') ± 1

d[A-R

- d(Yj)

- d(Y_T')

= d(X_T ⁱ⁺ⁱ)

(12)

Deshalb werden beim Vorgang der Überwachung über einen Paritäts-Überwachungsabschnitt hinweg aufeinanderfolgende j Codes auf einer bitweisen bzw. Bit-um-Bit Basis überwacht und dann die nachfolgenden aufeinanderfolgenden j Codes nicht überwacht. Wenn das Oberwachen durch Oberholen des o. g. Vorganges durchgeführt wird, dann wird ähnlich dem dargestellten

μ Ausführungsbeispiel ein einzelner Codefehler, der in einem Überwachungsabschnitt auftritt mit nur einem

Paritätsbit so lange überwacht wie er nur einmal in

einem Überwachungsabschnitt auftritt

Wie oben vollständig beschrieben, kann im Falle des

f.* Leitungsüberwachungssystems gemäß vorliegender Erfindung auch in einem Überwachungssystem, das ein Phasendifferenzmodulationssystem verwendet ein einzelner Codefehler auf dem Übertragungsweg dadurch

Il

überwacht werden, daß ein cir:?igcs Paritätsbit innerhalb jeweils eines Paritätsüberwachungsabschnittes vorgesehen ist. Deshalb ist im Vergleich zu den bisher bekannten Überwachungssystemen, bei denen ein Paritätsüberwachungsabschnitt mit Hilfe von zwei oder mehr Paritätsbits überwacht wird, das Kanalüberwachungssystem gemäß vorliegender Erfindung vorteilhafter, und zwar deshalb, weil der Aufbau des Paritätszählkreises, des Paritätsmultiplexers und des Paritätsdemultiplexers wesentlich einfacher wird und weil gleichzeitig der Wirkungsgrad bzw. Leistungsfähigkeit der Informationsübertragung erhöht werden kann. Im Falle eines drahtlosen bzw. Funkübertragungswc-

gcs ist es außer dem Paritätsbit zur Überwachung eines Kanals notwendig, ein bestimmtes Muster zu einem Übertragungsimpuls und ein Rahmensignal oder dgl. zum Erreichen der Bitsynchronisation des Musters der Zeitmultiplextechnik zu unterwerfen, um szusäizlich eine Kanalunterscheidung bzw. -diskritnination zu ermöglichen, die zum Vielfachausnutzen oder /ur Übertragung über nahe Räume von kreuzpolarisierten Wellen notwendig ist. Beim Entwerfen eines Rahmen aufbaues der Impulszüge wird in solch einem Falle die Bedingung für den Aufbau weitgehend dadurch gemildert, daß nur ein Paritätsbit zum Überwachen der Übergangsqualität hinzukommen muß.

lliur/u 5 iiliitt Zeichnungen

Claims (1)

1. Patentanspruch:

   Kanalüberwachungssystem für ein mit Trägerwellen-Phasendifferenzmodulation uiid im PCM arbeitendes Übertragungssystem, mit einem Sender und einem Empfänger, wobei der Sender einen ersten Umsetzer zum Umwandeln einer Eingangssignalfolge von PCM-Daten in η Reihen von Binärcodes bildenden PCM-Daten (wobei η eine ganze positive Zahl größer 1 ist),

   einen zweiten Umsetzer zum Umwandeln der η Reihen PCM-Daten in η Reihen von differenziellen Binärcodes über ein beliebiges gleiches Zeitschlitzintervall und einen N- Phasen-Modulator (wobei N = 2" ist) zum Phasenmoduiieren der Trägerwelle mit den η Reihen von differenziellen Binärcodes aufweist,

   und wobei der Empfänger einen /V-Phasen-Demodulator zum ^modulieren der empfangenen ΛΖ-phasenmoduüe· ten Trägerwelle in die η Reihen von differenziellen Binärcodes, einen dritten Umsetzer zum Umwandeln der π Reihen von differenziellen Binärcodes in η Reihen von Binärcodes bildenden PCM-Daten und einen vierten Umsetzer zum Umwandeln der η Reihen von PCM-Daten in eine Folge von PCM-Daten aufweist, und mit einer Übertragungsstrecke, die zum Erfassen tines Bit-Fehlers unter Verwendung mindestens eines Paritätsbits pro Überwachur^sabschnitt der PCM-Daten überwacht wird, dadurch gekennzeichnet, daß der Sender einen ersten haritätSz.ähler (100) zum sich wiederholenden Paritäts/ählen der Binärcodes eines Überwachungsabschnittes der .'CM-Daten derart. daß die Binärcodes über die Anzahl der dem Zeitschlitzintervall entsprechenden Codes kontinuierlich, dagegen die nachfolgenden Binärcodes über dieselbe Anzahl der dem Zeitschlitzintcrvall entsprechenden Codes nicht gezählt werden, und zum Erzeugen eines einzigen Paritätsbits, das den bzgl. der Parität gezählten Codes entspricht, und
   einen Multiplexer (53) zwischen dem ersten und dem zweiten Umsetzer (52, 12) zur Zeitmultiplexumwandlung des einen Paritätsbits mit η Reihen von die Binärcodes bildenden PCM-Daten aufweist,
   und daß der Empfänger einen Demultiplexer (71) zwischen dem dritten und dem vierten Umsetzer (22, 72) /ur Zeitmultiplex-Rückumwandlung eines Paritätsbits von einem Überwachungsabschnitt der η vi Reihen von die Binärcodes bildenden PCM-Daten. einen /weiten Paritätszähler (200) /um Zählen derjenigen Binärcodes, die den im Sender bzgl. der Parität gezählten Binärcodes entsprechen, und /um Erzeugen eines Paritätsbits. das den b/gl der Parität gezählten Codes entspricht, und einen Komperaior (77) aufweist, der das Paritätsbit (85) vom Demultiplexer (71) mit dem Paritätsbit (91) vom zweiten Paritäis/ähler (200) vergleicht und dadurch einen Bitfehler erfallt. ho