DE19643205C2 - Verfahren zur Übertragung digitaler Daten - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Übertragung digita­ ler Daten zwischen einer Zentraleinheit und mehreren mit dieser mittels eines Bus-Systems kommunikationsfähig verbun­ denen Steuermodulen, insbesondere zur Ansteuerung von Si­ cherheitseinrichtungen wie Airbags oder Gurtstrammer von Kraftfahrzeugen, bei dem die zu übertragenden Daten in Da­ tenwörter vorgegebener Bitzahl und -dauer codiert sind und vor dem Senden der Datenwörter, in definierter zeitlicher Relation zu diesen, die Informationen über den Sendetakt enthaltende Synchronisationswörter definierten Bitmusters gesendet werden, aus deren empfängerseitig erfolgender Ab­ tastung in Einheiten der Schwingungsdauer T₀ eines Ver­ gleichsoszillators, dessen Schwingungsfrequenz wesentlich, z. B. 100 mal, höher ist als der Sendetakt, die Dauer T_B der Bitimpulse ermittelt und zum Generieren eines Systemtakts für den Betrieb der empfangenden Module genutzt wird, aus dem auch der Datenübernahme-Takt abgeleitet wird.

Die das Bitmuster der Datenwörter erfassende Verarbeitung derselben erfolgt in der Weise, daß, synchronisiert mit dem Systemtakt, jeweils nach Ablauf eines definierten Bruchteils der Bitdauer von z. B. 50% derselben, der momentan vorliegen­ de Signalpegel - High oder Low - erfaßt und als Pegel des weiterzuleitenden Signals von einer Übernahmeschaltung als Informationssignalpegel übernommen wird. Die Erfassung des Bit-Signalpegels erfolgt bei einem der Erfassungs-Zeitspanne zugeordneten Zählerstand eines Zählers, dem als Zähl-Impulse die Ausgangssignale des Vergleichsoszillators zugeleitet sind, wobei die Erfassungs-Zeitspanne etwa der Periodendauer der Schwingungen des Vergleichsoszillators entspricht. Die insoweit geschilderte Verfahrensweise, empfangsseitig den Sendetakt der Zentraleinheit zu erfassen und hieraus den Sy­ stemtakt für die peripheren Module zu generieren, ist zwar schaltungstechnisch relativ einfach implementierbar, da eine ansonsten erforderliche, die peripheren Module mit der Zen­ traleinheit verbindende Taktleitung, alternativ dazu den peripheren Modulen einzeln zugeordnete quarzgesteuerte Takt­ generatoren nicht benötigt werden, andererseits jedoch mit dem Nachteil behaftet, daß ein während der Pegel-Erfassungs- Zeitspanne auftretender Steuerimpuls zu einem nicht erkenn­ baren Fehler führt.

Hiervon ausgehend liegt der Erfindung die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art dahingehend zu ver­ bessern, daß ein Einfluß von Störimpulsen auf die Pegeler­ kennung der zu übertragenden Datensignale weitgehend ausge­ schlossen ist, sowie ein zur gerätetechnischen Implementie­ rung des Verfahrens geeignetes Steuerungssystem für die Da­ tenübertragung anzugeben.

Diese Aufgabe wird hinsichtlich des Verfahrens, dem Grundge­ danken nach, durch die Merkmale des Patentanspruchs 1 und in vorteilhaften Ausgestaltungen des erfindungsgemäßen Verfah­ rens durch die Merkmale der Unteransprüche 2 bis 4 gelöst.

Hiernach wird die nach einem definierten Bruchteil T_R der Bitdauer T_B einsetzende Abtastung des Bit-Signalpegels über eine Vielzahl von Schwingungsperioden des Vergleichsoszilla­ tors hinweg fortgesetzt und erst nach einer Zeitspanne be­ endet, deren Ende seinerseits zeitlich vor dem Ende der Bit­ dauer liegt und von dieser einen definierten zeitlichen Ab­ stand hat, wobei in bevorzugter Durchführungsart des Verfah­ rens die Signalpegelerkennung durch Abzählung von Impulsen erfolgt, die aus einer konjunktiven Verknüpfung der Bitsi­ gnale mit den Vergleichsoszillator-Ausgangsimpulsen und ei­ nem weiteren Signal erfolgt, das für die Dauer der Abtast­ zeitspanne als Signal definierten logischen Signalpegels an­ steht. Die Information über den Pegel der Bit-Signale der Datenwörter ergibt sich hierbei aus der Anzahl der während der Abtast-Zeitspanne durch die konjunktive (UND)-Verknüp­ fung erzeugten Signale, deren Anzahl, je nach Gestaltung der bentzten Zähleinrichtung, entweder für High-Signale oder für Low-Signale hoch ist und für den jeweils anderen Signalpegel niedrig, wobei, je länger die Abtastzeitspanne dauert, der Einfluß von Störimpulsen umso niedriger wird.

Um Erkennungsfehler weitestgehend zu vermeiden, die aus ei­ ner Frequenzdrift des Vergleichsoszillators resultieren könnten, ist es vorteilhaft, wenn die Dauer T_A der Abtast­ zeitspanne 50% der Bitdauer beträgt und die Zeitspanne T_R, nach der mit der Abtastung des Bitsignals begonnen wird, 25% der Bitdauer T_B beträgt, d. h. den mittleren Bereich der Bit­ dauer T_B einnimmt.

Zur Erzielung eines großen Störabstandes - Optimierung der Signalpegelerkennung - ist es zweckmäßig, die Entscheidungs­ schwelle bei 50% des möglichen Maximalwertes der innerhalb der Abtastzeitspanne zählbaren Vergleichsoszillator-Impulse zu wählen.

Hinsichtlich eines zur Anwendung des erfindungsgemäßen Ver­ fahrens geeigneten Steuerungssystems wird die eingangs ge­ nannte Aufgabe durch die Merkmale des Anspruchs 5 sowie der auf diesen zurückbezogenen Ansprüche 5 bis 12 gelöst.

Hiernach ist eine Bitdauer-Meßstufe vorgesehen, die minde­ stens drei Zäher umfaßt, die jeweils für die entsprechende Anzahl von nacheinander abgegebenen Bit-Impulsen der Syn­ chronisationswörter die Anzahl der innerhalb ihrer Dauer T_B1, T_B2 und T_B3 erzeugten Schwingungsimpulse des Vergleichs­ oszillators zählen und aus einem nach Plausibilitätskrite­ rien erfolgenden Vergleich der Endzählerstände eine Ver­ gleichszahl vermittelt, die einem wahrscheinlichsten Wert der Impulsdauer T_B entspricht und diesen Wert in einem T_B-Speicher ablegt. Weiter ist ein erster Komparator vorge­ sehen, der den Zäherstand eines fortlaufend die Ausgangsim­ pulse des Vergleichsoszillators empfangenden ersten Zählers mit dem Inhalt des T_B-Speichers vergleicht und, sobald die­ ser erreicht ist, einen Systemtakt-Impuls erzeugt, der die­ sen Oszillatorimpuls-Zähler wieder zurücksetzt.

Es ist ein zweiter Komparator vorgesehen, der den Zähler­ stand des ersten Zählers mit einem Zahlenwert vergleicht, der einem Bruchteil T_R der Bitdauer T_B entspricht; bei Er­ reichen dieses Zahlenwertes erzeugt der zweite Komparator ein Ausgangssignal, durch das eine bistabile Kippstufe auf definerten logischen Ausgangssignalpegel gesetzt wird, bei dessen Anstehen eine Torschaltung zur Weiterleitung von Aus­ gangsimpulsen des Vergleichsoszillators in eine Übergabestu­ fe des Moduls vorbereitet ist; weiter ist ein zweiter, mit den Oszillator-Ausgangssignalen ständig beaufschlagter Zäh­ ler vorgesehen, der durch das die Kippstufe setzende Aus­ gangssignal des zweiten Komparators zurücksetzbar ist, sowie ein dritter Komparator, der den Zählerstand des zweiten Os­ zillatorimpuls-Zählers mit einem für die Dauer der Abtast­ zeitspanne T_A charakteristischen Zahlenwert vergleicht und bei dessen Erreichen einen Ausgangsimpuls erzeugt, durch den die bistabile Kippstufe zurückgesetzt wird.

Die solchermaßen schaltungstechnisch realisierte Steuerungs­ einrichtung vermittelt zumindest die folgenden Vorteile:

Der Sendetakt ist von Übertragungsvorgang zu Übertragungs­ vorgang frei wählbar, da die an die Zentraleinheit ange­ schlossene Peripherie den Sendetakt jeweils erlernt und von diesem im Sinne einer Ablaufsteuerung abgeleitet selbsttätig die jeweils situationsgerechte Abtastdauer für die Daten­ wortdauer festlegt. Beispielsweise können Prüfzyklen, die einen Austausch von Prüf- und Rückmeldedaten zwischen der Zentraleinheit und den peripheren Modulen erfordern, mit ge­ ringerer Taktfrequenz erfolgen als die Übertragung von Steu­ erdaten, die von der Zentraleinheit zu den peripheren Modu­ len gesandt werden, um eine möglichst rasche Aktivierung der jeweiligen Sicherheits-Elemente zu erzielen. Die Herstel­ lungskosten der peripheren Module sind relativ gering, da als Vergleichsoszillatoren billige RC-Oszillatoren verwend­ bar sind.

Wenn die Abtastzeitspanne T_A, gerechnet ab dem Einsetzen ei­ nes Bit-Impulses, nach einer Verzögerungszeitspanne T_R, die durch die Beziehung T_R = (T_B - T_A)/2, gegeben ist, beginnt, d. h. so "in die Mitte" der Bitdauer T_B gelegt ist, daß nach der Abtastzeitspanne T_A bis zum Ende der Bitdauer T_B wieder­ um die Zeitspanne T_R verstreicht, so ist es besonders gün­ stig, wenn die die Abtastzeitspanne T_A repräsentierende Ver­ gleichszahl die Ausgabe einer Teilerstufe ist, die eine die Bitdauer T_B repräsentierende Vergleichszahl durch 2 divi­ diert und entsprechend die die Verzögerungszeitspanne T_R re­ präsentierende Vergleichszahl die Ausgabe einer weiteren Teilerstufe ist, welche eine die Bitdauer T_B repräsentieren­ de Zahl von Oszillatorschwingungen durch 4 dividiert. Im Er­ gebnis wird durch eine Abtastdauer T_A erzielt, die 50% der Bitdauer T_B entspricht, wobei die Abtastung nach 25% der Bitdauer T_B beginnt und nach 75% der Bitdauer T_B endet.

Die zur Weiterleitung der Informationsdaten an Steuerstufen der Module vorgesehene Torschaltung ist in bevorzugter Ge­ staltung der Steuerungseinrichtung als 3-Eingangs-UND-Glied realisiert, dem als Eingangssignale die Ausgangssignale der bistabilen Kippstufe, die Ausgangsimpulse der Zentraleinheit und die Ausgangsimpulse des Vergleichsoszillators an je ei­ nem Eingang zugeleitet sind.

Wenn, wie gemäß Anspruch 10 vorgesehen, zur Weiterleitung der Daten-Signale an Verarbeitungs- und Steuereinheiten der Module vorgesehene Signalpegel-Erkennungsstufen durch je ei­ nen Zähler gebildet sind, der als Zähl-Eingangssignale die Ausgangssignale der Torschaltung empfängt und durch Takt- Ausgangssignale des T_B-Komparators zurücksetzbar ist, und ein Pegel-Komparator vorgesehen ist, der nach Maßgabe eines Vergleichs des Zählerstandes des jeweiligen Zählers mit ei­ nem Schwellenwert dem Bitmuster der von der Zentraleinheit gesendeten Datenwörter entsprechende High- und Low-Signale abgibt, wobei die Folge dieser von dem Pegel-Komparator ab­ gegebenen Signale gleichsam um einen Takt gegenüber den Da­ tensignalen phasenverschoben ist, so ist es besonders zweck­ mäßig, wenn die Vergleichsschwelle etwa und vorzugsweise exakt 50% des maximal erreichbaren Zählerstandes des Zählers der Pegel-Erkennungsstufe entspricht. Bei dieser Auslegung kann als Entscheidungs-Schwellenwert, der zu einem günstig großen Steuerabstand führt, die Ausgabe der 1/4-Teilerstufe ausgenutzt werden, was auch unter dem Gesichtspunkt der Ein­ fachheit des Schaltungsaufbaues vorteilhaft ist.

Weitere Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Erläuterung eines zur Implementierung des er­ findungsgemäßen Verfahrens geeigneten Steuerungssystems an­ hand der Zeichnung. Es zeigen:

Fig. 1 ein vereinfachtes Blockschaltbild eines erfindungs­ gemäßen Steuerungssystems für den Datenverkehr zwi­ schen einer Zentraleinheit und peripheren Steuermo­ dulen, die über ein Ringbussystem ansprechbar sind,

Fig. 1a ein Impulsdiagramm zur Erkläuterung der Funktion des Steuerungssystems gemäß Fig. 1,

Fig. 2 ein vereinfachtes Blockschaltbild einer Takt-Genera­ tor-Stufe und eines Datenübernahmeschaltkreises der Steuermodule des Steuerungssystems gemäß Fig. 1 und

Fig. 3 ein Impulsdiagramm zur Erläuterung der Funktion der Takt-Geretator-Stufe und des Datenübernahmeschalt­ kreises gemäß Fig. 2.

Das in der Fig. 1 insgesamt mit 10 bezeichnete Steuerungs­ system für eine Vielzahl von Aktuatoren 11, z. B. Auslöseein­ richtungen für Schutzeinrichtungen an einem Fahrzeug wie Airbags, Gurtstrammer, das Aufklappen von Überrollbügeln und dergleichen oder Stellglieder für eine individuelle Steue­ rung des Bremsdruckes an einzelnen Fahrzeugrädern im Sinne einer Antiblockierregelung oder einer Fahrdynamik-Regelung und/oder der Steuerung des Dämpfungsverhaltens elektrohy­ draulischer Dämpfungs-Elemente eines aktiven Fahrwerks um­ faßt eine Zentraleinheit 12, die aus einer Verarbeitung der Ausgangssignale nicht dargestellter Sensoren für das dynami­ sche Verhalten des Fahrzeuges charakteristische - digitale - Ausgangssignale erzeugt, sowie den Aktuatoren 11 einzeln zu­ geordnete, periphere Steuermodule 13, die durch ein Bus-Sy­ stem, das in der Fig. 1 durch Bus-Leitungen 14 repräsentiert ist, kommunikationsfähig mit der Zentraleinheit 12 verbunden sind und aus einer Verarbeitung von Informationsdaten, die von der Zentraleinheit 12 empfangen werden, die für die An­ steuerung der Aktuatoren 11 erforderlichen Steuer-Ausgangs­ signale erzeugen.

Bei dem zur Erläuterung gewählten Ausführungsbeispiel ist dieses Bussystem als Ringbussystem ausgebildet, bei dem die Steuermodule 13 gleichsam in Reihe zwischen zwei Daten-Aus­ gabe- und -Empfangs-Anschlüsse 16 und 17 der Zentraleinheit 12 geschaltet sind, die an jedem dieser Anschlüsse 16 und 17 Daten aussenden und Daten, z. B. Selbsttest- oder Statusda­ ten, die von den peripheren Modulen 13 ausgesandt werden, empfangen kann.

Es versteht sich, daß auch eine der Einfachheit halber nicht eigens dargestellte Ausbildung des Bussystems als Stichlei­ tungssystem (Sternbus) möglich ist, wenn die Daten-Ausgabe- und Empfangsanschlüsse 16 und 17 der Steuermodule 13 bidi­ rektional ausgelegt sind.

Die Struktur von Datenblöcken 33, die die Zentraleinheit 12 sendet, ist, wie dem vereinfachten Impulsdiagramm der Fig. 1a entnehmbar, die folgende:

Zuerst wird ein Synchronisationswort 34 gesendet, das die Information über den Sendetakt enthält, mit dem die nachfol­ genden Informationen ausgesandt werden. Auf dieses Synchro­ nisationswort 34 folgt ein Adresswort 35, das den jeweils zu aktivierenden Steuermodul 13 anspricht. Hierauf folgt das Daten-Informationswort 36, das den Wert des Parameters, d. h. die Information beinhaltet, der/die von dem angesprochnene Steuermodul 13 situationsgerecht verarbeitet werden muß.

In einer speziellen Auslegung der Zentraleinheit 12 sendet diese als Sendetakt-Information einen ersten Hochpegel-Im­ puls 18 der Bitdauer T_B aus, auf den, wiederum mit der Bit­ dauer T_B ein Niedrig-Pegelsignal 19 folgt, sodann einen zweiten Hochpegel-Impuls 21 der Dauer T_B, nach dessen Abfal­ len das Ausgangssignal der Zentraleinheit 12, wiederum für die Dauer T_B, ein Niedrig-Pegel-Signal 22 ist.

Auf dieses Synchronisationswort 34 folgt, entweder unmittel­ bar oder mit definierter Zeitverzögerung, das Adresswort 35, dessen Mindest-Bitzahl durch die Zahl der anzusprechenden Steuermodule 13 bestimmt ist. Hierauf folgt sodann, entweder unmittelbar oder widerum mit einer definierten Zeitverzöge­ rung, das Datenwort 36, z. B. ein 8-Bit-Wort, das eine hin­ reichend fein abgestufte Angabe des Parameterwertes bein­ haltet, der vom jeweiligen Steuermodul 13 zu verarbeiten ist.

Nach der Aussendung eines solchen Datenblocks 33, durch den jeweils eines der Steuermodule 13 angesprochen wird, erfolgt die Aussendung eines nächsten derartigen Datenblocks 33 erst, nachdem eine Totzeit T_D verstrichen ist, die zweckmä­ ßigerweise einem Mehrfachen der Bitdauer T_B entspricht. Wäh­ rend der Totzeit hat das Steuermodul die Gelegenheit, eine Antwort auf dem Bus zurück zur Zentraleinheit zu senden.

Die Steuermodule 13 haben, wie dem vereinfachten Block­ schaltbild der Fig. 1 entnehmbar ist, eine Empfangs- und Sende-Stufe 23, die den Datenverkehr des jeweiligen Moduls 13 sowohl mit der Zentraleinheit 12 im Sinne von Empfang und Rücksendung als auch die Weiterleitung empfangener Daten an/von weitere(n) Steuermodule(n) 13 vermittelt. Sie umfas­ sen jeweils eine Takt-Generator-Stufe 24, die aus einer Ver­ arbeitung der Sendetakt-Informationssignale 18, 19, 21 und 22 einen mit dem Sendetakt synchronisierten Systemtakt für den Betrieb einer Steuerschaltung 26 des jeweiligen Moduls 13, sowie einen Daten-Übernahmetakt generiert werden, mit dem die von dem Modul 13 empfangenen Informationsdaten mit­ tels eines Daten-Übernahme-Schaltkreises 27 der Steuerschal­ tung 26 zugeleitet werden, die, durch Verarbeitung dieser Daten, zum einen einen Treiber-Schaltkreis 28 als Ausgangs­ stufe ansteuert, mit deren Ausgangssignal der jeweilige Ak­ tuator 11 angesteuert wird, und, zum anderen, eine Daten- Ausgabestufe 29 ansteuert, über die Daten, die zum schal­ tungstechnisch benachbarten Steuermodul 13 weitergeleitet werden müssen, oder als Rückmeldungen der zentralen Steuer­ einheit 12 zugeleitet werden müssen, der Empfangs- und Sen­ destufe 23 des jeweiligen Moduls 13 zugeleitet werden.

Die Steuermodule 13 des Steuerungssystems 10 gemäß Fig. 1 sind mit dem mehr im einzelnen in der Fig. 2 dargestellten Aufbau ihrer Takt-Generatorstufe 24 und ihres Daten-Übernah­ me-Schaltkreises 27 realisiert, zu deren funktioneller Er­ läuterung auch auf das Impulsdiagramm der Fig. 3 verwiesen sei.

Die Takt-Generatorstufe 24 und der Daten-Übernahmeschalt­ kreis 27 haben je einen Dateneingang 31 bzw. 32, an denen ihnen die von der Zentraleinheit 12 nacheinander ausgesand­ ten Datenblöcke 33 zugeleitet sind, wobei innerhalb eines jeweiligen Datenblocks der Sendetakt bzw. die Bitdauer T_B der Bit-Impulse konstant ist, von Datenblock zu Datenblock jedoch variieren kann.

Für das zur Erläuterung gewählte Ausführungsbeispiel ist an­ genommen, daß das Synchronisationswort 34 des jeweiligen Da­ tenblocks 33 ein 4-Bit-Wort mit der Impulsfolge High-Low- High-Low ist, das Adresswort 35 ebenfalls ein Vier-Bit-Wort mit beliebiger Pegel-Kombination ist und das Datenwort 36 ein 8-Bit-Wort, wobei das Synchronisationswort 34, das Adresswort 35 und das Datenwort 36 unmittelbar nacheinander - "zusammenhängend" - gesendet werden können, wogegen auf­ einanderfolgende Datenblöcke 33 durch eine Totzeit definier­ ter Dauer T_D gegeneinander abgesetzt sind, anhand derer die Takt-Generator-Stufen 24 erkennen, wann neue Takt-Informa­ tionen zu erwarten sind.

Die Taktgeneratorstufe 24 hat als Eingangsstufe eine insge­ samt mit 37 bezeichnete Impulsdauer-Meßeinheit, der über den Dateneingang 31 der Takt-Generator-Stufe 24 die Datenblöcke 33 und über einen Referenzeingang 38 die periodischen Aus­ gangsimpulse eines Vergleichsoszillators 39 zugeleitet sind, dessen Schwingungs-Periodendauer T_O wesentlich kürzer ist als die Bitdauer T_B der Bit-Impulse der Datenblöcke 33 und in einer typischen Auslegung des Vergleichsoszillators ca. 1/100 der niedrigstmöglichen Bitdauer beträgt, mit der die Datenblöcke 33 gesendet werden.

Die Imuplsdauer-Meßeinheit 37 umfaßt bei dem zur Erläuterung gewählten Ausführungsbeispiel drei Zähler 41, 42 und 43, de­ ren Zähl-Eingänge an diesen einzeln zugeordnete Impulsaus­ gänge 44, 45 und 46 einer Weichen-Schaltung 47 angeschlossen sind, die ihrerseits die Eingangsstufe der Impulsdauer-Meß­ einheit 37 bildet.

Diese Weichenschaltung 47 vermittelt, gesteuert durch die ansteigende Flanke 48 des ersten Hochpegel-Impulses 18 des Synchronisationswortes 34, die abfallende Flanke 49 dieses ersten Hochpegel-Impulses 18, sowie durch die ansteigende Flanke 51 und die abfallende Flanke 52 des zweiten Hochpe­ gel-Impulses 21 des Synchronisationswortes im Sinne einer Folgesteuerung die folgenden Funktionen:

Für die Dauer T_B1 des ersten Hochpegel-Impulses 18 des Syn­ chronisationswortes 34 wird die innerhalb dieser Zeitspanne erzeugte Anzahl von Ausgangsimpulsen des Vergleichsoszilla­ tors 39 gezählt und der dabei erreichte Zählerstand in eine T_B-Vergleichsstufe 53 eingegeben und gespeichert.

Für die Dauer T_B2 des hierauf folgenden Niedrig-Pegel-Bitsi­ gnals 19 des Synchronisationswortes 34 werden die vom Ver­ gleichsoszillator 39 abgegebenen Ausgangsimpulse mittels des zweiten Zählers 42 der Impulsdauer-Meßeinheit 37 gezählt, wobei der hierbei erreichte Zählerstand wiederum in die T_B- Vergleichsstufe 53 eingegeben wird. Desgleichen werden die während der Bitdauer T_B3 des zweiten Hochpegel-Impulses 21 des Datenwortes 34 erzeugten Ausgangsimpulse des Vergleichs­ oszillators 39 mittels des dritten Zählers 43 gezählt und der Endzählerstand in die T_B-Vergleichsstufe 53 eingegeben, die aus einem nach Plausibilitätskriterien erfolgenden Ver­ gleich der End-Zählerstände der Zähler 41, 42 und 43 einen die Bitdauer T_B in Einheiten der Periodendauer T₀ der Aus­ gangsimpulse des Vergleichsoszillators 39 repräsentierenden "wahrscheinlichsten" Zahlenwert bildet. In zweckmäßiger Aus­ legung der T_B-Vergleichsstufe ermittelt diese den die Bit­ dauer T_B repräsentierenden Zahlenwert als Mittelwert der Zählerstände, wenn deren Streuung gering ist. Zeigt anderer­ seits der Vergleich, daß zwei Zählerstände identisch oder nur geringfügig unterschiedlich sind, ein Zählerstand jedoch erheblich abweicht, so wertet die T_B-Vergleichsstufe 53 dies dahingehend, daß der abweichende Zählerstand aufgrund einer Störung zustande gekommen ist und bildet die Vergleichszahl als Mittelwert lediglich der nur geringfügig verschiedenen Zählerstände.

Es versteht sich, daß es bei Anwendung einer invertierten Logik auch möglich ist, die Bitdauer jeweils während der Low-Pegel-Impulse zu ermitteln, bzw. ohne Wartezeiten, wenn sowohl die Low-Pegel-Impulse als auch die High-Pegel-Impulse ausgewertet werden.

Der die Bitdauer T_B repräsentierende T_B-Referenzwert wird noch innerhalb der Bitdauer des zweiten Niedrig-Pegel-Si­ gnals 22 des Synchronisationswortes 34 in einen T_B-Referenz­ wertspeicher 54 einer insgesamt mit 55 bezeichneten Spei­ chereinheit eingegeben, die als weitere Speichereinheiten einen Verzögerungszeitspeicher 56 und einen Tastzeitspeicher 57 umfaßt.

Der Inhalt des Verzögerungszeitspeichers 56 wird mittels ei­ ner 1/4-Dividierstufe 58 vom Speicherinhalt des T_B-Referenz­ wertspeichers 54 abgeleitet und repräsentiert somit eine Verzögerungszeitspanne T_R von 25% der Bitdauer T_B; der Spei­ cherinhalt des Tastzeitspeichers 57 wird mittels einer 1/2- Dividierstufe 59 vom Inhalt des T_B-Wertspeichers 54 abgelei­ tet und repräsentiert somit eine Abtastzeitspanne T_B von 50% der Bitdauer T_B.

Des weiteren umfaßt die Taktgeneratorstufe 24 einen ersten Zähler 61 und einen zweiten Zähler 62, denen als Zähl-Ein­ gangsimpulse permanent die Ausgangsimpulse des Vergleichs­ oszillators 39 zugeleitet sind. Der Zählerstand des ersten Zählers 61 wird zum einen mittels eines T_B-Komparators 63 fortlaufend mit dem für die Bitdauer charakteristischen Zäh­ lerstand des T_B -Referenzwertspeichers 54 verglichen, wobei der T_B-Komparator 63 jeweils dann, wenn der Zählerstand den gespeicherten Referenzwert erreicht, einen Systemtakt-Impuls 64 kurzer Dauer abgibt, deren zeitliche Folge in Relation zu den im ersten, "obersten" Impulszug 66 der Fig. 3 wiederge­ gebenen Hoch-Pegel-Signalen 18 und 21 des Synchronisations­ wortes 34 sowie zu dem durch den zweiten Impulszug 67 der Fig. 3 repräsentierten Zeitverlauf des Zählerstandes des er­ sten Zählers 61 durch den dritten Impulszug 68 der Fig. 3 qualitativ wiedergegeben ist. Durch diese Takt-Ausgangsim­ pulse 64 des T_B-Komparators 63 wird der erste Zähler 61 je­ weils wieder zurückgesetzt.

Des weiteren wird der Zählerstand des ersten Zählers 61 mit­ tels eines T_R-Komparators 69 fortlaufend auch mit dem Inhalt des Verzögerungszeitspeichers 56 verglichen, wobei der T_R-Komparator 69 als Rücksetzimpulse für den zweiten Zähler 62 der Taktgeneratorstufe 24 ausgenutzte Impulse 71 kurzer Dauer jeweils dann erzeugt, wenn Gleichheit des Zählerstan­ des des ersten Zählers 61 mit dem Speicherinhalt des Verzö­ gerungszeitspeichers 56 erreicht ist. Die zeitliche Folge dieser Rücksetzimpulse 71 in Relation zu dem Synchronisa­ tionswort 34 der Datenblöcke 33 sowie die hieraus resultie­ rende zeitliche Entwicklung des Zählerstandes des zweiten Zählers 62 der Taktgeneratorstufe 24 sind durch den vierten und fünften Impulszug 72 bzw. 73 der Fig. 3 qualitativ wie­ dergegeben.

Aus dem zeitlichen Vergleich der Entwicklung des Zählerstan­ des des ersten Zählers 61 mit der zeitlichen Entwicklung des Zählerstandes des zweiten Zählers 62 ist unmittelbar er­ sichtlich, daß letzterer dem erstgenannten um 1/4 der Bit­ dauer T_B nacheilt.

Weiter umfaßt die Taktgeneratorstufe 24 einen Tastzeitkom­ parator 74, der einen Vergleich des Zählerstandes 73 des zweiten Zählers 62 mit dem Speicherinhalt des Tastzeitspei­ chers 57 vermittelt und kurz dauernde Ausgangsimpulse 76, deren zeitliche Folge durch den sechsten Impulszug 77 der Fig. 2 wiedergegeben ist, jeweils dann erzeugt, wenn der Zählerstand des zweiten Zählers 62 den im Tastzeitspeicher 57 gespeicherten Zahlenwert, der beim dargestellten, spe­ ziellen Ausführungsbeispiel 50% der Bitdauer T_B entspricht, erreicht.

Der Daten-Übernahmeschaltkreis 27 umfaßt eine bistabile Kippstufe 78, die durch die an einem Setz-Eingang 79 empfan­ genen Ausgangsimpulse 71, die von dem T_R-Komparator 69 abge­ geben werden, auf hohen Signalpegel an ihrem Ausgang 81 setzbar ist, und durch die Ausgangsimpulse 76 des T_A-Kompa­ rators 74, die der bistabilen Kippstufe 78 an deren Rück­ setzeingang 82 zugeleitet sind, auf niedrigen Signalpegel am Ausgang 81 zurücksetzbar ist. Das Ausgangssignal der bista­ bilen Kippstufe 78 ist daher eine Folge von Hoch-Pegel-Im­ pulsen 83, deren Dauer T_A der Abtast-Zeitspanne entspricht, die beim zur Erläuterung gewählten Ausführungsbeispiel gleich der Hälfte der Bitdauer T_B ist. Der Zeitverlauf der Hoch-Pegel-Impulse 83 der bistabilen Kippstufe 78 ist durch den siebten Impulszug 84 der Fig. 3 qualitativ wiedergege­ ben, dem entnehmbar ist, daß die Hoch-Pegel-Ausgangsimpulse 83 nach 25% der Bitdauer T_B einsetzen und nach 75% der Bit­ dauer T_B wieder abklingen.

Der Datenübernahmeschaltkreis 27 umfaßt ein 3-Eingangs-UND- Glied 86, das an seinem Ausgang 87 ein Hoch-Pegel-Signal ab­ gibt, wenn an jedem seiner drei Eingänge 88, 89 und 91 eben­ falls ein High-Signal ansteht.

Der erste Eingang 88 dieses UND-Gliedes 87 ist mit dem Aus­ gang 81 des Flip-Flops 78 verbunden. Seinem zweiten Eingang 89 sind die Tast-Ausgangssignale des Vergleichsoszillators 39 zugeleitet. Der dritte Eingang 91 des UND-Gliedes 87 ist mit der Busleitung 14 verbunden, über die die Datenblöcke 33 dem jeweiligen Modul 13 zugeleitet werden.

Der Ausgang 87 des UND-Gliedes 86 ist mit dem Zähl-Eingang 92 eines Zählers 93 verbunden, der durch die Systemtakt-Aus­ gangsimpulse 64 des T_B-Komparators 63 zurückgesetzt wird. Die durch das UND-Glied 86 vermittelte konjunktive Verknüp­ fung der von der Zentraleinheit 10 gesendeten Daten 33 mit den Ausgangsimpulsen des Referenzoszillators 39, einerseits, und, andererseits, mit den Ausgangssignalen 83 des Flip- Flops 78 bewirkt somit, daß, abgesehen von Instabilitäten der Schaltungsanordnung insgesamt und/oder Steuerimpulsen, deren Anzahl als signifikant geringer angesehen werden kann als die Zahl der Ausgangsimpulse des Referenzoszillators 39, dem Zähler 93 des Daten-Übernahmeschaltkreises 27 Zählimpul­ se nur dann angeboten werden, wenn ein High-Signal eines Da­ tenblocks 33 vorliegt, und daß diese Zählimpulse nur inner­ halb der jeweiligen Abtast-Zeitspanne der Dauer T_A dem Zäh­ ler 93 zugeleitet werden, dessen Zählerstand nach Ablauf der Tast-Zeitspanne T_A somit ein Maß für den Signalpegel, High oder Low, der Bit-Signale der Datenblöcke 33 ist.

Bei dem zur Erläuterung gewählten speziellen Ausführungs­ beispiel bedeutet dies unter der Voraussetzung eines stabi­ len und störungsfreien Betriebes, daß der maximale Zähler­ stand des Zählers 93 dem halben Wert des Inhalts des T_B-Re­ ferenzwertspeichers 54 entspricht, wenn das verarbeitete Bit-Signal ein High-Signal war und einem Low-Signal der Zäh­ lerstand "0" entspricht.

Der zeitliche Verlauf des Zählerstandes des Zählers 93 ist in der Fig. 3 qualitativ durch deren achten Impulszug 94 wiedergegeben.

Zur weiteren, "bewertenden" Verarbeitung des Zählerstandes 94 des Zählers 93 ist ein Pegel-Komparator 96 vorgesehen, der den Zählerstand 94 mit oder nach Ablauf der Tastzeit­ spanne T_A mit einem Schwellenwert 97, der niedriger ist als der maximal erreichbare Zählerstand 94, vergleicht und, ge­ steuert durch den Systemtakt 72, jeweils für die Dauer T_B ein High-Signal 98 abgibt, wenn das verarbeitete Signal des zugeleiteten Datenblocks 33 ein High-Signal gewesen ist, al­ ternativ dazu ein Low-Signal 99 für Low-Signale des jeweili­ gen Datenblocks. Der zeitliche Verlauf der vom Pegel-Kompa­ rator abgegebenen, für die weitere Verarbeitung im angespro­ chenen Steuermodul 13 übernommenen Daten-Signale ist durch den neunten Impulszug 101 der Fig. 3 qualitativ wiedergege­ ben, aus der unmittelbar ersichtlich ist, daß die Datenüber­ nahme und Weiterleitung derselben im jeweiligen Steuermodul 13 zu einer Retardation gegenüber den empfangenen Daten­ blöcke 33 um jeweils eine Bitdauer T_B führt.

Um einen möglichst großen Störabstand - möglichst hohe Si­ cherheit gegen "Fehlentscheidungen" des Pegel-Komparators 96 - zu erreichen, ist der Schwellenwert 97, oberhalb welchem der Komparator 96 den Zählerstand 94 als High-Signal wertet und ausgibt, zu 50% des ohne Störimpulse höchstmöglichen Zählerstandes des Zählers 93 gewählt. Bei dem erläuterten Ausführungsbeispiel entspricht somit der Schwellenwert dem Speicherinhalt des Verzögerungszeitspeichers 56, so daß die­ ser auch zur Vorgabe des Vergleichsschwellenwertes 97 aus­ nutzbar ist, mit dem der Schwellenwert-Komparator 96 den Zählerstand 94 des Zählers 93 vergleicht.

In einer typischen Auslegung des Steuerungssystems 10 arbei­ tet dessen Zentraleinheit 12 mit Sendetakten, welche Bit­ dauern T_B zwischen 4 × 10^-6 s und 2 × 10^-5 s entsprechen, und die Vergleichsoszillatoren 39 der Steuermodule 13 sind auf eine Frequenz um 2,5 × 10⁷ s^-1 ausgelegt.

Claims (12)

1. Verfahren zur Übertragung digitaler Daten zwischen ei­ ner Zentraleinheit (12) und mehreren mit dieser mittels eines Bus-Systems kommunikationsfähig verbundenen Steu­ ermodulen (13), insbesondere zur Ansteuerung von Si­ cherheitseinrichtungen an Kraftfahrzeugen, bei dem die zu übertragenden Daten in Datenwörter vorgegebener Bit­ zahl und -dauer codiert sind, die jeweils als Folgen von Hochpegel (High)- und Niedrigpegel (Low)-Impulsen mit vorgegebener Taktfrequenz erzeugt werden, und bei dem vor dem Senden der Datenwörter, in definierter zeitlicher Relation zu diesen, die Information über den Sendetakt enthaltende Impulsfolgen als Synchronisations­ wörter (34) definierter Länge und Dauer gesendet wer­ den, aus deren empfängerseitig erfolgender Abtastung in Einheiten der Schwingungsdauer eines Vergleichs-Oszil­ lators (39), dessen Schwingungsfrequenz wesentlich, z. B. 100×, höher ist als der Sendetakt, die Bitdauer T_B ermittelt und zur Generierung eines Systemtakts für den Betrieb der empfangenden Module benutzt wird, in denen eine das Bitmuster der Datenwörter erfassende Verarbei­ tung in der Weise erfolgt, daß während einer innerhalb der Bitdauer T_B liegenden Abtastzeitspanne T_A, die signifikant kürzer ist als die Bitdauer, der Pegel des Bit-Signals abgetastet wird, wobei mit der Abtastung begonnen wird, nachdem ein definierter Bruchteil T_R der Bitdauer T_B verstrichen ist, die Abtastung vor dem Ende der Bitdauer in einem definierten zeitlichen Abstand von diesem beendet wird, und die Dauer T_A der Abtast­ zeitspanne einem Vielfachen der Schwingungdsdauer T₀ des Vergleichsoszillators (39) entspricht.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Signalpegelerkennung durch Abzählung von Impulsen erfolgt, die aus einer konjunktiven Verknüpfung der Bitimpulse mit den Oszillator-Ausgangssignalen sowie mit einem Signal gewinnbar sind, das für die Dauer T_A der Abtastzeitspanne als Signal definierten logischen Signalpegels ansteht.

3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch ge­ kennzeichnet, daß die Dauer der Abtastzeitspanne T_A 50% der Bitdauer beträgt und die Zeitspanne T_R, nach der mit der Abtastung des Bitsignalpegels begonnen wird, 25% der Bitdauer beträgt.

4. Verfahren nach Anspruch 2 oder Anspruch 3 in Kombina­ tion mit Anspruch 2, dadurch gekennzeichnet, daß eine Wertung der Bitimpulse als High-Signal erfolgt, wenn die Abzählung einen Wert ergibt, der größer als 50% des maximal erreichbaren Zählerstandes ist, und als Low- Signal, wenn das Ergebnis der Abzählung einem niedri­ geren Wert als 50% des Maximalwertes entspricht.

5. Steuerungssystem für den Datenaustausch zwischen einer Zentraleinheit (10) und mehreren mit dieser mittels ei­ nes Bus-Systems (14) kommunikationsfähig verbundenen peripheren Steuermodulen (13), insbesondere zur Ansteu­ erung von Sicherheitseinrichtungen in einem Kraftfahr­ zeug wie Airbags, Gurtstrammer, Überrollbügel oder von Stellgliedern von Brems- und Antriebs-Schlupf-Rege­ lungseinrichtungen, bei denen die zu übertragenden Da­ ten in Datenwörter vorgegebener Bitzahl und -dauer co­ diert sind und vor dem Senden der Datenwörter (36), in definierter zeitlicher Relation zu diesen, eine Aussen­ dung von Synchronisationswörtern (34) definierten Bit­ musters erfolgt, aus deren empfängerseitig erfolgender Abtastung in Einheiten der Schwingungsdauer T₀ eines Vergleichsoszillators (39), die wesentlich kleiner ist als die Bitdauer T_B, z. B. 1/100 derselben beträgt, die Bitdauer T_B ermittelt und zur Generierung eines System- Takts für den Betrieb der empfangenden Module (13) be­ nutzt wird, wobei eine Bitdauer-Meßstufe (37) vorgese­ hen ist, die mindestens drei Zähler (41, 42, 43) umfaßt, die jeweils für die entsprechende Anzahl von nacheinan­ der abgegebenen Bit-Impulsen (18, 19, 21) der Synchro­ nisationswörter (34) die Anzahl der innerhalb deren Dauer T_B1, T_B2 und T_B3 erzeugten Schwingungsimpulse des Vergleichsoszillators (39) zählen und aus einem nach Plausibilitätskriterien erfolgenden Vergleich der End­ zählerstände der Zähler (41, 42, 43) eine Vergleichszahl ermittelt, die einem wahrscheinlichsten Wert der Bit­ dauer T_B entspricht und diesen Wert in einem T_B-Refe­ renzwertspeicher (54) ablegt, weiter ein T_B-Komparator (63) vorgesehen ist, der den Zählerstand eines fortlaufend die Ausgangsimpulse des Vergleichsoszillators (39) empfangenden ersten Zählers (61) mit dem Inhalt des T_B-Referenzwertspeichers (54) vergleicht und, sobald dieser erreicht ist, einen Sy­ stemtaktimpuls erzeugt, der den ersten Zähler (61) wie­ der zurücksetzt, des weiteren ein T_R-Komparator (69) vorgesehen ist, der den Zählerstand des ersten Zählers (61) mit einem Zahlenwert vergleicht, der einem Bruch­ teil der Bitdauer T_B entspricht und bei dessen Errei­ chen ein Ausgangssignal erzeugt, durch das eine bista­ bile Kippstufe (78) auf definierten logischen Ausgangs­ signalpegel gesetzt wird, bei dessen Anstehen eine Tor­ schaltung (86) zur Weiterleitung von Ausgangsimpulsen des Vergleichsoszillators (39) an einen Pegel-Kompara­ tor (96) des Moduls (13) vorbereitet ist, und ein durch das die bistabile Kippstufe (78) setzende Aus­ gangssignal des T_R-Komparators (69) zurücksetzbarer, zweiter, mit den Oszillator-Ausgangsimpulsen beauf­ schlagter Zähler (62) vorgesehen ist, sowie ein Tast­ zeitkomparator (74), der den Zahlenwert des zweiten Os­ zillator-Impulszählers mit einem für die Dauer der Ab­ tastzeitspanne T_A charakteristischen Zahlenwert ver­ gleicht und bei dessen Erreichen einen Rücksetzimpuls für die bistabile Kippstufe (78) erzeugt.

6. Steuerungssystem nach Anspruch 5, dadurch gekennzeich­ net, daß der die Verzögerungszeitspanne T_R repräsen­ tierende Zahlen-Vergleichswert, mit dem der T_R-Kompara­ tor (69) den Zählerstand des ersten Oszillator-Impuls­ zählers (61) vergleicht, annähernd und vorzugsweise durch den Wert T_R = (T_B - T_A)/2 gegeben ist.

7. Steuerungssystem nach Anspruch 5 oder 6, dadurch ge­ kennzeichnet, daß die die Abtastzeitspanne T_A repräsen­ tierende Vergleichszahl die Ausgabe einer Teilerstufe (59) ist, welche die der Bitdauer T_B entsprechende Ver­ gleichszahl durch 2 dividiert.

8. Steuerungssystem nach einem der Ansprüche 5 bis 7, da­ durch gekennzeichnet, daß die die Verzögerungszeitspan­ ne T_R repräsentierende Vergleichszahl die Ausgabe einer Teilerstufe (58) ist, welche die der Bitdauer T_B ent­ sprechende Vergleichszahl durch 4 dividiert.

9. Steuerungssystem nach einem der Ansprüche 5 bis 8, da­ durch gekennzeichnet, daß die Torschaltung die Funktion eines 3-Eingangs-UND-Gliedes vermittelt, dem als Ein­ gangs-Signale das Ausgangssignal der bistabilen Kipp­ stufe (78), die Ausgangsimpulse der Zentraleinheit (12) und die Ausgangsimpulse des Vergleichsoszillators (39) zugeleitet sind.

10. Steuerungssystem nach einem der Ansprüche 5 bis 9, da­ durch gekennzeichnet, daß zur Weiterleitung der von der Zentraleinheit (12) gesendeten Datenblöcke (33) an Ver­ arbeitungs- und Steuereinheiten der Module (13) vorge­ sehene Signalpegel-Erkennungsstufen durch je einen Zäh­ ler (93), der als Zähl-Eingangssignale die Ausgangssi­ gnale der Torschaltung (86) empfängt und durch die Takt-Ausgangssingale des T-Komparators (63) zurücksetz­ bar ist, sowie durch einen Pegel-Komparator (96) gebil­ det sind, der nach Maßgabe eines Vergleichs des Zäh­ lerstandes des Zählers (93) mit einem Schwellenwert (97) dem Bitmuster der von der Zentraleinheit (12) aus­ gesandten Datenblöcke entsprechende Hoch- und Niedrig- Pegelsignale abgibt.

11. Steuerungssystem nach Anspruch 10, dadurch gekennzeich­ net, daß die Vergleichsschwelle (97) etwa und vorzugs­ weise exakt 50% des maximal erreichbaren Zählerstandes des Zählers (93) der Pegelerkennungsstufe (93, 96) ent­ spricht.

12. Steuerungssystem nach Anspruch 11, dadurch gekennzeich­ net, daß als Vergleichszahl für die Pegel-Erkennung die Ausgabe der 1/4-Teilerstufe (58) ausgenutzt ist.