DE19623750A1 - Verfahren zum Übertragen von digitalen Daten - Google Patents
Verfahren zum Übertragen von digitalen DatenInfo
- Publication number
- DE19623750A1 DE19623750A1 DE1996123750 DE19623750A DE19623750A1 DE 19623750 A1 DE19623750 A1 DE 19623750A1 DE 1996123750 DE1996123750 DE 1996123750 DE 19623750 A DE19623750 A DE 19623750A DE 19623750 A1 DE19623750 A1 DE 19623750A1
- Authority
- DE
- Germany
- Prior art keywords
- clock
- duration
- pulse
- oscillator
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
- B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
- B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
- B60R16/03—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for
- B60R16/0315—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for using multiplexing techniques
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4902—Pulse width modulation; Pulse position modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/06—Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
- B60R21/00—Arrangements or fittings on vehicles for protecting or preventing injuries to occupants or pedestrians in case of accidents or other traffic risks
- B60R21/01—Electrical circuits for triggering passive safety arrangements, e.g. airbags, safety belt tighteners, in case of vehicle accidents or impending vehicle accidents
- B60R2021/0104—Communication circuits for data transmission
- B60R2021/01102—Transmission method
- B60R2021/01115—Transmission method specific data frames
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Mechanical Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Übertragen von digitalen Daten.
Die Übertragung von digitalen Daten ist in einer Vielzahl von Systemen er
forderlich, bei denen eine Zentraleinheit, zum Beispiel eine zentrale Re
cheneinheit oder ein zentrales Steuergerät, mit einem oder mehreren peri
pheren Modulen Daten austauschen muß. Hierfür werden üblicherweise Bus
systeme verwendet, über die die einzelnen Daten mit einer bestimmten
Taktfrequenz übertragen werden. Damit ein peripheres Modul die von der
Zentraleinheit gesendeten digitalen Daten einwandfrei erkennen kann, ist
es erforderlich, daß das periphere Modul die ankommenden Daten mit der
gleichen Taktfrequenz übernimmt, mit der sie gesendet wurden.
Es ist bekannt, sowohl in der Zentraleinheit als auch in den peripheren Mo
dulen hochgenau arbeitende Taktsignalgeneratoren mit aufeinander abge
stimmter Taktfrequenz zu verwenden, um sicherzustellen, daß die Zentral
einheit und die peripheren Module für einen Datenaustausch mit derselben
Taktfrequenz arbeiten. Derartige Taktsignalgeneratoren benötigen jedoch
Präzisionsbauteile, wie zum Beispiel Schwingquarze, um die Taktfrequenz
auch über lange Zeit sehr genau konstant halten zu können. Daher sind sol
che Taktsignalgeneratoren relativ aufwendig und teuer.
Eine andere Möglichkeit, in der Zentraleinheit und in den peripheren Modu
len dieselbe Taktfrequenz zu gewährleisten, besteht darin, die peripheren
Module über eine zusätzliche Taktleitung mit der Zentraleinheit zu verbin
den.
Insbesondere bei dezentralen Sicherheitssystemen für Kraftfahrzeuge, bei
denen ein zentrales Steuergerät mit einer Vielzahl von dezentralen oder
peripheren Modulen Daten austauschen muß, ist die Gewährleistung eines
gemeinsamen synchronen Systemtaktes äußerst aufwendig.
Da mit dem steigenden Bedürfnis nach mehr Sicherheit in Kraftfahrzeugen
neben einem Fahrerairbag, einem Beifahrerairbag, Gurtstraffern, Überroll
bügeln weitere Schutzeinrichtungen wie beispielsweise Seitenairbags und
dergleichen gewünscht werden, steigt auch die Anzahl der peripheren Mo
dule, also die Anzahl der Endstufen zur Auslösung der einzelnen Sicherheits
einrichtungen deutlich an. Somit erhöht sich bei bekannten Bussystemen
entweder die Anzahl der hoch genau arbeitenden, teuren Taktsignalgenera
toren, oder die Montage des Systems wird infolge der Verlegung der geson
derten Taktleitung immer aufwendiger.
Davon ausgehend liegt der Erfindung die Aufgabe zugrunde, ein weiteres
Verfahren zum Übertragen von digitalen Daten bereitzustellen, das es insbe
sondere ermöglicht, daß die peripheren Module eines Systems zumindest
beim Datenaustausch mit einem von der Zentraleinheit erzeugten System
takt arbeiten, ohne daß aufwendige gerätetechnische Maßnahmen erfor
derlich sind.
Diese Aufgabe wird durch das Verfahren nach Anspruch 1 gelöst.
Erfindungsgemäß wird also beim einem Datenaustausch zusammen mit den
zu übertragenden digitalen Daten auch eine Sendetaktinformation über
tragen, aus der empfangsseitig eine dem Sendetakt entsprechende Taktfre
quenzinformation ermittelt wird. Aus dieser Taktfrequenzinformation wird
dann ein mit dem Sendetakt synchroner Datenübernahmetakt abgeleitet.
Auf diese Weise läßt es sich erreichen, daß zumindest empfangsseitig auf
präzise, über lange Zeit stabil arbeitende Oszillatoren und auf eine zusätzli
che Taktleitung verzichtet werden kann, da bei jeder Datenübertragung zu
nächst eine den Sendetakt anzeigende Information, insbesondere eine Im
pulsfolge, übertragen wird, die dazu dient, eine empfangsseitige System
takterzeugungsschaltung mit dem Sendetakt zu synchronisieren.
Da die Synchronisation der peripheren Systemtakterzeugungsschaltung mit
dem Sendetakt bei jeder Datenübertragung durchgeführt wird, kann ein re
lativ einfacher Oszillator, z. B. ein RC-Oszillator mit einem Widerstand und ei
ner Kapazität, verwendet werden, da dessen temperatur- und alterungsab
hängige Änderungen der Schwingungsfrequenz bei jedem Empfang berück
sichtigt und ausgeglichen werden.
Ein weiterer Vorteil des erfindungsgemäßen Verfahrens zum Übertragen
von digitalen Daten besteht darin, daß die Zentraleinheit die zu übertra
genden Daten mit unterschiedlichen Sendetakten senden kann. Insbeson
dere in Sicherheitssystemen wird es somit ermöglicht, Auslöseinformatio
nen zum Aktivieren der einzelnen Sicherheitseinrichtungen mit einem
schnellen Sendetakt zu übertragen, während Selbsttestinformationen oder
Statusinformationen mit einem relativ langsamen Sendetakt ausgetauscht
werden können. Hierdurch läßt sich die Informationsübertragung und -ver
arbeitung beim Überwachen der peripheren Module vereinfachen, ohne
daß die Auslösegeschwindigkeit der Sicherheitseinrichtungen beeinträchtigt
wird.
Besonders vorteilhaft ist es, wenn die den Sendetakt anzeigen den Impuls
folge entsprechend einem zu übertragen den Datenwort aufgebaut ist,
wenn also die Dauer der einzelnen Impulse und deren zeitlich Abstand je
weils einem Bit entspricht. Die den Sendetakt anzeigende Impulsfolge kann
somit in der gleichen Weise erzeugt werden, wie die zu übertragenden Da
ten, so daß keine besonderen Einrichtungen zur Übertragung der Sende
taktinformationen erforderlich sind.
Aus der den Sendetakt anzeigenden Impulsfolge, insbesondere aus dem
Synchronwort, wird empfangsseitig der Sendetakt auf einfache Weise da
durch ermitteln, daß die Dauer der einzelnen Impulse mit einer empfangs
seitig erzeugten Oszillatorfrequenz verglichen wird, daß die Dauer der Im
pulse als Zählwert der Anzahl der Oszillatorschwingungen während eines Im
pulses festgehalten wird, und daß zur Erzeugung eines empfangsseitigen,
dem Sendetakt entsprechenden Taktsignals die Oszillatorschwingungen ge
zählt und mit dem der Dauer der Impulse entsprechenden Zählwert vergli
chen werden.
Bei einer praktischen Weiterbildung der Erfindung läßt sich für den Ver
gleich der Oszillatorschwingung mit der Sendetaktinformation ein von den
Oszillatorschwingungen getaktetes Ringschieberegister mit variablem Ende
einsetzen, dessen variables Ende in Abhängigkeit von dem der Dauer der Im
pulse entsprechenden Zählwert eingestellt wird. Ein als Systemtakt dienen
des Taktsignal wird dann von dem Ringschieberegister ausgegeben, sobald
jeweils das eingestellte Ende erreicht ist.
Eine andere, besonders einfach zu realisierende Möglichkeit zur Erzeugung
eines als Systemtakt dienenden Taktsignals besteht darin, daß der der Dauer
der Impulse entsprechende Zählwert gespeichert wird, daß die Anzahl der
Oszillatorschwingungen gezählt und mit dem gespeicherten Zählwert ver
glichen wird, und daß jeweils bei Übereinstimmung der gezählten Anzahl
von Oszillatorschwingungen mit dem gespeicherten Zählwert das Taktsignal
erzeugt und die Zählung der Oszillatorschwingungen neu begonnen wird.
Aus dem als Systemtakt dienenden empfangsseitig erzeugten Taktsignal läßt
sich der Datenübernahmetakt dann in einfacher Weise bei 50% der System
taktdauer ableiten.
Bei einer besonders vorteilhaften Ausgestaltung der Erfindung ist vorgese
hen, einen zweiten Zählwert zur Erzeugung des Datenübernahmetaktes zu
speichern, der kleiner ist als der erste Zählwert, vorteilhafterweise gleich
der Hälfte des ersten Zählwerts ist. Bei Übereinstimmung der gezählten An
zahl von Oszillatorschwingungen mit dem gespeicherten zweiten Zählwert
wird jeweils ein Datenübernahmetaktsignal erzeugt, während die Zählung
jeweils bei Erreichen des ersten gespeicherten Zählwerts, der dem System
takt entspricht, neu begonnen wird. Hierbei läßt sich der Datenübernahme
takt besonders vorteilhafterweise so aus dem Systemtakt erzeugen, daß ei
ne besonders zuverlässige Übernahme der gesendeten Bits eines Datenwor
tes genau in der Mitte des Bits erzielt wird.
Die Erfindung wird im folgenden beispielsweise anhand der Zeichnung nä
her erläutert. In dieser zeigt:
Fig. 1 ein vereinfachtes schematisches Blockschaltbild eines Steuer
systems,
Fig. 2 ein vereinfachtes schematisches Blockschaltbild eines periphe
ren Moduls für das Steuersystem nach Fig. 1,
Fig. 3 ein vereinfachtes schematisches Blockschaltbild einer System
takterzeugungsschaltung zur Durchführung des erfindungsge
mäßen Verfahrens und
Fig. 4 ein vereinfachtes schematisch es Blockschaltbild einer weite
ren Ausgestaltung der Systemtakterzeugungsschaltung zur
Durchführung des erfindungsgemäßen Verfahrens.
In den verschiedenen Figuren der Zeichnung sind einander entsprechende
Bauteile mit gleichen Bezugszeichen versehen.
Das in Fig. 1 schematisch dargestellte Steuersystem umfaßt eine Zentralein
heit 10 mit einem ersten Eingangs/Augangs-Anschluß 11 und einem zweiten
Eingangs/Ausgangs-Anschluß 12. An die beiden Eingangs/Ausgangs-Anschlüs
se 11, 12 sind, z. B. über eine ringförmige oder eine oder mehrere sternför
mig aufgebaute Busleitung(en) 13 periphere Module 20 so angeschlossen,
daß z. B. bei ringförmig aufgebauter Busleitung 13 das erste periphere Mo
dul 20 mit dem ersten Eingangs/Ausgangs-Anschluß 11 und das n-te Modul 20
mit dem zweiten Eingangs/Ausgangs-Anschluß 12 verbunden ist, während
die übrigen peripheren Module 20 über die Busleitung 13 jeweils mit dem
vorhergehenden und dem nachfolgenden peripheren Modul 20 verbunden
sind. Bei einer sternförmigen Struktur ist der Aufbau in entsprechender
Weise realisiert, mit dem Unterschied, daß die Busleitung 13′ fehlt.
Wie Fig. 2 zeigt, umfaßt ein peripheres Modul 20 beispielsweise eine mit der
Busleitung 13 verbundene Sende/Empfangs-Einrichtung 21, die mit einer Sy
stemtakterzeugungsschaltung 22 und einem Datenübernahmeschaltkreis 23
verbunden ist, um von der Zentraleinheit 10 gesendete digitale Daten er
fassen und einer Funktionseinheit 24 des peripheren Moduls 20 zuführen zu
können.
Die Funktionseinheit 24 umfaßt einen Steuerschaltkreis 25, der beispielswei
se als Mikroprozessor oder dergleichen ausgebildet sein kann, einen mit
dem Steuerschaltkreis 25 verbundenen Ausgangsschaltkreis 26, der bei
spielsweise in einem Sicherheitssystem ein Auslöseschaltkreis für eine Per
sonen schützende Einrichtung sein kann, sowie einen Datenübergabeschalt
kreis 27, über den vom Steuerschaltkreis 25 zur Zentraleinheit 10 zu senden
de Daten an die Sende/Empfangs-Einrichtung 21 weitergeleitet werden.
Wie in Fig. 2 durch gestrichelte Linien dargestellt, können die Systemtakter
zeugungsschaltung 22, der Datenübernahmeschaltkreis 23 und der Daten
übergabeschaltkreis 27 auch unmittelbar mit der Busleitung 13 verbunden
sein.
Die Systemtakterzeugungsschaltung 22 umfaßt eine Taktfrequenzinforma
tionserfassungsschaltung 28, die eingangsseitig mit der Sende/Empfangs-
Einrichtung 21 oder unmittelbar mit der Busleitung 13 verbunden ist, einen
Oszillator 29, z. B. einen aus Kostengründen bevorzugten RC-Oszillator, also
einen Oszillator, der einen aus einem Widerstand und einem Kondensator
aufgebauten Schwingkreis aufweist, sowie einen Taktgenerator 30, der ei
nen Systemtakt S an die Funktionseinheit 24 und einen Datenübernahme
takt D an den Datenübernahmeschaltkreis 23 liefert.
Wie in Fig. 3 rein schematisch dargestellt, umfaßt die Taktfrequenzinfor
mationserfassungsschaltung 28 eine Torschaltung 31, die beispielsweise als
UND-Gatter ausgebildet sein kann und der einerseits eine von der Zentral
einheit 10 für die Busleitung 13 gesendete, den Sendetakt anzeigende Im
pulsfolge und andererseits ein vom Oszillator 29 erzeugtes Oszillatorsignal
zugeführt ist. Ausgangsseitig ist die Torschaltung 31 mit einem Zählerkreis
32 verbunden.
Der Taktgenerator 30 umfaßt ein erstes Schieberegister 33 als Speicher für
einen von der Taktfrequenzinformationserfassungsschaltung ermittelten er
sten Zählwert. Dieser erste Zählwert entspricht der Anzahl von Oszillator
schwingungen, die während der Dauer eines einzelnen Impulses einer den
Sendetakt anzeigenden, von der Zentraleinheit gesendeten Impulsfolge ge
zählt wurden. Das erste Schieberegister 33 ist mit einer Vergleichsschaltung
34 verbunden, die mit einem zweiten als Zähler arbeitenden Schieberegister
35, das vom Oszillator 29 getaktet wird, verbunden ist. Ein drittes Schiebe
register 36 ist über eine Dividierschaltung 37 mit dem ersten Schieberegi
ster 33 verbunden, um einen zweiten Zählwert, der beispielsweise der Hälf
te des ersten Zählwerts entspricht, zu speichern. Eine zweite Vergleichs
schaltung 38 ist einerseits mit dem dritten Schieberegister 36 und anderer
seits mit einem vierten als Zähler arbeitenden Schieberegister 39 verbun
den, das vom Oszillator 29 getaktet ist. Der Ausgang der ersten Vergleichs
schaltung 34 ist mit den Rücksetzeingängen der beiden als Zähler arbeiten
den Schieberegister 35, 39 verbunden.
Die in Fig. 3 dargestellte Systemtakterzeugungsschaltung 22 arbeitet zur
Durchführung des erfindungsgemäßen Verfahrens wie folgt:
Sobald die Taktfrequenzinformationserfassungsschaltung 28 von einer nicht näher dargestellten Totzeitschaltung freigegeben ist und die Zentraleinheit über die Busleitung 13 ein Synchronwort SW als den Sendetakt anzeigende Impulsfolge und ein Datenwort DW seriell sendet, beginnt der Zählerkreis 32 beim Eintreffen des ersten Impulses H die Oszillatorschwingungen des Oszil lators 29 zu zählen. Der beim Abfallen des Impulses von H auf L vorliegende Zählwert entspricht der Dauer des empfangenen Impulses bezogen auf die aktuelle Oszillatorfrequenz des Oszillators 29. Dieser Zählwert kann, nach dem er, z. B. durch Vergleich mit nachfolgenden Impuls-Zählwerten, für gül tig erkannt wurde, an das erste Schieberegister 33 übergeben werden, um daraus ein als Systemtakt S dienendes Taktsignal sowie einen Datenüber nahmetakt D abzuleiten.
Sobald die Taktfrequenzinformationserfassungsschaltung 28 von einer nicht näher dargestellten Totzeitschaltung freigegeben ist und die Zentraleinheit über die Busleitung 13 ein Synchronwort SW als den Sendetakt anzeigende Impulsfolge und ein Datenwort DW seriell sendet, beginnt der Zählerkreis 32 beim Eintreffen des ersten Impulses H die Oszillatorschwingungen des Oszil lators 29 zu zählen. Der beim Abfallen des Impulses von H auf L vorliegende Zählwert entspricht der Dauer des empfangenen Impulses bezogen auf die aktuelle Oszillatorfrequenz des Oszillators 29. Dieser Zählwert kann, nach dem er, z. B. durch Vergleich mit nachfolgenden Impuls-Zählwerten, für gül tig erkannt wurde, an das erste Schieberegister 33 übergeben werden, um daraus ein als Systemtakt S dienendes Taktsignal sowie einen Datenüber nahmetakt D abzuleiten.
Vorzugsweise hat die den Sendetakt anzeigende Impulsfolge die Form eines
acht Bit umfassenden Synchronwortes mit der Bitfolge 1-0-1-0-1-0-1-0 (H-L-H-
L-H-L-H-L). Somit ist es möglich, die Dauer der einzelnen H-Impulse mehrfach
zu erfassen und aus den einzelnen erfaßten Zählwerten einen gemittelten,
und damit genaueren, die Impulsdauer anzeigenden Zählwert zu erhalten,
der dann in dem Schieberegister 33 gespeichert wird. Sobald der Zählwert
im Schieberegister 33 gespeichert ist, wird die Taktfrequenzinformationser
fassungsschaltung 28 von der Totzeitschaltung zumindest für die Dauer des
nachfolgenden Datenworts DW oder einer fest vorgegebenen Anzahl von
Datenworten DW gesperrt. Vorzugsweise wird jedoch die Taktfrequenzin
formationserfassungsschaltung 28 über die Dauer des nachfolgenden Da
tenwortes DW bzw. der nachfolgenden Datenworte DW hinaus noch für eine
Zeit ttot gesperrt, um eine störungsfreie Datenübernahme zu gewährleisten.
Der im Schieberegister 33 gespeicherte Zählwert wird von der Dividierschal
tung 37 vorzugsweise durch 2 geteilt und im Schieberegister 36 gespeichert.
Zur Erzeugung des Systemtakts S vergleicht die Vergleichsschaltung 34 den
Inhalt des als Zähler arbeitenden Schieberegisters 35 mit dem im ersten
Schieberegister 33 gespeicherten Zählwert. Sobald die vom Schieberegister
35 gezählte Anzahl der Oszillatorschwingungen des Oszillators 29 mit dem im
Schieberegister 33 gespeicherten Zählwert übereinstimmt, gibt die Ver
gleichsschaltung 34 ein Systemtaktsignal S an die Funktionseinheit 24 des
peripheren Moduls 20 aus. Das Systemtaktsignal wird dabei ebenfalls als
Rücksetzsignal an die als Zähler arbeitenden Schieberegister 35, 39 angelegt,
so daß nach der Ausgabe des Systemtaktsignals S mit der Zählung der Oszil
latorschwingungen erneut begonnen wird.
Zur Erzeugung des Datenübernahmetaktes D mittels der zweiten Vergleichs
schaltung 38 vergleicht diese die Anzahl der vom als Zähler arbeitenden
Schieberegister 39 gezählten Oszillatorschwingungen mit dem im Schiebe
register 36 gespeicherten Zählwert. Da der im dritten Schieberegister 36 ge
speicherte Zählwert kleiner ist als der im ersten Schieberegister 33 gespei
cherte Zählwert wird dieser vom Schieberegister 39 bereits vor Ablauf, ins
besondere nach der halben Dauer eines Bits erreicht, so daß die Vergleichs
schaltung 38 etwa in der Mitte eines Bits ein Datenübernahmetaktsignal D
ausgibt. Das vierte als Zähler arbeitende Schieberegister 39 zählt dabei je
doch weiter und wird erst beim Auftreten des Systemtaktes S zurückge
setzt, der jeweils mit dem Anfang eines Bits im Datenwort DW zusammen
fällt.
Der Taktgenerator 30 erzeugt dann solange einen Systemtakt S entspre
chend dem bei der letzten Datenübertragung ermittelten Sendetakt der
Zentraleinheit 10 bis nach Freigabe der Taktfrequenzinformationserfas
sungsschaltung 28 eine weitere Datenübertragung von der Zentraleinheit
erfolgt.
Fig. 4 zeigt eine andere Systemtakterzeugungsschaltung, die ebenfalls zur
Durchführung des erfindungsgemäßen Verfahrens eingesetzt werden kann.
Diese Systemtakterzeugungsschaltung weist wiederum eine Taktfrequenzin
formationserfassungsschaltung 28 auf, der die Impulse einer den Sendetakt
anzeigen den Impulsfolge, insbesondere die einzelnen Bits eines Synchron
wortes SW sowie das Ausgangssignal eines Oszillators 29 zugeführt wird. Die
Taktfrequenzinformationserfassungsschaltung 28 ermittelt, wie bereits an
hand von Fig. 3 beschrieben, einen der Dauer eines Impulses oder Bits ent
sprechenden Zählwert, der anzeigt, wieviel Oszillatorschwingungen der
Dauer eines Bits entsprechen. Dieser Zählwert wird einem Ringschieberegi
ster 40 mit variablem Ende zugeführt, um dessen variables Ende einzustel
len. Zur Erzeugung des Systemtaktes S wird das Ringschieberegister 40 vom
Oszillator 29 getaktet, so daß jeweils nach Ablauf der Dauer eines Impulses
bzw. Bits ein Systemtaktsignal S ausgegeben wird.
Zur Erzeugung des Datenübernahmetaktes D ist ein Phasenregelkreis 41 mit
einem Phasendetektor 42, einem Schleifenfilter 43 und einem spannungs
gesteuerten Oszillator (VCO) 44 vorgesehen. Das Ausgangssignal des span
nungsgesteuerten Oszillators 44 wird als Datenübernahmetakt D dem Daten
übernahmeschaltkreis 23 (Fig. 2) zugeführt, und an einen Eingang des Pha
sendetektors 32 zurückgeschleift. Dabei kann in der Rückkoppelungsleitung
vom spannungsgesteuerten Oszillator 44 zum Phasendetektor 42 ein Fre
quenzteiler 45 vorgesehen sein.
Bei dieser Systemtakterzeugungsschaltung wird also der Systemtakt S von
einem Ringschieberegister mit variablem Ende erzeugt, das vom Oszillator
29 getaktet und entsprechend einem der Dauer eines Bits entsprechenden
Zählwert eingestellt ist. Zur Erzeugung des Datenübernahmetaktes D wird
aus dem Systemtakt S mittels einer Phasenregelschleife 41, welche einen hö
heren Takt ermittelt, in einem nicht näher dargestellten Verfahren (ähnlich
wie in Fig. 3) ein Übernahmetakt erzeugt, so daß die Datenübernahme etwa
in der Mitte eines Bits erfolgt.
Gemäß dem erfindungsgemäßen Verfahren wird also bei jeder Datenüber
tragung von der Zentraleinheit 10 zu einem peripheren Modul 20 die Sy
stemtakterzeugungsschaltung 22 mit dem Sendetakt der Zentraleinheit 10
synchronisiert. Hierdurch lassen sich Langzeitdriften sowie temperatur- und
alterungsbedingte Änderungen der Oszillatorfrequenz ausgleichen. Zweck
mäßigerweise schwingt der Oszillator 29 mit einer Frequenz, die gleich dem
fünfzig- bis zweihundertfachem der normalen Sendetaktfrequenz ist.
Claims (12)
1. Verfahren zum Übertragen von digitalen Daten, bei dem vor dem Senden
der zu übertragen den Daten (DW) eine den Sendetakt anzeigende Impuls
folge (SW) ausgesendet wird, bei dem aus der den Sendetakt anzeigen den
Impulsfolge (SW) empfangsseitig eine Taktfrequenzinformation ermittelt
wird, und bei dem aus der Taktfrequenzinformation ein Datenübernahme
takt (D) abgeleitet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der
Abstand der einzelnen Impulse der den Sendetakt an zeigenden Impulsfolge
(SW) gleich der Dauer der Impulse ist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß die Dauer der einzelnen Impulse der den Sendetakt anzeigenden Im
pulsfolge (SW) jeweils der Dauer eines Bits entspricht.
4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet,
daß die den Sendetakt anzeigende Impulsfolge (SW) zumindest drei Impulse
umfaßt.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekenn
zeichnet, daß die zu übertragen den digitalen Daten in Form von Da
tenwörtern (DW) mit vorbestimmter Bitanzahl gesendet werden, und daß
die den Sendetakt anzeigende Impulsfolge ein sogenanntes Synchronwort
(SW) bildet.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die
Länge des Synchronworts (SW) der Länge der Datenwörter (DW) entspricht.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch ge
kennzeichnet, daß die Dauer der einzelnen Impulse der den Sende
takt anzeigenden Impulsfolge (SW) mit einer empfangsseitig erzeugten Os
zillatorfrequenz verglichen wird, daß die Dauer der Impulse als Zählwert der
Anzahl der Oszillatorschwingungen während eines Impulses festgehalten
wird, und daß zur Erzeugung eines empfangsseitigen, dem Sendetakt ent
sprechenden Taktsignals die Oszillatorschwingungen gezählt und mit dem
der Dauer der Impulse entsprechenden Zählwert verglichen werden.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der
der Dauer der Impulse entsprechende Zählwert in einem Ringschieberegi
ster (40) mit variablem Ende durch Einstellen des variablen Endes gespei
chert wird, und daß das Ringschieberegister (40) von den Oszillatorschwin
gungen getaktet wird, wobei jeweils bei Erreichen des eingestellten Endes
ein als Systemtakt (S) dienendes Taktsignal ausgegeben wird.
9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der
der Dauer der Impulse entsprechende Zählwert gespeichert wird, daß die
Anzahl der Oszillatorschwingungen gezählt und mit dem gespeicherten
Zählwert verglichen wird, und daß jeweils bei Übereinstimmung der gezähl
ten Anzahl von Oszillatorschwingungen mit dem gespeicherten Zählwert ein
als Systemtakt (S) dienendes Taktsignal erzeugt und die Zählung der Oszilla
torschwingungen neu begonnen wird.
10. Verfahren nach einem der Ansprüche 7 bis 9, dadurch gekenn
zeichnet, daß der Datenübernahmetakt (D) bei 50% der Systemtakt
dauer aus dem als Systemtakt (S) dienenden empfangsseitig ermittelten
Taktsignals abgeleitet wird.
11. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß zur
Erzeugung des Datenübernahmetakts (D) ein zweiter Zählwert gespeichert
wird, der kleiner ist als der der Dauer eines Impulses der den Sendetakt an
zeigen den Impulsfolge entsprechende Zählwert, daß jeweils bei Überein
stimmung der gezählten Anzahl von Oszillatorschwingungen mit dem ge
speicherten zweiten Zählwert ein gegenüber dem Systemtakt (S) phasenver
schobenes Datenübernahmetaktsignal (D) erzeugt wird, und daß die Zählung
der Oszillatorschwingung erst bei Erreichen des ersten gespeicherten Zähl
werts neu begonnen wird.
12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch ge
kennzeichnet, daß die Datenübertragungsgeschwindigkeit in be
stimmten Grenzen frei wählbar und ohne großen Zeitversatz veränderbar
ist.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1996123750 DE19623750A1 (de) | 1996-06-14 | 1996-06-14 | Verfahren zum Übertragen von digitalen Daten |
EP97108850A EP0813321A3 (de) | 1996-06-14 | 1997-06-03 | Verfahren und Steuersystem zum Übertragen von Daten |
JP9190351A JPH10135939A (ja) | 1996-06-14 | 1997-06-12 | データを伝送する方法及び制御システム |
US08/876,574 US5969631A (en) | 1996-06-14 | 1997-06-16 | Method and control system for the synchronized transmission of digital data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1996123750 DE19623750A1 (de) | 1996-06-14 | 1996-06-14 | Verfahren zum Übertragen von digitalen Daten |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19623750A1 true DE19623750A1 (de) | 1997-12-18 |
Family
ID=7796947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1996123750 Ceased DE19623750A1 (de) | 1996-06-14 | 1996-06-14 | Verfahren zum Übertragen von digitalen Daten |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19623750A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005018950A1 (de) * | 2004-12-01 | 2006-07-27 | Leibniz-Institut für Agrartechnik Bornim e.V. | Vorrichtung und Verfahren zur Phasensynchronisation mit Hilfe eines Mikrocontollers |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2657365B1 (de) * | 1976-12-17 | 1978-03-16 | Siemens Ag | Verfahren und Schaltungsanordnung zur Durchfuehrung des Verfahrens zur Rahmensynchronisierung eines Zeitmultiplexsystems |
US4988989A (en) * | 1987-10-26 | 1991-01-29 | Sharp Kabushiki Kaisha | Master-slave communication system for stations having timer means |
-
1996
- 1996-06-14 DE DE1996123750 patent/DE19623750A1/de not_active Ceased
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2657365B1 (de) * | 1976-12-17 | 1978-03-16 | Siemens Ag | Verfahren und Schaltungsanordnung zur Durchfuehrung des Verfahrens zur Rahmensynchronisierung eines Zeitmultiplexsystems |
US4988989A (en) * | 1987-10-26 | 1991-01-29 | Sharp Kabushiki Kaisha | Master-slave communication system for stations having timer means |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005018950A1 (de) * | 2004-12-01 | 2006-07-27 | Leibniz-Institut für Agrartechnik Bornim e.V. | Vorrichtung und Verfahren zur Phasensynchronisation mit Hilfe eines Mikrocontollers |
DE102005018950B4 (de) * | 2004-12-01 | 2011-04-14 | Wired Connections LLC, Wilmington | Vorrichtung und Verfahren zur Phasensynchronisation mit Hilfe eines Mikrocontrollers |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3841512C2 (de) | ||
DE3222993C2 (de) | Synchronisationsvorrichtung für ein Funk-Sende-Empfangssystem | |
EP0813321A2 (de) | Verfahren und Steuersystem zum Übertragen von Daten | |
DE19528702A1 (de) | Vorrichtung zur Taktwiederherstellung, Empfänger und Übertragungsvorrichtung, die sie als Bestandteil enthalten, und von ihnen benutztes Hochfrequenzsignal | |
DE2437390B2 (de) | Verfahren zur Übertragung von binären Daten | |
DE19742170C2 (de) | Verfahren zur Erzeugung des Arbeitstaktes in einem Modul eines Datenübertragungssystems, und entsprechend ausgestattetes Datenübertragungssystem | |
DE19732873C2 (de) | Verfahren und Vorrichtung zur Synchronisierung der Datenübertragung zwischen einem dezentralen Satellitengerät und einem zentralen Steuergerät in einem Kraftfahrzeug | |
DE19623750A1 (de) | Verfahren zum Übertragen von digitalen Daten | |
DE2431975A1 (de) | Vorrichtung zur kontrolle einer multiplex-digital-bitfolge | |
DE3609487C2 (de) | ||
DE4216148A1 (de) | Verriegelungsvorrichtung fuer einen dualen phasenregelkreis | |
DE102006003281A1 (de) | Integrierte Schaltung für eine asynchrone, serielle Datenübertragung mit einem Bitlängen Zähler | |
EP0948157B1 (de) | Verfahren zum Übertragen von digitalen Datenimpulsen mit einem in seiner Taktfrequenz steuerbaren Datenübernahmetaktgenerator | |
DE1299025B (de) | UEberwachungsanordnung fuer einen Umsetzer zwischen Codeuebertragungssystemen mit verschiedener Taktzeit | |
EP0433706B1 (de) | Zusatzsignalübertragung in einem Übertragungssystem für digitale Signale hoher Bitfolgefrequenz | |
EP0202597B1 (de) | Schaltungsanordnung zur Rückgewinnung des Taktes eines isochronen Binärsignales | |
DE3835259C2 (de) | Schaltungsanordnung zum Empfang von seriell übertragenen digitalen Daten | |
DE4028744C2 (de) | ||
EP0263960B1 (de) | Schaltungsanordnung zum Übertragen von Datensignalen | |
DE2840952C2 (de) | ||
DE19719547C1 (de) | Digitaler Oszillator | |
DE3625589C2 (de) | ||
DE4029214C1 (en) | Clock generator for video signal measuring device - has frequency divider based upon counter and EPROM that stores frequency values | |
DE3604834C2 (de) | ||
DE4202016C1 (en) | Channel clock generation for data transmission - setting data w.r.t. rising edge, and using pulse from counter to generate channel clock in second counter under control of evaluation unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 90411 NUERN |
|
8120 | Willingness to grant licenses paragraph 23 | ||
8127 | New person/name/address of the applicant |
Owner name: CONTI TEMIC MICROELECTRONIC GMBH, 90411 NUERNBERG, |
|
R002 | Refusal decision in examination/registration proceedings | ||
R003 | Refusal decision now final |
Effective date: 20131219 |