DE2712775C2 - Schaltungsanordnung zur empfangsseitigen Auswertung von Kennbits und zur Rahmensynchroitisierung eines Zeitmultiplexsystems mit Hilfe fest vorgegebener Syncnronisierworte - Google Patents

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur empfangsseitigen Auswertung von Kennbits und zur Rahmensynchronisierung eines Zeitmultiplexsystems mit Hilfe fest vorgegebener Synchronisierworte mit je s Bits, unter Verwendung eines Zeitmultiplexsignais, das nach je ρ Bits je ein Kennbit und pro Zeilmultiplexrahmen m Kennbits enthält, von denen je s Kennbits das Synchronisierwort bilden, mit einem ersten Taktgeber, der einen Bittakt erzeugt, mit einem ersten Adressengeber, der Adressen erster Art erzeugt und damit einen Demultiplexer (Kanalverteiler) steuert, mit einer empfangsseitigen Synchronisiereinrichtung, die mit Hilfe eines auf das Synchronisierwort ansprechenden Decoders den ersten Adressengeber zu Beginn des Zeitmultiplexrahmens zurücksetzt und mit mehreren Pufferspeichern, die mit Hilfe des Demultiplexers gesteuert werden und über die einzelne Bits des Zeilmultiplexsignals entsprechenden Datensenken zugeleitet werden.

Zur Rahmensynchronisierung eines Zeitmultiplexsystems können bekanntlich innerhalb eines Zeitmultiplexrahmens auftretende und fest vorgegebene fjynchronisierworte verwendet werden, die während der Dauer der einzelnen aufeinai;derfo%rnden Zeitmultiplexrahmen in einem Schieberegister gespeichert werden. Wenn diejenigen Speicher/eilen des Schieberegisters — in denen am Ende des Zeitmultiplexrahmens das Synchronisierwort gespeichert ist — mit einem Decodierer verbunden sind, dann gibt der Decodierer bei Auftreten des Synchronisierwortes ein Signal ab. mit dessen Hilfe die Zeitmultiplexrahmensynchronisierung auf der F.mpfangsseite durchfuhrbar ist

Gemäß der deutschen Auslegeschrift 24 13 012 ist cm Verfahren zur Zeitmultiplexrahmcn fiinphasung be kannt. bei dem innerhalb eines Zeitmultiplexrahmens eine lückenlos aufeinanderfolgende Folge von Kennbits übertragen wird Die übertragenen Daten werden seriell in ein Schieberegister eingegeben Die einzelnen Stufen des Schieberegister sind an einen Decodierer ange schlossen, der ein Decodiersignal abgibt, falls in den Stufen des Schieberegisters die Folge der Kennbits gespeichert ist Mit Hilfe des Decodicrsignals wird der Start des Zeitmultiplexrahmens fcMgelegt

Gemäß dieser deutschen Auslegeschnft 241)012 wird somit eine zusammenhangende F olpo von Kennbits verwendet, die den Vorzug hat, daß zur Erkennung der Synchronisierworte ein Schieberegister Verwendbar ist, das ebenso viele Stufen aufweist wie Kennbits vorgesehen sind. Der für das Schieberegister erforderliche technische Aufwand ist somit unter diesen Voraussetzungen nur von der Anzahl der Kennbits abhängig.

Eine zusammenhängende Folge von Kennbits hat

qber insbesondere dann Nachteile, wenn mit Störungen auf der Übertragungsstrecke zu rechnen ist. In diesem Fall können alle Kennbits eines Wortes gestört empfangen werden, so daß die Rahmensynchronisierung in Frage gestellt ist. Unter dieser Voraussetzung ist es günstiger, die Kennbits entweder einzeln oder in kleinen Gruppen zwischen die Informationsbits einzufügen, weil kaum damit zu rechnen ist, daß alle Bits eines Zeitmultiplexrahmens gestört empfangen werden. Unter der Voraussetzung einzeln übertragener Kennbits ist aber der technische Aufwand für das Schieberegister nicht nur von der Anzahl der Kennbits abhängig, sondern auch von der Anzahl der Informationsbits, die innerhalb eines Zeitmultiplexrahmens übertragen werden. Mit einem besonders großen Aufwand für das Schieberegister ist dann zu rechnen, wenn die Kennbits nicht nur als Synchronisierbits, sondern auch zur Bewältigung anderer Aufgaben herangezogen werden. In diesem Fall ist somit mit relativ vielen Informationsbits und Kennbits pro Zeitmultiplexrahmen zu rechnen, und in diesem Zusammenhanf erhöht sich auch dpr technische Aufwand für ein Schieberegister zur Speicherung der Kennbits.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur empfangsseitigen Auswertung von Kennbits und zur Rahmensynchronisierung eines Zeitmultiplexsystems anzugeben, das sich durch geringen technischen Aufwand auszeichnet. Die Erfindung beruht auf der Erkenntnis, daß sich diese Aufgabe insbesondere dann günstig realisieren läßt, wenn das Zeitmultiplexsignal nach je ρ Bits je ein Kennbit enthält, von denen einige das Synchronisierwort bilden.

Die erfindungsgemäße Aufgabe wird dadurch gelöst, daß die empfangsseitige Synchronisiereinrichtung einen zweiten Adressengeber enthält, der p+1 Adressen zweiter Art erzeugt, die etwa gleichzeitig mit den einzelnen Bits des Zeitmultiplexsignals auftreten, daß die Synchronisiereinrichtung einen adressierbaren Speicher mit p+ 1 .Speicherblöcken zu je m- 1 Speicherzellen enthält, daß ein zweiter Taktgeber vorgesehen ist. der während der Dauer der einzelnen Bits des Zeitmultiplexsignals ein binäres Lese/Schi eibsignal erzeugt, das pro Bit je eine Kinlesephase und je eine Auslesephase des Speichers festlegt, daß ein Zwischenspeicher vorgesehen ist, der s Speicherzellen aufweist, daß das Zeitmultiplexsignal einer ersten Speieherzelle des Zwischenspeichers eingangs zugeführt ist. daß die weiteren Speicherzellen des Zwischenspeichers eingangs an Ausgänge des Speichers angeschlossen sind, daß die Ausgänge der ersten s-l Speicherzellen an Eingange des Speichers angeschlossen sind, und daß die Ausgänge der Speicher/eilen des Zwischenspeichers in den Decoder angeschlossen sind.

Die erfindungsgcmäße Schaltungsanordnung zeichnet sich durch geringen technischen Aufwand aus. weil der verwendete adressierbare Speicher in Kombination mn dem nui vugicichsweise sehr kurzen Zwischenspeicher im Handel wesentlich preisgünstiger erhältlich sind als cm Schieberegister zur Speicherung aller Bits eines Zeitmultiplexrahmens.

Falls von den m Kennbits eines Zeitmultiplexrahmens nicht alle Kennbits für das Synchronisierwort benötigt werden, dann ist es zweckmäßig die verbleibenden Kennbits zur Übermittlung von Informationen zu verwenden, die im Zusammenhang stehen mil dem Betrieb des Zeitmultiplexsystems. Beispielsweise kön· nen mit diesen verbleibtiiden Kennbits Alarmsignale von der Sendnseite zur Empfangsscite übertragen werden, die das Versagen von Einrichtungen auf der Sendeseite des Zeitmultiplexsystems signalisieren. Falls also außer den 5 Kennbits des Synchronisierwortes auch die restlichen m — s Kennbits eines Zeitmultiplexrahmens signalisiert werden sollen, ist es zweckmäßig, daß die empfangsseitige Synchronisiereinrichtung als dritten Adressengeber einen Adressenspeicher enthält, an dem die Adressen zweiter Art anliegen, der jene Adressen zweiter Art speichert, die beim Ansprechen des

ίο Decoders auftreten und der über seine Ausgänge die jeweils gespeicherte Adresse als Adressen dritter Art abgibt, daß ein Vergleicher vorgesehen ist, der die Adressen zweiter Art und die Adressen dritter Art laufend vergleicht und bei Gleichheit dieser Adressen Vergleichsimpulse abgibt, daß als vierter Adressengeber ein Binärzähler vorgesehen ist, dem die Vergleichsimpulse als Zählimpulse zugeführt sind, dessen Zählerstand mit Adressen vierter Art signalisiert und beim Ansprechen des Decodierers zurückgesetzt wird, daß m—s weitere Decodierer vorgeseher oind, die auf je eine der Adressen vierter Art anspreche t und je ein Decodiersignal abgeben, und daß m — s Schaltglieder vorgesehen und je einem der m-s weiteren Decodierer zugeordnet sind, deren Eingänge der Bittakt das

2-, VergleicNsignal und je eines der Decodiersignale zugeführt sind und deren Ausgangssignale die einzelnen m-s Kennbits signalisieren.

Im folgenden werden Ausführungsbeispiele der Erfindung anhand der F i g. 1 bis 8 beschrieben. Es zeigt

jo F i g. 1 ein Blockschaltbild eines Zeitmultiplexsystems, Fig. 2 einige Diagramme, welche die Lage der Kennbits im Zeitmultiplexrahmen zeigen.

Fig. 3 ein erstes Ausführungsbeispiel einer empfangsseitigen Synchronisiereinrichtung, bei der voraus-

tt gesetzt wird, daß alle Kennbits zur Signalisierung des Synchronisierwortes benötigt werden,

Fig.4 ein erstes Ausführungsbeispiel eines in Fig. 3 schematisch dargestellten Decodierers,

F i g. 5 ein zweites Ausführungsbeispiel eines in F i g. 3

jo schematisch dargestellten Decodierers.

Fi^. 6 einige Zeitdiagramme zur Erläuterung der Arbeitsweise der in F ι g. 3 dargestellten Synchronisiereinrichtung.

Fig. 7 ein zweites Ausführungsbeispiel einer empfangsseitigen Synchronisiereinrichtung, bei der vorausgesetzt wird, daß nur ein Teil der Kennbits zur Bildung des Synchronisierwortes und die restlichen Kennbits zur Übertragung zusätzlicher Informationen verwendet werden, und

Vt F ig 8 einige Zeitdiagramme /ur Erläuterung der Wirkungsweise der Synchronisiereinrichtung gemäß Fig. 7.

F i g ' zeigt ein Zeitmultip'exsystem, bei dem sendeseitig die Datenquellen DQ1 bis DQn. der Adressengeber AC. :'\:r Taktgeber TG. der Multiplexer MlIX. der Synchronisiereinrichtung SS und die Übertragungseinrichtung US angeordnet sind. Die Signale Sl bis Bn können in einem vorgegebenen Bitraster auftreten, wobei nicht dargestellte Pufferspei-

Wi eher vorgesehen sein können, um Abweichungen der Daten von diesem vorgegebenen Bitraster auszugleichen. Die einzelnen Bits der Datenquellen DQ1 bis DQ η können mit gleicher Bitrate, aber auch mit verschiedener Bitrate abgegeben werden. Mit jeder Adresse des Adressengebers AC wird eines der Signale öl bis ßn an den Ausgang des Multiplexers MUX durchgeschallet, wobei die Adressen derart abgegeben werden können, daß die einzelnen Bits der Datenquellen

im Signal C bitweise oder cnvclopeweisc verschachtelt sind. Der Taktgeber TG gibt das Taktsignal Ti ab und steuert damit den Adressengeber AG. Mit Hilfe der Synchronisiereinrichtung 55 werden in das Signal C Kenrtbils eingefügt, wie später noch anhand der F i g. 2 erläutert wird. Das dabei entstehende Signal D wird der sendeseitigen Übertragungseinrichtung US zugeleitet und in bekannter Weise zur Empfangsseite übertragen.

Auf der Empfangsseite des Systems sind angeordnet die Übertragungseinrichtung UE, der Taktgeber TG 1, die Synchronisiereinrichtung SE, der Adressengeber AGi. der Demultiplexer DEMUX, die Pufferspeicher PS I bis PSn und die Datensenken DS1 bis DSn. Das von der Übertragungseinrichtung (JE abgegebene Signal Egleichl weitgehend dem sendeseitigen Signal D. Die beiden Signale D und E sind Zeitmultiplcxsignalc, die außer den einzelnen verschachtelten Bits der Datenquellen auch Kennbils enthalten, die ein Synchro-

Io

15 dargestellten Zeitdiagrammc erläutert.

In Fig. 6 ist oben das Signal £" dargestellt, das mit P=Z und mit m—Z dem in Fig.2 dargestellten Zcitmultiplcxsignal D/2 gleicht. Dabei werden gemäß Fig.6 zwecks einfacherer Darstellung nur drei Datenquellen angenommen, wobei die Datenquelle DQ i die Bits 12,16,20,24, eine zweite Datenquelle die Bits 13, 17, 21, 25 Und die dritte Datenquelle 14, 18, 22, 26 liefert. Die Kennbits K 1, K 2, K 3 werden somit mit Hilfe der Synchronisiereinrichtung 55 eingefügt, und der imputsrahmen r besteht aus insgesamt rn—3 Gruppen von je p + 1 =4 Bits. Der in F i g. I dargestellte Taktgeber TG 1 liefert die Bittakte TS und TA, die sich lediglich durch eine Phasenverschiebung voneinander unterscheiden. Der in Fig.3 dargestellte Adressengeber AG2 wird mit den positiven Impulsflanken des Taktsignals TS angesteuert und liefert insgesamt p+1=4 verschiedene Adressen 11, 00, 01, 10 Der uufcaäicfbürc Speicher nÄfri besitzt p-r i =4 SpciCt'lcfblöcke, die mit den Adressen 00, 01, 10. Il adressiert werden, leder Speicherblock besitzt m- I =2 Speicherzellen. Beispielsweise besitzt der erste Block die beiden Speicherzellen a 00 und 600. Mit Hilfe des Taktgebers TG 2 wird das Signal RAV abgeleitet, das mit R/W= 1 eine Lesephase und mit RZW=O eine Schreibphase festlegt. In Abhängigkeit von diesem Signal R/W v/eraen somit aus den jeweils mit der Adresse ADR2 adrej ierten Speicherzellen Informationen gelesen bzw. in die jeweils adressierten Speicherzellen Informationen eingeschrieben.

Der Zwischenspeicher ZSPi übernimmt Informationen mit den positiven Flanken des Taktsignals TA. Die Speicherzelle aa speichert etwas zeitverzögert das Zeitmultiplexsignal £ Es wird angenommen, daß die in den Speicherzellen bb und cc übernommenen Informationen zunächst nicht bekannt sind.

Zum Zeitpunkt 11 beginnt eine Schreibphase, so daß mit ADR 2=01 das in der Speicherzelle aa gespeicherte Bit 14 in die Speicherzelle a 01 und das in der Speicherzelle bb gespeicherte Bit Χ in die Speicherzelle 601 übernommen wird. Diese Speicherzellen a01 bzw. bOi bleiben bis zum Zeitpunkt /9 gespeichert, zu dem neuerdings die Adresse ADR 2 = 01 aufgerufen wird, so daß die Bits 18 bzw. 14 in die Speicherzellen a 01 bzw. 601 übernommen werden. Die Speicherzelle a 01 speichert somit jedes vierte Bit, insbesondere das Bit 14, 18, 22, 26. Zum Zeitpunkt /3 beginnt wieder eine Schreibphase, betreffend die Adresse ADR2=IO, so daß die Speicherzellen al 0 bzw. b 10 die Bits K 1 bzw. X übernommen werden. Auch in diesen Fällen wird weiterhin jedes vierte Bit übernommen, so .Iiß die Speicherzelle a 10 der Reihe nach die Kennbits Ki. K2. K 3 speichert, wogegen die Speicherzelle b 10 der Reihe nach die Bits X, Ki, K ZspeicherL Zum Zeitpunkt 15 ist die Adresse ADR2= 11 aufgerufen, so daß die Speicherzelle all das Bit 16 und die Speicherzelle 611 das Bit X übernimmt. Zum Zeitpunkt Π wird die Adresse .AD/? 2=00 aufgerufen, so daß Informationen in den Speicherblock 00 übernommen werden, wie die Speicherzellen a 00 und b 00 zeigen.

Die Speicherzelle bb übernimmt die jeweils adressierten Informationen aus den Zellen a00, a01. a 10, all, und die Speicherzelle cc übernimmt die Informationen aus den jeweils adressierten Speicherzellen b 00, b 01, b 10, 611. Diese Informationsübernahmen erfolgen mit den positiven Flanker» des Tafctsignais T4 zu den Zeitpunkten /2, /4, £6, ilO, /12, fl4, f 16, 118. Beispielsweise ist zum Zeitpunkt r8 die Adresse

;iiiSicrwufi ZUf iväiimcnsyMCiirorwäicf ijfig uiiucfi. ivrii Hilfe der Synchronisiereinrichtung SE wird das Synchronisierwort erkannt, und mit Hilfe des Taktsignals TZ wird der Adressengeber AG I zu Beginn der Zeitmultiplexrahmen zurückgesetzt, so daß dann mit der Ausgabe der Adressen ADR 1 begonnen wird. Das Signal F, das die Datenbits der Datenquellen enthält. liegt an den Eingängen der Pufferspeicher PS 1 bis PS n. Mit Hilfe des Demultiplexers DEMUX gelangt das Taktsignal Γ4 zu bestimmten Zeitpunkten 711 einzelnen Pufferspeichern, die dadurch aktiviert werden und die betreffenden Bits des Signals Fübernehmen. Über die Ausgänge dieser Pufferspeicher werden dann diese Bits an die Datensenken D51 bis DSn weitergegeben. Der Taktgeber TG 1 erzeugt die Taktsignale TA und TS zum Betrieb des Adressengebers AG 1 und der Synchronisiereinrichtung SE.

Fig. 2 zeigt Details des sendcseitig vorhandenen Multiplexsignals D. Allen dargestellten Ausführungsformen DIX. D/2. D/3 ist gemeinsam, daß nach jeweils ρ Bits eines der Kennbits K 1. K 2... K m folgt. Innerhalb des Impulsrahmens r fallen somit insgesamt m Gruppen *ö mit je p+ 1 Bits. Die Signale DIi und D 2 beziehen sich auf eine bitweise Verschachtelung. Gemäß dem Signal DIi wird angenommen, daß ρ Bits von den Datenquellen DQ 1 bis DQn-\ geliefert werden, wogegen die Kennbits Ki. K2... Km von der Datenquelle DQn « geliefert werden. Beim Signal D/2 wird angenommen, daß die ρ Bits von den Datenquellen DQ 1 bis DQ η geliefert werden und daß die zugehörigen Kennbits K 1 bis K m mit Hilfe der Synchronisiereinrichtung 55 eingefügt werden.

Das Signal O/3 bezieht sich auf envelopeweise Verschachtelung. Dabei werden gemäß dem Signal D/3 jeweils nur die ρ Bits von den Datenquellen DQ1 bis DQ η geliefert, wogegen die Kennbits Ki, K2... K m mit Hilfe der Synchronisiereinrichtung SS hinzugefügt si werden.

Unabhängig davon, welches der Signale D vorausgesetzt wird, sind zwei Fälle zu unterscheiden, wonach die Synchronisierworte entweder aus allen Kennbits K 1, K2...Km gebildet werden oder wonach die Synchro- &⁰ nisierworte nur aus einigen dieser Kennbits gebildet werden, wogegen die restlichen Kennbits zur Übertragung zusätzlicher Informationen verwendet werden.

F i g. 3 zeigt ein erstes Ausführungsbeispiel SEA der sendeseitigen Synchronisiereinrichtung, wobei voraus- ^⁵ gesetzt wird, daß das Synchrönisierwörf aus aiien Kennbits gebildet wird. Die Wirkungsweise dieser Synchronisiereinrichtung wird nun anhand der in F i g. 6

ADR2 = 0i eingestellt, so daß das Bit 14 der Speicherzelle a Ol in die Speicherzelle bb übernommen wird, In ähnlicher Weise wird zum Zeitpunkt 116 das Bit 14 der Speicherzelle bOi iri die Speicherzelle cc übernommen. Wesentlich ist, daß ab dem Zeitpunkt 118 bis zum Zeitpunkt /20 in den Speicherzellen äa, bb, cc die £efinbits K3,K2,Ki gespeichert sind, Es sind dies genau jene Kennbits, welche das Synchronisierwort bilden. Mit Hilfe des Decoders DC wird dieses Synchronisierwori erkannt und mit dem Signal Tl zum Zeitpunkt 118 signalisiert Mit den Signalen Tl und TS und mit Hilfe des UND-Gliedes i/2 wird das Signal Γ3 gewonnen, das den Beginn des neuen Zeitmultiplexrahmens am Anfang des Bits 24 markiert. Mit diesem Signal TZ wird der in Fi g. 1 dargestellte Adressengeber AG 1 erforderlichenfalls zurückgestellt, so daß er ab diesen Zeitpunkten von neuem mit der Ausgabe der Adressen ADRi beginnt Damit ist der Zeitmultiplexrahmen synchronisiert. Mit Hilfe der Dekompressionsstufe DK wird das Signal F gewonnen, das nur die Datenbits 12, 13, 14, 16, 17, 18, 20.., aber nicht die Kennbits KU K 2. K 3 enthält.

F i g. 4 zeigt ein Ausführungsbeispiel des in F i g. 3 dargestellten Decoders DC Der Festwertspeicher FSP1 gibt dauernd das Synchronisierwort K 3, K 2, K 1 an den Vergleicher VGl ab, der laufend die vom Zwischenspeicher ZSP1 abgegebenen Worte mit dem Synchronisierwort vergleicht und der bei Gleichheit das Signal Tl abgibt.

F i g. 5 zeigt ein weiteres Ausführungsbeispiel des in Fig. 3 dargestellten Decoders DC der adressierbare Festwertspeicher ROM 1 ist derart eingestellt, daß er nur dann das Signal Ti abgibt, wenn vom Zwischenspeicher ZSP1 das Synchronisierwort abgegeben wird.

Fig. 7 zeigt die Synchronisiereinrichtung SEI2 als Ausführungsbeispiel der in Fig. 1 dargestellten Synchronisiereinrichtung SE Es wird nunmehr vorausgesetzt, daß einige der Kennbits, beispielsweise i=3 Kennbits zur Kennzeichnung des Synchronisierwortes herangezogen werden, wogegen die übrigen m-s Kennbits zur Übertragung zusätzlicher Informationen verwendet werden. Die Wirkungsweise der in Fig.7 dargestellten Synchronisiereinrichtung wird nun anhand der in F i g. 8 dargestellten Zeitdiagramme erläutert.

Die F i g. 8 zeigt oben das Zeitmultiplexsignal E, bei dem nach je p= 3 Bits je ein Kennbit K 1, K 2, K 3. K4 KS auftritt. Innerhalb des Zeitmuttipiexrahmens ; werden somit /n=5 Gruppen von Bits übertragen, die aus je drei Bits und aus je einem Kennbit gebildet werden. Dieses Zeitmultiplexsignal Ekönnte einem dei in Fig.2 dargestellten Zeitmultiplexsigrale DIX, D/2 D/3 entsprechen.

Es wird angenommen, daß das Syndironisierwor durch die Kerinbits K3, KA, K5 gebildet wird. Diese:

Synchronisierwort K3, /C 4, K 5 wird somit sendeseitig in das Zeitmultiplexsignal D eingefügt und ist im Zeitmuitipiexsignal E konstant vorhanden. Im Gegensatz dazu wird angenommen, daß die Kennbits K 1 und

K 2 verschiedene Binärwerte annehmen können und daß mit Hilfe dieser Binärwerte Informationen, betreffend den Betrieb des Systems von der Sendeseite zur Empfangsseite übertragen werden können. Der in F i g. 7 dargestellte Adressengeber AC 2, der Taktgeber

TG 2. der Speicher RAM, der Zwischenspeicher ZSP1 und der Decodierer DC dienen, wie bisher beschrieben, zur Erkennung des Synchionisierwortes und zur Gewinnung des Signals 73. Es sind nun aber zusätzliche Einrichtungen erforderlich, um die Kennbits K 1 und

K 2 zu !!identifizieren und über gesonderte Leitungen bereitzustellen.

Fig.8 zeigt wieder in verkleinertem Maßstab die Signale TA und Tl und die Adressen ADR 2. die gern äß F Tg. 7 dem Adressenspeicher -45zugeführt werden der von den Adressen 00,01,10.11 genau jene speichert, die während der positiven Flanke des Signals Tl auftritt. Bei vorliegendem Ausführungsbeispiel speichert der Adressenspeicher AS die Adresse 10 und gibt sie als Adresse ADR 3 ab. Der Vergleicher VG 2 vergleicht dauernd die Adressen ADR2 und ADR3, und bei Gleichheit dieser beiden Adressen gibt er einen der Vergleichsimpulse V ab. Diese Vergleichsimpulse V kennzeichnen somit die Zeitpunkte, zu denen die Kennbits K 1 und K 2 auftreten. Diese Vergleichsimpulse V werden als Zählimpulse einem Binärzähler AG4 zugeführt, der wie ein Adressengeber wirkt und die Adressen ADR4 abgibt. Mit dem Signal Γ3 wird der Adressengeber AG 4 auf seinen Anfangszählerstand zurückgestellt, so daß er die Adresse ADA 4=000 abgibt. Mit der negativen Flanke des nächsten Vergleichsimpulses V wird die Adresse AD/?4=001 ausgelöst Mit Hilfe der Decodierer DCOOO bzw. DCOOl werden die Adressen ADR 4 decodiert, und es werden die in F i g. 8 eingezeichneten Decodiersignale abgegeben. Das UND-Glied UO erhält eingangs dii_ Signale DCOOO, ferner einen Vergleichsimpuls V und das Signal T4, so daß das mit dem Bezugszeichen t/0 bezeichnete Signal gleichzeitig mit dem Kennbit K 1 auftritt. In ähnlicher Weise kennzeichnet das Signal L/l das zweite Kennbit K2. Mit den Signalen t/0 bzw. t/l werden die bistabilen Kippstufen KSO bzw. KSi aktiviert, so daß mit diesen Kippstufen die gleichzeitig vorhandenen Bits des Signals ^gespeichert werden und über die Ausgänge dieser Kippstufen die Kennbits K 1 bzw. K 2 abgegeben werdea Die Leitungen, über die diese Kennbits K 1 bzw. K 2 abgegeben werden, können beispielsweise mit Alarmeinrichtungen verbunden sein, so daß mit Hilfe dieser Kennbits Alärmmeldungen von der Sendeseite zur Empfangsseite übertragbar sind.

Hierzu 6BlattZeichnungen

Claims (2)

Patentansprüche:

1. Schaltungsanordnung zur empfangsseitigen Auswertung von Kennbits und zur Rahmensynchronisierung eines Zcitmultiplexsystems mit Hilfe fest vorgegebener Synchronisierworte mit je s Bits, unter Verwendung eines Zeitmultiplexsignals, das nach je ρ Bits je ein Kennbitt und pro Zeitmultiplexrahmen m Kennbits enthält, von der.cn je s Kennbits in das Synchronisierwort bilden, mit einem ersten Taktgeber, der einen Bittakt erzeugt, mit einem ersten Adressengeber, der Adressen erster Art erzeugt und damit einen Demultiplexer (Kanalverteiler) steuert, mit einer empfangsseitigen Synchronisiereinrichtung, die mit Hilfe eines auf das Synchronisierwort ansprechenden Decoders den ersten Adressengeber zu Beginn des Zeitmultiplexrahmens zurücksetzt und mit mehreren Pufferspeichern, die mit Hilfe des Demultiplexers gesteuert werden und über die einzelne Bits des Zeitmultiplex signals entsprechenden Datensenken zugeleitet werden, dadurch gekennzeichnet, daß die empfangsseitige Synchronisiereinrichtung (SE) einen zweiten Adressengeber (AG2) enthält, der p+1 Adressen zweiter Art (ADR2) erzeugt, die etwa gleichzeitig mit den einzelnen Bits des Zeitmultiplexsignals (E) auftreten, daß die Synchronisiereinrichtung (SE)einen adressierbaren Speicher (RAM) mit p+1 Speicherblöcken zu je m-\ Speicherzelle- enthält, daß ein zweiter Taktgeber (TG2) vorgesehen ist, der wägend der Dauer der einzelnen Bits des Zeitmultiplexsignals (E) ein binäres Lese/Schreibsignal (R/W) erzeugt, das pro Bit je eine Einlesephase und je eine Auslesephase ^ des Speichers (RAM)festlegt, daß ein Zwischenspeicher (ZSP X) vorgesehen ist. der s Speicherzellen (aa. bb, cc)aufweist, daß das Zeitmultiplexsignal (E)einer ersten Speicherzelle (aa) des Zwischenspeichers (ZSPX) eingangs zugeführt ist. daß die weiteren Speicherzellen (bb, cc) des Zwischenspeichers (ZSPX) eingangs an Ausgänge des Speichers (RAM) angeschlossen sind, daß die Ausgänge der ersten 5— 1 Speicherzellen (aa, bb) an Eingänge (a, b) des Speichers (RAM) angeschlossen sind, und daß die ⁴"> Ausgänge der Speicherzellen des Zwischenspeichers (ZSPX) an den Decoder (DC) angeschlossen sind (Fig. 1.3.7).

2. Schaltungsanordnung zur empfangsseitigen Auswertung der m-s Kennbits, die außer den s V) Kennbits des Synchronisierwortes während der Dauer des Zeitmultiplexrahmens auftreten nach Patentanspruch I. dadurch gekennzeichnet, daß die empfangsseitige Synchronisiereinrichtung (SF.) als dritten Adressengeber einen Adressenspeicher (AS) ^r'"> enthält, an dem die Adressen zweiter Art (ADR 2) anliegen, der jene Adressen zweiter Art (ADR2) speichert, die beim Ansprechen des Decoders (DC) auftreten und der über seine Ausgange die jeweils gespeicherte Adresse als Adressen dritter Art (ADR 3) abgibt, daß ein Vergleicher (VG2) vorgesehen ist, der die Adressen zweiter Art (ADR 2) und die Adressen dritter Aft (ADR 3) laufend Vergleicht und bei Gleichheit dieser Adressen Vergleichsimpulse (V) abgibt, daß als vierter Adressengeber (AG4) ein Binärzähler vorgesehen ist, dem die Vergleichsimpulse als Zählimpulse zugeführt sind, dessen Zählerstand mit Adressen vierler Art (ADR4) signalisiert und beim Ansprechen des Decodierers (DC)zurückgesetzt wird, daß m- s weitere Decodierer (DCOOO, DCOOl) vorgesehen sind, die auf je eine der Adressen vierter Art (ADR 4) ansprechen und je ein Decodiersignal abgeben, und daß m-s Schaltglieder (U0, UX) vorgesehen und je einem der m-s weiteren Decodierer (DCOOO, DCOOl) zugeordnet sind, deren Eingänge der Bittakt (Γ4), das Vergleichssignal (V) und je eines der Decodiersignale zugeführt sind und deren Ausgangssignale die einzelnen m-s Kennbits signalisieren (F i g. 7,8).