DE10342255A1 - Schaltung zur Ansteuerung eines Speichers - Google Patents
Schaltung zur Ansteuerung eines Speichers Download PDFInfo
- Publication number
- DE10342255A1 DE10342255A1 DE10342255A DE10342255A DE10342255A1 DE 10342255 A1 DE10342255 A1 DE 10342255A1 DE 10342255 A DE10342255 A DE 10342255A DE 10342255 A DE10342255 A DE 10342255A DE 10342255 A1 DE10342255 A1 DE 10342255A1
- Authority
- DE
- Germany
- Prior art keywords
- read
- write
- reset pulse
- memory
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
- H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Static Random-Access Memory (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
Es wird eine Schaltung vorgeschlagen, die einen Speicher aufweist, in welchen Eingangsdaten mit einer ersten Taktrate unter unterschiedlichen Schreibadressen einschreibbar sowie Ausgangsdaten mit einer zweiten Taktrate unter unterschiedlichen Leseadressen auslesbar sind. Dem Speicher ist ein Schreibrücksetzimpuls zuführbar, welcher die Schreibadresse auf einen Ausgangswert zurücksetzt. Außerdem ist dem Speicher ein Leserücksetzimpuls zuführbar, mit welchem die Daten in fester zeitlicher Beziehung abgegeben werden. Schließlich sind bei der vorgeschlagenen Schaltung Schaltmittel vorgesehen, um den Leserücksetzimpuls aus dem Schreibrücksetzimpuls abzuleiten. Auf diese Weise ist sichergestellt, dass die beiden Rücksetzimpulse nicht gleichzeitig auftreten können.
Description
- Die Erfindung betrifft eine Schaltung zur Ansteuerung eines Speichers. Insbesondere betrifft die Erfindung eine Schaltung nach dem Oberbegriff des Patentanspruches 1.
- Bei der Bearbeitung von digitalen Videodaten ist es in der Regel erforderlich, Datenströme zwischen unterschiedlichen Bearbeitungseinheiten zu übertragen. Bei der Datenübertragung über unterschiedliche Kanäle kann es zu Laufzeitverschiebungen in den einzelnen Übertragungswegen kommen. Bei Datenströmen die mit einer solchen Laufzeitverschiebung behaftet sind, ist es daher erforderlich, vor der weiteren Bearbeitung der Daten zunächst die Datenströme zu synchronisieren. Solche Schwierigkeiten treten beispielsweise in Filmabtastern oder anderen Geräten zur Bearbeitung von Videodaten auf. Die Synchronisation der Daten erfolgt in der Regel mit Hilfe eines sogenannten FiFo-Speichers ("First-in, First-out"), in welchen die Daten mit einer Schreibtaktrate eingeschrieben werden und mit einer gegebenenfalls auch abweichenden Lesetaktrate wieder ausgelesen werden.
- Die genannten Schwierigkeiten sind aber nicht auf Videodaten beschränkt, sondern treten ganz allgemein überall dort auf, wo digitale Datenströme zwischen unterschiedlichen Bearbeitungseinheiten übertragen werden.
- Die Erfindung schlägt eine Schaltung vor, mit welcher die gewünschte Synchronisation der Datenströme erreichbar ist.
- Die erfindungsgemäße Schaltung weist einen Speicher auf, in welchen Eingangsdaten mit einer ersten Taktrate unter unterschiedlichen Schreibadressen einschreibbar sowie Ausgangsdaten mit einer zweiten Taktrate unter unterschiedlichen Leseadressen auslesbar sind. Dem Speicher ist ein Schreibrücksetzimpuls zuführbar, welcher die Schreibadresse auf einen Ausgangswert zurücksetzt. Außerdem ist dem Speicher ein Leserücksetzimpuls zuführbar, welcher die Leseadresse auf einen Ausgangswert zurücksetzt. Schließlich sind bei der erfindungsgemäßen Schaltung Schaltmittel vorgesehen, um den Leserücksetzimpuls aus dem Schreibrücksetzimpuls abzuleiten. Auf diese Weise ist sichergestellt, dass die beiden Rücksetzimpulse nicht gleichzeitig auftreten können.
- Zweckmäßigerweise umfasst die Schaltung einen Detektor, der dazu eingerichtet ist, aus den Eingangsdaten Synchronisationsdaten zu detektieren, um den Schreibrücksetzimpuls zu erzeugen. Die Synchronisationsdaten sind zum Beispiel ein in die Eingangsdaten eingebettetes Synchronisationswort.
- Um eine feste zeitliche Beziehung der aus dem Speicher ausgelesenen Daten in bezug auf einen leseseitigen Startimpuls zu erzielen, kann die Schaltung ein einstellbares Verzögerungsglied umfassen.
- Vorteilhafterweise weist die Schaltung einen Zähler auf, der von dem leseseitigen Startimpuls gestartet wird und ausgehend von einem Anfangswert bis zu einem Endwert abwärts zählt. In diesem Fall ist die Schaltung zweckmäßigerweise mit einem Speichermittel versehen, in welchem der Wert des Zählers gespeichert wird, wenn ein leseseitiger Rücksetzimpuls auftritt.
- In einer Weiterbildung der Erfindung kann zwischen dem Speichermittel und dem einstellbaren Verzögerungsglied eine Verbindung vorgesehen sein, welche dazu eingerichtet ist, den gespeicherten Wert des Zählers als Verzögerungswert in das einstellbare Verzögerungsglied einzuschreiben.
- Bei einer Ausführungsform der Erfindung sind Schaltmittel vorgesehen, um aus dem schreibseitigen Rücksetzimpuls eine Impulsflanke zu detektieren, welche die Erzeugung eines leseseitigen Rücksetzimpulses auslöst. Insbesondere kommt hierfür eine ansteigende Impulsflanke in Frage.
- Mit Vorteil sind bei der erfindungsgemäßen Schaltung Zähler vorgesehen, welche die Schreib- bzw. Leseadresse des Speichers erzeugen. In diesem Fall ist es zweckmäßig, wenn die Zähler mit dem Schreib- bzw. Lesetaktsignal getaktet sind.
- In der Zeichnung ist ein Ausführungsbeispiel der erfindungsgemäßen Schaltung dargestellt. Es zeigen
-
1 ein schematisches Blockdiagramm der erfindungsgemäßen Schaltung, -
2 Zählerinhalte eines Zählers in der Schaltung aus2 , und -
3 ein schmatisches Zeitdiagramm der Signale in der Schaltung aus1 . - In
1 ist ein schematisches Blockdiagramm eines Ausführungsbeispieles der erfindungsgemäßen Schaltung für einen sogenannten FiFo-Speicher1 ("First-in, First-out") gezeigt. In1 sind die einzelnen Funktionseinheiten zwar als getrennte Blöcke dargestellt. Das bedeutet jedoch nicht, dass diese Funktionseinheiten als einzelne elektronische Bausteine realisiert sein müssen. Vielmehr können mehrere oder auch alle Funktionseinheiten in einem einzigen Baustein integriert sein. - In den Speicher
1 wird ein digitaler Eingangsdatenstrom Din mit einer Schreibtaktrate Wclk eingeschrieben. In dem Eingangsdatenstrom Din ist auch eine Synchronisationswort oder eine Synchronisationsphrase enthalten, das bzw. die von einem Dekoder2 detektiert wird. Tritt während eines Schreibtaktes eine Synchronisationphrase auf, erzeugt der Dekoder2 an einem Ausgang3 ein schreibseitiges Rücksetzsignal Wres, wodurch ein von dem Schreibtakt Wclk aufwärts gezählter Zähler4 zurückgesetzt wird. Das Ausgangssignal des Zählers4 gibt die Schreibadresse Wa für die Eingangsdaten Din in dem Speicher1 an. - Das Ausgangssignal des Dekoders
2 wird auch dem Set-Eingang eines FRS Flip-Flops6 zugeführt, dessen Ausgang mit einem D Flip-Flop7 verbunden ist. Der Ausgang des Flip-Flops7 ist mit einem weiteren Flip-Flop8 sowie mit einem ersten Eingang eines UND-Gatters9 verbunden. Der zweite Eingang des UND-Gatters9 ist ein invertierender Eingang, der an den Ausgang des Flip-Flops8 angeschlossen ist. Der Ausgang des Flip-Flops8 ist weiterhin mit einem Reset-Eingang des Flip-Flops6 verbunden. Ein Lesetaktsignal Rclk ist an die Flip-Flop7 und8 sowie an den Speicher1 angeschlossen. - Die Schaltung der Flip-Flops
6 ,7 ,8 und des UND-Gatters9 bewirkt, daß der Ausgang des UND-Gatters9 beim Auftreten einer ansteigenden Flanke des Schreibtaktsignals Wclk auf "HIGH" geht. - Der Ausgang des UND-Gatters
9 ist mit dem Reset-Eingang eines Zählers11 verbunden, der ebenfalls an das Lesetaktsignal Rclk angeschlossen ist und von diesem hochgezählt wird. Im Betrieb zählt der Zähler11 mit der Lesetaktrate Rclk solange aufwärts, bis eine ansteigende Flanke des Schreibtaktsignales Wclk detektiert wird und der Zähler11 von dem UND-Gatter auf Null zurückgesetzt wird. - Der Ausgang des Zählers
11 ist an den Speicher1 angeschlossen und gibt die Leseadresse Ra vor, unter welcher Ausgangsdaten Dout aus dem Speicher1 ausgelesen werden. - Um eine feste zeitliche Lage zu einem Startimpuls SyncR auf der leseseitigen Leiterplatte herzustellen, ist ein Abwärtszähler
12 vorgesehen, der mit einem Startwert Dly_S_O geladen wird, der die Phasenlage der Daten auf der Leseseite angibt. Dem Abwärtszähler12 ist das Lesetaktsignal Rclk zugeführt. Der Abwärtszähler12 wird von dem Startimpuls SyncR gestartet und mit der Taktrate des Lesetaktsignales Rclk abwärts gezählt. Wenn ein leseseitiger Rücksetzimpuls Rres auftritt, wird der aktuelle Zählerstand Vdly in einem Register13 gespeichert. An einen weiteren Eingang des Registers13 ist das Ausgangssignal des UND-Gatters9 angelegt, welches das leseseitige Rücksetzsignal bildet. Sobald eine ansteigende Flanke des Schreibtaktes Wclk auftritt, geht das Ausgangssignal des UND-Gatters9 auf "HIGH" und löst das Einschreiben des Zählerstandes Vdly des Abwärtszählers in das Register13 aus. Der gespeicherte Zählerstand Vdly wird einem einstellbaren Verzögerungsglied14 zugeführt und hat die Funktion eines Verzögerungswertes für das Verzögerungsglied14 . - Das Verzögerungsglied
14 ist zum Beispiel als Schieberegister ausgebildet, bei dem aus dem Speicher1 ausgelesene Daten Dout an einer von dem Verzögerungswert Vdly vorgegebenen Stelle in das Register eingeschrieben werden. Die Daten werden dann mit der Taktrate des Lesetaktes Rclk durch das Register geschoben, wodurch eine bestimmte Verzögerungszeit realisiert ist. Zu diesem Zweck ist das Verzögerungsglied14 ebenfalls an den Lesetakt Rclk angeschlossen. Solche programmierbaren Verzögerungsglieder sind zum Beispiel von der Firma Xilinx Inc., San José, Californien, USA erhältlich. Ein geeigneter Baustein ist zum Beispiel der Typ SRL16E. - Die Funktion des Verzögerungsgliedes
14 ist in2 veranschaulicht. In den Zähler12 wird ein Wert Dly_S_O geladen und mit der Lesetaktrate Rclk abwärts gezählt. Beim Auftreten des nächsten leseseitigen Rücksetzimpulses Rres wird der Zählerstand Vdly in dem Register13 gespeichert und in das Verzögerungsglied14 übertragen. Das bedeutet, dass durch das Verzögerungsglied14 eine feste Phasenbeziehung der leseseitigen Daten Dout und dem Startimpuls SyncR hergestellt wird, indem ein umso größerer Verzögerungswert Vdly in das Verzögerungsglied14 eingeschrieben wird, je schneller ein leseseitiger Rücksetzimpuls Rres auf einen Startimpuls SyncR folgt und umgekehrt. - In
2 ist die Zeitdauer, die zwischen dem Auftreten des leseseitigen Startimpulses SyncR und dem leseseitigen Rücksetzimpuls Rres liegt, durch eine Anzahl von n Lesetaktimpulsen illustriert. - In
3 ist die zeitliche Abfalge der Signale der Signale illustriert, die zwischen den einzelnen Komponenten, der in1 gezeigten Schaltung ausgetauscht werden. - Das im Zusammenhang mit
1 und2 beschriebene Ausführungsbeispiel ist für Anwendungsfälle geeignet, bei denen die Rate der Eingangsdaten Din und der Ausgangsdaten Dout abgesehen von zeitlichen Schwankungen gleich ist. In diesem Fall läuft der Speicher1 nie über und enthält immer genügend gültige Daten. Mit anderen Worten, tritt weder ein "Overflow" noch ein "Underflow" auf. Bei Anwendungen, bei denen das nicht gewährleistet ist, werden zusätzliche Steuerleistungen hinzugefügt. Auf der Schreibseite ist aus dem Stand der Technik beispielsweise ein sogenanntes "Handshake"-Signal bekannt, welches das Schreiben von Daten in den Speicher1 nur dann zulässt, wenn freie Speicherplätze zur Verfügung stehen. Auf der Leseseite findet häufig ein sogenanntes "Data Valid"-Signal Verwendung, welches das Auslesen von Daten aus dem Speicher1 nur dann zulässt, wenn in dem Speicher1 gültige Daten zur Verfügung stehen.
Claims (9)
- Schaltung zur Ansteuerung eines Speichers (
1 ), in welchen Eingangsdaten (Din) mit einer ersten Taktrate (Wclk) unter unterschiedlichen Schreibadressen (Wa) einschreibbar sowie Ausgangsdaten (RAM_Do) mit einer zweiten Taktrate (Rclk) unter unterschiedlichen Leseadressen (Ra) auslesbar sind, wobei den Speicher ein Schreibrücksetzimpuls (Wres) zuführbar ist, welcher die Schreibadresse auf einen Ausgangswert zurücksetzt, und wobei dem Speicher ein Leserücksetzimpuls (Rres) zuführbar ist, welcher die Leseadresse auf einen Ausgangswert zurücksetzt, dadurch gekennzeichnet, dass Schaltmittel (6 ,7 ,8 ,9 ) vorgesehen sind, um den Leserücksetzimpuls aus dem Schreibrücksetzimpuls abzuleiten. - Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Schaltung einen Detektor (
2 ) umfasst, der dazu eingerichtet ist, um aus den Eingangsdaten Synchronisationsdaten zu detektieren, um den Schreibrücksetzimpuls zu erzeugen. - Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Schaltung ein einstellbares Verzögerungsglied (
14 ) umfasst, welches eine feste zeitliche Beziehung der ausgelesenen Daten (Dout) in bezug auf einen leseseitigen Startimpuls (SyncR) aufweist. - Schaltung nach Anspruch 3, dadurch gekennzeichnet, dass die Schaltung einen Zähler (
12 ) aufweist, der von dem Startimpuls gestartet wird und ausgehend von einem Anfangswert bis zu einem Endwert abwärts zählt. - Schaltung nach Anspruch 4, dadurch gekennzeichnet, dass die Schaltung mit einem Speichermittel (
13 ) versehen ist, in welchem der aktuelle Wert (Count) des Zählers (12 ) gespeichert wird, wenn ein leseseitiger Rücksetzimpuls (Rres) auftritt. - Schaltung nach Anspruch 5, dadurch gekennzeichnet, dass zwischen dem Speichermittel und dem einstellbaren Verzögerungsglied eine Verbindung vorgesehen ist, welche dazu eingerichtet ist, um den gespeicherten Wert des Zählers (Delay) als Verzögerungswert in das einstellbare Verzögerungsglied einzuschreiben.
- Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass Schaltmittel (
6 ,7 ,8 ,9 ) vorgesehen sind, um aus dem schreibseitigen Rücksetzimpuls (Wres) eine Impulsflanke zu detektieren, welche die Erzeugung eines leseseitigen Rücksetzimpulses (Rres) auslöst. - Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass Zähler (
4 ,11 ) vorgesehen sind, welche die Schreib- bzw. Leseadresse des Speichers (1 ) erzeugen. - Schaltung nach Anspruch 8, dadurch gekennzeichnet, dass die Zähler mit dem Schreib- bzw. Lesetaktsignal getaktet sind.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10342255A DE10342255A1 (de) | 2003-09-11 | 2003-09-11 | Schaltung zur Ansteuerung eines Speichers |
EP04764375A EP1665030B1 (de) | 2003-09-11 | 2004-08-23 | Schaltung zur adressierung eines speichers |
DE602004013455T DE602004013455T2 (de) | 2003-09-11 | 2004-08-23 | Schaltung zur adressierung eines speichers |
AT04764375T ATE393929T1 (de) | 2003-09-11 | 2004-08-23 | Schaltung zur adressierung eines speichers |
US10/571,191 US7262833B2 (en) | 2003-09-11 | 2004-08-23 | Circuit for addressing a memory |
PCT/EP2004/009394 WO2005024624A1 (en) | 2003-09-11 | 2004-08-23 | Circuit for addressing a memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10342255A DE10342255A1 (de) | 2003-09-11 | 2003-09-11 | Schaltung zur Ansteuerung eines Speichers |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10342255A1 true DE10342255A1 (de) | 2005-04-07 |
Family
ID=34258631
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10342255A Withdrawn DE10342255A1 (de) | 2003-09-11 | 2003-09-11 | Schaltung zur Ansteuerung eines Speichers |
DE602004013455T Active DE602004013455T2 (de) | 2003-09-11 | 2004-08-23 | Schaltung zur adressierung eines speichers |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE602004013455T Active DE602004013455T2 (de) | 2003-09-11 | 2004-08-23 | Schaltung zur adressierung eines speichers |
Country Status (5)
Country | Link |
---|---|
US (1) | US7262833B2 (de) |
EP (1) | EP1665030B1 (de) |
AT (1) | ATE393929T1 (de) |
DE (2) | DE10342255A1 (de) |
WO (1) | WO2005024624A1 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7660187B2 (en) * | 2004-08-04 | 2010-02-09 | Micron Technology, Inc. | Method and apparatus for initialization of read latency tracking circuit in high-speed DRAM |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4433692A1 (de) * | 1994-09-21 | 1996-03-28 | Siemens Ag | Schaltungsanordnung zur Warteschlangensteuerung |
US6381659B2 (en) * | 1999-01-19 | 2002-04-30 | Maxtor Corporation | Method and circuit for controlling a first-in-first-out (FIFO) buffer using a bank of FIFO address registers capturing and saving beginning and ending write-pointer addresses |
US6393021B1 (en) * | 1997-02-14 | 2002-05-21 | Advanced Micro Devices, Inc. | Integrated multiport switch having shared data receive FIFO structure |
US6405269B1 (en) * | 1999-10-07 | 2002-06-11 | Xilinx, Inc. | FIFO memory including a comparator circuit for determining full/empty conditions using mode control and carry chain multiplexers |
DE10121196A1 (de) * | 2001-04-30 | 2002-11-07 | Infineon Technologies Ag | FIFO-Speichervorrichtung und Verfahren zum Speichern und Auslesen von Daten unter Verwendung eines FIFO-Speichers |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2712775C2 (de) | 1977-03-23 | 1979-03-22 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung zur empfangsseitigen Auswertung von Kennbits und zur Rahmensynchroitisierung eines Zeitmultiplexsystems mit Hilfe fest vorgegebener Syncnronisierworte |
JPS61269543A (ja) | 1985-05-24 | 1986-11-28 | Fujitsu Ltd | フレ−ム同期方式 |
US5093807A (en) * | 1987-12-23 | 1992-03-03 | Texas Instruments Incorporated | Video frame storage system |
DE19734028C2 (de) * | 1997-08-06 | 1999-06-02 | Siemens Ag | Schaltung zur glitchfreien Umschaltung digitaler Signale |
DE19819863A1 (de) | 1998-05-04 | 1999-11-11 | Bosch Gmbh Robert | Schaltungsanordnung nach dem FIFO-Prinzip |
US6748039B1 (en) | 2000-08-11 | 2004-06-08 | Advanced Micro Devices, Inc. | System and method for synchronizing a skip pattern and initializing a clock forwarding interface in a multiple-clock system |
KR100412131B1 (ko) * | 2001-05-25 | 2003-12-31 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 셀 데이타 보호회로 |
DE10329608A1 (de) * | 2003-07-01 | 2005-02-03 | Bts Media Solutions Gmbh | Verringerung von Rundungsfehlern bei der Bearbeitung digitaler Bilddaten |
-
2003
- 2003-09-11 DE DE10342255A patent/DE10342255A1/de not_active Withdrawn
-
2004
- 2004-08-23 EP EP04764375A patent/EP1665030B1/de not_active Not-in-force
- 2004-08-23 DE DE602004013455T patent/DE602004013455T2/de active Active
- 2004-08-23 US US10/571,191 patent/US7262833B2/en not_active Expired - Fee Related
- 2004-08-23 AT AT04764375T patent/ATE393929T1/de not_active IP Right Cessation
- 2004-08-23 WO PCT/EP2004/009394 patent/WO2005024624A1/en active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4433692A1 (de) * | 1994-09-21 | 1996-03-28 | Siemens Ag | Schaltungsanordnung zur Warteschlangensteuerung |
US6393021B1 (en) * | 1997-02-14 | 2002-05-21 | Advanced Micro Devices, Inc. | Integrated multiport switch having shared data receive FIFO structure |
US6381659B2 (en) * | 1999-01-19 | 2002-04-30 | Maxtor Corporation | Method and circuit for controlling a first-in-first-out (FIFO) buffer using a bank of FIFO address registers capturing and saving beginning and ending write-pointer addresses |
US6405269B1 (en) * | 1999-10-07 | 2002-06-11 | Xilinx, Inc. | FIFO memory including a comparator circuit for determining full/empty conditions using mode control and carry chain multiplexers |
DE10121196A1 (de) * | 2001-04-30 | 2002-11-07 | Infineon Technologies Ag | FIFO-Speichervorrichtung und Verfahren zum Speichern und Auslesen von Daten unter Verwendung eines FIFO-Speichers |
Also Published As
Publication number | Publication date |
---|---|
DE602004013455D1 (de) | 2008-06-12 |
EP1665030A1 (de) | 2006-06-07 |
EP1665030B1 (de) | 2008-04-30 |
US7262833B2 (en) | 2007-08-28 |
ATE393929T1 (de) | 2008-05-15 |
WO2005024624A1 (en) | 2005-03-17 |
DE602004013455T2 (de) | 2009-05-28 |
US20070008764A1 (en) | 2007-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69733407T2 (de) | Schnittstelle zur datenübertragung zwischen zwei taktbereichen | |
DE2853239C2 (de) | ||
EP0190554B1 (de) | Verfahren und Schaltungsanordnung zum Umschalten einer taktgesteuerten Einrichtung mit mehreren Betriebszuständen | |
DE2719531A1 (de) | Digitale logikschaltung zur synchronisierung einer datenuebertragung | |
DE102004021398B4 (de) | Verfahren und Schaltungsanordnung zum Zurücksetzen einer integrierten Schaltung | |
DE10122481A1 (de) | Schaltung zur wahlweisen Erzeugung eines Ausgangssignals aus einem von mehreren Taktsignalen | |
DE2854348C3 (de) | Schaltungsanordnung zur Positionsbestimmung der Anzeige einer Information im Anzeigeraster auf dem Schirm einer Kathodenstrahlröhe | |
DE3743586C2 (de) | ||
DE102008004857B4 (de) | Verfahren zur Übertragung von Daten zwischen wenigstens zwei Taktdomänen | |
EP0732823B1 (de) | Verfahren zur empfangsseitigen Taktrückgewinnung für Digitalsignale | |
DE602004013455T2 (de) | Schaltung zur adressierung eines speichers | |
EP0225587B1 (de) | Schaltungsanordnung zum Regenerieren und Synchronisieren eines digitalen Signales | |
WO2005086408A1 (de) | Schnittstellenvorrichtung und verfahren zur synchronisation von daten | |
DE102004011673B3 (de) | Vorrichtung zur Datensynchronisation | |
EP0042961A2 (de) | Verfahren und Anordnung zur Erzeugung von Impulsen vorgegebener Zeitrelation innerhalb vorgegebener Impulsintervalle mit hoher zeitlicher Auflösung | |
DE3329773A1 (de) | Verfahren und anordnung zur zeitgleichen flankenanpassung mehrerer taktsynchroner datenfluesse | |
DE10333522B4 (de) | Speicheranordnung zur Verarbeitung von Daten und Verfahren | |
DE60128608T2 (de) | Regenerierungstaktschaltung | |
DE4132574C2 (de) | Verfahren zur Taktsynchronisation | |
EP0116883A2 (de) | Schaltungsanordnung zur Zwischenspeicherung von Befehlsworten | |
DE3832330C2 (de) | Schaltungsanordnung zur Ableitung von horizontalfrequenten und veritikalfrequenten Impulsen | |
DE4139340A1 (de) | Schaltungsanordnung zum abtasten eines signals | |
DE2620059C3 (de) | Anordnung zur gleichzeitigen Überwachung von Digital- und Taktsignalen | |
DE4038561A1 (de) | Verfahren zur getakteten korrelations- und signalverarbeitung mittels risc-prozessor fuer drahtlose empfaenger in von sendern ausgestrahlten digitalen rahmennetzen, mobilfunknetzen und gleichwertigen einrichtungen und vorrichtung hierzu | |
DE10052210A1 (de) | Integrierte Schaltung mit einer synchronen und asynchronen Schaltung sowie Verfahren zum Betrieb einer solchen integrierten Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8139 | Disposal/non-payment of the annual fee |