DE10052210A1 - Integrierte Schaltung mit einer synchronen und asynchronen Schaltung sowie Verfahren zum Betrieb einer solchen integrierten Schaltung - Google Patents

Integrierte Schaltung mit einer synchronen und asynchronen Schaltung sowie Verfahren zum Betrieb einer solchen integrierten Schaltung

Info

Publication number
DE10052210A1
DE10052210A1 DE10052210A DE10052210A DE10052210A1 DE 10052210 A1 DE10052210 A1 DE 10052210A1 DE 10052210 A DE10052210 A DE 10052210A DE 10052210 A DE10052210 A DE 10052210A DE 10052210 A1 DE10052210 A1 DE 10052210A1
Authority
DE
Germany
Prior art keywords
circuit
data
asynchronous
synchronous
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10052210A
Other languages
English (en)
Other versions
DE10052210B4 (de
Inventor
Heiko Fibranz
Eckehard Plaettner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10052210A priority Critical patent/DE10052210B4/de
Priority to US10/033,123 priority patent/US6762630B2/en
Publication of DE10052210A1 publication Critical patent/DE10052210A1/de
Application granted granted Critical
Publication of DE10052210B4 publication Critical patent/DE10052210B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/104—Embedded memory devices, e.g. memories with a processing device on the same die or ASIC memory designs

Abstract

Eine integrierte Schaltung weist eine synchrone Schaltung (2) und eine asynchrone Schaltung (3) auf. Eine taktgesteuerte Eingangsregisterschaltung (4) und Ausgangsregisterschaltung (5) zur Speicherung von Daten sind jeweils mit der synchronen Schaltung (2) und der asynchronen Schaltung (3) verbunden. Es werden Daten von der synchronen Schaltung (2) in die Eingangsregisterschaltung (4) und von dort in die asynchrone Schaltung (3) übertragen und in der asynchronen Schaltung verarbeitet. Verarbeitete Daten (DA2) werden in die Ausgangsregisterschaltung (5) übertragen. Eine Ablaufsteuerung (6) dient zur Generierung eines jeweiligen Steuertakts (C1, C2) für die Registerschaltungen in Abhängigkeit von der Datenverarbeitungsdauer (TD) der asynchronen Schaltung. Es wird dadurch ein hoher Datendurchsatz zwischen der synchronen Schaltung (2) und der asynchronen Schaltung (3) unabhängig von einer Taktfrequenz der synchronen Schaltung ermöglicht.

Description

Die vorliegende Erfindung betrifft eine integrierte Schaltung mit einer synchronen Schaltung und einer asynchronen Schal­ tung sowie ein Verfahren zum Betrieb einer solchen integrier­ ten Schaltung.
Integrierte Schaltungen weisen oftmals synchron betriebene und asynchron betriebene Schaltungsteile auf, die beispiels­ weise für einen Datenaustausch miteinander verbunden sind. Die synchron betriebenen Schaltungsteile sind dabei taktge­ steuert, das heißt es ist im allgemeinen ein global verfügba­ res Taktsignal vorhanden, über das der Betrieb des synchronen Schaltungsteils zeitsynchron gesteuert wird. Im Gegensatz da­ zu ist ein asynchron betriebener Schaltungsteil nicht taktge­ steuert. Derartig aufgebaute integrierte Schaltungen finden sich beispielsweise auf dem Gebiet von Speicherschaltungen, wie etwa auf dem Gebiet der sogenannten embedded DRAM- Speicher. In diesem Fall ist beispielsweise eine DRAM- Speicherschaltung, die im wesentlichen asynchron arbeitet, in einer integrierten Schaltung enthalten, die außerdem synchro­ ne Schaltungsteile aufweist.
Werden in einer integrierten Schaltung unterschiedliche Schaltungen eingesetzt, die synchron zu einem Takt bezie­ hungsweise asynchron arbeiten, so ist es notwendig, daß zwi­ schen den betreffenden unterschiedlichen Schaltungen defi­ nierte Schnittstellen geschaffen sind. Dafür werden üblicher­ weise taktgesteuerte Registerschaltungen verwendet. Dabei werden Daten von einer synchronen Schaltung mit beispielswei­ se der steigenden Flanke des Taktsignals in einer Eingangsre­ gisterschaltung gespeichert. Die Daten werden von der Ein­ gangsregisterschaltung in die betreffende asynchrone Schaltung übertragen, die Daten in der asynchronen Schaltung ver­ arbeitet und an eine Ausgangsregisterschaltung weitergegeben, in die die Daten bei der nächsten steigenden Flanke des Takt­ signals übernommen werden. Die Daten des Ausgangsregisters werden zur Weiterverarbeitung an die synchrone Schaltung übertragen.
Dabei können insbesondere Schwierigkeiten auftreten, wenn die Datenverarbeitungsdauer der asynchronen Schaltung länger ist als die Periodendauer des Taktsignals. Die in der Eingangsre­ gisterschaltung zu speichernden Eingangsdaten für die asyn­ chrone Schaltung können sich nämlich mit der nächsten stei­ genden Flanke des Taktsignals ändern. Für einen ordnungsgemä­ ßen Betrieb der integrierten Schaltung ist es erforderlich, daß die Eingangsdaten während der gesamten Bearbeitungszeit der asynchronen Schaltung gleich bleiben, um eine korrekte Bearbeitung durch die asynchrone Schaltung zu gewährleisten. Um die Eingangsdaten für mehrere Takte zu halten, ist bei­ spielsweise in der synchronen Schaltung ein zusätzliches Re­ gister vorzusehen.
Ist in diesem Fall beispielsweise festgelegt, daß die syn­ chrone Schaltung die Daten aus der Ausgangsregisterschaltung erst nach einer festgelegten Anzahl von Takten weiterverar­ beitet, kann dies dazu führen, daß die synchrone Schaltung unnötig lange auf die verarbeiteten Daten der asynchronen Schaltung zur Weiterverarbeitung warten muß. Dies kann vor allem bei veränderbaren Taktfrequenzen der synchronen Schal­ tung eintreten und den Datendurchsatz begrenzen.
Die Aufgabe der vorliegenden Erfindung ist es, eine inte­ grierte Schaltung mit einer synchronen Schaltung und einer asynchronen Schaltung anzugeben, die einen relativ hohen Da­ tendurchsatz zwischen der synchronen Schaltung und der asyn­ chronen Schaltung ermöglicht.
Außerdem ist es Aufgabe der vorliegenden Erfindung, ein Ver­ fahren zum Betrieb einer solchen integrierten Schaltung anzu­ geben.
Die Aufgabe betreffend die integrierte Schaltung wird gelöst durch eine integrierte Schaltung mit einer synchronen Schal­ tung und einer asynchronen Schaltung, mit einer Eingangsregi­ sterschaltung, die mit der synchronen Schaltung und der asyn­ chronen Schaltung verbunden ist und die einen Anschluß für einen ersten Steuertakt zur Steuerung einer Übertragung von Daten aufweist, mit einer Ausgangsregisterschaltung, die mit der synchronen Schaltung und der asynchronen Schaltung ver­ bunden ist und die einen Anschluß für einen zweiten Steuer­ takt zur Steuerung einer Übertragung von Daten aufweist, bei der in der Eingangsregisterschaltung Daten der synchronen Schaltung zur Verarbeitung in der asynchronen Schaltung spei­ cherbar sind und in der Ausgangsregisterschaltung Daten der asynchronen Schaltung zur Verarbeitung in der synchronen Schaltung speicherbar sind, mit einer Ablaufsteuerung, die mit der asynchronen Schaltung verbunden ist, zur Generierung des ersten und zweiten Steuertakts in Abhängigkeit von einer Datenverarbeitungsdauer von zu verarbeitenden Daten der asyn­ chronen Schaltung.
Die Aufgabe betreffend das Verfahren wird gelöst durch ein Verfahren zum Betrieb einer erfindungsgemäßen integrierten Schaltung, bei dem der erste Steuertakt zur Übertragung von Daten von der synchronen Schaltung in die Eingangsregister­ schaltung aktiv geschaltet wird, die Daten von der Eingangs­ registerschaltung in die asynchrone Schaltung übertragen wer­ den und in der asynchronen Schaltung verarbeitet werden, bei dem der erste Steuertakt innerhalb der Datenverarbeitungsdau­ er der asynchronen Schaltung durch die Ablaufsteuerung inak­ tiv geschaltet wird, und bei dem der zweite Steuertakt bei oder nach Ende der Datenverarbeitungsdauer der asynchronen Schaltung die Übertragung der verarbeiteten Daten in die Aus­ gangsregisterschaltung auslöst.
Mit der erfindungsgemäßen integrierten Schaltung und dem er­ findungsgemäßen Betriebsverfahren ist ein vergleichsweise ho­ her Datendurchsatz zwischen synchroner Schaltung und asyn­ chroner Schaltung ermöglicht. Der Datenaustausch der asyn­ chronen Schaltung mit der synchronen Schaltung ist an die Verarbeitungsgeschwindigkeit der asynchronen Schaltung ange­ paßt. Das bedeutet beispielsweise, daß die synchrone Schal­ tung nicht eine vorher festgelegte Anzahl von Takten auf das Ergebnis der asynchronen Schaltung warten muß, was den Daten­ durchsatz erniedrigt.
Indem der erste Steuertakt innerhalb der Datenverarbeitungs­ dauer der asynchronen Schaltung inaktiv geschaltet ist, wird vermieden, daß Daten, die in der Eingangsregisterschaltung gespeichert sind, durch neue Daten der synchronen Schaltung überschrieben werden, so lange die asynchrone Schaltung die Bearbeitung der alten Daten noch nicht abgeschlossen hat. In­ dem der zweite Steuertakt bei oder nach Ende der Datenverar­ beitungsdauer die Übertragung der verarbeiteten Daten in die Ausgangsregisterschaltung auslöst, ist es ermöglicht, daß die Weiterverarbeitung der Daten durch die synchrone Schaltung unmittelbar nach Ende der Bearbeitung in der asynchronen Schaltung durchgeführt werden kann. Neben dem relativ hohen Datendurchsatz wird außerdem ein relativ einfaches Design der integrierten Schaltung ermöglicht, da keine zusätzlichen Re­ gister oder Schaltungen zum Halten beziehungsweise Zwischen­ speichern der Eingangsdaten benötigt werden.
In einer Ausführungsform der Erfindung weist die integrierte Schaltung einen Anschluß für ein Taktsignal auf, wobei der Anschluß für das Taktsignal und der Anschluß für den ersten Steuertakt über ein steuerbares Schaltmittel miteinander ver­ bunden sind. Zur Generierung des ersten Steuertakts ist das steuerbare Schaltmittel durch die Ablaufsteuerung steuerbar. Ist das Schaltmittel geschlossen, so bildet das Taktsignal den ersten Steuertakt. Ist das Schaltmittel geöffnet, so ist der erste Steuertakt abgeschaltet beziehungsweise inaktiv ge­ schaltet. Das bedeutet, daß die integrierte Schaltung mittels der Ablaufsteuerung den ersten Steuertakt selbst abschaltet, um die in der Eingangsregisterschaltung gespeicherten Daten zu halten, damit die asynchrone Schaltung ordnungsgemäß die Datenverarbeitung durchführen kann. Die integrierte Schaltung bestimmt außerdem mittels der Ablaufsteuerung den Zeitpunkt der Datenausgabe der asynchronen Schaltung und das erneute Einschalten des ersten Steuertakts.
Eine solche Arbeitsweise der integrierten Schaltung ist be­ sonders vorteilhaft für den Fall, daß der Anschluß für das Taktsignal mit der synchronen Schaltung verbunden ist zum Zwecke der Steuerung des Betriebs der synchronen Schaltung und die Taktfrequenz des Taktsignals außerdem variabel ein­ stellbar ist. In diesem Fall ist ein hoher Datendurchsatz auch bei veränderter Taktfrequenz des Taktsignals und damit bei veränderter Datenverarbeitungsgeschwindigkeit der syn­ chronen Schaltung gewährleistet. Ein vergleichsweise langsam getaktetes Design der synchronen Schaltung kann die Daten beispielsweise bereits nach zwei Taktperioden übernehmen, ein vergleichsweise schnelles Design der synchronen Schaltung muß entsprechend mehr Taktperioden warten, um das Ergebnis der asynchronen Schaltung zu übernehmen. Damit ist der Daten­ transfer zwischen der synchronen Schaltung und der asynchro­ nen Schaltung auch bei veränderter Taktfrequenz des Taktsi­ gnals an die Bearbeitungsgeschwindigkeit der asynchronen Schaltung angepaßt, wodurch in jedem Falle ein hoher Daten­ durchsatz erreicht wird.
Die Erfindung ist für vielfältige Arten von integrierten Schaltungen verwendbar. Beispielsweise weist die asynchrone Schaltung eine Speicherschaltung vom Typ DRAM auf. Mit einem solchen sogenannten embedded DRAM-Design ist ein vergleichs­ weise hoher Speicherdurchsatz ermöglicht. Die erfindungsge­ mäße integrierte Schaltung ist außerdem einsetzbar für den Fall, daß die asynchrone Schaltung beispielsweise einen Ana­ log-/Digital-Wandler aufweist.
Weitere vorteilhafte Aus- und Weiterbildungen sind Gegenstand abhängiger Ansprüche.
Die Erfindung wird im folgenden anhand der in der Zeichnung dargestellten Figuren, die Ausführungsbeispiele darstellen, näher erläutert. Es zeigen
Fig. 1 eine Ausführungsform einer erfindungsgemäßen inte­ grierten Schaltung mit einer synchronen Schaltung und einer asynchronen Schaltung,
Fig. 2 ein Zeitablaufdiagramm von Signalen der integrier­ ten Schaltung gemäß Fig. 1.
Fig. 1 zeigt eine Ausführungsform einer erfindungsgemäßen integrierten Schaltung, die eine synchrone Schaltung 2 und eine asynchrone Schaltung 3 aufweist. Eine Eingangsregister­ schaltung 4 ist mit der synchronen Schaltung 2 und der asyn­ chronen Schaltung 3 verbunden. Ebenso ist eine Ausgangsregi­ sterschaltung 5 mit der synchronen Schaltung 2 und der asyn­ chronen Schaltung 3 verbunden. In der Eingangsregisterschal­ tung 4 werden Daten DA1 der synchronen Schaltung 2 gespei­ chert, die in der asynchronen Schaltung 3 weiterzuverarbeiten sind. Die verarbeiteten Daten DA2 der asynchronen Schaltung 3 werden in der Ausgangsregisterschaltung 5 gespeichert, um in der synchronen Schaltung 2 weiterverarbeitet zu werden. Die asynchrone Schaltung 3 weist in diesem Beispiel eine DRAM- Speicherschaltung 8 auf.
Die Eingangsregisterschaltung und die Ausgangsregisterschal­ tung sind jeweils taktgesteuert. Die Übertragung der Daten DA1 von der synchronen Schaltung 2 in die Eingangsregister­ schaltung 4 wird über den Steuertakt C1 gesteuert, der dazu an der Eingangsregisterschaltung 4 anliegt. Die Übertragung der Daten DA2 von der asynchronen Schaltung 3 in die Aus­ gangsregisterschaltung 5 wird über den Steuertakt C2 gesteu­ ert, der dazu an der Ausgangsregisterschaltung 5 anliegt.
Die integrierte Schaltung 1 weist außerdem einen Anschluß für ein Taktsignal CK auf, über das der Betrieb der synchronen Schaltung 2 gesteuert wird. Der Anschluß für das Taktsi­ gnal CK ist mit der synchronen Schaltung 2 verbunden, außer­ dem ist der Anschluß für das Taktsignal CK über den Schal­ ter 7 mit dem Anschluß für den Steuertakt C1 verbunden. Der Schalter 7 ist durch die Ablaufsteuerung 6 steuerbar, die mit der asynchronen Schaltung 3 verbunden ist. Die Ablaufsteue­ rung 6 erzeugt ein Steuersignal W zur Steuerung des Schalters 7, außerdem den Steuertakt C2 zur Steuerung der Ausgangsregi­ sterschaltung 5.
In Fig. 2 ist ein Zeitablaufdiagramm der Schaltung gemäß Fig. 1 gezeigt. Die Daten DA1 werden durch die Eingangsda­ ten A, B, C und D gebildet. Zu Beginn der Datenübertragung von der synchronen Schaltung 2 in die asynchrone Schaltung 3 ist der Schalter 7 aus Fig. 1 geschlossen. Zur Übertragung der Daten DA1 in Form der Eingangsdaten B von der synchronen Schaltung 2 in die Eingangsregisterschaltung 4 weist der Steuertakt C1 zum Zeitpunkt t1 einen aktiven Zustand auf (high-aktiv). Die Eingangsdaten B werden in der Eingangsregi­ sterschaltung 4 als Daten D4 gespeichert. Erkennt die Ablauf­ steuerung 6 anhand der Eingangsdaten B, beispielsweise anhand eines Befehls, daß die Datenverarbeitung in der asynchronen Schaltung vergleichsweise lange dauern wird, schaltet sie den Steuertakt C1 für die Eingangsregisterschaltung 4 ab. Dazu wird das Steuersignal W in einen aktiven Zustand versetzt (high-aktiv). Dies hat zur Folge, daß im Gegensatz zur Takt­ periode P1 in der Taktperiode P2 keine Eingangsdaten in die Eingangsregisterschaltung 4 übertragen werden. Die "alten" Daten D4 sind weiterhin in der Eingangsregisterschaltung 4 gespeichert, um durch die asynchrone Schaltung 3 bearbeitet zu werden. Dazu werden die Daten D4 von der Eingangsregisterschaltung 4 in die asynchrone Schaltung 3 übertragen und in dieser verarbeitet. Infolge des Steuersignal W ist der Steu­ ertakt C1 innerhalb der Datenverarbeitungsdauer TD der asyn­ chronen Schaltung 3 inaktiv geschaltet.
Sind die Daten in der asynchronen Schaltung 3 vollständig be­ arbeitet, wird ein Taktimpuls in Form des Steuertakts C2 für die Ausgangsregisterschaltung 5 erzeugt. Außerdem wird das Signal W wieder in seinen inaktiven Zustand geschaltet. Der Steuertakt C2 kann bei oder nach Ende der Datenverarbeitungs­ dauer TD der asynchronen Schaltung 3 aktiv geschaltet werden (Zeitpunkt t2). Die Daten DA2 werden in Form der verarbeite­ ten Ausgangsdaten E in die Ausgangsregisterschaltung 5 über­ tragen und gespeichert (Daten D5). Die Ausgangsdaten E sind ab dem Zeitpunkt t2 zur Weiterverarbeitung in der synchronen Schaltung 2 gültig.
Durch die Erfindung wird insbesondere vermieden, daß die Aus­ gangsdaten E innerhalb der Datenverarbeitungsdauer TD in die Ausgangsregisterschaltung 5 übertragen werden und damit einen undefinierten Zustand einnehmen können. Dies ist insbesondere dann von Vorteil, wenn das Taktsignal CK in seiner Taktfre­ quenz variabel einstellbar ist.
Der Steuertakt C1 wird durch Öffnen des Schalters 7 mittels des aktivierten Steuersignals W inaktiv geschaltet. Bei Deak­ tivierung des Steuersignals W ist darauf zu achten, daß keine zusätzlichen Impulse auf dem Steuertakt C1 für die Eingangs­ registerschaltung 4 entstehen. Das Signal W wird deswegen in der inaktiven Phase (Low-Phase) des Taktsignals CK deakti­ viert und der Schalter 7 in dem inaktiven Zustand des Taktsi­ gnals CK geschlossen. Zur Steuerung eines derartigen Zeitab­ laufs ist die Ablaufsteuerung 6 mit dem Anschluß für das Taktsignal CK verbunden.
In der gezeigten Ausführungsform ist die Ablaufsteuerung 6 außerhalb der asynchronen Schaltung 3 angeordnet. Es ist in einer weiteren Ausführungsform der integrierten Schaltung je­ doch auch möglich, daß die Ablaufsteuerung in der asynchronen Schaltung enthalten ist. Dadurch wird die Datenübertragung über die Eingangsregisterschaltung 4 und die Ausgangsregi­ sterschaltung 5 durch die asynchrone Schaltung 3 selbst vor­ genommen.
Bezugszeichenliste
1
integrierte Schaltung
2
synchrone Schaltung
3
asynchrone Schaltung
4
Eingangsregisterschaltung
5
Ausgangsregisterschaltung
6
Ablaufsteuerung
7
Schalter
8
Speicherschaltung
CK Taktsignal
C1, C2 Steuertakt
W Steuersignal
DA1, DA2 Daten
D4, D5 Daten
A, B, C, D Eingangsdaten
E Ausgangsdaten
TD Datenverarbeitungsdauer
P1, P2 Taktperiode
t1, t2 Zeitpunkt

Claims (7)

1. Integrierte Schaltung
mit einer synchronen Schaltung (2) und einer asynchronen Schaltung (3),
mit einer Eingangsregisterschaltung (4), die mit der syn­ chronen Schaltung (2) und der asynchronen Schaltung (3) ver­ bunden ist und die einen Anschluß für einen ersten Steuertakt (C1) zur Steuerung einer Übertragung von Daten aufweist,
mit einer Ausgangsregisterschaltung (5), die mit der syn­ chronen Schaltung (2) und der asynchronen Schaltung (3) ver­ bunden ist und die einen Anschluß für einen zweiten Steuer­ takt (C2) zur Steuerung einer Übertragung von Daten aufweist,
bei der in der Eingangsregisterschaltung (4) Daten der syn­ chronen Schaltung (2) zur Verarbeitung in der asynchronen Schaltung (3) speicherbar sind und in der Ausgangsregister­ schaltung (5) Daten der asynchronen Schaltung (3) zur Verar­ beitung in der synchronen Schaltung (2) speicherbar sind,
mit einer Ablaufsteuerung (6), die mit der asynchronen Schaltung (3) verbunden ist, zur Generierung des ersten und zweiten Steuertakts (C1, C2) in Abhängigkeit von einer Daten­ verarbeitungsdauer (TD) von zu verarbeitenden Daten der asyn­ chronen Schaltung.
2. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß
die integrierte Schaltung (1) einen Anschluß für ein Takt­ signal (CK) aufweist,
der Anschluß für das Taktsignal (CK) und der Anschluß für den ersten Steuertakt (C1) über ein steuerbares Schaltmittel (7) miteinander verbunden sind,
das steuerbare Schaltmittel (7) durch die Ablaufsteuerung (6) steuerbar ist.
3. Integrierte Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß
der Anschluß für das Taktsignal (CK) mit der synchronen Schaltung (2) verbunden ist zur Steuerung des Betriebs der synchronen Schaltung,
die Taktfrequenz des Taktsignals (CK) variabel einstellbar ist.
4. Integrierte Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Ablaufsteuerung (6) in der asynchronen Schaltung (3) ent­ halten ist.
5. Integrierte Schaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die asynchrone Schaltung (3) eine Speicherschaltung (8) vom Typ DRAM enthält.
6. Verfahren zum Betrieb einer integrierten Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß
der erste Steuertakt (C1) zur Übertragung von Daten (DA1) von der synchronen Schaltung (2) in die Eingangsregister­ schaltung (4) aktiv geschaltet wird, die Daten von der Ein­ gangsregisterschaltung (4) in die asynchrone Schaltung (3) übertragen werden und in der asynchronen Schaltung verarbei­ tet werden,
der erste Steuertakt (C1) innerhalb der Datenverarbeitungs­ dauer (TD) der asynchronen Schaltung durch die Ablaufsteue­ rung (6) inaktiv geschaltet wird,
der zweite Steuertakt (C2) bei oder nach Ende der Datenver­ arbeitungsdauer (TD) der asynchronen Schaltung die Übertra­ gung der verarbeiteten Daten (DA2) in die Ausgangsregister­ schaltung (5) auslöst.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß
der erste Steuertakt (C1) durch Öffnen eines Schaltmittels (7), über das ein Anschluß für ein Taktsignal (CK) und der Anschluß für den ersten Steuertakt (C1) miteinander verbind­ bar sind, inaktiv geschaltet wird,
das Taktsignal (CK) einen aktiven oder inaktiven Zustand aufweist,
das Schaltmittel (7) durch die Ablaufsteuerung (6) in einem inaktiven Zustand des Taktsignals (CK) geschlossen wird.
DE10052210A 2000-10-20 2000-10-20 Integrierte Schaltung mit einer synchronen und asynchronen Schaltung sowie Verfahren zum Betrieb einer solchen integrierten Schaltung Expired - Fee Related DE10052210B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10052210A DE10052210B4 (de) 2000-10-20 2000-10-20 Integrierte Schaltung mit einer synchronen und asynchronen Schaltung sowie Verfahren zum Betrieb einer solchen integrierten Schaltung
US10/033,123 US6762630B2 (en) 2000-10-20 2001-10-22 Integrated circuit having a synchronous and an asynchronous circuit and method for operating such an integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10052210A DE10052210B4 (de) 2000-10-20 2000-10-20 Integrierte Schaltung mit einer synchronen und asynchronen Schaltung sowie Verfahren zum Betrieb einer solchen integrierten Schaltung

Publications (2)

Publication Number Publication Date
DE10052210A1 true DE10052210A1 (de) 2002-05-08
DE10052210B4 DE10052210B4 (de) 2004-12-23

Family

ID=7660545

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10052210A Expired - Fee Related DE10052210B4 (de) 2000-10-20 2000-10-20 Integrierte Schaltung mit einer synchronen und asynchronen Schaltung sowie Verfahren zum Betrieb einer solchen integrierten Schaltung

Country Status (2)

Country Link
US (1) US6762630B2 (de)
DE (1) DE10052210B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007526539A (ja) 2003-06-18 2007-09-13 アンブリック， インコーポレイテッド 集積回路開発システム
US20070186076A1 (en) * 2003-06-18 2007-08-09 Jones Anthony M Data pipeline transport system
WO2008008629A2 (en) * 2006-06-28 2008-01-17 Achronix Semiconductor Corporation Reconfigurable logic fabrics for integrated circuits and systems and methods for configuring reconfigurable logic fabrics
TWI407744B (zh) * 2008-02-04 2013-09-01 Realtek Semiconductor Corp 網路信號處理裝置
US7900078B1 (en) * 2009-09-14 2011-03-01 Achronix Semiconductor Corporation Asynchronous conversion circuitry apparatus, systems, and methods

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69021446T2 (de) * 1989-05-30 1996-03-14 Philips Electronics Nv Programmierbares Binärsignal-Verzögerungsverfahren und Anwendung auf ein Fehlerkorrigierkode-Verfahren.
US5694588A (en) * 1993-05-07 1997-12-02 Texas Instruments Incorporated Apparatus and method for synchronizing data transfers in a single instruction multiple data processor

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4263673A (en) * 1979-02-08 1981-04-21 Racal-Vadic, Inc. Receive buffer for converting synchronous-to-asynchronous data
JPS58177510A (ja) * 1982-04-12 1983-10-18 Comput Basic Mach Technol Res Assoc 符号変換回路
EP0260392A3 (de) * 1986-09-19 1992-03-11 International Business Machines Corporation Ein-Ausgabeschnittstellensteuerung zum Verbinden eines synchronen Busses mit einem asynchronen Bus und Verfahren zur Operationsausführung auf den Bussen
US4759014A (en) * 1987-05-28 1988-07-19 Ampex Corporation Asynchronous-to-synchronous digital data multiplexer/demultiplexer with asynchronous clock regeneration
US5131013A (en) * 1990-05-30 1992-07-14 At&T Bell Laboratories Asynchronous-synchronous digital transmission signal conversion
JP2519580B2 (ja) * 1990-06-19 1996-07-31 三菱電機株式会社 半導体集積回路
FR2669798B1 (fr) * 1990-11-23 1994-09-16 Lmt Radio Professionelle Dispositif pour la transmission d'informations synchrones par un reseau asynchrone, notamment un reseau atm.
EP0499762A1 (de) * 1991-02-21 1992-08-26 International Business Machines Corporation Synchronisationseinrichtung zur Ausführung synchroner Durchschaltvermittlungsfunktionen in einem synchronen Übertragungsknotenpunkt
US5487153A (en) * 1991-08-30 1996-01-23 Adaptive Solutions, Inc. Neural network sequencer and interface apparatus
US5268934A (en) * 1991-10-28 1993-12-07 Multi-Tech Systems, Inc. Asynchronous-to-synchronous converter
US5268935A (en) * 1991-12-20 1993-12-07 At&T Bell Laboratories Synchronous digital signal to asynchronous digital signal desynchronizer
US5379327A (en) * 1993-07-13 1995-01-03 Multi-Tech Systems, Inc. Synchronous-to-asynchronous converter
US5522048A (en) * 1993-11-30 1996-05-28 At&T Corp. Low-power area-efficient and robust asynchronous-to-synchronous interface
US5452323A (en) * 1993-12-06 1995-09-19 Hughes Aircraft Company Simple asynchronous data synchronizer to a faster clock
GB2289778B (en) * 1994-05-17 1998-12-16 Advanced Risc Mach Ltd Data processing
US5696917A (en) * 1994-06-03 1997-12-09 Intel Corporation Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory
US5487092A (en) * 1994-12-22 1996-01-23 International Business Machines Corporation System for high-speed synchronization across clock domains
US5742502A (en) * 1995-04-25 1998-04-21 Motorola, Inc. Method and apparatus for generating synchronous data transmissions in a device having a universal asynchronous receiver/transmitter
US5834957A (en) * 1996-12-20 1998-11-10 Hewlett-Packard Company Implementing asynchronous sequential circuits using synchronous design techniques and modules
US5901304A (en) * 1997-03-13 1999-05-04 International Business Machines Corporation Emulating quasi-synchronous DRAM with asynchronous DRAM
US5912572A (en) * 1997-03-28 1999-06-15 Cypress Semiconductor Corp. Synchronizing clock pulse generator for logic derived clock signals with synchronous clock suspension capability for a programmable device
US5923615A (en) * 1998-04-17 1999-07-13 Motorlola Synchronous pipelined burst memory and method for operating same
US6108346A (en) * 1998-08-27 2000-08-22 Xiox Corporation Combined synchronous and asynchronous message transmission
US6107841A (en) * 1998-09-08 2000-08-22 International Business Machines Corporation Synchronous clock switching circuit for multiple asynchronous clock source

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69021446T2 (de) * 1989-05-30 1996-03-14 Philips Electronics Nv Programmierbares Binärsignal-Verzögerungsverfahren und Anwendung auf ein Fehlerkorrigierkode-Verfahren.
US5694588A (en) * 1993-05-07 1997-12-02 Texas Instruments Incorporated Apparatus and method for synchronizing data transfers in a single instruction multiple data processor

Also Published As

Publication number Publication date
DE10052210B4 (de) 2004-12-23
US20020067192A1 (en) 2002-06-06
US6762630B2 (en) 2004-07-13

Similar Documents

Publication Publication Date Title
DE2731336A1 (de) Taktsystem
DE10235739B4 (de) Register, das auf einem Speichermodul montiert ist sowie Verwendung eines Registers in einem Speichermodul
EP0190554B1 (de) Verfahren und Schaltungsanordnung zum Umschalten einer taktgesteuerten Einrichtung mit mehreren Betriebszuständen
DE2719531B2 (de) Digitale Logikschaltung zur Synchronisierung der Datenübertragung zwischen asynchrongesteuerten Datensystemen
DE10130122A1 (de) Verzögerungsregelkreis
DE102005019568B4 (de) Speichereinrichtung, Verwendung derselben und Verfahren zur Synchronisation eines Datenwortes
DE2854348C3 (de) Schaltungsanordnung zur Positionsbestimmung der Anzeige einer Information im Anzeigeraster auf dem Schirm einer Kathodenstrahlröhe
DE19860766A1 (de) Speichervorrichtung mit einem Datenausgangspuffer und ein Verfahren zu deren Steuerung
DE2829709C2 (de) Verfahren und Anordnung zur Erzeugung zeitlich unmittelbar aufeinanderfolgender Impulszyklen
DE10052210A1 (de) Integrierte Schaltung mit einer synchronen und asynchronen Schaltung sowie Verfahren zum Betrieb einer solchen integrierten Schaltung
DE60214379T2 (de) Verfahren und vorrichtung für eine taktschaltung
DE10018988B4 (de) Hochgeschwindigkeits-Pipelinevorrichtung und Verfahren zum Erzeugen von Steuersignalen dafür
EP2085890A1 (de) Verfahren zur Übertragung von Daten zwischen wenigstens zwei Taktdomänen
DE19818430B4 (de) Bidirektionelle Datenein/Ausgabeschaltung eines Synchronspeicherelements und Verfahren zum Steuern derselben
EP1721407A1 (de) Schnittstellenvorrichtung und verfahren zur synchronisation von daten
DE60003164T2 (de) Reduzierung von digitalem schaltungsrauschen in ic's mit gemischten signalen
DE10143687A1 (de) Taktaktivierungsschaltung zur Verwendung in einer wiederprogrammierbaren Hochgeschwindigkeitsverzögerungsleitung mit einer störimpulsfreien Aktivierungs/Deaktivierungsfunktionalität
DE10121165A1 (de) Verfahren und Vorrichtung zum Initialisieren einer asynchronen Latch-Kette
DE10122702A1 (de) Verfahren und Vorrichtung zum Erzeugen eines zweiten Signals mit einem auf einem zweiten Takt basierenden Takt aus einem ersten Signal mit einem ersten Takt
DE19948598B4 (de) Mikrocomputer mit Abtastfunktion eines Wiederholungs-Anforderungssignals in Synchronisation mit einem Abtastsignal
DE60319664T2 (de) Verfahren und Anordung zur Verminderung einer Taktverschiebung zwischen zwei Signalen
EP0897614B1 (de) Taktsignalgenerator
DE19803216C2 (de) Mikrocomputer, der zur Ausgabe von Impulsen in der Lage ist
EP0545493A2 (de) Abtastschaltung
DE19513587A1 (de) Verfahren zum Initialisieren und Neuprogrammieren eines Steueroperationsmerkmals eines Speicherbauelements und Speicherbauelement mit Schaltung zum Initialisieren und Neuprogrammieren eines Steueroperationsmerkmals

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee