DE10130122A1 - Verzögerungsregelkreis - Google Patents

Abstract

Ein Verzögerungsregelkreis umfaßt eine Verzögerungseinheit (2) mit steuerbarer Verzögerungszeit. Es sind Schaltelemente (215, ..., 219) vorgesehen, um Ausgangssignale von Verzögerungselementen (210, ..., 214) der Verzögerungseinheit (2) abzugreifen. Zwei mit den Schaltelementen verbundene Knoten (221, 222) sind mit einer Multiplexeranordnung (220) verbunden, um je zwei der Schaltelemente durchzuschalten, die an unmittelbar aufeinander folgend geschalteten Verzögerungselementen (210, ..., 214) angeschlossen sind. Ein Phaseninterpolator (230) erzeugt aus den bereitgestellten Signalen eine Zwischenphase.

Description

• Die Erfindung betrifft einen Verzögerungsregelkreis, der eine Verzögerungseinheit mit steuerbarer Verzögerungszeit und eine auf die Verzögerungseinheit rückkoppelnde Regelungsschleife zur Steuerung der Verzögerungszeit aufweist.
• Verzögerungsregelkreise werden in digital arbeitenden Schaltungen eingesetzt, um Taktsignale mit vorbestimmter Phasenlage zu erzeugen. Beispielsweise wird in synchron betriebenen, integrierten Halbleiterspeichern, sogenannten SDRAMs (Synchronous dynamic random access memories), eine Verzögerungsschleife dazu verwendet, um unter Berücksichtigung von internen Signallaufzeiten ein Taktsignal zu erzeugen, das auszugebende Daten synchron mit einem an anderer Stelle der integrierten Schaltung zugeführten Eingangstaktsignal bereitstellt.
• Hierzu wird im Verzögerungsregelkreis mittels eines Phasendetektors das der Verzögerungseinheit eingangsseitig zugeführte Taktsignal mit dem von der Verzögerungseinheit ausgangsseitig abgegebenen Taktsignal verglichen, wobei die Rückkopplungsschleife zusätzlich noch eine, die nachgeschalteten Signallaufzeiten repräsentierende, feste Verzögerungszeit enthält. Ein Schleifenfilter, beispielsweise auf Basis eines Zählers ausgeführt, steuert die Verzögerungszeit der Verzögerungseinheit. Die Regelschleife stellt die Verzögerungszeit soweit nach, daß die Phasendifferenz am Phasendetektor möglichst auf Null ausgeregelt wird. Die Verzögerungseinheit enthält eine Vielzahl von hintereinander geschalteten Verzögerungselementen, an denen je ein vom Zähler ansteuerbarer Schalter angeschlossen ist, um das Ausgangssignal des jeweiligen Verzögerungselementes an den Ausgang der Verzögerungseinheit durchzuschalten. Die Anzahl der zwischen Eingang und Ausgang der Verzögerungseinheit wirksam geschalteten Verzögerungselemente bestimmt die momentane Verzögerungszeit.
• Es ist in der Praxis erforderlich geworden, die Schrittweite an Verzögerungszeit möglichst klein zu machen, insbesondere kleiner als die von einem Verzögerungselement der Verzögerungseinheit bewirkte Verzögerungszeit. Hierzu ist ein Phaseninterpolator vorgesehen, der eingangsseitig mit den von den Verzögerungselementen abzweigenden Schaltern verbunden ist und ausgangsseitig mit dem Ausgangsanschluß der Verzögerungseinheit. Dem Phaseninterpolator werden jeweils in Abhängigkeit vom Zähler des Schleifenfilters durch entsprechende Einstellung der Schalter die Ausgangssignale von unmittelbar aufeinanderfolgend in Reihe geschalteten Verzögerungselementen zugeführt. Der Phaseninterpolator erzeugt daraufhin in Abhängigkeit von einem Auswahlsignal eine zwischen diesen Signalen liegende Phase. Dadurch wird ermöglicht, daß Phaseninkremente von der Verzögerungseinheit erzeugbar sind, die kleiner sind als die von einem Verzögerungselement bewirkte Verzögerungszeit.
• Es ist bedeutsam, daß der Phasenunterschied der dem Phaseninterpolator eingangsseitig zugeführten Signale gleich ist einem Phasenunterschied bzw. einer Verzögerungszeit, die längs eines Verzögerungselementes bewirkt wird. Nur so ist zu gewährleisten, daß bei einem Nachregeln der Verzögerungszeit, wenn also die Eingänge des Phaseninterpolators, die bisher mit den Ausgängen eines Paares von Verzögerungselementen verbunden sind, nunmehr mit dem nächstfolgenden oder dem vorhergehenden Paar von Verzögerungselementen verbunden werden, kein Phasensprung am Ausgang des Phaseninterpolators eingeführt wird. Das Ausgangssignal der Verzögerungseinheit hat dann in Abhängigkeit vom Steuersignal ein möglichst lineares Übertragungsverhalten.
• Eine Aufgabe der Erfindung besteht darin, einen Verzögerungsregelkreis anzugeben, der ein möglichst phasensprungfreies, lineares Regelungsverhalten aufweist.
• Gemäß der Erfindung wird diese Aufgabe durch einen Verzögerungsregelkreis gelöst, der umfaßt: eine Verzögerungseinheit mit einem Anschluß für ein zu verzögerndes Taktsignal, einem Anschluß für ein verzögertes Taktsignal und einem Steueranschluß für ein die Verzögerungszeit steuerndes Steuersignal; eine Rückkopplungsschleife, durch die der Anschluß für das verzögerte Ausgangssignal auf den Steueranschluß der Verzögerungseinheit rückgekoppelt ist, wobei die Verzögerungseinheit in Reihe geschaltete Verzögerungselemente aufweist, an deren Ausgangsanschlüssen jeweils ein von einem Steuersignal steuerbares Schaltelement angeschlossen ist, wobei die Verzögerungseinheit Schaltmittel aufweist mit zwei Eingängen, von denen einer mit einem ersten Teil der Schalter und ein zweiter mit einem zweiten Teil der Schalter verbunden ist, und mit zwei Ausgängen, um die Ausgänge der Schaltmittel jeweils mit zwei Ausgangsanschlüssen von unmittelbar aufeinanderfolgend geschalteten Verzögerungselementen zu verbinden, und wobei das Schaltmittel zwei Multiplexer enthält, die ausgangsseitig gekoppelt sind.
• Beim Verzögerungsregelkreis gemäß der Erfindung hat die Verzögerungseinheit ein lineares Steuerungsverhalten. Wenn sich das die Verzögerungszeit einstellende Steuersignal ändert, folgt die Änderung der Verzögerungszeit linear. Insbesondere dann, wenn die Eingänge eines Phaseninterpolators mit einem in der Verzögerungseinheit nachfolgenden oder vorhergehenden Paar von Verzögerungselementen verbunden werden, ist gewährleistet, daß durch diesen Umschaltvorgang kein Phasensprung erzeugt wird. Im Anwendungsfall eines SDRAMs kann also die Synchronität der abzugebenden Ausgangsdaten relativ fein und ohne Phasenjitter auf das eingangsseitig zugeführte Taktsignal eingestellt werden.
• Die Erfindung verwendet eine zwei Multiplexer umfassende Multiplexeranordnung, um die beiden Eingänge des Phaseninterpolators jeweils mit den Ausgängen unmittelbar aufeinanderfolgend in Reihe geschalteter Verzögerungselemente der Verzögerungseinheit zu verbinden. Die Eingänge der Multiplexer sind hierzu über jeweilige Schaltelemente mit Ausgängen von Verzögerungselementen verbunden, wobei zwischen diese Verzögerungselemente jeweils eine ungeradzahlige Anzahl von anderen Verzögerungselementen geschaltet ist. Anders betrachtet, ist zwischen den an die jeweiligen Eingänge der Multiplexer über die Schaltelemente geschalteten Ausgängen von Verzögerungselementen jeweils eine geradzahlige Anzahl von anderen Verzögerungselementen wirksam. Die zwischen den Eingängen der Multiplexer und den Ausgängen der Verzögerungselemente geschalteten Schaltelemente werden jeweils so gesteuert, daß den Eingängen der Multiplexer jeweils um ein Verzögerungselement verzögerte Signale zugeführt werden. Der dem Multiplexer nachgeschaltete Phaseninterpolator kann daraus eine dazwischenliegende Phasenlage erzeugen.
• Die Schaltelemente, welche die Multiplexer eingangseitig mit den Ausgängen der Verzögerungselemente verbinden und außerdem die Signalpfade im Multiplexer selbst enthalten jeweilige Tristate-Gatter. Die Tristate-Gatter sind entweder hochohmig geschaltet oder leiten den eingangsseitigen Impuls invertiert weiter.
• Das Schleifenfilter enthält einen Zähler, dem ein Decoder nachgeschaltet ist. Der Decoder erzeugt einerseits die entsprechenden Steuersignale, um je zwei an die Ausgänge von unmittelbar hintereinander geschalteten Verzögerungselementen angeschlossener Schaltelemente leitend zu schalten, während die übrigen Schaltelemente hochohmig geschaltet sind. Die Multiplexer sind eingangs- und ausgangsseitig, betreffend die Signalpfade, parallel geschaltet, werden steuerungsseitig allerdings komplementär angesteuert. Das Steuersignal der Multiplexer wird mit jedem Zähltakt des Zählers umgeschaltet.
• Der Steuerungseingang der Multiplexer ist daher mit dem niedrigstwertigen Bit des Zählers verbunden. Schließlich erzeugt der dem Zähler nachgeschaltete Decoder das Auswahlsignal für die vom Phaseninterpolator abzugreifende Zwischenphasenlage.
• Nachfolgend wird die Erfindung anhand des in den verschiedenen Figuren der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Entsprechende Elemente in verschiedenen Figuren sind mit gleichen Bezugszeichen versehen.
• Es zeigen:
• Fig. 1 eine Verzögerungseinheit zur Anwendung in einem Verzögerungsregelkreis gemäß der Erfindung;
• Fig. 2 die Anordnung der zwei Multiplexer in der Verzögerungseinheit der Fig. 1;
• Fig. 3 ein Transistorschaltbild eines Tristate-Gatters;
• Fig. 4 ein Signaldiagramm von in der Fig. 1 dargestellten Signalen, und
• Fig. 5 einen Verzögerungsregelkreis, in dem die Verzögerungseinheit der Fig. 1 anwendbar ist.
• Dem in Fig. 5 dargestellten Verzögerungsregelkreis wird eingangsseitig ein Taktsignal CLKIN, beispielsweise an einem Eingangsanschluß der integrierten Halbleiterschaltung, zugeführt. Der Schaltungsblock 1 repräsentiert die bis zur Eingangsseite einer Verzögerungseinheit 2 mit steuerbarer Verzögerungszeit vorliegende Signallaufzeit. Die Verzögerungseinheit 2 verzögert das ihr eingangsseitig zugeführte Taktsignal CLK entsprechend einem Steuersignal CTRL und erzeugt daraus ein verzögertes Taktsignal CLK'. Schließlich repräsentiert der Schaltungsblock 3 die ausgangsseitig wirksame Signallaufzeit, einschließlich der Signallaufzeit durch die vom Taktsignal CLKOUT angesteuerten Treiber. Das Taktsignal CLKOUT liegt am Ausgang des Blocks 3 vor. Der Verzögerungsregelkreis weist eine Rückkopplungsschleife auf, die den Ausgang der Verzögerungseinheit 2 über einen Schaltungsblock 4 auf einen Phasendetektor 5 führt. Der Schaltungsblock 4 bildet die im Block 3 wirksame Signallaufzeit nach. Der Phasendetektor 5 vergleicht die Phasenlagen des rückgekoppelten Signals mit dem der Verzögerungseinheit 2 eingangsseitig zugeführten Taktsignal CLK. In Abhängigkeit davon wird ein Schleifenfilter 6 gesteuert, welches ausgangsseitig das Steuersignal CTRL erzeugt. Der Regelkreis regelt die Verzögerungszeit der Verzögerungseinheit 2 soweit nach, daß der Phasenunterschied der dem Phasendetektor 5 eingangsseitig zugeführten Signale möglichst Null wird. Insgesamt bewirkt der Verzögerungsregelkreis, daß ein vom Ausgangstakt CLKOUT gesteuertes Schaltelement Daten taktsynchron zum Eingangstakt CLKIN bereitstellt. Der Verzögerungsregelkreis findet beispielsweise in einem Mikroprozessor oder in einem SDRAM Anwendung. Beim SDRAM wird das Taktsignal CLKIN eingangsseitig zugeführt. Das Ausgangssignal CLKOUT steuert schließlich einen Ausgangstreiber für aus dem SDRAM auszulesende Datenwerte, so daß diese gesteuert durch das Taktsignal CLKOUT taktsynchron zum eingangsseitig zugeführten Taktsignal CLKIN vorliegen. Je feiner die Schrittweite des ausgangsseitigen Taktsignals CLKOUT steuerbar ist, desto leichter können die korrekte Funktionalität und die geforderten Spezifikationen eingehalten werden.
• Die Verzögerungseinheit 2 ist in Fig. 1 im Detail dargestellt. Die Verzögerungseinheit 2 weist eine Vielzahl von in Reihe geschalteten Verzögerungselementen 210, 211, 212, 213, 214 auf. Jedes der Verzögerungselemente ist identisch aufgebaut. Beispielsweise enthält das Verzögerungselement 210 zwei unmittelbar in Reihe hintereinander geschaltete Inverter. An die Ausgänge der Inverter 210, . . ., 214 sind jeweils Schaltelemente 215, 216, 217, 218 bzw. 219 angeschlossen. Die Schaltelemente 215, . . ., 219 sind vom Schleifenfilter 6 ansteuerbar. Das Schleifenfilter 6 enthält u. a. einen Zähler 62, der abhängig von dem vom Phasendetektor 5 gelieferten Phasenfehlersignal aufwärts oder abwärts gezählt wird. Dem Zähler 62 ist ein Decoder 61 nachgeschaltet, der jeweilige Steuersignale CTRL1, CTRL2, . . . erzeugt, die jeweils benachbarte der Schaltelemente 215, 216, . . ., 219 durchlässig schalten. Es sind jeweils 2 der Schaltelemente durchlässig geschaltet; die übrigen sind hochohmig geschaltet. Somit werden von der Reihenschaltung der Verzögerungselemente 210, . . ., 214 die Ausgänge jeweils zweier hintereinander geschalteter Verzögerungselemente abgegriffen.
• Die Verzögerungselemente 215, 217 usw. sind ausgangsseitig mit einem ersten Schaltungsknoten 221 verbunden; die Verzögerungselemente 216, 218 usw. sind ausgangsseitig mit einem zweiten Schaltungsknoten 222 verbunden. Die am Schaltungsknoten 221 sowie die am Schaltungsknoten 222 jeweils angeschlossenen Schaltelemente verbinden mit diesen Knoten jeweils die Ausgänge von denjenigen Verzögerungselementen, zwischen denen wiederum eine ungeradzahlige Anzahl von anderen Verzögerungselementen geschaltet ist. So sind beispielsweise an den Schaltungsknoten 221 über die Schaltelemente 215, 217 die Ausgänge der Verzögerungselemente 210, 212 anschließbar, wobei zwischen den Verzögerungselementen 210, 212 genau ein einziges Schaltelement 211 geschaltet ist. Ein weiteres (nicht dargestelltes) Schaltelement, das an den Knoten 221 angeschlossen ist, ist mit den Ausgängen von Verzögerungselementen verbunden, zwischen denen die drei Verzögerungselemente 211, 212, 213 geschaltet sind. Dieses Prinzip läßt sich für weitere Verzögerungselemente fortsetzen und gilt entsprechend für den Schaltungsknoten 222.
• Der Decoder 61 erzeugt in Abhängigkeit vom Zähler 62 jeweils Steuersignale, derart, daß den Schaltungsknoten 221, 222 die Ausgangssignale von unmittelbar hintereinander geschalteten Verzögerungselementen 210, . . ., 214 zugeführt werden. Beispielsweise werden vom Decoder 61 die Steuersignale CTRL1, CTRL2 aktiviert, so daß die Schaltelemente 215, 216durchlässig geschaltet sind und an die Schaltungsknoten 221, 222 die Ausgangssignale der Verzögerungselemente 210, 211 angelegt werden. In einem nächsten Zählschritt des Zählers 62 werden vom Decoder 61 die Ausgangssignale CTRL2, CTRL3 aktiviert, so daß die Schaltelemente 216, 217 durchlässig geschaltet sind und die Ausgangssignale der Verzögerungselemente 211, 212 an die Schaltungsknoten 221, 222 angelegt werden. An den Schaltungsknoten 221, 222 liegen daher jeweils die Ausgangssignale von zwei unmittelbar hintereinander in Reihe geschalteten Verzögerungselementen an.
• Die Schaltungsknoten 221, 222 bilden die Eingänge einer Multiplexeranordnung 220. Die Multiplexeranordnung 220 ist in Fig. 2 im Detail dargestellt. Ein erster Multiplexer schaltet in Abhängigkeit von einem Steuersignal M und dessen Komplement /M den Knoten 221 entweder auf den ausgangsseitigen Knoten 223 oder den ausgangsseitigen Knoten 224. Ein weiterer Multiplexer schaltet den Schaltungsknoten 222 entweder auf den ausgangsseitigen Knoten 223 oder den Knoten 224. Der zweite Multiplexer ist komplementiert zum ersten Multiplexer, also vom Signal /M und M ansteuerbar. Die jeweiligen Signalpfade enthalten Tristate-Gatter, um einen der Signalpfade wirksam zu schalten und den anderen der Signalpfade abzuschalten. So verbindet das Tristate-Gatter 226 den Knoten 221 mit dem Knoten 223, das Tristate-Gatter 227 den Knoten 221 mit dem Knoten 224, das Tristate-Gatter 228 den Knoten 222 mit dem Knoten 223, das Tristate-Gatter 229 den Knoten 222 mit dem Knoten 224. Die Tristate-Gatter 228, 229 werden, verglichen mit den Gattern 226, 227, komplementär vom Steuersignalpaar M und /M angesteuert.
• An den Knoten 223, 224 liegen Signale E bzw. L an, die einem Phaseninterpolator 230 zugeführt werden. Der Phaseninterpolator 230 wählt in Abhängigkeit von einem Steuersignal S eine weitere Verzögerungszeit aus, die derart kurz dimensioniert ist, daß das Ausgangssignal CLK' eine zwischen den Signalen E und L liegende Phase aufweist. Das Auswahlsignal S wird ebenfalls vom Decoder 61 erzeugt. Der Decoder 61 wählt folglich eine von den Verzögerungselementen 210, . . ., 214 abgreifbare Grobphase aus, die den Schaltungsknoten 221, 222 zugeführt wird. Die Multiplexeranordnung 220 sorgt dafür, daß an deren ausgangsseitigen Anschlüssen 223, 224 das jeweils phasenfrühere Signal E an ersterem Anschluß, das phasenspätere Signal L an letzterem Anschluß bereitsteht. Der Phaseninterpolator 230 wählt, gesteuert durch das Auswahlsignal S, eine zwischen den Phasenlagen der Signale E und L liegende Feinphase aus. An den in Fig. 4 beispielhaft dargestellten Signalen werden die Signale E und L an den Anschlüssen 223, 224 erzeugt, indem die Tristate-Gatter 216, 217 aktiviert werden und sämtliche anderen Tristate-Gatter 215, 218, 219 abgeschaltet werden. Die Multiplexeranordnung 220 verbindet den Knoten 222 mit dem Knoten 223, den Knoten 221 mit dem Knoten 224. Zwischen den Flanken der Signale E und L liegt die Verzögerungszeit TD, die zwischen Eingang und Ausgang des Verzögerungselementes 212 wirksam ist. Der Phaseninterpolator 230 wählt, gesteuert durch das Auswahlsignal S, eine der vier dargestellten Zwischenphasen CLK' aus. Die frühestens mögliche Phasenlage des Signals CLK' und die spätestens mögliche Phasenlage haben maximal einen Phasenunterschied der Verzögerungszeit TD.
• Für den weiteren Betrieb des Verzögerungsregelkreises wird nun angenommen, daß vom Phasendetektor 5 ein Phasenfehler festgestellt wird, der erforderlich macht, die Verzögerungszeit der Verzögerungseinheit 2 zu erhöhen. Hierzu wird der Zähler 62 um eine Schrittweite inkrementiert. Der Decoder 61 schaltet nun das Tristate-Gatter 216 ab und aktiviert das Tristate-Gatter 218. Dadurch werden die Ausgangssignale der Verzögerungselemente 212 und 213 auf die Knoten 221 bzw. 222 geschaltet. Nunmehr liegt am Knoten 221 der phasenfrühere Abgriff an, am Knoten 222 der phasenspätere. Die Multiplexeranordnung 220 wird nun so gesteuert, daß der Knoten 221 mit dem Knoten 223 verbunden ist und der Knoten 222 mit dem Knoten 224. Mit jedem Zählschritt des Zählers 62 schaltet folglich die Multiplexeranordnung 220 um. Der Steueranschluß 225, welcher die Einstellung der Multiplexeranordnung 220 steuert, ist mit dem niedrigstwertigen Bit des Zählers 62 verbunden.
• Durch die in Fig. 1 dargestellte Schaltung wird gewährleistet, daß bei einer Inkrementierung des Zählers 62 und bei einem Weiterschalten des Abgriffes von der Reihenschaltung der Verzögerungselemente, z. B. vom Verzögerungselement 212 auf das Verzögerungselement 213, das bisher am Knoten 224 anliegende Signal auf den Knoten 223 umgeschaltet wird. Der Endpunkt der Phaseninterpolation durch den Phaseninterpolator 230 vor einem Zählschritt des Zählers 62 ist daher gleich dem Ausgangspunkt der Phaseninterpolation beim nächsten folgenden Zählschritt. Die Schaltung gemäß Fig. 1 bietet die Möglichkeit, daß die Signale E und L direkt von den Ausgängen der Verzögerungselemente abgegriffen werden.
• Eine Ausführungsform eines Tristate-Gatters ist in Fig. 3 gezeigt. Sämtliche Tristate-Gatter 215, . . ., 219 sowie 226, . . ., 229 sind entsprechend aufgebaut. In Fig. 3 ist das Tristate-Gatter 226 in seiner Schaltungsumgebung gezeigt. Es enthält zwei mit den Drain-Source-Strecken in Reihe geschaltete p-Kanal-MOS-Transistoren, die an die positive Versorgungsspannung VDD angeschlossen sind. Die p-Kanal- Transistoren sind über zwei mit ihren Drain-Source-Strecken in Reihe geschaltete n-Kanal-MOS-Transistoren mit dem Bezugspotential VSS verbunden. Die unmittelbar an die Versorgungspotentiale angeschlossenen Transistoren werden gateseitig vom Eingangssignal angesteuert, hier Knoten 221. Der Ausgang 223 des Tristate-Gatters 226 liegt am Kopplungsknoten von p- und n-Kanal-Transistoren. Der innen liegende p-Kanal-Transistor bildet den invertierten Eingang 2262 des Tristate-Gatters und wird vom Signal /M angesteuert. Der innen liegende n-Kanal- Transistor bildet den nicht invertierten Steuereingang 2261 des Tristate-Gatters und wird vom Steuersignal M angesteuert.
• Die Funktion der in Fig. 1 dargestellten Schaltung kann in Abhängigkeit von den Zählschritten des Zählers 62 an Hand nachfolgend dargestellter Tabelle zusammengefaßt werden. In einer Zeile der Tabelle ist für den jeweiligen Zählschritt angegeben, welche der Tristate-Gatter 215, . . ., 219 durchlässig geschaltet sind. Die übrigen Tristate-Gatter sind hochohmig geschaltet. Außerdem ist angegeben, welchen Signalzustand das Steuerungssignal M aufweist, um die Multiplexeranordnung 220 zu steuern.
  
  
  Bezugszeichenliste 1, 3, 4 Schaltungsblöcke
  2 Verzögerungseinheit
  5 Phasendiskriminator
  6 Schleifenfilter
  210, . . ., 214 Verzögerungselemente
  215, . . ., 219 Schaltelemente
  220 Schaltmittel
  221, 222 Knoten
  223, 224 Knoten
  225 Steueranschluß
  230 Phaseninterpolator
  226, 227 Multiplexer
  228, 229 Multiplexer
  2261, 2262 Steuersignalanschlüsse
  61 Decoder
  62 Zähler
  CLKIN Eingangstaktsignal
  CLKOUT Ausgangstaktsignal
  CLK Taktsignal
  CLK' verzögertes Taktsignal
  CTRL Steuersignal
  S Auswahlsignal
  M Steuersignal
  TD Verzögerungszeit
  E, L verzögerte Taktsignale
  

Claims (8)

1. Verzögerungsregelkreis, umfassend:
eine Verzögerungseinheit (2) mit einem Anschluß für ein zu verzögerndes Taktsignal (CLK), einem Anschluß für ein verzögertes Taktsignal (CLK') und einem Steueranschluß für ein die Verzögerungszeit steuerndes Steuersignal (CTRL);
eine Rückkopplungsschleife, durch die der Anschluß für das verzögerte Ausgangssignal (CLK') auf den Steueranschluß der Verzögerungseinheit (2) rückgekoppelt ist; wobei
die Verzögerungseinheit (2) in Reihe geschaltete Verzögerungselemente (210, 211, 212, 213, 214) aufweist, an deren Ausgangsanschlüssen jeweils ein von einem Steuersignal (CTRL1, CTRL2, CTRL3) steuerbares Schaltelement (215, 216, 217, 218, 219) angeschlossen ist; wobei
die Verzögerungseinheit Schaltmittel (220) aufweist mit zwei Eingängen (221, 222), von denen einer (221) mit einem ersten Teil der Schalter (215, 217) und ein zweiter (222) mit einem zweiten Teil der Schalter (216, 218) verbunden ist, und mit zwei Ausgängen (223, 224), um die Ausgänge (223, 224) der Schaltmittel (220) jeweils mit zwei Ausgangsanschlüssen von unmittelbar aufeinanderfolgend geschalteten Verzögerungselementen (210, . . ., 214) zu verbinden; und wobei
das Schaltmittel (220) zwei Multiplexer (226, 227; 228, 229) enthält, die ausgangsseitig gekoppelt sind.

2. Verzögerungsregelkreis nach Anspruch 1, gekennzeichnet durch
einen Phaseninterpolator (230), der den Schaltmitteln (220) ausgangsseitig nachgeschaltet ist und der in Abhängigkeit von einem Auswahlsignal (S) eine Verschiebung der Phase eines seiner Eingangssignale (E, L) um eine Teilphase bewirkt, die geringer ist als eine Verzögerungszeit (TD) eines der Verzögerungselemente (210, . . ., 214).

3. Verzögerungsregelkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Multiplexer (226, 227; 228, 229) je einen Anschluß für ein Steuersignal (2261, 2262) aufweisen, die derart gekoppelt sind, daß die Multiplexer (226, 227; 228, 229) komplementär ansteuerbar sind.

4. Verzögerungsregelkreis nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß jeder der Eingänge (221, 222) des Schaltmittels (220) über jeweilige der Schaltelemente (215, 216, 217, 218, 219) mit Ausgängen von Verzögerungselementen (210, 211, 212, 213, 214) verbunden ist, zwischen deren Eingängen und Ausgängen jeweils eine ungeradzahlige Anzahl von Verzögerungselementen in Reihe geschaltet ist.

5. Verzögerungsregelkreis nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Schaltelemente (215, 216, 217, 218, 219) Tristate-Gatter sind, die vom die Verzögerungszeit steuernden Steuersignal (CTRL) steuerbar sind.

6. Verzögerungsregelkreis nach Anspruch 5, dadurch gekennzeichnet, daß die Schaltmittel (220) Tristate-Gatter (226, 227, 228, 229) aufweisen, die eingangsseitig paarweise gekoppelt sind und ausgangsseitig über Kreuz paarweise gekoppelt sind.

7. Verzögerungsregelkreis nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Rückkopplungsschleife einen Zähler (62) enthält, dem ein Decoder (61) nachgeschaltet ist, um jeweils zwei der Schaltelemente (215, 216, 217, 218, 219) durchlässig zu steuern und die übrigen der Schaltelemente gesperrt zu steuern.

8. Verzögerungsregelkreis nach Anspruch 6, dadurch gekennzeichnet, daß die Multiplexer (226, 227; 228, 229) der Schaltmittel (220) je einen Anschluß für ein Steuersignal (M, /M) aufweisen, die derart vom Zähler (62) steuerbar sind, daß die Multiplexer (226, 227; 228, 229) in Antwort auf eine Inkrementierung des Zählers (62) den Schaltzustand wechseln.