DE10121196A1 - FIFO-Speichervorrichtung und Verfahren zum Speichern und Auslesen von Daten unter Verwendung eines FIFO-Speichers - Google Patents

FIFO-Speichervorrichtung und Verfahren zum Speichern und Auslesen von Daten unter Verwendung eines FIFO-Speichers

Info

Publication number
DE10121196A1
DE10121196A1 DE2001121196 DE10121196A DE10121196A1 DE 10121196 A1 DE10121196 A1 DE 10121196A1 DE 2001121196 DE2001121196 DE 2001121196 DE 10121196 A DE10121196 A DE 10121196A DE 10121196 A1 DE10121196 A1 DE 10121196A1
Authority
DE
Germany
Prior art keywords
fifo memory
data
clk
clock signal
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2001121196
Other languages
English (en)
Inventor
Wolfgang Granig
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2001121196 priority Critical patent/DE10121196A1/de
Publication of DE10121196A1 publication Critical patent/DE10121196A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

Zur Entkopplung von zwei unterschiedlichen Datenraten wird häufig ein FIFO-Speicher (1) verwendet, welcher aus Einfachheitsgründen in der Regel ein Dual-Port-SRAM-Speicher ist. Erfindungsgemäß wird als FIFO-Speicher (1) ein Single-Port-SRAM-Speicher verwendet, der mit lediglich einem Taktsignal (CLK) zum Schreiben und Auslesen von Daten auskommt. Das Schreiben von Daten in den FIFO-Speicher (1) erfolgt dabei stets mit einer ersten Anzahl von Takten des Taktsignals (CLK), während das Auslesen von Daten aus dem FIFO-Speicher (1) stets mit einer davon abweichenden bestimmten zweiten Anzahl von Takten des Taktsignals (CLK) erfolgt. So können beispielsweise Daten stets mit lediglich einem Takt geschrieben und stets mit zwei Takten ausgelesen werden. Den Zugriff mit der kürzeren Zugriffszeit, beispielsweise dem Schreibzugriff, wird dabei priorisiert.

Description

Die vorliegende Erfindung betrifft eine FIFO- Speichervorrichtung mit einem FIFO-Speicher, in den Daten mit einer ersten Datenrate geschrieben und aus dem Daten mit einer zweiten Datenrate ausgelesen werden, wobei das Einschreiben und das Auslesen der Daten unter Verwendung eines gemeinsamen Taktsignals erfolgt (Single-Port-FIFO- Speicher). Des weiteren betrifft die vorliegende Erfindung ein Verfahren zum Speichern und Auslesen von Daten unter Verwendung eines derartigen Single-Port-FIFO-Speichers.
Bei einer Vielzahl von Anwendungen ist eine Entkopplung von zwei unterschiedlichen Datenraten erforderlich. Dabei wird in der Regel ein FIFO-Speicher ("First In First Out") verwendet, in den Daten mit einer ersten Datenrate geschrieben und aus dem Daten mit einer zweiten Datenrate ausgelesen werden. Häufig handelt es sich dabei um einen sogenannten Dual-Port- FIFO-Speicher.
Ein Beispiel für einen derartigen Dual-Port-FIFO-Speicher ist in Fig. 3 dargestellt. Wie aus Fig. 3 ersichtlich ist, weist der dargestellte FIFO-Speicher 1 bzw. die dargestellte FIFO-Warteschlange einen ersten Taktanschluss für ein Taktsignal CLKIN auf, welches zum Schreiben von Daten DIS, in den FIFO-Speicher 1 dient. Darüber hinaus besitzt der FIFO- Speicher 1 einen zweiten Taktanschluss zum Anlegen eines zweiten Taktsignals CLKOUT, welches zum Auslesen von Daten DOUT aus dem FIFO-Speicher 1 vorgesehen ist. Da der FIFO-Speicher 1 separate Taktanschlüsse zum Schreiben von Daten und zum Auslesen von Daten aufweist, wird der FIFO-Speicher 1 als Dual-Port-FIFO-Speicher bezeichnet.
Ein mit einem derartigen Dual-Port-FIFO-Speicher verbundenes Problem besteht darin, dass Dual-Port-FIFO-Speicher relativ groß sind und somit eine relativ große Chipfläche benötigen. Zudem müssen zwei unterschiedliche Taktsignale zum Schreiben und Auslesen von Daten bereit gestellt werden. Ist die verwendete Datenrate jedoch entsprechend klein, ist ein derartiger großer Dual-Port-FIFO-Speicher nicht unbedingt erforderlich.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine FIFO-Speichervorrichtung sowie ein Verfahren zum Speichern und Auslesen von Daten unter Verwendung eines FIFO- Speichers vorzuschlagen, wobei lediglich ein gemeinsames Taktsignal zum Schreiben von Daten und zum Auslesen von Daten benötigt wird (Single-Port-FIFO-Speicher).
Diese Aufgabe wird erfindungsgemäß durch eine FIFO- Speichervorrichtung mit den Merkmalen des Anspruchs 1 bzw. ein Verfahren mit den Merkmalen des Anspruchs 11 gelöst. Die Unteransprüche definieren jeweils bevorzugte und vorteilhafte Ausführungsformen der vorliegenden Erfindung.
Die erfindungsgemäße FIFO-Speicheranordnung verwendet einen Single-Port-FIFO-Speicher, insbesondere in Form eines SRAM- Speichers ("Static Random Access Memory"), mit lediglich einem Taktanschluss ("Port"), wobei ein derartiger Single- Port-FIFO-Speicher um ca. 50% kleiner als ein Dual-Port-FIFO- Speicher ausgestaltet sein kann.
Zum Betreiben des FIFO-Speichers, d. h. zum Speichern von Daten und zum Auslesen von Daten, wird somit lediglich ein Taktsignal verwendet, wobei zum Schreiben von Daten in den FIFO-Speicher und zum Auslesen von Daten aus dem FIFO- Speicher eine unterschiedliche Anzahl von Takten des Taktsignals verwendet wird, so dass immer eindeutig zwischen einem Schreibzugriff und einem Lesezugriff unterschieden werden kann. Für den Schreibzugriff kann beispielsweise stets ein Takt und für den Lesezugriff stets zwei Takte (oder umgekehrt) verwendet werden.
Dem Speicherzugriff mit der kürzeren Zugriffszeit, d. h. bei dem zuvor beschriebenen Beispiel dem Schreibzugriff, wird vorzugsweise eine höhere Priorität zugewiesen, so dass für den Fall, dass gleichzeitig Daten zum Schreiben in den FIFO- Speicher und Daten zum Auslesen aus dem FIFO-Speicher vorliegen, der Schreibzugriff bevorzugt behandelt wird, d. h. bei dem zuvor beschriebenen Beispiel können nur dann Daten aus dem FIFO-Speicher ausgelesen werden, falls augenblicklich keine Daten zum Schreiben in den FIFO-Speicher anliegen.
Die vorliegende Erfindung kann beispielsweise überall dort eingesetzt werden, wo eine Entkopplung von zwei unterschiedlichen Datenraten gewünscht ist. Ein derartiger Anwendungsfall ist beispielsweise in einem COFDM-Empfänger ("Coded Orthogonal Frequency Division Multiplex") eines Kommunikationsnetzes, wobei beispielsweise ein empfangenes OFDM-Symbol auf ein oder mehrere MPEG-Datenpakete ("Moving Picture Experts Group") abgebildet wird und ein möglichst kontinuierlicher MPEG-Datenstrom für den entsprechenden MPEG- Decoder gewünscht und demzufolge eine entsprechende Datenratenanpassung des MPEG-Datenstroms erforderlich ist.
Die vorliegende Erfindung wird nachfolgend näher anhand eines bevorzugten Ausführungsbeispiels unter Bezugnahme auf die beigefügte Zeichnung erläutert.
Fig. 1 zeigt ein vereinfachtes Blockschaltbild einer FIFO- Speichervorrichtung gemäß einem bevorzugten Ausführungsbeispeil der vorliegenden Erfindung,
Fig. 2 zeigt den zeitlichen Verlauf von verschiedenen in Fig. 1 dargestellten Signalen, und
Fig. 3 zeigt einen Dual-Port-FIFO-Speicher gemäß dem Stand der Technik.
Die in Fig. 1 gezeigte FIFO-Speichervorrichtung umfasst einen Single-Port-FIFO-Speicher 1, welcher insbesondere in Form eines SRAM-Speichers ausgestaltet sein kann. In diesen FIFO-Speicher 1 werden Daten DIN geschrieben und gemäß dem FIFO-Prinzip ("First In First Out") als Auslesedaten DOUT ausgelesen. Dabei muss insbesondere die Datenrate am Eingang und Ausgang des FIFO-Speichers 1 nicht konstant sein. Die erfindungsgemäße FIFO-Speichervorrichtung ist insbesondere derart ausgestaltet, dass bei Verwendung des Single-Port- FIFO-Speichers 1 eine Entkopplung von zwei unterschiedlichen Datenraten möglich ist.
Der FIFO-Speicher 1 wird von einer Speichersteuerung 2 gesteuert. Darüber hinaus ist eine Überwachungseinrichtung 3 vorgesehen, welche über ein Signal FE ("FIFO Empty") den augenblicklichen Füllstand des FIFO-Speichers 1 überwacht und davon abhängig mithilfe eines Signals OD ("Out Data") der Speichersteuerung 2 mitteilt, ob augenblicklich Daten zum Auslesen aus dem FIFO-Speicher 1 vorhanden sind. Eine weitere Überwachungseinrichtung 4 überwacht den Eingangsdatenstrom DIN und erzeugt davon abhängig ein weiteres Signal ND ("New Data"), welches der Speichersteuerung 2 mitteilt, ob augenblicklich neue Daten DIN zum Schreiben in den FIFO- Speicher 1 anliegen. Schließlich ist in Fig. 1 auch ein Taktsignal CLK dargestellt, welches sowohl zum Schreiben der Daten DIN in den FIFO-Speicher 1 als auch zum Auslesen der Daten DOUT aus dem FIFO-Speicher 1 verwendet wird.
Der Schreib-/Lesezugriff auf den FIFO-Speicher 1 wird von der Speichersteuerung 2 im wesentlichen durch ein Steuersignal RW ("Read/Write") unter gleichzeitiger Verwendung eines Adressierungssignals ADR, welches die jeweilige Schreib- bzw. Leseadresse bezeichnet, gesteuert. Darüber hinaus wird von der Speichersteuerung 2 an den FIFO-Speicher 1 ein weiteres Signal CS ("Chip Select") angelegt, mit dessen Hilfe sichergestellt wird, dass auf den FIFO-Speicher 1 nur dann zugegriffen wird, falls neue Daten zum Schreiben in den FIFO- Speicher 1 vorliegen oder Daten aus dem FIFO-Speicher 1 ausgelesen werden sollen. Mithilfe des Signals CS kann somit der Energieverbrauch minimiert werden, wobei das digitale Signal CS einer logischen ODER-Verknüpfung der beiden digitalen Signale ND und OD entspricht.
Wie bereits erwähnt worden ist, erfolgt die Ansteuerung des FIFO-Speichers 1 mit lediglich einem Taktsignal CLK. Zur Entkopplung der am Eingang und Ausgang des FIFO-Speichers 1 anliegenden Datenraten sowie zur eindeutigen Unterscheidung eines Schreibzugriffs und eines Lesezugriffs wird für einen Schreibzugriff bzw. für einen Lesezugriff eine unterschiedliche Anzahl von Takten des Taktsignals CLK verwendet, wobei insbesondere dem Zugriff mit der kürzeren Zugriffszeit, d. h. mit der kürzeren Anzahl von Takten des Taktsignals CLK, eine höhere Priorität zugewiesen wird.
Der Schreib- bzw. Lesezugriff auf den FIFO-Speicher 1 erfolgt stets mit derselben unterschiedlichen Anzahl an Takten So kann beispielsweise für einen Schreibzugriff stets lediglich ein Takt benötigt werden, während für einen Lesezugriff stets zwei Takte erforderlich sind (oder umgekehrt). Das von der Speichersteuerung 2 an den FIFO-Speicher 1 angelegte digitale Steuersignal RW zeigt durch seinen augenblicklichen Pegel bzw. Wert an, ob ein Schreibzugriff oder ein Lesezugriff erfolgt.
Der Betrieb der in Fig. 1 gezeigten FIFO-Speichervorrichtung soll nachfolgend näher unter Bezugnahme auf Fig. 2 erläutert werden, wobei wie zuvor beschrieben davon ausgegangen wird, dass für einen Schreibzugriff ein Takt des Taktsignals CLK und für einen Lesezugriff zwei Takte des Taktsignals CLK benötigt werden.
Wie aus Fig. 2 ersichtlich ist, liegen zu einem Zeitpunkt t1 neue Daten an dem FIFO-Speicher 1 an, welche in den FIFO- Speicher 1 geschrieben werden sollen. Das von der Überwachungseinrichtung 4 demzufolge erzeugte digitale Signal ND besitzt somit für die Dauer T eines Taktes einen hohen Pegel, so dass von der Speichersteuerung 2 der Schreibzugriff bzw. Schreibbetrieb des FIFO-Speichers 1 aktiviert und das digitale Steuersignal RW auf einen niedrigen logischen Pegel gesetzt wird, welcher dem Schreibzugriff ("W") entspricht. Zudem wird das Signal CS auf einen hohen logischen Pegel gesetzt, wodurch ein Zugriff auf den FIFO-Speicher 1 ermöglicht wird. Wie aus Fig. 2 ersichtlich ist, wird für einen Schreibzugriff lediglich die Dauer T eines Takts benötigt.
Nach einer bestimmten Zeitspanne erkennt die Überwachungseinrichtung 3, dass Daten am Ausgang des FIFO- Speichers 1 zum Auslesen vorhanden sind und erzeugt demzufolge das Signal OD mit einem hohen Pegel für die Dauer ZT von zwei Takten, um durch den hohen Pegel des Signals OD anzuzeigen, dass Daten am Ausgang des FIFO-Speichers 1 zum Auslesen bereitstehen. Während der Zeitspanne t2-t3 wird demzufolge das Steuersignal RW auf einen hohen logischen Pegel gesetzt ("R"), um während der Dauer von zwei Takten einen Schreibzugriff durchzuführen. Hierzu ist auch das Signal CS auf einen hohen logischen Pegel gesetzt.
Zu einem Zeitpunkt t4 wird analog zu dem Zeitpunkt t1 ein erneuter Schreibvorgang durchgeführt.
Zu einem Zeitpunkt t5 befindet sich sowohl das Signal ND als auch das Signal OD auf einem hohen logischen Pegel, wodurch der Speichersteuerung 2 mitgeteilt wird, dass sowohl Daten zum Schreiben in den FIFO-Speicher 1 als auch Daten zum Auslesen aus dem FIFO-Speicher 1 vorhanden sind. Während sich das Signal ND lediglich für die Dauer T einer Taktperiode auf dem hohen logischen Pegel befindet, besitzt das Signal OD den hohen logischen Pegel für die Dauer von zwei Taktperioden. Da es sich bei dem Schreibzugriff um den Zugriff mit der kürzeren Zugriffszeit handelt, wird von der Speichersteuerung 2 das Signal RW zunächst auf einen niedrigen logischen Pegel gesetzt, um den Schreibzugriff zu priorisieren, so dass erst anschließend zu einem Zeitpunkt t6 das Signal RW entsprechend einem Lesezugriff auf einen hohen logischen Pegel gesetzt wird.
Zu einem Zeitpunkt t7 erfolgt analog zu den Zeitpunkten t1 und t4 ein erneuter Schreibzugriff, während zu den Zeitpunkten t6 und t9 analog zu den Zeitpunkten t2 und t3 ein erneuter Lesezugriff erfolgt.
Aus dem in Fig. 2 gezeigten Verlauf des Signals CS ist ersichtlich, dass dieses Signal nur dann den hohen logischen Pegel besitzt, wenn neue Daten zum Schreiben in den FIFO- Speicher 1 vorhanden sind (d. h. das Signal ND besitzt ebenfalls einen hohen logischen Pegel) oder Daten am Ausgang des FIFO-Speichers 1 zum Auslesen bereit stehen (d. h. das Signal OD besitzt ebenfalls einen hohen logischen Pegel). In allen anderen Fällen besitzt das Signal CS den niedrigen logischen Pegel, wodurch ein Zugriff auf den FIFO-Speicher 1 unterbunden wird.
Mithilfe des Signals FE kann die Überwachungseinrichtung 3 feststellen, ob ein Leerlauf des FIFO-Speichers 1 stattgefunden hat. Hat die Überwachungseinrichtung 3 erkannt, dass der FIFO-Speicher 1 augenblicklich leer ist, kann durch entsprechendes Setzen des Signals FE auf einen niedrigen logischen Pegel sichergestellt werden, dass kein unnötiger Lesezugriff auf den FIFO-Speicher 1 erfolgt.

Claims (15)

1. FIFO-Speichervorrichtung,
mit einem FIFO-Speicher (1), in den Daten mit einer ersten Datenrate zu schreiben und aus dem Daten mit einer zweiten Datenrate auszulesen sind,
mit einem Taktanschluss zum Zuführen eines Taktsignals (CLK) sowohl für das Schreiben von Daten in den FIFO-Speicher (1) als auch für das Auslesen von Daten aus dem FIFO-Speicher (1), und
mit Speichersteuermittel (2-4) zur Aktivierung eines Schreibbetriebs, um Daten in den FIFO-Speicher (1) zu schreiben, oder zur Aktivierung eines Lesebetriebs, um Daten aus dem FIFO-Speicher (1) auszulesen, wobei die Speichersteuermittel (2-4) derart ausgestaltet sind, dass sie den Schreibbetrieb stets für eine festgelegte erste Anzahl von Takten des Taktsignals (CLK) und den Lesebetrieb stets für eine davon abweichende festgelegte zweite Anzahl von Takten des Taktsignals (CLK) aktivieren.
2. FIFO-Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet dass die Speichersteuermittel (2-4) zur Aktivierung des Schreibbetriebs oder Lesebetriebs ein digitales Steuersignal (RW) für den FIFO-Speicher (1) erzeugen, wobei das digitale Steuersignal (RW) zur Aktivierung des Schreibbetriebs für die Dauer der ersten Anzahl von Takten des Taktsignals (CLK) einen ersten Wert und zur Aktivierung des Lesebetriebs für die Dauer der zweiten Anzahl von Takten des Taktsignals (CLK) einen zweiten Wert annimmt.
3. FIFO-Speichervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die erste Anzahl von Takten des Taktsignals (CLK) für den Schreibbetrieb einen Takt und die zweite Anzahl von Takten des Taktsignals (CLK) für den Lesebetrieb zwei Takte umfasst.
4. FIFO-Speichervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die erste Anzahl von Takten des Taktsignals (CLK) für den Schreibbetrieb zwei Takte und die zweite Anzahl von Takten des Taktsignals (CLK) für den Lesebetrieb einen Takt umfasst.
5. FIFO-Speichervorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Speichersteuermittel (2-4) derart ausgestaltet sind, dass sie überwachen, ob Daten zum Schreiben in den FIFO- Speicher (1) vorhanden sind, wobei die Speichersteuermittel (2-4) in diesem Fall ein digitales Steuersignal (ND, RW) zur Aktivierung des Schreibbetriebs für die erste Anzahl von Takten des Taktsignals (CLK) erzeugen.
6. FIFO-Speichervorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Speichersteuermittel (2-4) derart ausgestaltet sind, dass sie überwachen, ob am Ausgang des FIFO-Speichers (1) Daten zum Auslesen aus dem FIFO-Speicher (1) vorhanden sind, wobei die Speichersteuermittel (2-4) in diesem Fall ein digitales Steuersignal (OD, RW) zur Aktivierung des Lesebetriebs für die zweite Anzahl von Takten des Taktsignals (CLK) erzeugen.
7. FIFO-Speichervorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass die Speichersteuermittel (2-4) derart ausgestaltet sind, dass sie den Inhalt des FIFO-Speichers (1) überwachen und für den Fall, dass sie einen Leerlauf des FIFO-Speichers (1) feststellen, einen Lesebetrieb des FIFO-Speichers (1) unterbinden.
8. FIFO-Speichervorrichtung nach Anspruch 5 und einem der Ansprüche 6 oder 7, dadurch gekennzeichnet,
dass die Speichersteuermittel (2-4) derart ausgestaltet sind,
dass sie für den Fall, dass sowohl Daten zum Schreiben in den FIFO-Speicher (1) als auch Daten zum Auslesen aus dem FIFO- Speicher (1) vorhanden sind, den Schreibbetrieb des FIFO- Speichers (1), falls die dem Schreibbetrieb zugeordnete erste Anzahl von Takten des Taktsignals (CLK) kleiner als die dem Lesebetrieb zugeordnete zweite Anzahl von Takten des Taktsignals (CLK) ist, und ansonsten den Lesebetrieb des FIFO-Speichers (1) aktivieren.
9. FIFO-Speichervorrichtung nach Anspruch 8, dadurch gekennzeichnet,
dass die Speichersteuermittel (2-4) derart ausgestaltet sind,
dass sie für den Fall, dass Daten zum Schreiben in den FIFO- Speicher (1) oder Daten zum Auslesen aus dem FIFO-Speicher (1) vorhanden sind, ein Freigabesignal (CS) zur Ermöglichung eines Zugriffs auf den FIFO-Speicher (1) erzeugen, während ansonsten kein Zugriff auf den FIFO-Speicher (1) möglich ist.
10. FIFO-Speichervorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der FIFO-Speicher (1) in Form eines SRAM-Speichers ausgestaltet ist.
11. Verfahren zum Speichern und Auslesen von Daten unter Verwendung eines FIFO-Speichers,
wobei unter Verwendung eines gemeinsamen Taktsignals (CLK) Daten mit einer ersten Datenrate in den FIFO-Speicher (1) geschrieben und mit einer zweiten Datenrate aus dem FIFO- Speicher (1) ausgelesen werden, und
wobei zum Schreiben von Daten in den FIFO-Speicher (1) stets eine festgelegte erste Anzahl von Takten des Taktsignals (CLK) und zum Auslesen von Daten aus dem FIFO-Speicher (1) stets eine davon abweichende festgelegte zweite Anzahl von Takten des Taktsignals (CLK) verwendet wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet,
dass Daten in den FIFO-Speicher (1) stets mit lediglich einem Takt des Taktsignals (CLK) geschrieben werden, und
dass Daten aus dem FIFO-Speicher (1) stets mit zwei Takten des Taktsignals (CLK) ausgelesen werden.
13. Verfahren nach Anspruch 11, dadurch gekennzeichnet,
dass Daten in den FIFO-Speicher (1) stets mit zwei Takten des Taktsignals (CLK) geschrieben werden, und
dass Daten aus dem FIFO-Speicher (1) stets mit lediglich einem Takt des Taktsignals (CLK) ausgelesen werden.
14. Verfahren nach einem der Ansprüche 11-13, dadurch gekennzeichnet,
dass überwacht wird, ob Daten zum Schreiben in den FIFO- Speicher (1) vorhanden sind,
dass überwacht wird, ob Daten zum Auslesen aus dem FIFO- Speicher (1) vorhanden sind, und
dass für den Fall, dass sowohl Daten zum Schreiben in den FIFO-Speicher (1) als auch Daten zum Auslesen aus dem FIFO- Speicher (1) vorhanden sind, ein Schreibzugriff auf den FIFO- Speicher (1), falls die dem Schreiben von Daten zugeordnete erste Anzahl von Daten des Taktsignals (CLK) kleiner als die dem Auslesen von Daten zugeordnete zweite Anzahl von Takten des Taktsignals (CLK) ist, und ansonsten ein Lesezugriff erfolgt.
15. Verfahren nach einem der Ansprüche 11-14, dadurch gekennzeichnet, dass ein Zugriff auf den FIFO-Speicher (1) nur dann ermöglicht wird, falls Daten zum Schreiben in den FIFO- Speicher (1) oder Daten zum Auslesen aus dem FIFO-Speicher (1) vorhanden sind.
DE2001121196 2001-04-30 2001-04-30 FIFO-Speichervorrichtung und Verfahren zum Speichern und Auslesen von Daten unter Verwendung eines FIFO-Speichers Ceased DE10121196A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2001121196 DE10121196A1 (de) 2001-04-30 2001-04-30 FIFO-Speichervorrichtung und Verfahren zum Speichern und Auslesen von Daten unter Verwendung eines FIFO-Speichers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001121196 DE10121196A1 (de) 2001-04-30 2001-04-30 FIFO-Speichervorrichtung und Verfahren zum Speichern und Auslesen von Daten unter Verwendung eines FIFO-Speichers

Publications (1)

Publication Number Publication Date
DE10121196A1 true DE10121196A1 (de) 2002-11-07

Family

ID=7683288

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001121196 Ceased DE10121196A1 (de) 2001-04-30 2001-04-30 FIFO-Speichervorrichtung und Verfahren zum Speichern und Auslesen von Daten unter Verwendung eines FIFO-Speichers

Country Status (1)

Country Link
DE (1) DE10121196A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10342255A1 (de) * 2003-09-11 2005-04-07 Bts Media Solutions Gmbh Schaltung zur Ansteuerung eines Speichers
EP1491995A3 (de) * 2003-06-23 2006-03-29 Texas Instruments Incorporated Fifo-Speicher

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6044416A (en) * 1997-09-19 2000-03-28 Samsung Electronics Co., Ltd. Configurable first-in first-out memory interface

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6044416A (en) * 1997-09-19 2000-03-28 Samsung Electronics Co., Ltd. Configurable first-in first-out memory interface

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Elektronik, 8/2000, S. 104-109 *
JP 3-157890 A mit JP 2-157890 AA *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1491995A3 (de) * 2003-06-23 2006-03-29 Texas Instruments Incorporated Fifo-Speicher
DE10342255A1 (de) * 2003-09-11 2005-04-07 Bts Media Solutions Gmbh Schaltung zur Ansteuerung eines Speichers

Similar Documents

Publication Publication Date Title
DE69934401T2 (de) Datenerfassungssystem mit mitteln zur analyse und zum abspeichern in echtzeit
DE3300260C2 (de)
DE19860650B4 (de) Synchrone Halbleiter-Speichervorrichtung mit einer Chip-Satz-Speichersteuervorrichtung mit Datenausblend-Maskenfunktion
DE3114924C2 (de) Schneller Zeittaktsignalgenerator
DE3311948C2 (de)
EP0137208B1 (de) Verfahren zur Umwandlung eines Eingangsbitstromes
DE102005036528A1 (de) Speicherbaustein und Verfahren zum Betreiben eines Speicherbausteins
DE19960005A1 (de) Speichermodulsystem und Halbleiterspeicherbauelement mit Dateneingabe- und/oder Datenausgabesteuerung
EP0943125B1 (de) Ansteuerung von zwei monitoren mit anzeigedatenübertragung via fifo-puffer
EP0013697A1 (de) Auffrischung benötigendes seitenorganisiertes Speichersystem
DE60032966T2 (de) Steuerungsschaltung mit einer Taktssteuerungseinheit
DE3416610A1 (de) Pufferspeicher fuer eine eingangsleitung einer digitalen vermittlungsstelle
DE102005009806A1 (de) Pufferbaustein für ein Speichermodul, Speichermodul und Speichersystem
DE19934500C2 (de) Synchroner integrierter Speicher
DE10121196A1 (de) FIFO-Speichervorrichtung und Verfahren zum Speichern und Auslesen von Daten unter Verwendung eines FIFO-Speichers
DE102005040109B4 (de) Halbleiterspeicherchip
DE69813788T2 (de) Vidiografischer regler mit ver- und entriegelungsbetriebsmodus
DE102007016603B4 (de) Vorrichtung und darauf bezogenes Verfahren zum Steuern eines Switch-Moduls in einem Speicher durch Erfassen einer Betriebsfrequenz eines spezifischen Signals in einem Speicher
DE19839121A1 (de) Anordnung zum kontinuierlichen und unterbrechungsfreien Einlesen einer großen Datenmenge eines elektronischen Meßgerätes in einen Speicher
DE10361059A1 (de) Verfahren und Vorrichtung zum Steuern eines Speicherzugriffs
DE10156749B4 (de) Speicher, Prozessorsystem und Verfahren zum Durchführen von Schreiboperationen auf einen Speicherbereich
WO2003032568A2 (de) Verfahren und vorrichtung zur synchronisation der datenübertragung zwischen zwei schaltungen
EP0236818B1 (de) Verfahren und Schaltungsanordnung zum Überwachen von mit einer Datenvermittlungs- bzw. Datenübertragungseinrichtung verbundenen Anschlussleitungen
DE19502828C2 (de) Testmustergenerator für ein Halbleiterschaltungs-Testgerät
EP2128725B1 (de) Verfahren zur Zuteilung von Speicher in einem Pufferspeicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection