DE19839121A1 - Anordnung zum kontinuierlichen und unterbrechungsfreien Einlesen einer großen Datenmenge eines elektronischen Meßgerätes in einen Speicher - Google Patents

Anordnung zum kontinuierlichen und unterbrechungsfreien Einlesen einer großen Datenmenge eines elektronischen Meßgerätes in einen Speicher

Info

Publication number
DE19839121A1
DE19839121A1 DE19839121A DE19839121A DE19839121A1 DE 19839121 A1 DE19839121 A1 DE 19839121A1 DE 19839121 A DE19839121 A DE 19839121A DE 19839121 A DE19839121 A DE 19839121A DE 19839121 A1 DE19839121 A1 DE 19839121A1
Authority
DE
Germany
Prior art keywords
data
memory
reading
continuous
during
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19839121A
Other languages
English (en)
Inventor
Hagen Eckert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohde and Schwarz GmbH and Co KG
Original Assignee
Rohde and Schwarz GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohde and Schwarz GmbH and Co KG filed Critical Rohde and Schwarz GmbH and Co KG
Priority to DE19839121A priority Critical patent/DE19839121A1/de
Priority to US09/365,205 priority patent/US6377902B1/en
Publication of DE19839121A1 publication Critical patent/DE19839121A1/de
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/28Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

Zum kontinuierlichen und unterbrechungsfreien Einlesen einer großen Datenmenge eines elektronischen Meßgerätes in einen Speicher sind mindestens zwei dynamische Speicherelemente (2a, 2b) vorgesehen, von denen jedes während einer aktiven Phase nur eine im Vergleich zur einzulesenden Gesamtdatenmenge begrenzte Datenmenge unterbrechungsfrei aufnehmen kann und während einer inaktiven Phase für ein neues Einlesen wieder vorbereitet werden muß; diese Speicherelemente sind über eine Steuerschaltung (3) so gesteuert, daß während der inaktiven Phase eines ersten Speicherelementes (z. B. 2a) die Daten in ein bereits für die aktive Phase vorbereitetes zweites Speicherelement (z. B. 2b) eingelesen werden und dann, wenn dieses zweite Speicherelement erneut vorbereitet werden muß, automatisch und unterbrechungsfrei auf ein bereits für die aktive Phase vorbereitetes anderes Speicherelement (z. B. 2a) umgeschaltet wird usw., bis die Gesamtdatenmenge eingelesen ist.

Description

Die Erfindung betrifft eine Anordnung zum kontinuierlichen UND unterbrechungsfreien Einlesen einer großen Datenmenge eines elektronischen Meßgerätes in einen Speicher laut Oberbegriff des Hauptanspruches.
In modernen elektronischen Meßgeräten, beispielsweise in Spektrums- oder Netzwerkanalysatoren, werden die analogen Meßdaten mit einem schnellen Analog/Digital-Wandler abgetastet und digitalisiert und zur späteren Verarbeitung in einem Speicher abgespeichert. Dabei ist es wichtig, daß das Einlesen der Daten in den Speicher kontinuierlich und unterbrechungsfrei innerhalb der durch das Meßgerät vorgegebenen Meßzeit erfolgt, da Datenlücken das Meßergebnis verfälschen und für eine weitere Verarbeitung unbrauchbar machen. In solchen Meßgeräten wurden daher für die Abspeicherung bisher ausschließlich statische Speicher (RAM bzw. SRAM) benutzt, wobei aus technologischen Gründen die Speichergröße solcher statischer Speicher begrenzt ist und zur Aufnahme großer Datenmengen von großen Meßzeiten daher entsprechend viele Speicherbausteine nötig sind. Moderne synchrone dynamische Speicher (DRAM bzw. SDRAM), wie sie in Digitalrechnern verwendet werden, besitzen zwar eine große Speicherkapazität, sind aber zur kontinuierlichen unterbrechungsfreien Datenaufnahme während einer großen Meßzeit nicht verwendbar, da bei ihnen periodisch in gewissen Zeitabständen von beispielsweise 4 oder 8 Meßwerten immer wieder sogenannte Vorbereitungsphasen nötig sind, durch welche ein kontinuierliches Einlesen einer großen Datenmenge unterbrochen wird. Trotz der großen Einlesegeschwindigkeit besitzen solche dynamischen Speicher infolge der nötigen Vorbereitungszeiten im Mittel eine relativ geringe Einlesegeschwindigkeit. Außerdem benötigen solche dynamischen Speicher in gewissen Zeitabständen Auffrischvorgänge, damit die Speicherinhalte nicht verfälscht werden. Aus diesem Grunde werden solche dynamischen Speicher bisher üblicherweise nur in Digitalrechnern verwendet, wo kurzzeitige Verzögerungen durch Auffrisch- bzw. Vorbereitungszeiten keine Rolle spielen.
Mit zusätzlichen Speicherbausteinen (FIFO), welche beispielsweise den kontinuierlichen Datenstrom für die Länge einer Einlesphase zwischenspeichern, könnten solche dynamischen Speicher zwar auch zum kontinuierlichen und unterbrechungsfreien Einlesen einer größeren Datenmenge erweitert werden, dies erfordert jedoch einen relativ hohen und teuren Hardwareaufwand und die erzielbare mittlere Einlesegeschwindigkeit wird noch geringer.
Bei dynamischen Speichern dieser Art ist es an sich bekannt, gleichzeitig mit in einem Teil des Speichers ausgeführten Speicherzyklen in einem anderen Teil des Speichers Auffrischvorgänge auszuführen (DE-AS 22 47 835 bzw. deutsche Patentschrift 26 37 004).
Es ist daher Aufgabe der Erfindung, eine Anordnung zum Einlesen von Meßdaten eines elektronischen Meßgerätes in einen Speicher aufzuzeigen, die mit geringstmöglichem Schaltungsaufwand das kontinuierliche und unterbrechungsfreie Einlesen einer großen Datenmenge während einer beliebig langen Meßzeit ermöglicht.
Diese Aufgabe wird ausgehend von einer Anordnung laut Oberbegriff des Hauptanspruches durch dessen kennzeichnende Merkmale gelöst. Vorteilhafte Weiterbildungen ergeben sich aus den Unteransprüchen.
Gemäß der Erfindung werden zum Speichern handelsübliche dynamische Speicherelemente (DRAM bzw. SDRAM) genutzt, wobei durch entsprechende Steuerung der zwei oder mehr dynamischen Speicherelemente dafür gesorgt ist, daß während der periodisch wiederkehrenden Vorbereitungsphase der Speicherelemente, während welcher keine Datenaufnahme möglich ist, jeweils ein anderes Speicherelement bereits wieder in seiner aktiven Phase ist. Es wird kontinuierlich von einem Speicherelement auf ein anderes übergewechselt und so eine beliebig große Datenmenge während einer beliebig langen Meßzeit unmittelbar vom Analog/Digital- Wandler eines Meßgerätes in einen Speicher ohne Datenverlust eingelesen.
Damit ist erstmals das kontinuierliche und unterbrechungsfreie Einlesen der Datenmenge einer beliebig langen Meßzeit eines elektronischen Meßgerätes unmittelbar in einen aus beispielsweise nur zwei DRAM's bestehenden Speicher möglich, ein Auffrischen der Daten während des Einlesens ist nicht erforderlich, es genügt, wenn der Speicherinhalt erst nach Abschluß des Einlesens der gesamten Datenmenge periodisch aufgefrischt wird, da während der Datenaufnahme anders als bei einem Digitalrechner automatisch die Daten im Speicher aufgefrischt werden.
Eine erfindungsgemäße Anordnung kann mit handelsüblichen DRAM's sehr preiswert aufgebaut werden, ein teurerer FIFO-Speicher wird überflüssig. Außerdem kann die schnelle Einlesegeschwindigkeit solcher DRAM's voll ausgenutzt werden und es wird so eine schnelle Einlesegeschwindigkeit der Gesamtanordnung erreicht.
Die Erfindung wird im Folgenden anhand schematischer Zeichnungen an einem Ausführungsbeispiel näher erläutert.
Fig. 1 zeigt das Prinzipschaltbild einer erfindungsgemäßen Anordnung,
Fig. 2 zeigt das hierbei angewendete Schema des Dateneinlesens und zwar beispielhaft für eine Datenlänge von jeweils 8 Meßwerten während einer aktiven Phase.
Gemäß Fig. 1 werden am Eingang der Speicheranordnung des elektronischen Meßgerätes, beispielsweise eines Spektrums- oder Netzwerkanalysators, die digitalisierten Meßsignale unmittelbar aus dem Analog/Digital-Wandler einer Trennstufe 1 zugeführt und von dort den Datenleitungen von zwei parallelgeschalteten synchronen Speicherelementen (DRAM) 2a und 2b zugeführt. Eine Ablaufsteuerschaltung 3 erzeugt die Adreß- und Steuersignale zum sequenziellen Schreiben der digitalisierten Meßsignale in die Zeilen und Spalten der Speicherelemente 2a und 2b und auch zum Auffrischen der Speicherinhalte der Speicherelemente 2a und 2b nach Abschluß der Meßwertannahme. Der Ablaufsteuerschaltung 3 wird sowohl der Takt der eintreffenden Daten als auch ein Triggersignal zugeführt. Die Steuerung in Abhängigkeit von dem Triggersignal kann entweder so erfolgen, daß nach dem Eintreffen eines Triggersignals eine vorbestimmte Anzahl von Meßwerten während einer vorbestimmten Meßzeit in die Speicherelemente 2a und 2b eingelesen wird. Eine andere Triggermöglichkeit ist, daß vor dem Eintreffen eines Triggersignals bereits eine vorbestimmte Anzahl von Meßwerten während einer vorbestimmten Meßzeit abgespeichert wurde und die Meßwertannahme durch das Triggersignal beendet wird. Eine dritte Möglichkeit ist, daß vor dem Eintreffen eines Triggersignals während eines vorbestimmten Zeitraums Meßwerte abgespeichert werden und nach dem Triggersignal dann nochmals eine vorbestimmte Anzahl von Meßwerten. Für die letzten zwei Triggermöglichkeiten muß daher über einen Zeitraum, der weit größer ist als die eigentliche Meßzeit, ein kontinuierlicher Datenstrom in die Speicherelemente 2a, 2b eingelesen werden, da das zeitliche Eintreffen des Triggersignals nicht vorher bekannt ist. Eine vierte Möglichkeit besteht darin, das Triggersignal unmittelbar aus dem Datenstrom abzuleiten, beispielsweise durch einen digitalen Schwellwertentscheider, einen digitalen RMS-Detektor oder nach Demodulation der Daten.
Die in die Speicherelemente 2a, 2b eingelesenen Daten werden über eine Trennstufe 4 einer Auswerteinrichtung 5, beispielsweise einem Digitalrechner, zugeführt, der seinerseits über eine Steuerleitung mit der Ablaufsteuerschaltung 3 verbunden ist, durch die nach der Datenannahme auf die abgespeicherten Meßwerte in den Speicherelementen 2a, 2b zugegriffen werden kann.
Zum unterbrechungsfreien Einlesen einer beliebig langen Meßdatenfolge erfolgt die Steuerung der beiden Speicherelemente 2a, 2b durch die Ablaufsteuerschaltung 3 wie folgt:
Während einer aktiven Phase werden in das Speicherelement 2a Meßdaten eingelesen, während das Speicherelement 2b sich in seiner inaktiven Phase befindet und für eine neue Datenannahme vorbereitet wird.
Wenn das Speicherelement 2a seine vorgegebene Speicherkapazität erreicht hat, wird es automatisch in seine inaktive Phase umgeschaltet, in welcher nunmehr eine Vorbereitung auf ein neues Dateneinlesen erfolgt. Gleichzeitig wird das Speicherelement 2b in seine aktive Phase umgeschaltet und nimmt nun seinerseits Daten auf, ohne daß hierbei Meßdaten verloren gehen.
Wenn das Speicherelement 2b seine vorgegebene Aufzeichnungslänge erreicht hat, erfolgt wieder ein Umschalten auf das Speicherelement 2a und der Zyklus wiederholt sich, bis die vorgegebene Meßzeit erreicht und die gesamte Datenmenge abgespeichert ist.
Der Ablauf von abwechselnd inaktiver und aktiver Phase der beiden Speicherelemente 2a und 2b ist in Fig. 2 dargestellt. Die jedem Speichervorgang vorangehende Vorbereitungsphase ist bei modernen Speicherelementen dieser Art relativ kurz und beträgt beispielsweise nur 2 bis 4 Datenworte. Die anschließende aktive Phase ist bei modernen Speicherelementen dieser Art vergleichbar länger und beträgt beispielsweise 4, 8 oder 256 Datenworte. In dem Ausführungsbeispiel nach Fig. 2 ist eine Datenmenge von 8 Datenworten, also 8 Meßwerten, angenommen.
Nach dem vollständigen Einlesen der gesamten Datenmenge eines Meßvorganges wird über die Ablaufsteuerschaltung 3 der Einlesevorgang unterbrochen und es werden dann die in den Steuerelementen 2a und 2b integrierten Auffrisch-Generatoren aktiviert, damit die Speicherelemente bis zum Auslesen der Daten in den Rechner 5 ihre gespeicherten Informationen halten. Das Auslesen der Daten aus den Speicherelementen über die Trennstufe 4 in den Rechner 5 kann sequenziell oder wahlfrei erfolgen.
Die Speicherelemente und die Ablaufsteuerschaltung können vorzugsweise in einem einzigen Baustein integriert sein. Die Art der abzuspeichernden Daten kann beliebig sein, es kann sich hierbei auch um zwei- oder mehrkanalige Signale, beispielsweise IQ- Signale, handeln. Es ist in diesem Fall nur erforderlich, entsprechend mehrere Speicherelemente vorzusehen und diese über die Ablaufsteuerschaltung entsprechend anzusteuern. In dem Ausführungsbeispiel sind nur zwei Speicherelemente 2a und 2b dargestellt, bei Bedarf können auch mehrere solche Speicherelemente parallel geschaltet sein, wenn größere Speicherkapazitäten erforderlich sind.

Claims (3)

1. Anordnung zum kontinuierlichen und unterbrechungsfreien Einlesen einer großen Datenmenge eines elektronischen Meßgerätes in einen Speicher, gekennzeichnet durch mindestens zwei dynamische Speicherelemente (2a, 2b, von denen jedes während einer aktiven Phase nur eine im Vergleich zur einzulesenden Gesamtdatenmenge begrenzte Datenmenge unterbrechungsfrei aufnehmen kann und während einer inaktiven Phase für ein neues Einlesen wieder vorbereitet werden muß, wobei diese Speicherelemente über eine Steuerschaltung (3) so gesteuert sind, daß während der inaktiven Phase eines ersten Speicherelementes (z. B. 2a) die Daten in ein bereits für die aktive Phase vorbereitetes zweites Speicherelement (z. B. 2b) eingelesen werden und dann, wenn dieses zweite Speicherelement erneut vorbereitet werden muß, automatisch und unterbrechungsfrei auf ein bereits für die aktive Phase vorbereitetes anderes Speicherelement (z. B. 2a) umgeschaltet wird usw., bis die Gesamtdatenmenge eingelesen ist.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß gesteuert durch die Steuerschaltung (3) der Inhalt der Speicherelemente (2a, 2b) erst nach Abschluß des Einlesens der Gesamtdatenmenge periodisch aufgefrischt wird.
3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß gesteuert über die Steuerschaltung (3) aus einem oder mehreren Speicherelementen während der jeweiligen inaktiven Phase bereits Daten ausgelesen werden.
DE19839121A 1998-08-27 1998-08-27 Anordnung zum kontinuierlichen und unterbrechungsfreien Einlesen einer großen Datenmenge eines elektronischen Meßgerätes in einen Speicher Ceased DE19839121A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19839121A DE19839121A1 (de) 1998-08-27 1998-08-27 Anordnung zum kontinuierlichen und unterbrechungsfreien Einlesen einer großen Datenmenge eines elektronischen Meßgerätes in einen Speicher
US09/365,205 US6377902B1 (en) 1998-08-27 1999-08-02 Arrangement for continuous and uninterrupted reading of a large volume of data from an electronic measuring device into a memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19839121A DE19839121A1 (de) 1998-08-27 1998-08-27 Anordnung zum kontinuierlichen und unterbrechungsfreien Einlesen einer großen Datenmenge eines elektronischen Meßgerätes in einen Speicher

Publications (1)

Publication Number Publication Date
DE19839121A1 true DE19839121A1 (de) 2000-03-02

Family

ID=7878986

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19839121A Ceased DE19839121A1 (de) 1998-08-27 1998-08-27 Anordnung zum kontinuierlichen und unterbrechungsfreien Einlesen einer großen Datenmenge eines elektronischen Meßgerätes in einen Speicher

Country Status (2)

Country Link
US (1) US6377902B1 (de)
DE (1) DE19839121A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4595150B2 (ja) * 1999-12-20 2010-12-08 ソニー株式会社 符号化装置および方法、復号装置および方法、並びにプログラム格納媒体
DE10223309A1 (de) * 2002-05-24 2003-12-04 Philips Intellectual Property Datenerfassungssystem
TWI227409B (en) * 2003-06-05 2005-02-01 Carry Computer Eng Co Ltd Storage device capable of enhancing transmission speed
US20050169170A1 (en) * 2004-01-30 2005-08-04 Copan Systems, Inc. Space-efficient storage command and data routing system and method
JP4649251B2 (ja) * 2005-03-23 2011-03-09 株式会社アドバンテスト 試験装置
JP5958318B2 (ja) * 2012-12-12 2016-07-27 日立金属株式会社 放電電荷量測定方法及び放電電荷量測定装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD281734A7 (de) * 1987-11-25 1990-08-22 Mechanische Werkstaetten Radeb Datenspeichersystem
DE4206286A1 (de) * 1991-03-20 1992-09-24 Hewlett Packard Co Speicherzugriffssystem
US5446691A (en) * 1994-03-15 1995-08-29 Shablamm! Computer Inc. Interleave technique for accessing digital memory

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69434692T2 (de) * 1993-01-06 2007-03-29 Sony Corp. Aufzeichnungsmethode für Aufzeichnungsmedium
US5617367A (en) * 1993-09-01 1997-04-01 Micron Technology, Inc. Controlling synchronous serial access to a multiport memory
US5661848A (en) * 1994-09-08 1997-08-26 Western Digital Corp Multi-drive controller with encoder circuitry that generates ECC check bytes using the finite field for optical data for appending to data flowing to HDA
CA2153445C (en) * 1994-09-08 2002-05-21 Ashok Raj Saxena Video optimized media streamer user interface
US5815418A (en) * 1996-01-31 1998-09-29 Analogic Corporation Continuous self-calibrating data acquistion system
US5936924A (en) * 1996-06-07 1999-08-10 Nikon Corporation Information recording and reproduction device
US6136274A (en) * 1996-10-07 2000-10-24 Irori Matrices with memories in automated drug discovery and units therefor
US5953684A (en) * 1997-03-17 1999-09-14 Hewlett-Packard Company Methods and apparatus for integrated storage of test environment context information
KR100502400B1 (ko) * 1997-07-31 2005-11-03 삼성전자주식회사 복수의주변저장장치선택제어기능을갖는컴퓨터및그선택제어방법
JPH1185936A (ja) * 1997-09-12 1999-03-30 Teac Corp データ伝送デバイス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD281734A7 (de) * 1987-11-25 1990-08-22 Mechanische Werkstaetten Radeb Datenspeichersystem
DE4206286A1 (de) * 1991-03-20 1992-09-24 Hewlett Packard Co Speicherzugriffssystem
US5446691A (en) * 1994-03-15 1995-08-29 Shablamm! Computer Inc. Interleave technique for accessing digital memory

Also Published As

Publication number Publication date
US6377902B1 (en) 2002-04-23

Similar Documents

Publication Publication Date Title
DE69934401T2 (de) Datenerfassungssystem mit mitteln zur analyse und zum abspeichern in echtzeit
DE10010440B9 (de) Synchrones dynamisches Speicherbauelement mit wahlfreiem Zugriff und Verfahren zur CAS-Latenzsteuerung
DE10302128B3 (de) Pufferverstärkeranordnung
DE2340547B2 (de) Schaltungsanordnung zum testen logischer schaltungen
DE19830111A1 (de) Integrierter Speicher
DE3114924C2 (de) Schneller Zeittaktsignalgenerator
DE10330593A1 (de) Integrierter Taktversorgungsbaustein für ein Speichermodul, Speichermodul, welches den integrierten Taktversorgungsbaustein umfasst, sowie Verfahren zum Betreiben des Speichermoduls unter Testbedingungen
DE2809316A1 (de) Digitaler frequenzanalysator
DE102007004713B4 (de) Datenübergabeeinheit zum Übertragen von Daten zwischen unterschiedlichen Taktbereichen
DE60108551T2 (de) Digitales Speicheroszilloskop
DE19511259C2 (de) Video-RAM
DE3786609T2 (de) Bildverarbeitungseinrichtung.
DE19839121A1 (de) Anordnung zum kontinuierlichen und unterbrechungsfreien Einlesen einer großen Datenmenge eines elektronischen Meßgerätes in einen Speicher
DE3744398A1 (de) Verfahren und vorrichtung zur registrierung von signalkurven
DE2433885A1 (de) Verfahren und vorrichtung zum synchronisieren eines testinstruments auf ein digitales system
DE3541759C2 (de)
DE10111030A1 (de) Vorrichtung und Verfahren zur Einfügung einer Verzögerungszeit bei einem ereignisgestützten Prüfsystem
DE19934500A1 (de) Synchroner integrierter Speicher
DE69921150T2 (de) Speicherüberwachung
DE2442673C2 (de) Einrichtung zur Einfügung von Kontrolldaten in den Sprachspeicher einer Zeitvielfachvermittlungsstelle
DE19750927B4 (de) Verfahren zum kontinuierlichen Auslesen einer Datenfolge aus einem Speicher
DE3729494A1 (de) Einrichtung zur speicherung von videosignalen
DE10303248B4 (de) Signalverzögerungseinrichtung und Verfahren zur dynamischen Verzögerung eines digital abgetasteten Signals
DE10040462B4 (de) Verfahren und Vorrichtung zum Speichern und Ausgeben von Daten mit einem virtuellen Kanal
DE3507326C2 (de)

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8131 Rejection